CN103325817A - 薄膜晶体管、薄膜晶体管制造方法及电子设备 - Google Patents

薄膜晶体管、薄膜晶体管制造方法及电子设备 Download PDF

Info

Publication number
CN103325817A
CN103325817A CN2013100846434A CN201310084643A CN103325817A CN 103325817 A CN103325817 A CN 103325817A CN 2013100846434 A CN2013100846434 A CN 2013100846434A CN 201310084643 A CN201310084643 A CN 201310084643A CN 103325817 A CN103325817 A CN 103325817A
Authority
CN
China
Prior art keywords
film
channel layer
thin
film transistor
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100846434A
Other languages
English (en)
Inventor
横关弥树博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103325817A publication Critical patent/CN103325817A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了薄膜晶体管、薄膜晶体管制造方法及电子设备。一种薄膜晶体管，包括：沟道层，由具有红绿柱石（bixbyte）结构的晶体氧化物半导体制成，其中，沟道层的（222）面与载流子的运动方向大致平行。

Description

薄膜晶体管、薄膜晶体管制造方法及电子设备
技术领域
本发明涉及薄膜晶体管、薄膜晶体管制造方法及电子设备，更具体地，涉及由晶体氧化物半导体制成的薄膜晶体管及其制造方法以及使用该薄膜晶体管的电子设备。
背景技术
近年来，显示器大型化以及帧速率在迅速增加。此外，近来，三维（3D）显示器开发的竞争正在进行中。在这一背景下，提升用作显示器的像素开关元件的薄膜晶体管（TFT）的性能成为必然。
具体地，使用氢化非晶硅（a-Si:H）作为其沟道层的a-Si:H TFT（即，作为上述TFT的TFT）在性能方面已接近其极限。因此，开发下一代TFT材料的努力正如火如荼（参考Hideo Hosono，Solid State Physics9，Vol.44，No.523，p.621（2009））。其中，透明的非晶氧化物半导体（TAOS）材料和特别是铟（In）系TAOS作为很有前景的材料得到关注。TAOS的价格低廉，且可适合用于大面积上，这是因为其可在低温下形成，并消除了对诸如形成后所进行的激光退火的步骤的需要。事实上，尽管仍在开发阶段，但已经有37英寸显示器（LCD）和12.1英寸有机EL显示器使用TAOS TFT的报道（参考J.K.Jeong et al.，Soc.Inf.Display Digest39，1（2008）和M.-C.Hung et al.，TAOS2010）。
然而，为了使这种TAOS TFT商业化，需要提升其可靠性。即，TAOS存在的问题在于，作为组成原子之一的氧（O）很容易分裂。众所周知，如果因氧从TAOS中分裂而导致发生缺氧，则会发生特性改变，如，阈值电压（Vth）移动。此外，因为不断提高的清晰度和帧速率，已经开始探求高于TAOS获得的最高至10cm2/Vs的迁移率的30cm2/Vs以上的高迁移率。
为解决这些问题，所应用的方法包括，In系TAOS膜形成后的退火以及在In系TAOS膜上形成保护膜。然而，用这些方法难以完全抑制TFT特性改变。基本上，需要考虑尽可能地消除In系TAOS膜中的不稳定结合。此外，探索InGaZnO以外的材料来提高迁移率。
近来，报道了使用诸如InZnO和InGaZnO4的晶体材料来用于TFT沟道层（参考日本特开专利公开第2008-311342和2011-142310号）。预期使用这种晶体材料的TFT相比TAOS TFT将提供减少的特性变化。其原因在于，因为In2O3系材料中的载流子传导由5S轨道决定，所以认为这些TFT受晶界散射的影响程度较小（参考166th Commission of TransparentOxide Photoelectron Materials、the Japan Society for the Promotion of Science编制的Transparent Conductive Film Technology）。然而，迄今为止还没有完全抑制TFT特性的变化。
发明内容
鉴于上述，期望提供一种由晶体氧化物半导体制成的薄膜晶体管以及制造该薄膜晶体管的方法，其中，该晶体氧化物半导体提供高迁移率，最小的特性变化和高可靠性。
还期望提供一种使用上述优良薄膜晶体管的高性能电子设备。
根据本发明的实施方式，提供了一种包括沟道层的薄膜晶体管。该沟道层由具有红绿柱石结构的晶体氧化物半导体制成。沟道层的（222）面与载流子的运动方向大致平行。
此外，根据本发明的另一实施方式，提供了一种制造薄膜晶体管的方法，包括：以沟道层的（222）面与载流子的运动方向大致平行的这种方式形成沟道层的步骤。沟道层由具有红绿柱石结构的晶体氧化物半导体制成。
此外，根据本发明的又一实施方式，提供了一种具有薄膜晶体管的电子设备。该薄膜晶体管包括沟道层。沟道层由具有红绿柱石结构的晶体氧化物半导体制成。沟道层的（222）面与载流子的运动方向大致平行。
在本发明中，具有红绿柱石结构的晶体氧化物半导体可具有C型稀土结构，即，氧化钪结构，并掺杂有杂质。这种晶体氧化物半导体根据需要选自于具有红绿柱石结构的各种氧化物材料（具有以M2O3为代表的成分，其中M是金属）的组中。更具体地，这些氧化物材料中有Dy2O3、Er2O3、Eu2O3、Gd2O3、Ho2O3、In2O3、La2O3、Lu2O3、β-Mn2O3、Nd2O3、Pr2O3、Sc2O3、Sm2O3、Tb2O3、Tl2O3、Tm2O3、Y2O3和Yb2O3。在这些掺杂有杂质的氧化物材料中有掺杂Ti的In2O3(In2O3:Ti)，掺杂Sn(ITO)的In2O3及掺杂Nd的Y2O3(Y2O3:Nd)。该晶体氧化物半导体为多晶或单晶。由该晶体氧化物半导体制成的沟道层的（222）面是仅布置有金属原子的晶面。
沟道层的载流子迁移率优选为30cm2/Vs以上。在这种情况下，由沟道层的（222）面和载流子运动方向形成的平均角以这种方式选择，以提供30cm2/Vs以上的迁移率。这里，术语“平均角”是指由（222）面和晶粒的载流子运动方向所形成的角度的平均值，这是因为在晶体氧化物半导体为多晶的情况下，由于晶粒间的晶体取向不同而使得该角度随晶粒的不同而不同。如果晶体氧化物半导体为多晶，且晶粒间晶面大致彼此一致，则很可能即使在因平面内旋转而发生晶粒的晶轴偏移时，与晶粒边界中的载流子的传导相连的金属-金属键（即，In-In键）将容易形成。如果晶体氧化物半导体为单晶，则仅布置有该单晶的金属原子的晶面和载流子运动方向形成平均角。由（222）面和载流子运动方向形成的平均角优选为例如0°以上和10°以下。
薄膜晶体管可为具有顺次层叠在衬底上的沟道层、栅绝缘膜和栅电极的顶栅薄膜晶体管，或具有顺次层叠在衬底上的栅电极、栅绝缘膜和沟道层的底栅薄膜晶体管。在顶栅薄膜晶体管中，沟道层优选地通过非晶绝缘膜而设置在衬底上方，该非晶绝缘膜具有均一成分且不包含任何杂质。氧化物（如AlOx（其中x为，例如，1.2以上和1.8以下）、GaOx（其中x为，例如，1.2以上和1.8以下）、YOx（其中x为，例如，1.2以上和1.8以下），及LaOx（其中x为，例如，1.2以上和1.8以下））可用作非晶绝缘膜的材料。此外，氮化物（如AlN）也可用作相同的用途。可应用具有宽带隙的晶体膜和优选地具有同一成分且不包含任何杂质的晶体膜，而非该非晶绝缘膜。可用作该晶体膜的材料中有Al2O3、Ga2O3、Y2O3、La2O3和AlN。另一方面，设置在沟道层上的栅绝缘膜可为非晶或晶体。其材料不仅可为SiOx（其中x为，例如，1.8以上和2.2以下，并且也包括SiO2）以及SiNx(其中x为例如1.1以上且1.6以下，并且还包括Si3N4)和AlOx（其中x为，例如，1.2以上和1.8以下，也包括Al2O3），也可为具有宽带隙的任何其它材料。然而，优选使用非晶SiOx、SiNx和AlOx膜。
基本上，只要衬底可耐受形成晶体氧化物半导体和执行其它工艺的温度，任何类型的衬底可用于制造薄膜晶体管，且该类型衬底可根据需要选择。这种衬底可为透明的或不透明的。尽管透明衬底的材料是根据需要选择的，但可使用透明无机材料（如石英，蓝宝石，玻璃和各种透明塑料）。透明塑料衬底用作柔性透明衬底。透明塑料中有聚对苯二甲酸乙二醇酯，聚萘二甲酸乙二醇酯，聚碳酸酯，聚苯乙烯，聚乙烯，聚丙烯，聚苯硫醚，聚偏二氟乙烯，醋酸纤维素，溴化苯氧基，芳族聚酰胺，聚酰亚胺，聚苯乙烯，聚芳酯，聚砜和聚烯烃。硅衬底例如用作不透明衬底。
在薄膜晶体管的制造方法中，沟道层优选地在至少含有氧气的气氛中形成，以在形成由晶体氧化物半导体制成的沟道层的过程中促进结晶化。此外，在形成沟道层后，可优选地在至少含有氧气的气氛中执行退火，以进一步促进结晶化。此外，如果制造顶栅薄膜晶体管，则首先在衬底上形成非晶绝缘膜，优选地具有单一成分的非晶绝缘膜，然后依次在其上形成沟道层，从而形成具有优良晶体取向的沟道层。此外，SiOx或AlOx膜作为栅绝缘膜优选地形成在沟道层上。
电子设备可以是使用一个或两个以上薄膜晶体管的各种电子设备，且包括便携式和固定式设备，而不管功能和用途。电子设备的具体示例有，显示器（如液晶显示器和有机EL显示器）、相机、手机、移动装置、个人计算机、游戏机、车载装置、家用电器以及工业产品。
如果（222）面（即，仅分布有沟道层的金属原子的晶面）和载流子运动方向如上所述彼此大致平行，则载流子在（222）面中迅速传导，因此有助于显著提高载流子的迁移率。此外，沟道层由具有红绿柱石结构的晶体氧化物半导体制成，因此最小化薄膜晶体管特性的变化，且提供高可靠性。
本发明提供了由晶体氧化物半导体制成的薄膜晶体管，该晶体氧化物半导体提供高迁移率，最小特性变化和高可靠性。通过应用该优良薄膜晶体管，能够实现高性能电子设备。
附图说明
图1是示出根据第一实施方式的薄膜晶体管的横截面的示图；
图2是用于说明根据第一实施方式的薄膜晶体管中由沟道层的（222）面和载流子运动方向形成的角度的示意图；
图3是示出了根据第二实施方式的薄膜晶体管的横截面的示图；
图4是示出了用于评估In2O3膜的结晶度的样品的横截面的示图；
图5是示出了对In2O3膜执行X射线衍射的结果的示意图；
图6是示出了In2O3晶体的结构的示意图；
图7是用于说明仅分布有In2O3晶体的In原子的（222）面中的电子传导的示意图；
图8A和8B是取代示出高分辨透射电子显微镜图像的图样的照片，其；
图9是示出了由In2O3膜的（222）面和载流子运动方向形成的平均角和迁移率间的关系的示意图；以及
图10是示出了对In2O3:Ti膜执行X射线衍射的结果的示意图。
具体实施方式
以下将给出用于实施本发明的方式（以下称为实施方式）的描述。应当注意，将以以下顺序给出描述。
1.第一实施方式（薄膜晶体管及其制造方法）
2.第二实施方式（薄膜晶体管及其制造方法）
<1.第一实施方式>
[薄膜晶体管]
图1示出根据第一实施方式的薄膜晶体管。该薄膜晶体管为顶栅薄膜晶体管。
如图1所示，在该薄膜晶体管中，由具有红绿石柱结构的晶体氧化物半导体制成的沟道层12设置在衬底11上。源极13和漏极14以横跨（straddle）沟道层12的两个边缘的方式设置为与沟道层12欧姆接触。栅绝缘膜15以覆盖沟道层12、源极13和漏极14的这种方式设置。栅电极16设置在栅绝缘膜15上。此外，钝化膜17以覆盖栅电极16的这种方式设置。
根据薄膜晶体管的用途，例如，从上述列出的这些材料中适当选择用作衬底11的材料。
在沟道层12中，设置有（222）面（即，仅分布有具有红绿石柱结构的晶体氧化物半导体的金属原子的晶面），该晶体氧化物半导体制成沟道层12，并且（222）面与载流子运动方向彼此大致平行。更具体地，例如，（222）面和载流子运动方向间的平均角为0°以上和25°以下。这里，载流子运动方向与沟道层12的表面平行。沟道层12的厚度根据例如薄膜晶体管所需的性能确定。根据需要，例如，从上述列出的材料中选择用作沟道层12的材料。图2示出了由（222）面和载流子运动方向形成的平均角α。沟道层12优选地设置在衬底11上方，并且非晶绝缘膜设置在沟道层和衬底之间。具有同一成分且不含有任何杂质的非晶绝缘膜（如AlOx或GaOx膜）优选地用作非晶绝缘膜。
源极13、漏极14和栅电极16的材料中有金属（如铂（Pt）、金（Au）、钯（Pd）、铬（Cr）、钼（Mo）、镍（Ni）、铝（Al）、银（Ag）、钽（Ta）、钨（W）、铜（Cu）、钛（Ti）、铟（In）和锡（Sn）、各种含有这些金属的合金）和各种导电物质（如掺有杂质的多晶硅）。已知的导电金属氧化物可用作源极13和漏极14的材料。更具体地，这种导电金属氧化物中有ITO、氧化锡（SnO2）以及氧化锌（ZnO）。源极13、漏极14和栅电极16可具有由这些物质中的任一种制成的两个以上层的层叠结构。栅电极16沿着沟道长度方向上的宽度（栅极长度）以及源极13和漏极14间的距离（如图2所示的沟道长度L）根据例如薄膜晶体管所需要的特性适宜地选择。
已知的材料可用作栅绝缘膜15，且是根据需要选择的。更具体地，形成栅绝缘膜15的材料为例如SiOx，SiNx或AlOx。然而，并不限于这些材料。具体地，因为在沟道层12由晶体氧化物半导体制成的这种情况下，AlOx膜（即，在使用非晶氧化物半导体膜的现有技术中，先前难以应用于TFT的膜）可用作栅绝缘膜15。即，当形成非晶氧化物半导体膜时，氧会离开膜，例如，因为膜形成过程中的等离子损伤和温度增加。因此，需要在膜形成后，通过在含有O2的气氛中进行退火来调整阈值电压。因此，难以使用不容易通过氧气和水分的AlOx膜作为栅绝缘膜。与之相比，尽管晶体氧化物半导体膜形成过程中等离子损伤和温度增加，但氧不容易离开膜，因此允许AlOx膜用作栅绝缘膜15。如果如上所述，AlOx膜用作栅绝缘膜15，那么可以防止氧和水分到达并被吸收到沟道层12。这使得能够防止由于使水分和其它物质吸收到沟道层12而导致的薄膜晶体管的特性的劣化，因此有助于提高薄膜晶体管的长期可靠性。栅绝缘膜15的厚度根据例如薄膜晶体管所需的性能进行选择。
已知的材料可用作钝化膜17，且根据需要进行选择。更具体地，钝化膜17的材料中有二氧化硅（SiO2），氮化硅（SiNx，如Si3N4）、磷硅酸盐玻璃（PSG）、硼硅酸盐玻璃（BSG）、硼磷硅酸盐玻璃（BPSG）。然而，用作钝化膜17的材料并不局限于此。钝化膜17的厚度根据需要进行选择。
[薄膜晶体管的制造方法]
如图1所述，具有红绿柱石结构的晶体氧化物半导体生长在衬底11上，因此形成沟道层12。然后，通过光刻和刻蚀，根据需要对沟道层12进行图案化。已知方法可用于生长晶体氧化物半导体，且可适宜地选择。更具体地，可用的半导体生长方法中有脉冲激光沉积（PLD）法、溅射法、真空气相沉积法和化学气相沉积法（CVD）。尽管根据要生长的晶体氧化物半导体所耐受的温度和衬底11适宜地进行选择，但生长温度通常为室温以上和1000°C以下。具体地，如果玻璃衬底用作衬底11，则生长温度为室温以上和400°C以下。晶体氧化物半导体根据需要来掺杂杂质。在这种情况下，可以通过杂质类型和浓度来控制晶体氧化物半导体的结晶状态。此外，从控制沟道层12晶体取向的观点考虑，在形成沟道层12前，优选地在衬底11上形成变成完全非晶的非晶绝缘膜，然后在非晶绝缘膜上形成沟道层12，而不将衬底表面暴露在气氛中。这旨在防止以下情况。即，在上面要形成沟道层12的衬底11上存在水分或杂质的情况下，水分或杂质作为核，导致当形成沟道层12时，容易形成具有不同取向的晶粒，促进局部结晶化并对于实现同一取向造成困难。具有同一成分并不包含任何杂质的材料（如AlOx或GaOx）用作这种非晶绝缘膜。这旨在防止以下情况。即，在具有非同一成分或包含杂质的非晶绝缘膜中，具有非同一成分或杂质的区域作为核容易形成具有不同取向的晶粒，促进局部结晶化并为实现同一取向造成困难。
然后，形成作为源极13和漏极14的导电膜，然后通过光刻和刻蚀，将导电膜图案化为给定的形状，从而形成源极13和漏极14。已知的方法可用于形成导电膜，且根据需要来选择。更具体地，用于形成导电膜的方法例如有PLD法、溅射法、真空气相沉积法和CVD法。
然后，在整个表面上形成栅绝缘膜15。已知的方法可用于形成栅绝缘膜15，且适宜地选择。更具体地，用于形成栅绝缘膜的方法例如有溅射法、真空气相沉积法和CVD法。
然后，在整个表面上形成作为栅电极16的导电膜，然后通过光刻和刻蚀，将导电膜图案化为给定的形状，因此形成栅电极16。已知的方法可用于形成导电膜，且是根据需要选择的。更具体地，用于形成导电膜的方法例如有PLD法、溅射法和真空气相沉积法。
然后，在整个表面上形成钝化膜17。已知的方法可用于形成钝化膜17，且是根据需要选择的。更具体地，用于形成钝化膜17的方法例如有溅射法、真空气相沉积法和CVD法。
目标顶栅薄膜晶体管是通过上述工艺步骤制造的。
如上所述，在第一实施方式中，设置（222）面（即，上面只分布有具有红绿柱石结构的晶体氧化物半导体的金属原子的晶面），其中具有红绿柱石结构的晶体氧化物半导体制成沟道层12，且（222）面和载流子运动方向彼此大致平行。更具体地，（222）面和载流子运动方向间的平均角为例如0°以上和25°以下。这提供了例如30cm2/Vs以上的高薄膜晶体管迁移率。此外，沟道层12由晶体氧化物半导体制成，因此最小化薄膜晶体管的特性变化并提供高可靠性。
<2.第二实施方式>
[薄膜晶体管]
图3示出了根据第二实施方式的薄膜晶体管。该薄膜晶体管是底栅薄膜晶体管。
如图3所示，栅电极16设置在该薄膜晶体管中的衬底11上。栅绝缘膜15和沟道层12以覆盖栅电极16的这种方式顺次层叠。钝化膜17以覆盖沟道层12的这种方式设置。开口17a和17b形成在钝化膜17的给定区域。然后，将源极13设置为通过开口17a与沟道层12欧姆接触，且将漏极14设置为通过开口17b与沟道层12欧姆接触。
这种薄膜晶体管与根据第一实施方式的薄膜晶体管在所有其它方面都相同。
[薄膜晶体管的制造方法]
如图3所示，首先，在衬底11上形成栅电极16。
然后，在如上所述已形成有栅电极16的衬底11的整个表面上生长具有红绿柱石结构的晶体氧化物半导体，因此形成沟道层12。
然后，在沟道层12的整个表面上形成栅绝缘膜15。
然后，在栅绝缘膜15的整个表面上形成钝化膜17。
然后，通过光刻和刻蚀去除钝化膜17的给定区域，因此形成开口17a和17b。
然后，分别在钝化膜17的开口17a和17b中形成源极13和漏极14。
目标底栅薄膜晶体管是通过上述工艺步骤制造的。
在第二实施方式中，底栅薄膜晶体管提供和第一实施方式相同的优势。
<实施例1>
将给出针对第二实施方式的实施例1的描述。
底栅薄膜晶体管以以下方式制造。
在玻璃衬底上形成厚度为100nm的SiO2膜，以忽略与该玻璃衬底的界面的影响。
然后，在SiO2膜上形成厚度为100nm的Mo膜以形成栅电极，然后通过光刻和刻蚀，将Mo膜图案化为给定的形状，因此形成栅电极。
然后，以覆盖栅电极的这种方式在整个表面上形成厚度为300nm的SiO2膜作为栅绝缘膜。
然后，利用PLD系统在氧气（O2）气氛中在SiO2膜的整个表面上形成厚度为400nm的In2O3膜作为沟道层。在设定为8Pa的氧气气压以及室温下形成In2O3膜。如后面将要说明的，通过在这些条件下形成相同的膜，在形成In2O3膜过程中成功地促进了结晶化。
然后，在氧气气氛中在400°C下执行晶体退火一个小时，以促进In2O3膜的结晶化。
然后，以覆盖In2O3膜的这种方式在整个表面上形成厚度为500nm的SiO2膜作为钝化膜。
然后，通过刻蚀去除SiO2膜的给定区域以形成开口。此外，通过真空气相沉积法形成用于形成源极和漏极的金属膜。通过光刻和刻蚀将该金属膜图案化为给定的形状，因此形成源极和漏极。
如上所述形成底栅薄膜晶体管。
研究了通过PLD形成的In2O3膜的结晶度因氧气气压的变化。即，如图4所示，用PLD系统在室温下以氧气气压在四个水平变化（即，2Pa、8Pa、12Pa和16Pa）的气氛下，在c面蓝宝石衬底21上形成厚度为400nm的In2O3膜22。然后，通过X射线衍射分析In2O3膜的结晶度。该研究结果在图5中示出。图5的水平轴是2θ衍射角，且垂直轴是强度。这里，使用c面蓝宝石衬底21来形成In2O3膜22的原因是，通过用c面蓝宝石衬底21（即，单晶衬底）的尖锐波峰（图5示出的Sap（006））作为基准来提高X射线衍射测量的对准（align）精度，从而详细研究In2O3膜22的结晶状态。从图5中发现，当氧气气压为8Pa时，In2O3膜22的（222）面的半峰宽最窄，换而言之，In2O3膜22处在最高水平的结晶状态。这是为什么在形成In2O3膜的过程中，将气氛中氧气气压设为8Pa的原因。
图6示出了In2O3晶体的结构。In2O3晶体的（222）面是以平面方式分布有In原子（即，金属原子）的晶面。在图6中，大球代表In原子，且小球代表O原子。图7示出了In2O3中电子（e-）的传导模式。已知的是，不像在ZnO和其它材料中，In2O3中In原子的5s轨道而非sp3杂化轨道的重叠导致电子传导的发生（参考the166th Commission of TransparentOxide Photoelectron Materials、the Japan Society for the Promotion of Science编制的Transparent Conductive Film Technology）。尽管In系氧化物半导体是非晶的事实，但这种机制被认为是高迁移率的贡献因素。
图8A和图8B示出了当In2O3膜的（222）面和载流子运动方向间的角度变化时，In2O3膜的透射电子显微镜图像的横截面（横截面TEM图像）。然而，应当注意，In2O3膜厚度为20nm。图8A和图8B还示出了霍尔迁移率的评估结果。In2O3膜的（222）面间的间隙大约为0.3nm。在图8A示出的情况中，In2O3膜的（222）面与载流子运动方向几乎彼此平行。此时的霍尔迁移率显著得大或为64.6cm2/Vs。应当注意，已经证实，在TEM视场内（大约2到4μm），In2O3膜的大部分区域中的（222）面与载流子运动方向几乎平行。另一方面，在图8B示出的情况中，在In2O3膜的（222）面和载流子运动方向间形成大角度或大约70°。此时的霍尔迁移率小或为22.0cm2/Vs。这使得显然，为了向In2O3膜提供高迁移率，使In2O3膜的（222）面更接近平行于载流子运动方向是有效的。
图9示出了迁移率随着由In2O3膜的（222）面和载流子运动方向形成的平均角α的变化。然而，应当注意，In2O3膜的厚度为20nm。从图9明显看出，为了获得30cm2/Vs以上的高迁移率，0°以上和25°以下的平均角α是必要的。
<实施例2>
将给出针对第二实施方式的实施例2的描述。
在实施例2中，薄膜晶体管是以与实施例1相同的方式制造，除了利用PLD系统通过PLD法形成含有添加Ti的In2O3的In2O3:Ti膜作为由含有1%比的Ti的In2O3制成的目标。
通过PLD形成的In2O3:Ti膜的结晶度通过X射线衍射来研究。其结果在图10中示出。如实施例1中，c面蓝宝石衬底被用于形成In2O3:Ti膜。从图10可清晰看出，因为观察到具有窄半峰宽的（222）面，所以In2O3:Ti膜的（222）面以几乎与膜表面平行的这种方式设置。还发现，这种In2O3:Ti膜的迁移率高达58cm2/Vs。
尽管具体说明了实施方式和实施例，但本技术不局限于上述实施方式和实施例，且可基于其技术概念作出各种修改。
例如，上述实施方式和实施例引用的数值、结构、形状、材料工艺等仅为示例，且可根据需要使用与其不同的数值、结构、形状、材料、工艺等。
应当注意，本技术可具有以下配置。
（1）一种薄膜晶体管，包括：
由具有红绿石柱结构的晶体氧化物半导体制成的沟道层，其中沟道层的（222）面与载流子运动方向大致平行。
（2）特征1的薄膜晶体管，其中，
沟道层具有30cm2/Vs以上的载流子迁移率。
（3）特征1或2的薄膜晶体管，其中，
（222）面和载流子运动方向形成的平均角为0°以上和25°以下。
（4）特征1到3中任一个的薄膜晶体管，其中，
具有红绿石柱结构的晶体氧化物半导体为In2O3。
（5）特征1到4中任一个的薄膜晶体管，其中，
具有红绿石柱的晶体氧化物半导体掺杂有杂质。
（6）特征1到5中任一个的薄膜晶体管，其中，
沟道层、栅绝缘膜和栅电极顺次层叠在衬底的上方。
（7）特征1到5中任一个的薄膜晶体管，其中，
沟道层设置在衬底上方，非晶绝缘膜设置在沟道层与衬底之间。
（8）特征1到7中任一个的薄膜晶体管，其中，
栅绝缘膜为Al2O3膜。
（9）特征1到5中任一个的薄膜晶体管，其中，
栅电极、栅绝缘膜和沟道层顺次层叠在衬底上方。
（10）一种薄膜晶体管的制造方法，包括以下步骤：
以沟道层的（222）面与载流子运动方向大致平行的这种方式形成由具有红绿石柱结构的晶体氧化物半导体制成的沟道层。
（11）特征10的薄膜晶体管的制造方法，其中，
沟道层在含有氧气的气氛中形成。
（12）特征11的薄膜晶体管的制造方法，其中，
在衬底的上方形成沟道层，其中非晶绝缘膜配置在沟道层和衬底之间。
本申请包括于2012年3月23日向日本专利局提交的日本优先权专利申请JP2012-067662中公开的相关主题，其全部内容通过引用结合于本文中。

Claims (14)

1.一种薄膜晶体管，包括：
沟道层，所述沟道层由具有红绿柱石结构的晶体氧化物半导体制成，其中，
所述沟道层的（222）面与载流子的运动方向大致平行。
2.根据权利要求1所述的薄膜晶体管，其中，
所述沟道层具有30cm2/Vs以上的载流子迁移率。
3.根据权利要求2所述的薄膜晶体管，其中，
所述（222）面和所述载流子运动方向所形成的平均角度为0°以上以及25°以下。
4.根据权利要求3所述的薄膜晶体管，其中，
具有红绿柱石结构的所述晶体氧化物半导体为In2O3。
5.根据权利要求1所述的薄膜晶体管，其中，
具有红绿柱石结构的所述晶体氧化物半导体掺杂有杂质。
6.根据权利要求1所述的薄膜晶体管，其中，
所述沟道层、栅绝缘膜和栅电极顺次层叠在衬底的上方。
7.根据权利要求6所述的薄膜晶体管，其中，
所述沟道层设置在所述衬底上方，非晶绝缘膜设置在所述沟道层和所述衬底之间。
8.根据权利要求7所述的薄膜晶体管，其中，
所述非晶绝缘膜具有单一成分。
9.根据权利要求1所述的薄膜晶体管，其中，
所述栅绝缘膜是Al2O3膜。
10.根据权利要求1所述的薄膜晶体管，其中，
栅电极、栅绝缘膜和所述沟道层顺次层叠在衬底的上方。
11.一种制造薄膜晶体管的方法，包括：
以沟道层的（222）面与载流子运动方向大致平行的方式形成由具有红绿柱石结构的晶体氧化物半导体制成的所述沟道层。
12.根据权利要求11所述的薄膜晶体管的制造方法，其中，
在含有氧气的气氛中形成所述沟道层。
13.根据权利要求12所述的薄膜晶体管的制造方法，其中，
所述沟道层形成在所述衬底上方，非晶绝缘膜设置在所述沟道层与所述衬底之间。
14.一种具有薄膜晶体管的电子设备，所述薄膜晶体管包括：
沟道层，由具有红绿柱石结构的晶体氧化物半导体制成，其中，所述沟道层的（222）面与载流子运动方向大致平行。
CN2013100846434A 2012-03-23 2013-03-15 薄膜晶体管、薄膜晶体管制造方法及电子设备 Pending CN103325817A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-067662 2012-03-23
JP2012067662A JP2013201211A (ja) 2012-03-23 2012-03-23 薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器

Publications (1)

Publication Number Publication Date
CN103325817A true CN103325817A (zh) 2013-09-25

Family

ID=49194473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100846434A Pending CN103325817A (zh) 2012-03-23 2013-03-15 薄膜晶体管、薄膜晶体管制造方法及电子设备

Country Status (5)

Country Link
US (1) US8957416B2 (zh)
JP (1) JP2013201211A (zh)
KR (1) KR20130108133A (zh)
CN (1) CN103325817A (zh)
TW (1) TWI500165B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952927A (zh) * 2014-03-31 2015-09-30 Flosfia株式会社 结晶性层叠结构体,半导体装置
CN104952926A (zh) * 2014-03-31 2015-09-30 Flosfia株式会社 结晶性层叠结构体,半导体装置
CN111747729A (zh) * 2019-03-26 2020-10-09 Tdk株式会社 电介质膜及电子部件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634097B2 (en) * 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
TWI611587B (zh) * 2016-08-31 2018-01-11 明新科技大學 氧化物薄膜電晶體
WO2018111247A1 (en) 2016-12-13 2018-06-21 Intel Corporation Passivation dielectrics for oxide semiconductor thin film transistors
JP7326795B2 (ja) * 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US11616057B2 (en) 2019-03-27 2023-03-28 Intel Corporation IC including back-end-of-line (BEOL) transistors with crystalline channel material
KR102304800B1 (ko) * 2019-12-17 2021-09-24 한양대학교 산학협력단 Igo 채널층 기반의 메모리 장치 및 그 제조방법
WO2023063352A1 (ja) * 2021-10-14 2023-04-20 出光興産株式会社 結晶酸化物薄膜及びその製造方法、並びに薄膜トランジスタ及びその製造方法
WO2024042997A1 (ja) * 2022-08-25 2024-02-29 株式会社ジャパンディスプレイ 酸化物半導体膜、薄膜トランジスタ、および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2011066070A (ja) * 2009-09-15 2011-03-31 Idemitsu Kosan Co Ltd 多結晶薄膜、その成膜方法、及び薄膜トランジスタ
US20120205648A1 (en) * 2011-02-10 2012-08-16 Sony Corporation Thin-film transistor, display apparatus and electronic apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003098699A1 (en) * 2002-05-22 2003-11-27 Sharp Kabushiki Kaisha Semiconductor device and display comprising same
JP5306179B2 (ja) * 2007-03-20 2013-10-02 出光興産株式会社 スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
EP2086014B1 (en) * 2008-02-01 2012-12-26 Ricoh Company, Ltd. Method for producing conductive oxide-deposited substrate and MIS laminated structure
JP5747401B2 (ja) * 2009-09-04 2015-07-15 住友化学株式会社 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011159697A (ja) * 2010-01-29 2011-08-18 Dainippon Printing Co Ltd 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
KR101881729B1 (ko) * 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
KR102143469B1 (ko) * 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007058248A1 (ja) * 2005-11-18 2007-05-24 Idemitsu Kosan Co., Ltd. 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2011066070A (ja) * 2009-09-15 2011-03-31 Idemitsu Kosan Co Ltd 多結晶薄膜、その成膜方法、及び薄膜トランジスタ
US20120205648A1 (en) * 2011-02-10 2012-08-16 Sony Corporation Thin-film transistor, display apparatus and electronic apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952927A (zh) * 2014-03-31 2015-09-30 Flosfia株式会社 结晶性层叠结构体,半导体装置
CN104952926A (zh) * 2014-03-31 2015-09-30 Flosfia株式会社 结晶性层叠结构体,半导体装置
US10090388B2 (en) 2014-03-31 2018-10-02 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US10535728B2 (en) 2014-03-31 2020-01-14 Flosfia Inc. Crystalline multilayer oxide thin films structure in semiconductor device
US11038026B2 (en) 2014-03-31 2021-06-15 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN111747729A (zh) * 2019-03-26 2020-10-09 Tdk株式会社 电介质膜及电子部件

Also Published As

Publication number Publication date
KR20130108133A (ko) 2013-10-02
US8957416B2 (en) 2015-02-17
US20130248852A1 (en) 2013-09-26
TW201340334A (zh) 2013-10-01
JP2013201211A (ja) 2013-10-03
TWI500165B (zh) 2015-09-11

Similar Documents

Publication Publication Date Title
CN103325817A (zh) 薄膜晶体管、薄膜晶体管制造方法及电子设备
US9966475B2 (en) Semiconductor device
US9831325B2 (en) Semiconductor device
CN101840936B (zh) 包括晶体管的半导体装置及其制造方法
KR20220154070A (ko) 반도체 장치
CN101807600B (zh) 晶体管、具有该晶体管的半导体装置和它们的制造方法
JP2021022738A (ja) 半導体装置
US20140014947A1 (en) Semiconductor device
CN101632179A (zh) 半导体元件及其制造方法、以及包括该半导体元件的电子器件
Kumomi et al. Materials, devices, and circuits of transparent amorphous-oxide semiconductor
CN101800249A (zh) 晶体管及该晶体管的制造方法
CN101859710A (zh) 半导体装置及半导体装置的制造方法
CN103155154A (zh) 半导体薄膜、薄膜晶体管及其制造方法
JP2014220492A (ja) 半導体装置
CN101840937A (zh) 晶体管、具有该晶体管的半导体装置及它们的制造方法
US9806097B2 (en) Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus
CN103132030A (zh) 溅射靶材的制造方法及半导体装置的制造方法
Oh et al. Enhanced electrical properties of In-Ga-Sn-O thin films at low-temperature annealing
Cho et al. Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process
Jang et al. Combustion-assisted low-temperature solution process for high-performance SnO2 thin-film transistors
CN110190066A (zh) 阵列基板和阵列基板的制备方法
JP2014175360A (ja) 半導体装置の作製方法
CN110459587A (zh) 金属氧化物结晶结构及具有此金属氧化物结晶结构的显示面板的电路结构及薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150709

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150709

Address after: Tokyo, Japan

Applicant after: The special display of the organic thunder of Japan of Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corp

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130925