CN103155154A - 半导体薄膜、薄膜晶体管及其制造方法 - Google Patents

半导体薄膜、薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN103155154A
CN103155154A CN2011800489614A CN201180048961A CN103155154A CN 103155154 A CN103155154 A CN 103155154A CN 2011800489614 A CN2011800489614 A CN 2011800489614A CN 201180048961 A CN201180048961 A CN 201180048961A CN 103155154 A CN103155154 A CN 103155154A
Authority
CN
China
Prior art keywords
film
atomicity
thin film
semiconductive thin
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800489614A
Other languages
English (en)
Inventor
西村麻美
川岛绘美
笠见雅司
松浦正英
糸濑将之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN103155154A publication Critical patent/CN103155154A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明涉及一种含有1种以上的无定形的金属氧化物、且在上述金属氧化物的至少一部分的金属原子上键合有OH基的半导体薄膜。

Description

半导体薄膜、薄膜晶体管及其制造方法
技术领域
本发明涉及半导体薄膜、薄膜晶体管及其制造方法。
背景技术
场效应型晶体管被广泛用作半导体存储集成电路的单元电子元件、高频信号放大元件、液晶驱动用元件等,目前是最多地被实际使用的电子设备。
不仅在液晶显示装置(LCD)中,而且在电致发光(EL)显示装置、场致发光显示器(FED)等各种显示装置中,薄膜晶体管(TFT)多被用作对显示元件施加驱动电压而使显示装置驱动的开关元件。
作为TFT驱动元件,目前最广泛使用的是硅系半导体薄膜。与此相对,高迁移率且稳定性优异的包含金属氧化物的透明半导体薄膜受到关注。
近年来,将导电性的氧化物半导体用作沟道的薄膜晶体管已经被用作有机EL面板、液晶面板的驱动晶体管。
但是,已知该薄膜晶体管对气氛敏感,因而在工作时、保管时的气氛的作用下会导致特性发生变化。作为其原因,可举出通常作为该薄膜晶体管的氧化物半导体而使用的、以ZnO为主成分的氧化物半导体(例如专利文献1)、以In-M-Zn-O(M为Ga,Al,Fe中的至少1种)为主成分的氧化物半导体,容易与气氛中的水或其他的气体分子等发生吸附脱附。
因此,例如在专利文献2中提出了用保护膜覆盖沟道层的方案。
可是,就上述薄膜晶体管而言,由于CVD等工艺而产生氧缺失,从而有时会引起TFT特性的劣化。在产生这样的劣化的情况下,需要在大气中或在导入有氧的气氛中进行热处理。
但是,如专利文献2所述,在用保护膜覆盖沟道层的情况下,当该保护膜由不通过氧的膜(例如含有SiNx、金属的膜)构成时,即使进行了上述热处理,氧也无法扩散至沟道层,因而存在TFT特性不能恢复这样的问题。
另一方面,当上述保护膜由通过氧的膜(例如含有SiO2的膜)构成时,氧会扩散至沟道层,因此能够使TFT特性恢复。但是,SiO2与SiNx相比而言致密性差,因此,存在受到工作时的气氛的影响而导致TFT特性发生变化这样的问题。
因此,为了同时实现沟道层的保护和TFT特性的恢复这两者,而提出了在沟道层上层叠氧透过性的膜(例如SiO2)、再在其上层叠氧非透过膜(例如含有SiNx、金属的膜)的方案(例如专利文献3)。但是,工艺复杂,成为高成本的主要原因。
另外,专利文献4中公开了IGZO(非晶质的金属氧化物)作为氧化物半导体膜,公开了氮化硅(SiNx)作为保护膜。另外,在附图中,在氧化物半导体膜上形成了保护膜。
但是,IGZO与SiNx的层叠结构的具体实施例、半导体层的具体成膜方法并没有记载。进而,通过通常的成膜方法形成IGZO的沟道层后,若层叠SiNx,则IGZO被还原而有可能丧失半导体特性。
现有技术文献
专利文献
专利文献1:日本特开2002-76356号公报
专利文献2:日本特开2007-73705号公报
专利文献3:日本特开2010-73894号公报
专利文献4:日本特开2009-260378号公报
发明内容
本发明的目的在于提供耐还原性优异的半导体薄膜及其制造方法。
本发明的另一目的在于提供即使不在沟道层上设置氧透过性膜等缓冲层,也可获得稳定的TFT特性的薄膜晶体管及其制造方法。
根据本发明,可提供以下的半导体薄膜和薄膜晶体管等。
1.一种半导体薄膜,其含有1种以上的无定形的金属氧化物,且在所述金属氧化物的至少一部分金属原子上键合有OH基。
2.根据1所述的半导体薄膜,其含有选自In和Zn中的至少1种以上的金属。
3.根据2所述的半导体薄膜,其至少含有In。
4.根据2所述的半导体薄膜,其含有In和Zn。
5.根据2所述的半导体薄膜,其含有In、Zn和第三元素,其中,上述第三元素为选自Sn,Ga,Hf,Zr,Ti,Al,Mg,Ge,Sm,Nd,La中的至少1种以上的金属元素。
6.根据5所述的半导体薄膜,其中,上述第三元素为Sn。
7.根据6所述的半导体薄膜,其以以下的原子数比含有In、Sn和Zn。
0.2<[In]/([In]+[Sn]+[Zn])<0.8
0<[Sn]/([In]+[Sn]+[Zn])<0.2
0.2<[Zn]/([In]+[Sn]+[Zn])<0.8
(式中,[In]为薄膜中的铟元素的原子数、[Sn]为薄膜中的锡元素的原子数、[Zn]为薄膜中的锌元素的原子数。)
8.根据5所述的半导体薄膜,其中,上述第三元素为Ga。
9.根据8所述的半导体薄膜,其以以下的原子数比含有In、Ga和Zn。
0.5≤[In]/([In]+[Ga])<1
0.2≤[Zn]/([In]+[Ga]+[Zn])≤0.8
(式中,[In]为薄膜中的铟元素的原子数、[Ga]为薄膜中的镓元素的原子数、[Zn]为薄膜中的锌元素的原子数。)
10.根据5所述的半导体薄膜,其中,上述第三元素为Hf。
11.根据10所述的半导体薄膜,其以以下的原子数比含有In、Hf和Zn。
0.3<[In]/([In]+[Hf]+[Zn])<0.8
0.01<[Hf]/([In]+[Hf]+[Zn])<0.1
0.1<[Zn]/([In]+[Hf]+[Zn])<0.69
(式中,[In]为薄膜中的铟元素的原子数、[Hf]为薄膜中的铪元素的原子数、[Zn]为薄膜中的锌元素的原子数。)
12.根据5所述的半导体薄膜,其中,上述第三元素为Zr。
13.根据12所述的半导体薄膜,其以以下的原子数比含有In、Zr和Zn。
0.3<[In]/([In]+[Zr]+[Zn])<0.8
0.01<[Zr]/([In]+[Zr]+[Zn])<0.1
0.1<[Zn]/([In]+[Zr]+[Zn])<0.69
(式中,[In]为薄膜中的铟元素的原子数、[Zr]为薄膜中的锆元素的原子数、[Zn]为薄膜中的锌元素的原子数。)
14.一种半导体薄膜的制造方法,其包括以下的(1a)~(1c)中任一工序:
(1a)在含有水的稀有气体气氛下,对含有金属氧化物的靶材进行溅射的工序,
(1b)在至少含有稀有气体原子、氧原子、氢原子的气体气氛下,对含有金属氧化物的靶材进行溅射的工序,
(1c)在对含有金属氧化物的靶材进行溅射而使半导体薄膜成膜,将成膜后的半导体薄膜在水蒸气气氛下进行退火的工序。
15.一种薄膜晶体管,其依次具有:
栅电极、
含有1~13中任一项所述的半导体薄膜的沟道层、和
至少含有SiNx的保护膜,
其中,上述保护膜与上述沟道层邻接。
16.一种薄膜晶体管的制造方法,其通过以下的(1a)~(1c)中的任一工序来制造沟道层,
(1a)在含有水的稀有气体气氛下,对含有金属氧化物的靶材进行溅射的工序,
(1b)在至少含有稀有气体原子、氧原子和氢原子的气体气氛下,对含有金属氧化物的靶材进行溅射的工序,以及
(1c)对含有金属氧化物的靶材进行溅射而使沟道层成膜,并将成膜后的沟道层在水蒸气气氛下进行退火的工序;
其中,
将含有选自Ti、Al、Mo、Cu、Au中的至少1种以上的金属或金属氧化物的导电体层以邻接于所述沟道层的方式成膜,
通过使所述导电体层图案化而形成源电极和漏电极,
在所述源电极、漏电极和沟道层上形成含有SiNx的保护膜。
17.根据权利要求16所述的薄膜晶体管的制造方法,其中,上述导电体层含有选自Ti,Al,Mo,Cu,Au中的至少1种以上的金属或金属氧化物。
根据本发明,能够提供耐还原性优异的半导体薄膜及其制造方法。
另外,根据本发明,可提供即使在沟道层上不设置氧透过性膜等缓冲层,也可获得稳定的TFT特性的薄膜晶体管及其制造方法。
附图说明
图1是表示本发明的一种实施方式的图。
图2是表示实施例1、4和比较例1的FT-IR测定的结果的图。
图3是表示实施例1、4和比较例1的程序升温脱附测定的结果的图。
具体实施方式
1.半导体薄膜
本发明的第一半导体薄膜含有1种以上的无定形的金属氧化物、且在金属氧化物的至少一部分的金属原子上键合有OH基。
在金属原子上键合有OH基可通过傅立叶变换红外线吸收分光测定(FT-IR)或程序升温脱附测定(temperature-programmed desorption)来确认。
本发明的半导体薄膜在一部分或全部的金属原子上键合有OH基。在任何情况下,均利用FT-IR等来确认OH基的键合即可。
具体而言,在半导体薄膜的傅立叶变换红外分光测定中,通过在1100cm-1附近(1000~1300cm-1)和3000cm-1附近(2600~3500cm-1)观测到峰(优选最大峰高的5%以上或10%以上的高度的、色谱峰或肩峰)来进行确认。
另外,在程序升温脱附测定中,通过在350~600℃下观测到优选5.0×10-10以上、更优选8.0×10-10以上的峰来进行确认。
基于傅立叶变换红外分光法进行的红外线吸收分光测定以及程序升温脱附测定可按照实施例中所述的方法进行。
在本发明中,“半导体”是指薄膜的载流子浓度小于1×1019/cm3的状态。载流子浓度可通过株式会社东阳テクニカ制的高电阻空穴测定装置ResiTest8300来求出。
上述薄膜含有1种以上的无定形的金属氧化物。优选实质上仅由1种以上的无定形的金属氧化物构成。需说明的是,“实质上”是指在不损害本发明的效果的范围内也可以含有其他的不可避免的杂质的意思。
若为无定形的氧化物,则面积大时的均一性优异,适合于System onglass(SOG)等的周边电路、或进行有机EL显示器的电流驱动的开关元件。
无定形的氧化物是指利用X射线衍射而无法确认到清晰的峰的氧化物。
上述薄膜优选含有选自In和Zn中的至少1种以上的金属的氧化物。更优选至少含有In,进一步优选含有In和Zn。
薄膜中的全部元素中,铟元素的含量优选满足下述原子比。
0.2≤[In]/全部金属原子≤0.8
式中,[In]是薄膜中所含的铟元素的原子数。全部金属原子是指薄膜中所含的全部的金属原子的原子数。
优选0.25≤[In]/全部金属原子≤0.75,进一步优选0.3≤[In]/全部金属原子≤0.7。
在[In]/全部金属原子(原子比)小于0.2的情况下,所得的薄膜的载流子浓度相比于半导体领域而言变得更低,有可能成为绝缘体。
另一方面,在[In]/全部金属原子(原子比)超过0.8的情况下,薄膜容易发生结晶化,在大面积成膜的情况下,面内的电特性有可能变得不均匀。
另外,上述薄膜优选含有In和Zn以外的第三元素,作为第三元素,可选择选自Sn,Ga,Hf,Zr,Ti,Al,Mg,Ge,Sm,Nd,La中的至少1种以上的金属元素。
在含有Sn作为第三元素的情况下,耐药品性提高,因此以沟道蚀刻型层叠TFT时,无需设置蚀刻阻挡。另外,在制造溅射靶材时,Sn发挥烧结助剂的效果,因此能够容易地制作低密度的溅射靶材。进而,与水分压的变化相对应的场效应迁移率的变化,与含有Ga作为第三元素的情况相比较小,因此更优选加以使用。
在含有Ga、Hf、Zr、Ti、Al、Ge、Sm、Nd或La作为第三元素的情况下,对于半导体而言可期待能够适量地降低载流子浓度。另外,因为对特定的蚀刻剂具有耐药品性,所以不需要通过选择蚀刻剂来设置蚀刻阻挡。进而,在干法蚀刻、提离法(lift-off method)的情况下,没有必要设置蚀刻阻挡。
上述第三元素优选为Sn。在这种情况下,上述薄膜优选以以下的原子数比含有In、Sn和Zn。
0.2<[In]/([In]+[Sn]+[Zn])<0.8
0<[Sn]/([In]+[Sn]+[Zn])<0.2
0.2<[Zn]/([In]+[Sn]+[Zn])<0.8
式中,[In]为薄膜中的铟元素的原子数、[Sn]为薄膜中的锡元素的原子数、[Zn]为薄膜中的锌元素的原子数。
优选满足下述原子比。
0.2<[In]/([In]+[Sn]+[Zn])<0.6
0<[Sn]/([In]+[Sn]+[Zn])<0.15
0.4<[Zn]/([In]+[Sn]+[Zn])<0.8
在[Sn]/([In]+[Sn]+[Zn])≥0.2的情况下,在将本发明的薄膜用于TFT时,由于在蚀刻剂中不溶而有可能难以形成沟道层的图案。另外,成膜时所使用的溅射靶材的电阻变高,有可能无法进行DC溅射。
另外,在[In]/([In]+[Sn]+[Zn])≤0.2的情况下,所得的薄膜的载流子浓度变得过低,有可能不能发挥作为半导体的功能。在[In]/([In]+[Sn]+[Zn])≥0.8的情况下,所得的载流子密度增大,有可能损害半导体特性。
另外,上述第三元素优选为Ga。在这种情况下,上述薄膜优选以以下的原子数比含有In、Ga和Zn。
0.5≤[In]/([In]+[Ga])<1
0.2≤[Zn]/([In]+[Ga]+[Zn])≤0.8
式中,[In]为薄膜中的铟元素的原子数、[Ga]为薄膜中的镓元素的原子数、[Zn]为薄膜中的锌元素的原子数。
优选满足下述原子比。
0.5≤[In]/([In]+[Ga])<1
0.2≤[Zn]/([In]+[Ga]+[Zn])≤0.5
在[In]/([In]+[Ga])小于0.5的情况下,进而在小于0.3的情况下,使用本发明的薄膜而得的TFT元件的迁移率有可能变低。
另一方面,在[Zn]/([In]+[Ga]+[Zn])<0.2或[Zn]/([In]+[Ga]+[Zn]>0.8的情况下,所得的薄膜易于结晶,在大面积成膜的情况下,面内的电特性有可能变得不均匀。
另外,上述第三元素优选为Hf。在这种情况下,上述薄膜优选以以下的原子数比含有In、Hf和Zn。
0.3<[In]/([In]+[Hf]+[Zn])<0.8
0.01<[Hf]/([In]+[Hf]+[Zn])<0.1
0.1<[Zn]/([In]+[Hf]+[Zn])<0.69
式中,[In]为薄膜中的铟元素的原子数、[Hf]为薄膜中的铪元素的原子数、[Zn]为薄膜中的锌元素的原子数。
另外,上述第三元素优选为Zr。在这种情况下,上述薄膜优选以以下的原子数比含有In、Zr和Zn。
0.3<[In]/([In]+[Zr]+[Zn])<0.8
0.01<[Zr]/([In]+[Zr]+[Zn])<0.1
0.1<[Zn]/([In]+[Zr]+[Zn])<0.69
式中,[In]为薄膜中的铟元素的原子数、[Zr]为薄膜中的锆元素的原子数、[Zn]为薄膜中的锌元素的原子数。
另外,在这种情况下,为了使在溅射成膜时使用的溅射靶材高密度化,上述薄膜在含有In、Zr和Zn的基础上,进一步优选含有Sn。此时,优选以以下的原子比含有Sn。
0.1<[Sn]/([In]+[Zr]+[Zn]+[Sn])<0.2
若上述第三元素为Zr或Hf,则热稳定性、耐热性、耐药品性提高,能够降低S值、关态电流(off电流),还能够减少光电流,因而优选。
上述的半导体薄膜在后述的水中或者在含有氧原子和氢原子的气氛中形成,因此具有耐真空性、耐还原性,因此即使通过CVD等制造工艺,也不易造成氧缺失,因而在用于TFT时不会引起TFT特性的劣化。因此,不需要担负TFT特性恢复作用的氧透过膜这样的缓冲层,可利用简单的工艺来制作TFT。
上述的半导体薄膜可通过与后述的薄膜晶体管的沟道层的制造方法(1a)~(1c)相同的方法加以制作。
通过使用(1a)、(1b)或(1c)的方法,从而可有效地抑制半导体薄膜的氧缺失,能够形成稳定的金属-氧的键。因此,即使暴露在还原性气氛中,也能够抑制薄膜的载流子浓度的上升。
进而,利用(1a)、(1b)或(1c)的方法制作而成的半导体薄膜,与对含有金属氧化物的靶材在氧和稀有气体气氛下进行溅射而制作的半导体薄膜相比,能够使带隙变得更宽。因此,即使在光照射时,也能够获得良好的可靠性。
本发明的第二半导体薄膜是通过(1a)、(1b)或(1c)的方法制造而得的膜。
该半导体薄膜含有无定形的金属氧化物,金属氧化物的优选的元素的组成与第一半导体薄膜相同。
2.薄膜晶体管
薄膜晶体管通常具备栅电极、栅极绝缘膜、沟道层、源电极、漏电极和保护膜。
本发明的薄膜晶体管不需要缓冲层,可以于沟道层直接设置保护膜。因此,能够使制造工序简化。
沟道层含有无定形的金属氧化物,金属氧化物的优选的元素组成与第一半导体薄膜相同。作为沟道层,可使用第一半导体薄膜或第二半导体薄膜。
作为上述的保护膜,可优选使用至少含有SiNx(氮化硅)的保护膜。SiNx与SiO2相比可形成致密的膜,因此具有TFT的劣化抑制效果高这样的优点。
上述保护膜除了含有SiNx以外,还可含有例如SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、Hf2O3、CaHfO3、PbTi3、BaTa2O6、SrTiO3或AlN等氧化物等,优选实质上仅由SiNx构成。
本发明的薄膜晶体管的一种实施方式示于图1。
薄膜晶体管1在栅电极(基板)10上具有绝缘膜20,在绝缘膜20上具有沟道层30、并且具有隔开间隔的源电极40和漏电极50。在源电极40和漏电极50之间形成了沟道层30。
基板10兼具栅电极的功能,通过施加在基板10上的电压能够控制流过源电极40与漏电极50之间的沟道层30的电流,从而薄膜晶体管1进行开/关的工作。
以覆盖沟道层30、源电极40和漏电极50的方式设置有保护膜60。
形成漏电极、源电极和栅电极各电极的材料没有特别限制,可以任意地选择通常所使用的材料。例如,可使用ITO、IZO、ZnO、SnO2等透明电极,Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、Ta等金属电极或者含有它们的合金的金属电极。
漏电极、源电极和栅电极各电极还可采用层叠了不同的2层以上的导电层而得的多层结构。尤其是源电极/漏电极强烈需要低电阻配线,因此,有时利用Ti、Mo等密合性优异的金属来夹持Al、Cu等良导体进行使用。
形成栅极绝缘膜的材料没有特别限制,可以任意地选择通常所使用的材料。
作为栅极绝缘膜的材料,例如可使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO3、CaHfO3、PbTi3、BaTa2O6、SrTiO3、AlN等化合物。其中,优选为SiO2、SiNx、Al2O3、Y2O3、HfO3、CaHfO3,更优选为SiO2、SiNx、Y2O3、HfO3、CaHfO3
需说明的是,上述的氧化物的氧数可以不与化学计量比一致(例如可以为SiO2、也可以为SiOx)。
栅极绝缘膜可以为层叠不同的2层以上的绝缘膜而得的结构。另外,栅极绝缘膜可以为结晶质、多晶质、非晶质中的任一种,但是优选为易于工业上制造的多晶质或非晶质。
沟道层可通过后述的制造方法(1a)~(1c)中的任一种方法来形成。
制造方法(1a)~(1c)中的溅射方法没有特别限定,可以为等离子体活性低的DC溅射、和频率10MHz以下的高频溅射中的任一种。另外,溅射可以为脉冲溅射。
在此,DC溅射是指施加直流电源而进行的溅射方法(直流溅射),高频溅射(RF溅射)是指施加交流电源(交流溅射)而进行的溅射。另外,脉冲溅射是指施加脉冲电压而进行的溅射。
RF溅射与DC溅射相比而言等离子体密度高、放电电压低,因此晶格的紊乱等减少,可提高载流子迁移率。另外,一般而言,RF溅射更易于得到面内均匀性良好的膜。
因此,通过RF溅射而得到的膜被期待制成TFT元件时的场效应迁移率也变高。但是,通常,RF溅射比DC溅射的成膜速度缓慢,因此在工业上采用的是DC溅射。
对溅射成膜时的靶材所施加的功率密度,优选为1~5W/cm2、进一步优选为2~5W/cm2。特别优选为2.5~5W/cm2
在功率密度小于1W/cm2的情况下,成膜速度变慢,生产率有可能变差。另一方面,在溅射功率密度超过5W/cm2的情况下,成膜速度变得过快,膜厚的控制性有可能变差。
溅射的成膜速度在垂直于基板的成膜面的方向上通常为1~200nm/min、优选为1~100nm/min、进一步优选为10~80nm/min、特别优选为30~60nm/min。
在成膜速度小于1nm/min的情况下,成膜速度慢,因此生产率有可能变差。另一方面,在成膜速度超过200nm/min的情况下,成膜速度变得过快,膜厚的控制性有可能变差。
靶材和基板间的距离在相对于基板的成膜面而言垂直的方向上优选为1~15cm、进一步优选为4~8cm。
在该距离小于1cm的情况下,到达基板的靶材构成元素的粒子的运动能变大,有可能无法获得良好的膜特性,而且有可能产生膜厚和电特性的面内分布。另一方面,在靶材与基板的间隔超过15cm的情况下,到达基板的靶材构成元素的粒子的运动能变得过小而无法得到致密的膜,有可能无法获得良好的膜特性。
优选在磁场强度为300~1000高斯的气氛下进行溅射。
在磁场强度小于300高斯的情况下,等离子体密度变低,因此在高电阻的溅射靶材的情况下有可能无法溅射。另一方面,在超过1000高斯的情况下,膜厚和膜中的电特性的控制性有可能变差。
气体气氛的压力(溅射压力)只要处于等离子体能够稳定地放电的范围,就没有特别限定,优选为0.1~5.0Pa。
需说明的是,溅射压力是指导入了氩、氧等后溅射开始时的体系内的总压。
本发明的薄膜晶体管的制造方法包括以下的工序。
(1a)在含有水的稀有气体气氛下,对含有金属氧化物的靶材进行溅射,将含有无定形的金属氧化物的沟道层成膜的工序。
(2)将含有选自Ti、Al、Mo、Cu、Au中的至少1种以上的金属或金属氧化物的导电体层以与上述沟道层邻接的方式成膜的工序。优选上述导电体层仅由选自Ti、Al、Mo、Cu、Au中的至少1种以上的金属或金属氧化物构成。
(3)通过使上述导电体层形成图案而形成源电极和漏电极的工序。
(4)在上述源电极、漏电极和沟道层上形成含有SiNx的保护膜的工序。
通过使用工序(1a)的成膜方法,从而可有效地抑制沟道层的氧缺失,形成稳定的金属-氧的键。因此,即使曝露于还原性气氛中,也能够抑制薄膜的载流子浓度的上升。
水分子的相对于稀有气体原子而言的分压比用[H2O]/([H2O]+[稀有气体原子])表示。[H2O]为气体气氛中的水分子的分压、[稀有气体原子]为气体气氛中的稀有气体原子的分压。该分压比优选为0.1~10%、更优选为0.5~7.0%、进一步优选为1.0~5.0%、特别优选为1.0~3.0%。
在水分子的含量相对于稀有气体原子而言以分压比计小于0.1%的情况下,无法获得氧缺失的生成抑制效果,有可能使膜中的载流子浓度降低。另一方面,若水分子的含量相对于稀有气体原子而言以分压比计超过10%的情况下,所得的TFT元件的迁移率有可能降低。
需说明的是,稀有气体原子没有特别限制,优选为氩原子。另外,除了稀有气体和水以外,在对TFT元件没有影响的范围内可以含有氧和氮。
代替上述工序(1a),而可通过以下的工序(1b)来形成沟道层。
(1b)在含有氧原子和氢原子的稀有气体气氛下,通过对含有金属氧化物的靶材进行溅射而形成含有无定形的金属氧化物的沟道层的工序。
在工序(1b)中,溅射中的气体气氛相对于氧原子而言以摩尔比计优选含有2倍以上的氢原子。由此,可获得与在气体气氛中导入了水的情况同等的效果。
在工序(1a)和(1b)中,成膜后的沟道层优选在200~400℃下进行5~120分钟的退火处理。通过进行退火处理,能够提高所得的氧化物半导体的半导体特性的稳定性,还可抑制基于成膜后的工艺所导致的劣化。
在退火温度小于200℃的情况下、或成膜时间小于5分钟的情况下,难以获得效果,在退火温度超过400℃的情况下、或在成膜时间超过120分钟的情况下,有可能会进行结晶化。
上述退火处理只要在200℃~400℃的温度氛围即可,气氛没有特别的限制,优选在至少含有氧的气氛下进行。通过在含有氧的气氛下进行,能够抑制将退火处理后的薄膜制成TFT时出现特性差异。
代替上述工序(1a)或(1b),可以通过以下的工序(1c)来形成沟道层。
(1c)通过对含有金属氧化物的靶材进行溅射而将沟道层成膜,将成膜后的沟道层在高压水蒸气气氛下进行退火的工序。
退火处理使用高压水蒸气退火炉,在1~3MPa、200℃~400℃下进行5~120分钟的退火处理。
沟道层的膜厚可根据沟道层的比电阻适当地选定最佳值,从均匀性的观点出发,优选为膜厚较厚者,从成膜时间(工序的循环时间)的观点出发,优选膜厚较薄的一方。
沟道层的膜厚通常为20~500nm、优选为40~150nm、更优选为50~140nm、进一步优选为60~130nm、特别优选为70~110nm。
在沟道层的膜厚小于20nm的情况下,由于大面积地成膜时的膜厚的不均匀性而有可能导致所制作的TFT的特性变得不均匀。另一方面,在膜厚超过500nm的情况下,成膜时间变长而有可能无法在工业上采用。
本发明的薄膜晶体管的场效应迁移率和开-关比高,是常关并且夹断明确的晶体管。
另外,本发明的薄膜晶体管可将金属氧化物在低温下成膜,因此,可在无碱玻璃等处于耐热温度的限度的基板上构成。
用于本发明的沟道层通常在n型区域中使用,但是可将P型Si系半导体、P型氧化物半导体、P型有机半导体等各种P型半导体组合而用于PN结型晶体管等各种半导体设备中。
另外,本发明的TFT还可用于场效应型晶体管、逻辑电路、存储电路、差动放大电路等各种集成电路中。进而,除了场效应型晶体管以外,还可适用于静电感应型晶体管、肖特基势垒型晶体管、肖特基二极管、电阻元件中。
薄膜晶体管的构成可无限制地利用底栅(bottom gate)、底接触(bottom contact)、顶接触(top contact)等公知的构成。
尤其是底栅构成可获得比无定形硅、ZnO的TFT更高的性能,因而是有利的。底栅构成易于消减制造时的掩模片数,易于降低大型显示器等用途的制造成本,因而优选。
作为大面积的显示器用途,特别优选沟道蚀刻型的底栅构成的薄膜晶体管。就沟道蚀刻型的底栅构成的薄膜晶体管而言,光刻工序时的光掩模的数量少,因而能够低成本地制造显示器用面板。其中,沟道蚀刻型的底栅构成、顶接触构成的薄膜晶体管的迁移率等特性良好且易于工业化,因此特别优选。
薄膜晶体管的场效应迁移率通常为1cm2/Vs以上、优选为5cm2/Vs以上、更优选为18cm2/Vs以上、进一步优选为30cm2/Vs以上、特别优选为50cm2/Vs以上。
在场效应迁移率小于1cm2/Vs的情况下,开关速度有可能变慢。
薄膜晶体管的开-关比通常为103以上、优选为104以上、更优选为105以上、进一步优选为106以上、特别优选为107以上。
另外,从低消耗电力的观点出发,就薄膜晶体管而言,优选阈值电压(Vth)为正数、且为常关(normally off)。若阈值电压(Vth)为负数、且为常开,则消耗电力有可能变大。
[实施例]
实施例1
(1)薄膜晶体管的制作
基板使用的是膜厚100nm的带有热氧化膜的导电性硅基板。热氧化膜作为栅极绝缘膜而发挥功能,导电性硅部作为栅电极而发挥功能。
使用In2O3-SnO2-ZnO(ITZO)靶材在表1所示的条件下在栅极绝缘膜上进行溅射成膜。使用OFPR#800(东京应化工业株式会社制)作为抗蚀剂,进行涂布、预烘烤(80℃、5分钟)、曝光。显影后,进行后烘烤(120℃、5分钟),用草酸进行蚀刻,形成为所需的形状。然后,在热风加热炉内在300℃下进行1小时的退火处理。
所得的膜通过X射线衍射测定(XRD)可观测到光晕图案,无法确认出清晰的峰,因此判断为是非晶质的。
然后,通过溅射成膜将Mo(200nm)成膜。通过沟道蚀刻使源电极/漏电极形成为所需的形状。然后,利用等离子体CVD法(PECVD)将SiNx成膜而形成保护膜。使用氢氟酸将接触孔(contact hole)开口,制作出薄膜晶体管。
(2)评价
对于所制作的薄膜晶体管,评价了开电流、关电流、场效应迁移率(μ)、S值和阈值电压(Vth)。它们是使用半导体参数分析仪(ケ一スレ一インスツレメンツ株式会社制4200SCS),在室温、避光环境下(密封箱内)进行测定的。需说明的是,将漏电压(Vd)设为10V。结果示于表1。
(3)氧化物半导体单层膜的评价
(3-1)带隙测定
在石英基板上,使用表1示出的In2O3-SnO2-ZnO(ITZO)靶材,在表1示出的溅射条件下将氧化物薄膜溅射成膜。将该薄膜在300℃下进行1小时的加热处理。
对于所得的薄膜,如下地测定了带隙。
使用多入射角分光偏振光椭圆率测定仪(日本ジエ一·エ一·ウ一ラム株式会社制),在光的入射角度50~70°、波长区域192.3~1689nm下测定Ψ和Δ。假设薄膜为均匀膜,使用T-L model、Gaussian、Drude model进行拟合,求出消光系数k和折射率n。由所求得的n和k算出吸光系数α,假设为直接跃迁型,读取出带隙。结果示于表1。
(3-2)FT-IR测定
在将金50nm成膜而得的玻璃基板上,使用表1示出的ITZO靶材,在表1所示的溅射条件下将200nm的氧化物薄膜加以溅射成膜。将薄膜在300℃下进行1小时的加热处理。
使用FT-IR测定装置(Bio-Rad社制),通过1次反射的ATR(衰减全反射)法(结晶Ge、入射角度45°),在累积次数100次下进行IR测定。结果示于图2。由图2可知,在1100cm-1附近和3000cm-1附近观测到了峰。
(3-3)程序升温脱附(TPD)测定
在Si晶片上,使用表1示出的ITZO靶材,在表1示出的溅射条件下将100nm的氧化物薄膜加以溅射成膜。将该薄膜在300℃下进行1小时的加热处理。
使用TDS-MS(电子科学株式会社制),在测定温度50~600℃、程序升温测定30℃/min下进行TPD。结果示于图3。
图3表示m/z=18的TPD光谱,可知在实施例1、4中,从350℃之后与金属键合的OH基以H2O的形式脱去。由此可知实施例1、4的氧化物薄膜的金属原子上键合有OH基。
实施例2
在实施例1中,使用In2O3-Ga2O3-ZnO(IGZO)作为靶材而形成沟道层,源电极/漏电极使用Ti(50nm)/Au(100nm)/Ti(50nm)进行溅射成膜,通过提离法进行图案形成,由此制作薄膜晶体管。除此以外,与实施例1进行相同的操作,制作了薄膜晶体管,并进行了评价。结果示于表1。
另外,如表1所示地变更靶材,除此以外,进行与实施例1相同的操作,将单层膜成膜,进行了带隙测定和FT-IR测定。在FT-IR测定中,在1100cm-1附近和3000cm-1附近观测到了峰。
实施例3
使用In2O3-SnO2-ZnO-ZrO2(ITZZO)作为靶材而形成沟道层,除此以外,与实施例1进行相同的操作,制作出薄膜晶体管,并进行了评价。结果示于表1。
另外,如表1所示地变更靶材,除此以外,进行与实施例1相同的操作,将单层膜成膜,进行了带隙测定和FT-IR测定。在FT-IR测定中,在1100cm-1附近和3000cm-1附近观测到了峰。
实施例4
如表1所示地改变沟道层的溅射条件,除此以外,进行与实施例1相同的操作,制作薄膜晶体管,并进行了评价。结果示于表1。
另外,如表1所示地改变靶材和溅射条件,除此以外,进行与实施例1相同的操作,将单层膜成膜,进行了带隙测定、FT-IR测定和TPD测定。在FT-IR测定中,在1100cm-1附近和3000cm-1附近观测到峰。FT-IR测定的结果示于图2、程序升温脱附测定的结果示于图3。
实施例5
如表1所示地改变沟道层的溅射条件和退火条件,除此以外,进行与实施例1相同的操作,制作了薄膜晶体管,并进行了评价。将结果示于表1。
另外,如表1所示地改变溅射条件和退火条件,除此以外,进行与实施例1相同的操作,将单层膜成膜,进行了带隙测定和FT-IR测定。在FT-IR测定中,在1100cm-1附近和3000cm-1附近观测到了峰。
实施例6
使用IGZO作为靶材,如表1所示地改变沟道层的溅射条件,除此以外,进行与实施例2相同的操作,制作了薄膜晶体管,并进行了评价。将结果示于表1。
另外,如表1所示地改变靶材和溅射条件,进行与实施例1相同的操作,将单层膜成膜,进行了带隙测定和FT-IR测定。在FT-IR测定中,在1100cm-1附近和3000cm-1附近观测到了峰。
实施例7
使用IGZO作为靶材,如表1所示地改变沟道层的溅射条件,除此以外,进行与实施例2相同的操作,制作了薄膜晶体管,并进行了评价。将结果示于表1。
另外,如表1所示地改变靶材和溅射条件,除此以外,进行与实施例1相同的操作,将单层膜成膜,进行了带隙测定和FT-IR测定。在FT-IR测定中,在1100cm-1附近和3000cm-1附近观测到了峰。
实施例8
使用IGZO作为靶材,如表1所示地改变沟道层的溅射条件,除此以外,与实施例2进行相同的操作,制作了薄膜晶体管,并进行了评价。结果示于表1。
另外,如表1所示地改变靶材和溅射条件,除此以外,与实施例1进行相同的操作,将单层膜成膜,进行了带隙测定和FT-IR测定。在FT-IR测定中,在1100cm-1附近和3000cm-1附近观测到了峰。
实施例9
如表1所示将靶材的组成、沟道层的溅射条件改变,除此以外,与实施例1进行相同的操作,制作了薄膜晶体管,并进行了评价。将结果示于表1。
另外,如表1所示地改变靶材和溅射条件,除此以外,进行与实施例1相同的操作,将单层膜成膜,进行了带隙测定和FT-IR测定。在FT-IR测定中,在1100cm-1附近与3000cm-1附近观测到了峰。
实施例10
使用IGZO作为靶材,如表1所示将沟道层的溅射条件改变,除以以外,与实施例1进行相同的操作,制作了薄膜晶体管,并进行了评价。结果示于表1。
另外,如表1所示将靶材和溅射条件改变,除此以外,进行与实施例1相同的操作,将单层膜成膜,进行了带隙测定和FT-IR测定。在FT-IR测定中,在1100cm-1附近和3000cm-1附近观测到了峰。
[表1]
Figure BDA00003030096300191
比较例1
如表2所示将靶材的组成和沟道层的溅射条件改变,除此以外,进行与实施例1相同的操作,制作了薄膜晶体管,从而进行了评价。将结果示于表2。
另外,如表2所示将靶材的组成和溅射条件改变,除此以外,进行与实施例1相同的操作,将单层膜成膜,进行了带隙测定、FT-IR测定和程序升温脱附测定。在FT-IR测定中,在1100cm-1附近和3000cm-1附近观测到了峰。将FT-IR测定的结果示于图2、将程序升温脱附测定的结果示于图3。
比较例2
如表2所示将沟道层的溅射条件改变,除此以外,与实施例2进行相同的操作,制作了薄膜晶体管,并进行了评价。结果示于表2。
另外,如表2所示将溅射条件改变,除此以外,进行与实施例2相同的操作,将单层膜成膜,进行了带隙测定和FT-IR测定。在FT-IR测定中,在1100cm-1附近和3000cm-1附近观测到了峰。
[表2]
Figure BDA00003030096300211
工业上的可利用性
本发明的薄膜晶体管可作为半导体存储集成电路的单元电子元件、高频信号放大元件、液晶驱动用元件等而被广泛地使用。
上述对本发明的实施方式和/或实施例进行了若干详细的说明,本领域技术人员可在实质上不脱离本发明的新的启示和效果的情况下容易地对例示的实施方式和/或实施例进行大量的变更。因而,这些大量的变更技术方案也包含在本发明的范围内。
将本说明书中记载的文献的全部内容援引于此。

Claims (17)

1.一种半导体薄膜,其含有1种以上的无定形的金属氧化物,且在所述金属氧化物的至少一部分金属原子上键合有OH基。
2.根据权利要求1所述的半导体薄膜,其中,
含有选自In和Zn中的至少1种以上的金属。
3.根据权利要求2所述的半导体薄膜,其中,至少含有In。
4.根据权利要求2所述的半导体薄膜,其中,含有In和Zn。
5.根据权利要求2所述的半导体薄膜,其中,含有In、Zn和第三元素,
所述第三元素为选自Sn,Ga,Hf,Zr,Ti,Al,Mg,Ge,Sm,Nd,La中的至少1种以上的金属元素。
6.根据权利要求5所述的半导体薄膜,其中,所述第三元素为Sn。
7.根据权利要求6所述的半导体薄膜,其中,
以下述的原子数比含有In、Sn和Zn,
0.2<[In]/([In]+[Sn]+[Zn])<0.8
0<[Sn]/([In]+[Sn]+[Zn])<0.2
0.2<[Zn]/([In]+[Sn]+[Zn])<0.8
式中,[In]为薄膜中的铟元素的原子数、[Sn]为薄膜中的锡元素的原子数、[Zn]为薄膜中的锌元素的原子数。
8.根据权利要求5所述的半导体薄膜,其中,所述第三元素为Ga。
9.根据权利要求8所述的半导体薄膜,其中,
以下述的原子数比含有In、Ga和Zn,
0.5≤[In]/([In]+[Ga])<1
0.2≤[Zn]/([In]+[Ga]+[Zn])≤0.8
式中,[In]为薄膜中的铟元素的原子数、[Ga]为薄膜中的镓元素的原子数、[Zn]为薄膜中的锌元素的原子数。
10.根据权利要求5所述的半导体薄膜,其中,所述第三元素为Hf。
11.根据权利要求10所述的半导体薄膜,其中,
以下述的原子数比含有In、Hf和Zn,
0.3<[In]/([In]+[Hf]+[Zn])<0.8
0.01<[Hf]/([In]+[Hf]+[Zn])<0.1
0.1<[Zn]/([In]+[Hf]+[Zn])<0.69
式中,[In]为薄膜中的铟元素的原子数、[Hf]为薄膜中的铪元素的原子数、[Zn]为薄膜中的锌元素的原子数。
12.根据权利要求5所述的半导体薄膜,其中,所述第三元素为Zr。
13.根据权利要求12所述的半导体薄膜,其中,
以下述的原子数比含有In、Zr和Zn,
0.3<[In]/([In]+[Zr]+[Zn])<0.8
0.01<[Zr]/([In]+[Zr]+[Zn])<0.1
0.1<[Zn]/([In]+[Zr]+[Zn])<0.69
式中,[In]为薄膜中的铟元素的原子数、[Zr]为薄膜中的锆元素的原子数、[Zn]为薄膜中的锌元素的原子数。
14.一种半导体薄膜的制造方法,其包括以下的(1a)~(1c)中的任一工序:
(1a)在含有水的稀有气体气氛下,对含有金属氧化物的靶材进行溅射的工序;
(1b)在至少含有稀有气体原子、氧原子、氢原子的气体气氛下,对含有金属氧化物的靶材进行溅射的工序;
(1c)对含有金属氧化物的靶材进行溅射而使半导体薄膜成膜,将成膜后的半导体薄膜在水蒸气气氛下进行退火的工序。
15.一种薄膜晶体管,其依次具有:
栅电极、
含有权利要求1~13中任一项所述的半导体薄膜的沟道层、和
至少含有SiNx的保护膜,
其中,所述保护膜与所述沟道层邻接。
16.一种薄膜晶体管的制造方法,其通过以下的(1a)~(1c)中的任一工序来制造沟道层:
(1a)在含有水的稀有气体气氛下,对含有金属氧化物的靶材进行溅射的工序,
(1b)在至少含有稀有气体原子、氧原子和氢原子的气体气氛下,对含有金属氧化物的靶材进行溅射的工序,以及
(1c)对含有金属氧化物的靶材进行溅射而使沟道层成膜,并将成膜后的沟道层在水蒸气气氛下进行退火的工序;
其中,
将含有选自Ti、Al、Mo、Cu、Au中的至少1种以上的金属或金属氧化物的导电体层以邻接于所述沟道层的方式成膜,
通过使所述导电体层图案化而形成源电极和漏电极,
在所述源电极、漏电极和沟道层上形成含有SiNx的保护膜。
17.根据权利要求16所述的薄膜晶体管的制造方法,其中,
所述导电体层含有选自Ti、Al、Mo、Cu、Au中的至少1种以上的金属或该金属的金属氧化物。
CN2011800489614A 2010-10-12 2011-10-11 半导体薄膜、薄膜晶体管及其制造方法 Pending CN103155154A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010229809 2010-10-12
JP2010-229809 2010-10-12
JP2011209521A JP5780902B2 (ja) 2010-10-12 2011-09-26 半導体薄膜、薄膜トランジスタ及びその製造方法
JP2011-209521 2011-09-26
PCT/JP2011/005679 WO2012049830A1 (ja) 2010-10-12 2011-10-11 半導体薄膜、薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
CN103155154A true CN103155154A (zh) 2013-06-12

Family

ID=45938071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800489614A Pending CN103155154A (zh) 2010-10-12 2011-10-11 半导体薄膜、薄膜晶体管及其制造方法

Country Status (6)

Country Link
US (1) US20130264565A1 (zh)
JP (1) JP5780902B2 (zh)
KR (1) KR20130139915A (zh)
CN (1) CN103155154A (zh)
TW (1) TW201222825A (zh)
WO (1) WO2012049830A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583633B2 (en) 2013-03-08 2017-02-28 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin film transistor, thin film transistor and display device
WO2023155085A1 (zh) * 2022-02-17 2023-08-24 京东方科技集团股份有限公司 半导体材料、发光器件、显示面板及显示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP6033594B2 (ja) * 2012-07-18 2016-11-30 国立大学法人北陸先端科学技術大学院大学 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI555068B (zh) 2012-11-08 2016-10-21 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
JP6139973B2 (ja) * 2013-05-14 2017-05-31 出光興産株式会社 酸化物半導体薄膜及びその製造方法、並びに当該酸化物半導体薄膜を備えてなる薄膜トランジスタ
JP2015018959A (ja) * 2013-07-11 2015-01-29 出光興産株式会社 酸化物半導体及び酸化物半導体膜の製造方法
CN105453272B (zh) * 2013-08-19 2020-08-21 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びx線センサ
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6252904B2 (ja) * 2014-01-31 2017-12-27 国立研究開発法人物質・材料研究機構 酸化物半導体およびその製法
WO2015115330A1 (ja) * 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
WO2016056206A1 (ja) * 2014-10-10 2016-04-14 株式会社Joled 薄膜トランジスタの製造方法
KR101788929B1 (ko) * 2015-09-25 2017-11-15 아주대학교산학협력단 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터
WO2017188299A1 (ja) * 2016-04-26 2017-11-02 出光興産株式会社 酸化物焼結体、スパッタリングターゲット及び酸化物半導体膜
CN108987410A (zh) * 2017-05-31 2018-12-11 Tcl集团股份有限公司 薄膜晶体管和阵列基板的制备方法
CN113049517B (zh) * 2021-02-18 2023-02-03 天津科技大学 程序升温-红外光谱联用装置及其在催化剂制备中的应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845399A (en) * 2007-03-26 2008-11-16 Idemitsu Kosan Co Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
TW201017885A (en) * 2008-08-27 2010-05-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing same, and sputtering target
CN101728425A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 氧化物半导体、薄膜晶体管以及显示装置
JP2010205798A (ja) * 2009-02-27 2010-09-16 Japan Science & Technology Agency 薄膜トランジスタの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081885A1 (ja) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845399A (en) * 2007-03-26 2008-11-16 Idemitsu Kosan Co Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
TW201017885A (en) * 2008-08-27 2010-05-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing same, and sputtering target
CN101728425A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 氧化物半导体、薄膜晶体管以及显示装置
JP2010205798A (ja) * 2009-02-27 2010-09-16 Japan Science & Technology Agency 薄膜トランジスタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583633B2 (en) 2013-03-08 2017-02-28 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin film transistor, thin film transistor and display device
WO2023155085A1 (zh) * 2022-02-17 2023-08-24 京东方科技集团股份有限公司 半导体材料、发光器件、显示面板及显示装置

Also Published As

Publication number Publication date
KR20130139915A (ko) 2013-12-23
WO2012049830A1 (ja) 2012-04-19
JP2012104809A (ja) 2012-05-31
JP5780902B2 (ja) 2015-09-16
TW201222825A (en) 2012-06-01
US20130264565A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
CN103155154A (zh) 半导体薄膜、薄膜晶体管及其制造方法
JP6246307B2 (ja) 半導体装置
Fortunato et al. Oxide semiconductor thin‐film transistors: a review of recent advances
US9502445B2 (en) Thin film transistor array substrate and method of manufacturing the same
CN101632179B (zh) 半导体元件及其制造方法、以及包括该半导体元件的电子器件
CN103765596B (zh) 薄膜晶体管
US9087907B2 (en) Thin film transistor and method of manufacturing the same
US8932903B2 (en) Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
CN102859670B (zh) 成膜方法
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
KR20110066370A (ko) 박막트랜지스터 및 그의 제조방법
KR101238823B1 (ko) 박막 트랜지스터 및 그의 제조 방법
KR101975929B1 (ko) 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
CN103077961A (zh) 非晶氧化物半导体和使用其的薄膜晶体管
JP2015109315A (ja) 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
TW200908333A (en) Field-effect transistor and process for producing field-effect transistor
KR20100082576A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR100976459B1 (ko) 박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
EP3291304B1 (en) Oxide semiconductor thin film, thin-film transistor, and preparation method and device
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
Barquinha Transparent oxide thin-film transistors: production, characterization and integration
JP2012186383A (ja) 薄膜トランジスタの製造方法
KR20100010888A (ko) Zto 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법
KR20090059494A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
WO2016035503A1 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130612