CN101728425A - 氧化物半导体、薄膜晶体管以及显示装置 - Google Patents

氧化物半导体、薄膜晶体管以及显示装置 Download PDF

Info

Publication number
CN101728425A
CN101728425A CN200910207023A CN200910207023A CN101728425A CN 101728425 A CN101728425 A CN 101728425A CN 200910207023 A CN200910207023 A CN 200910207023A CN 200910207023 A CN200910207023 A CN 200910207023A CN 101728425 A CN101728425 A CN 101728425A
Authority
CN
China
Prior art keywords
oxide semiconductor
film transistor
thin
electrode
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910207023A
Other languages
English (en)
Inventor
山崎舜平
佐佐木俊成
细羽幸
伊藤俊一
坂田淳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510621389.6A priority Critical patent/CN105118856A/zh
Publication of CN101728425A publication Critical patent/CN101728425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及氧化物半导体、薄膜晶体管以及显示装置。一个目的是控制氧化物半导体的组分和缺陷。另一目的是增加薄膜晶体管的场效应迁移率以及获得足够的通断比并抑制关断电流。该氧化物半导体由InMO3(ZnO)n表示(M是选自Ga、Fe、Ni、Mn、Co和Al中的一种或多种元素，以及n是大于或等于1且小于50的非整数)，并且还包含氢。在此情况下，Zn的浓度低于In和M的浓度(M是选自Ga、Fe、Ni、Mn、Co和Al中的一种或多种元素)。此外，该氧化物半导体具有非晶结构。这里，n优选是大于或等于1且小于50的非整数，更优选小于10。

Description

氧化物半导体、薄膜晶体管以及显示装置
技术领域
本发明涉及一种氧化物半导体，其中使用了该氧化物半导体的薄膜晶体管，以及其中使用了该薄膜晶体管的显示装置。
背景技术
氢化的非晶(amorphous)硅(a-Si:H)主要被用作用于薄膜晶体管的材料。氢化的非晶硅可以在300℃或更低的低温被淀积为薄膜。但是，a-Si:H具有的缺点在于，它仅仅有约1cm2/V·sec的迁移率(在薄膜晶体管的情况下为场效应迁移率)。
公开了一种透明的薄膜场效应晶体管，其中同系化合物(homologous compound)InMO3(ZnO)m(M是In、Fe、Ga或Al，以及m是大于或等于1且小于50的整数)的薄膜，其作为可以形成为如同a-Si:H一样的薄膜的氧化物半导体，被用作有源层(参见专利文献1)。
此外，公开了一种薄膜晶体管，其中电子载流子浓度小于1018/cm3的非晶氧化物被用于沟道层，且其是包含In、Ga和Zn的氧化物，这里In原子与Ga和Zn原子的比率是1∶1∶m(m＜6)(参见专利文献2)。
[专利文献1]
日本公布的专利申请No.2004-103957
[专利文献2]
PCT国际公开No.05/088726
发明内容
但是，利用其中使用氧化物半导体的常规薄膜晶体管仅仅获得约103的通断比(on-off ratio)。换句话说，即使薄膜晶体管具有预定的导通电流(on current)，只要关断电流(off current)是大的，它就不能是常断型(normally-off type)。因此，薄膜晶体管不具有用作显示面板的驱动元件的优点。这是因为甚至用其中使用非晶硅的常规薄膜晶体管也可以容易地实现约103的通断比。
本发明的目的是控制氧化物半导体的组分或缺陷。本发明的另一目的是增加薄膜晶体管的场效应迁移率以及获得足够通断比并抑制关断电流。
根据被给出作为例子的实施例，一种氧化物半导体包含作为成分的In、Ga和Zn，且还包含氢。该氧化物半导体可以包含诸如氟或氯的卤素，以便该氧化物半导体具有与氢的等效的效果。该氧化物半导体包含作为成分的In、Ga和Zn，以及Zn的浓度优选低于In的浓度和Ga的浓度。此外，该氧化物半导体优选具有非晶结构。
根据被给出作为例子的实施例，一种氧化物半导体由InMO3(ZnO)n表示(M是选自Ga、Fe、Ni、Mn、Co和Al的一种或多种元素，以及n是大于或等于1且小于50的非整数)，且还包含氢。在该情况下，Zn的浓度优选低于In的浓度和M的浓度(M是选自Ga、Fe、Ni、Mn、Co和Al的一种或多种元素)。此外，该氧化物半导体优选具有非晶结构。
这里，n优选是大于或等于1且小于50的非整数，更优选小于10。尽管n可以是大于或等于50的非整数，但是n的值的增加使得难以保持非晶态。结果，不能获得足够的氢的修复缺陷的效果。
根据被给出作为例子的实施例，氧化物半导体是包含In、Ga以及Zn的氧化物，其中In原子与Ga和Zn原子的比率是1∶1∶x(x＜10)，并且还包含氢。此外，该氧化物半导体优选具有非晶结构。
根据被给出作为例子的实施例，一种氧化物半导体由InMO3(ZnO)m表示(M是选自Ga、Fe、Ni、Mn、Co和Al的一种或多种元素，m是大于或等于1且小于50的整数)，且还包含氢。此外，该氧化物半导体优选具有非晶结构。
这里，m优选是大于或等于1且小于50的整数，更优选小于10。m值增加太多使得难以保持非晶态。结果，不能获得足够的氢的修复缺陷的效果，并增加了导电性；因此，不能获得常断晶体管。
根据被给出作为例子的实施例，在薄膜晶体管中，使用根据上述实施例的任意氧化物半导体作为沟道形成区。优选与氧化物半导体接触地提供一种含氢的氧化物绝缘层。更优选，在该氧化物半导体的上下侧中的每一侧上提供该含氢的氧化物绝缘层。优选在该氧化物半导体外面提供氮化物绝缘层。
根据被给出作为例子的实施例，在显示装置中，为至少一个像素提供任意的上述实施例的薄膜晶体管。
根据被给出作为例子的实施例，在显示装置中，为至少一个像素和驱动器电路提供上述实施例的薄膜晶体管，该驱动器电路用于控制要被传输到该像素中提供的薄膜晶体管的信号。
在该氧化物半导体中还包含作为成分的氢，由此可以减少氧化物半导体的缺陷。
在被包含作为该氧化物半导体的成分的In、Ga和Zn中，Zn浓度低于In的浓度和Ga的浓度，由此可以减小载流子浓度，并且该氧化物半导体也可以具有非晶结构。
这种氧化物半导体被用作沟道形成区，由此可以减小薄膜晶体管的关断电流，以及可以增加其通断比。
附图说明
在附图中：
图1A是图示了其中使用氧化物半导体的TFT的结构的平面图，而图1B是图示该TFT的结构的剖面图；
图2A是图示了其中使用氧化物半导体的TFT的结构的平面图，而图2B是图示该TFT的结构的剖面图；
图3A是图示了其中使用氧化物半导体的TFT的结构的平面图，而图3B是图示该TFT的结构的剖面图；
图4A和4B是图示了其中使用氧化物半导体的TFT的结构的剖面图；
图5是图示了包括其中使用了氧化物半导体的TFT的显示装置的一种模式的视图；
图6是图示了包括其中使用了氧化物半导体的TFT的选择器电路的结构的电路图；
图7是图示了选择器电路的操作的例子的时序图；
图8是图示了包括其中使用了氧化物半导体的TFT的移位寄存器的框图；
图9是图示了包括其中使用了氧化物半导体的TFT的触发器电路的电路图；
图10是包括其中使用了氧化物半导体的TFT和发光元件的像素的等效电路图；
图11是图示了包括其中使用了氧化物半导体的TFT的发光装置的像素结构的平面图；
图12A和12B是图示了包括其中使用了氧化物半导体的TFT的发光装置的像素结构的剖面图；
图13A至13C是图示了包括其中使用了氧化物半导体的TFT的发光装置的输入端部分的结构的视图；
图14是图示了包括其中使用了氧化物半导体的TFT的反差媒质(contrast medium)显示装置(电子纸)的结构的剖面图；
图15是图示了包括其中使用了氧化物半导体的TFT的液晶显示装置的像素结构的平面图；
图16是图示了包括其中使用了氧化物半导体的TFT的液晶显示装置的像素结构的剖面图；
图17是示出了氧化物半导体(在淀积之后，在350℃的热处理之后，以及在500℃的热处理之后)的X射线衍射图形的曲线图；
图18是示出了通过二次离子质谱法的氧化物半导体的组分评估的结果的曲线图；以及
图19是示出了薄膜晶体管的栅电压(Vg)-漏电流(Id)特性的曲线图。
具体实施方式
下面，将参考附图描述所公开的本发明的实施例。注意，所属领域的技术人员容易理解，所公开的本发明可以以许多不同的模式进行，并且在此公开的模式和细节可以用多种方式进行改进而不脱离本发明的精神和范围。因此，所公开的本发明不应该被解释为限于以下实施例的描述。
(氧化物半导体(1))
根据被给出作为例子的本实施例的氧化物半导体包含作为成分的In、Ga和Zn，还包含氢。例如，根据被给出作为例子的本实施例的氧化物半导体是包含氢并由InMO3(ZnO)n表示的氧化物半导体(下面，为了方便起见，这种氧化物半导体也被称为“第一氧化物半导体”)。这里，M表示选自Ga、Fe、Ni、Mn、Co和Al的一种或多种金属元素。例如，除了Ga被包含作为M的情况之外，还有Ga和除Ga以外的上述金属元素的情况，例如，Ga和Ni或者Ga和Fe被包含作为M。此外，在以上的氧化物半导体中，在某些情况下，除被包含作为M的金属元素之外，还包含诸如Fe或Ni的过渡金属元素或者过渡金属的氧化物作为杂质元素。
在由InMO3(ZnO)n(M是选自Ga、Fe、Ni、Mn、Co和Al的一种或多种元素，以及n是大于或等于1且小于50的非整数)表示的第一氧化物半导体中，n表示大于或等于1且小于50的非整数。已知其晶态中的组分由InGaO3(ZnO)n表示的、其中n是大于或等于1且小于50的整数的氧化物半导体。但是，考虑到制造过程中的控制，InMO3(ZnO)n其中n是非整数的组分是优选的，在该情况下，容易进行控制。此外，n优选是非整数，以便稳定地保持第一氧化物半导体的非晶结构。
这里，n优选是大于或等于1且小于50的非整数，更优选小于10。尽管n可以是大于或等于50的非整数，但是n值的增加使得难以保持非晶态。结果，不能获得足够的氢的修复缺陷的效果。
通过二次离子质谱法检测的第一氧化物半导体膜中氢的浓度，优选大于或等于1×1018/cm3且小于或等于5×1020/cm3。第一氧化物半导体膜的表面侧上氢的浓度优选高于第一氧化物半导体膜中氢的浓度。
在由InMO3(ZnO)n(M是选自Ga、Fe、Ni、Mn、Co和Al的一种或多种元素，以及n是大于或等于1且小于50的非整数)表示并还包含氢的第一氧化物半导体中，以下组分是优选的：当In、M、Zn和O的总浓度被定义为100％时，包含小于20原子％的浓度的In，包含小于20原子％的浓度的M(例如，Ga)，以及包含小于10原子％的浓度的Zn。包含In、作为M的Ga以及Zn的第一氧化物半导体的更优选组分如下：以大于或等于15.0原子％且小于或等于20.0原子％的浓度包含In和Ga中的每个，以及以大于或等于5.0原子％且小于或等于10.0原子％的浓度包含Zn。
第一氧化物半导体具有非晶结构，因此即使通过在氮气气氛中的在500℃的热处理，它也不被晶化。当热处理的温度增加到700℃时，在某些情况下，在非晶结构中产生纳米晶体。在任何一种情况下，第一氧化物半导体是非单晶半导体。
使Zn的浓度低于In的浓度和Ga的浓度，以便第一氧化物半导体具有非晶结构。在第一氧化物半导体中，Zn的浓度优选小于或等于In的浓度和Ga的浓度中的每一个的一半。在第一氧化物半导体中的Zn或ZnO的比例为高的情况下，通过溅射方法形成的膜是晶化的膜。此外，在第一氧化物半导体中的Zn或ZnO的比例为高的情况下，即使在初始状态中第一氧化物半导体是非结晶的，通过在几百摄氏度下的热处理它也容易被晶化。另一方面，使Zn的浓度低于In的浓度和Ga的浓度，由此可以扩大在第一氧化物半导体中获得非晶结构的组分范围。
(氧化物半导体(2))
根据被给出作为例子的本实施例的氧化物半导体包含In、Ga和Zn，其中In原子与Ga和Zn原子的比率是1∶1∶x(x＜10)，并且该氧化物半导体还包含氢。该氧化物半导体是，例如，包含氢并由InMO3(ZnO)m表示的氧化物半导体(下面，为了方便起见，这种氧化物半导体也被称为“第二氧化物半导体”)。这里，M表示选自Ga、Fe、Ni、Mn、Co和Al的金属元素。此外，在以上的氧化物半导体中，在某些情况下，除被包含作为M的金属元素之外，还包含诸如Fe或Ni的过渡金属元素或过渡金属的氧化物作为杂质元素。
在由InMO3(ZnO)m表示的第二氧化物半导体中，m优选是大于或等于1且小于50的整数，更优选小于10。m值增加太多使得难以保持非晶态。换句话说，随着ZnO比例的增加，第二氧化物半导体容易被晶化。因此，在第二氧化物半导体中，m优选小于10。In原子与Ga和Zn原子的比率也指示了这点。相对于In的比例和Ga的比例，Zn的比例被设置为小于或等于10，由此可以抑制结晶化。
通过二次离子质谱法检测的第二氧化物半导体膜中氢的浓度，优选大于或等于1×1018/cm3且小于或等于5×1020/cm3。
氢修复第二氧化物半导体的缺陷。氢被键合到元素的悬挂键，由此减小平均配位数，有助于第二氧化物半导体的结构的松弛(relaxation)。以上浓度范围使得第二氧化物半导体能够容易地形成为具有非晶结构的膜。此外，在从第二氧化物半导体不泄出氢的温度，获得抑制结晶化的效果。
(形成氧化物半导体膜的方法)
可以在预定衬底上将上述第一氧化物半导体和第二氧化物半导体形成为薄膜。第一氧化物半导体和第二氧化物半导体可以通过相同的形成方法来形成。
该氧化物半导体膜优选通过物理气相淀积(PVD)方法形成。尽管溅射方法、电阻加热蒸发方法、电子束蒸发方法、离子束淀积方法等等可以被用作用于形成氧化物半导体膜的PVD方法，但是优选采用溅射方法，以使得可以容易地执行大的衬底上的氧化物半导体膜的淀积。
作为优选的淀积方法，可以采用其中使用由In、M(M是选自Ga、Fe、Ni、Mn、Co和Al的一种或多种元素)、Zn等等制成的金属靶以及使该金属靶与氧起反应以在衬底上淀积氧化物半导体膜的反应溅射方法。作为另一淀积方法，可以采用其中使用通过烧结In、M(M是选自Ga、Fe、Ni、Mn、Co和Al的一种或多种元素)和Zn的氧化物制成的靶的溅射方法。此外，作为另一种淀积方法，可以采用其中使用通过烧结In、M(M是选自Ga、Fe、Ni、Mn、Co和Al的一种或多种元素)以及Zn制成的靶并使该靶反应以在衬底上淀积氧化物半导体膜的反应溅射方法。
作为溅射方法中使用的靶的例子，可以采用In2O3、Ga2O3和ZnO的烧结体。这种靶的组分优选被如下设置：In2O3、Ga2O3和ZnO的比例被设为相同的值，或者ZnO的比例小于In2O3的比例和Ga2O3的比例。尽管在衬底上淀积的氧化物半导体膜的组分根据靶材料对溅射气体的溅射率而改变，但是靶的至少上述组分的使用使得可以获得其中包含In、Ga和Zn作为成分并且Zn的浓度低于In的浓度和Ga的浓度的氧化物半导体膜。换句话说，靶的上述组分使得该氧化物半导体膜能够稳定地获得非晶结构。
溅射以这样的方式执行：直流电源被施加到上述靶，以在淀积室中产生等离子体。脉冲直流电源的使用是优选的，在该情况下，可以减少灰尘，以及可以使薄膜厚度分布均匀。
在溅射气氛中可以包含氢或H2O，以便在该氧化物半导体膜中可以包含氢。换句话说，除将氢或H2O添加到诸如氩气的溅射气体之外，还可以进行淀积使得氢或H2O保留在溅射设备的淀积室中。替换的，在该氧化物半导体膜的淀积之后，在氢气氛或包含氢的气氛中执行热处理，由此在该氧化物半导体膜中可以包含氢。例如，在包含氢的气氛中执行热处理，其中氢气与诸如氮气或氩气的惰性气体混合，由此可以在氧化物半导体膜中包含氢。作为另一种方法，该氧化物半导体膜可以暴露于氢自由基(radical)，以包含氢。氢自由基可以通过产生氢气的辉光放电等离子体而获得。
通过二次离子质谱法检测的氧化物半导体膜中的氢的浓度被设为大于或等于1×1018/cm3且小于或等于5×1020/cm3。在氧化物半导体中包含氢，由此可以减少氧化物半导体的缺陷。注意，在该氧化物半导体中氢可以被包含作为OH，以及通过键合到诸如In、Ga或Zn的成分而被包含。通过氢或OH减少了该氧化物半导体中的悬挂键，由此可以使其中使用该氧化物半导体膜用于沟道形成区的薄膜晶体管的亚阈值摆动(subthreshold swing)(S值)较小。
(薄膜晶体管)
作为用于制造将第一氧化物半导体或第二氧化物半导体用于沟道形成区的薄膜晶体管的衬底，可以使用玻璃衬底、塑料衬底、塑料膜等等。作为玻璃衬底，可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等的玻璃衬底。例如，优选使用包含组分比比氧化硼(B2O3)的组分比更高的氧化钡(BaO)并具有730℃或更高的应变点的玻璃衬底。该氧化物半导体膜可以通过溅射方法在200℃或更低形成，并且可以使用以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)或聚酰亚胺为代表的塑料材料制成的衬底，具有200μm或更低的厚度的上述塑料材料的塑料膜。
图1A和1B图示了在这种衬底101的表面上制造的薄膜晶体管的例子。图1A是薄膜晶体管的平面图的例子，图1B是沿线A1-B1截取的剖面图。
图1A和1B所示的薄膜晶体管具有底栅极结构，其中在衬底101上顺序地形成栅电极102和栅极绝缘层103以及在栅极绝缘层103上形成氧化物半导体层106。源电极104和漏电极105被设置在栅极绝缘层103和氧化物半导体层106之间。换句话说，氧化物半导体层106被设置为与栅电极102重叠，并与栅极绝缘层103的部分上部和源电极104和漏电极105的侧部和上部的一部分接触。其中早于氧化物半导体层106，在栅极绝缘层103上设置源电极104和漏电极105的结构的有利之处在于，在其上形成氧化物半导体层106之前，可以通过等离子体处理清洗底表面(base surface)。
栅电极102优选由诸如Ti、Mo、Cr、Ta或W的难熔金属形成。替换的，栅电极102可以具有这样的结构，其中在Al膜或向其添加了Si、Ti、Nd、Sc、或Cu等等的Al膜上，设置以Mo、Cr或Ti为代表的难熔金属的层。
栅极绝缘层103优选由氧化硅、氮化硅或氮氧化硅等等形成。这是因为栅极绝缘层103可以被制成为包含氢或OH基团，并且可以使氢或OH基团作用于氧化物半导体层106。特别的，当栅极绝缘层103由氧化硅形成时，源电极和栅电极之间以及漏电极和栅电极之间的漏电流可以低至约10-10A或更低。这些绝缘层可以通过等离子体CVD方法或溅射方法等等形成。
例如，作为栅极绝缘层103，可以使用有机硅烷气体通过CVD方法形成氧化硅层。作为有机硅烷气体，可以使用诸如四乙氧基硅烷(TEOS)(化学式：Si(OC2H5)4)、四甲基硅烷(TMS)(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基甲硅烷(SiH(OC2H5)3)或三二甲氨基硅烷(trisdimethylaminosilane，SiH(N(CH3)2)3)的含硅化合物。使用有机硅烷气体形成的氧化硅膜在其膜中或在其表面上可以包含OH基团，并且可以使OH基团作用于氧化物半导体层106，由此可以使缺陷不活性化(inactivated)(可以终止悬挂键)。
源电极104和漏电极105优选由诸如Ti、Mo、Cr、Ta或W的难熔金属形成。特别的，优选使用对于氧具有高亲合力的金属材料，以Ti为代表。这是因为，这种金属材料容易与氧化物半导体层106产生欧姆接触。除Ti之外，也可以使用Mo获得类似的效果。源电极104和漏电极105优选通过刻蚀进行处理，以具有锥形末端形状。这是因为它们与氧化物半导体层106的接触面积可以增加。在源电极和漏电极104和105以及氧化物半导体层106之间，可以设置具有缺氧缺陷(oxygen-deficient defect)的氧化物半导体层(具有比用于沟道形成区的氧化物半导体层更低电阻的氧化物半导体层)。
作为源电极104和漏电极105的另一模式，该电极可以具有其中在Al膜或向其添加了Si、Ti、Nd、Sc或Cu等等的Al膜上和/或下设置以Mo、Cr或Ti为代表的难熔金属的层的结构。当在同时并利用与用于形成源电极104和漏电极105的层相同的层来形成用于传送信号的布线时，该结构是有利的。优选提供被设置与Al膜接触的难熔金属的层，以防止在Al膜上形成丘状物或须状物。注意该术语“丘状物(hillock)”指其中随着Al的晶体生长的进行，生长成分互相碰撞从而形成凸起的现象。术语“须状物”指其中由于异常生长，Al生长为针状的现象。
通过以溅射方法为代表的PVD方法形成氧化物半导体层106。作为溅射靶，如上所述，优选使用In、M(M是选自Ga、Fe、Ni、Mn、Co和Al的一种或多种元素)以及Zn的氧化物的烧结体。例如，使用In2O3、Ga2O3和ZnO的烧结体作为靶，通过溅射方法形成该氧化物半导体膜。
作为溅射气体，使用以氩气为代表的稀有气体。为了控制该氧化物半导体膜的缺氧缺陷，可以将预定量的氧气添加到稀有气体。溅射气体中的氧气对稀有气体的比率增加，由此可以减少该氧化物半导体中的缺氧缺陷。该氧化物半导体中的缺氧缺陷的控制使得能够控制薄膜晶体管的阈值电压。
在形成氧化物半导体层106之前，优选通过引入氩气到溅射设备的淀积室中并产生等离子体，来执行用于清洗淀积表面的处理。代替氩气气氛，可以使用氮气或氦气等等。替换的，该处理可以在通过添加氧气、氢气或N2O等等到氩气气氛而获得的气氛中执行。再替换的，该处理可以在通过添加Cl2或CF4等等到氩气气氛而获得的气氛中执行。
在形成氧化物半导体层106之后，在空气中或在氮气气氛中，执行在200℃至600℃优选在300℃至400℃的热处理。通过该热处理，可以增加薄膜晶体管的场效应迁移率。具有该实施例中描述的氧化物半导体的薄膜晶体管的场效应迁移率可以高达5cm2/Vsec或更高。
当在如上所述的这种薄膜晶体管的源电极和漏电极之间施加约5V的电压时，并且当不将电压施加到栅电极时，源电极和漏电极之间流动的电流可以低至1×10-11A或更低。即使在其中-10V的电压被施加到栅电极的状态下，源电极和漏电极之间流动的电流也是1×10-11A或更低。
图2A和2B图示了在衬底101的表面上制造的薄膜晶体管的例子。图2A是薄膜晶体管的平面图的例子，图2B是沿线A2-B2截取的剖面图。
图2A和2B中所示的薄膜晶体管具有底栅结构，其中在衬底101上顺序形成栅电极102和栅极绝缘层103，并在栅极绝缘层103上形成氧化物半导体层106。在该结构中，源电极104和漏电极105与氧化物半导体层106的侧表面和上表面接触。
在具有这种结构的薄膜晶体管中，可以相继地形成栅极绝缘层103、氧化物半导体层106以及用于形成源电极104和漏电极105的导电层。换句话说，这些层可以被层叠，而不将栅极绝缘层103和氧化物半导体层106之间的界面以及氧化物半导体层106和导电层之间的界面曝露于空气；因此，可以防止每个界面被污染。
此外，通过执行刻蚀来去除在源电极104和漏电极105之间暴露的氧化物半导体层106的表面部分，可以减少关断电流。此外，通过对氧化物半导体层106的暴露部分或通过刻蚀去除而获得的表面执行氧等离子体处理，可以增加暴露于等离子体的表面部分的电阻。这是因为该氧化物半导体中的缺氧缺陷被氧化，且因此减小载流子浓度(电子浓度)。通过该氧等离子体处理，还可以减小薄膜晶体管的关断电流。
图3A和3B图示了在衬底101的表面上制造的薄膜晶体管的例子。图3A是薄膜晶体管的平面图的例子，图3B是沿线A3-B3截取的剖面图。
图3A和3B中所示的薄膜晶体管具有顶栅结构，其中在衬底101上顺序形成源电极104和漏电极105、氧化物半导体层106、栅极绝缘层103以及栅电极102。在如下的情况下也可以减小薄膜晶体管的关断电流并且也可以增加其通断比：具有这种结构的薄膜晶体管的氧化物半导体层106形成有由InMO3(ZnO)n(M是选自Ga、Fe、Ni、Mn、Co和Al的一种或多种元素，以及n是大于或等于1且小于50的非整数)表示的且还包含氢的氧化物半导体，并具有以下组分：当In、M、Zn和O的总浓度被定义为100％时，包含小于20原子％的浓度的In，包含小于20原子％的浓度的M(例如，Ga)，以及包含小于10原子％浓度的Zn。替换的，作为氧化物半导体层106，可以使用由InMO3(ZnO)m(M是选自Ga、Fe、Ni、Mn、Co和Al的元素，以及m是大于或等于1且小于50的整数)表示的并包含氢的氧化物半导体。该包含氢的氧化物半导体层106被用作薄膜晶体管的沟道形成区，由此可以增加通断比。
如利用图1A和1B所示的薄膜晶体管所描述，在栅极绝缘层103中包含氢或OH，以减少氧化物半导体层106的缺陷。图4A图示了其中除该结构之外，还在氧化物半导体层106的与栅极绝缘层103相反的侧上(在背沟道侧上)设置氧化物绝缘层107的例子。对于氧化物绝缘层107，使用氧化铝、氮氧化铝、氧化钇或氧化铪以及上述的氧化硅。利用图4A的结构，在该结构中氧化物半导体层106被夹在栅极绝缘层103(其是氧化硅)和氧化物绝缘层107之间，可以防止由于来自氧化物半导体层106的氧的释放形成的缺氧缺陷。
图4B图示了其中在氧化物绝缘层107外面设置氮化物绝缘层108的结构。对于氮化物绝缘层108，可以使用氮化硅或氮化铝等等。利用氮化物绝缘层108，可以防止通过来自外界环境的水蒸汽、有机物质和离子金属的污染。注意，在图4B的结构中，具有氮化硅层和氧化硅层的双层结构的栅极绝缘层103也是有效的。在该情况下，氧化物半导体层106被夹在上氧化物和氮化物绝缘层以及下氧化物和氮化物绝缘层之间；因此，可以进一步增强上述效果。
(其中使用薄膜晶体管的装置)
由于其高的场效应迁移率和高的通断比，本实施例中描述的具有氧化物半导体的薄膜晶体管可以用于多种应用。将描述显示装置的模式作为例子。
图5图示了其中在衬底101上设置像素部分110、扫描线驱动器电路111以及信号线侧上的选择器电路112的显示装置109。像素部分110中设置的开关元件、扫描线驱动器电路111以及信号线侧上的选择器电路112包括若干薄膜晶体管，其沟道形成区每个都由氧化物半导体层形成。利用其沟道形成区由氧化物半导体层形成并且其场效应迁移率是5cm2/V·sec至20cm2/V·sec的薄膜晶体管，可以形成扫描线驱动器电路111和信号线侧上的选择器电路112。选择器电路112是选择信号线116并将从驱动器IC 114传送的视频信号在预定定时分配给预定信号线116的电路。在该例子中，薄膜晶体管是n-沟道型，且因此扫描线驱动器电路111和信号线侧上的选择器电路112包括n-沟道薄膜晶体管。
在包括多个扫描线115和与扫描线115相交的多个信号线116的像素部分110中，设置了像素晶体管117。像素晶体管117按矩阵布置。通过扫描线115输入扫描信号到像素晶体管117，以及通过信号线116输入视频信号到像素晶体管117。视频信号从驱动器IC 114输入到输入端子113。驱动器IC 114形成在单晶衬底上并通过带载自动接合(TAB)方法或玻璃上芯片(COG)方法安装。
图6图示了包括n-沟道薄膜晶体管的选择器电路112的结构的例子。选择器电路112包括多个布置的开关电路119。在每个开关电路119中，一个视频信号输入线120设有延伸至像素部分110的多个信号线116(S1至S3)。开关电路119设有开关元件121，其数目对应于信号线116的数目。当这些开关元件121包括其沟道形成区每一都由氧化物半导体层形成的薄膜晶体管时，开关电路119可以根据视频信号的频率高速操作。图6图示了其中信号线116(S1)、信号线116(S2)以及信号线116(S3)分别设有开关元件121a、开关元件121b以及开关元件121c的开关电路119的例子。利用通过同步信号输入线122输入的信号控制是否导通或关断开关元件121的判定，同步信号输入线122是不同于视频信号输入线120的路线(route)。
下面将参考图7所示的时序图描述图6所示的选择器电路112的操作。作为例子，图7中的时序图图示了第i行的扫描线被选择以及给定列的视频信号输入线120被连接到选择器电路112的情况。第i行的扫描线的选择周期被分为第一子选择周期T1、第二子选择周期T2以及第三子选择周期T3。该时序图还图示了开关元件121a、开关元件121b以及开关元件121c被导通或关断的时序以及被输入到视频信号输入线120的信号。
如图7所示，在第一子选择周期T1中，开关元件121a被导通并且开关元件121b和开关元件121c被关断。此时，输入到视频信号输入线120的视频信号VD(1)经由开关元件121a输出到信号线116(S1)。在第二子选择周期T2中，开关元件121b被导通且开关元件121a和开关元件121c被关断，并且视频信号VD(2)经由开关元件121b输出到信号线116(S2)。在第三子选择周期T3中，开关元件121c被导通且开关元件121a和开关元件121b被关断，并且视频信号VD(3)经由开关元件121c输出到信号线116(S3)。
通过如上所述将一个选通选择周期(gate selection period)分为三个，在一个选通选择周期过程中，图6的选择器电路112可以通过一个视频信号输入线120将视频信号输入到三个信号线116(S1至S3)。因此，当在衬底101上与像素晶体管117一起设置选择器电路112时，对其输入驱动器IC的信号的输入端子113的数目可以被减小至其中不设置选择器电路112的情况中的1/3。由此，可以降低驱动器IC和输入端子113之间产生接触缺陷的可能性。
扫描线驱动器电路111也可以形成有其沟道形成区每个都由氧化物半导体层形成的若干薄膜晶体管。扫描线驱动器电路111包括移位寄存器作为组件。当时钟信号(CLK)和开始脉冲信号(SP)被输入到移位寄存器时，产生选择信号。所产生的选择信号被缓存器缓存并放大，并且所得到的信号被提供给相应的扫描线115。向每个扫描线115连接一条线的像素晶体管117的栅电极。这里将参考图8和图9描述扫描线驱动器电路111的部分中包括的移位寄存器123的模式。
图8图示了移位寄存器123的结构。移位寄存器123包括被连接的多级触发器电路124。图9中图示了触发器电路124的例子。图9所示的触发器电路124包括多个薄膜晶体管(下面在图9的描述中称为“TFT”)。图9所示的触发器电路124包括若干n-沟道TFT，它们是TFT(1)125、TFT(2)126、TFT(3)127、TFT(4)128、TFT(5)129、TFT(6)130、TFT(7)131以及TFT(8)132。当栅-源电压(Vgs)超过阈值电压(Vth)时，其沟道形成区由氧化物半导体形成的n-沟道TFT被导通。
尽管描述了其中图9所示的触发器电路124中包括的所有TFT是增强模式n-沟道晶体管的情况，但是，如果使用耗尽模式n-沟道晶体管例如作为TFT(3)127，那么也可以驱动该驱动器电路。
TFT(1)125的第一电极(源电极和漏电极之一)被连接到布线(4)136，并且TFT(1)125的第二电极(源电极和漏电极中的另一个)被连接到布线(3)135。
TFT(2)126的第一电极被连接到布线(6)138，并且TFT(2)126的第二电极被连接到布线(3)135。
TFT(3)127的第一电极被连接到布线(5)137；TFT(3)127的第二电极被连接到TFT(2)126的栅电极；而TFT(3)127的栅电极被连接到布线(5)137。
TFT(4)128的第一电极被连接到布线(6)138；TFT(4)128的第二电极被连接到TFT(2)126的栅电极；而TFT(4)128的栅电极被连接到TFT(1)125的栅电极。
TFT(5)129的第一电极被连接到布线(5)137；TFT(5)129的第二电极被连接到TFT(1)125的栅电极；而TFT(5)129的栅电极被连接到布线(1)133。
TFT(6)130的第一电极被连接到布线(6)138；TFT(6)130的第二电极被连接到TFT(1)125的栅电极；而TFT(6)130的栅电极被连接到TFT(2)126的栅电极。
TFT(7)131的第一电极被连接到布线(6)138；TFT(7)131的第二电极被连接到TFT(1)125的栅电极；而TFT(7)131的栅电极被连接到布线(2)134。TFT(8)132的第一电极被连接到布线(6)138；TFT(8)132的第二电极被连接到TFT(2)126的栅电极；而TFT(8)132的栅电极被连接到布线(1)133。
其沟道形成区由氧化物半导体层形成的薄膜晶体管具有高的场效应迁移率，且因此其工作频率可以被设置得高。此外，因为薄膜晶体管的频率特性是高的，所以扫描线驱动器电路111可以高速操作，并且显示装置可以用高的帧频率操作。
在图5中，像素部分110的结构随显示介质118而变化。当显示介质118是其中在电极之间插入液晶材料的液晶元件时，可以通过图5所示的像素晶体管117控制显示介质118。上述情况也适用于其中在一对电极之间插入反差媒质(电子墨水或电泳材料)的显示介质118的情况。通过与上述驱动器电路结合，可以操作包括这些显示介质118的像素部分110。
当用作显示介质118时，与液晶元件相比，使用场致发光材料形成的发光元件更适合于时间灰度级方法，这是因为其响应速度高于液晶元件等的响应速度。例如，在通过时间灰度级方法执行显示的情况下，一个帧周期被分为多个子帧周期。然后，根据视频信号，在每个子帧周期过程中，发光元件被设置在发光状态或非发光状态。通过将一个帧周期分为多个子帧周期，可以用视频信号控制其中在一个帧周期中多个像素实际上发光的总时间长度，从而可以显示灰度级。
图10图示了像素部分110包括若干发光元件的情况中的像素例子。图10图示了可以对其应用数字时间灰度级驱动的像素的结构。这里描述了其中在一个像素中包括两个n-沟道薄膜晶体管的例子，每个薄膜晶体管是对于沟道形成区使用氧化物半导体形成的。
像素139包括开关TFT 140、驱动TFT 141、发光元件142以及电容器145。开关TFT 140的栅极被连接到扫描线115；开关TFT 140的第一电极(源电极和漏电极之一)被连接到信号线116；而开关TFT
140的第二电极(源电极和漏电极中的另一个)被连接到驱动TFT 141的栅极。驱动TFT 141的栅极通过电容器145连接到电源线146；驱动TFT 141的第一电极被连接到电源线146；而驱动TFT 141的第二电极被连接到发光元件142的第一电极(像素电极)143。发光元件142的第二电极(对电极)144被连接到公共电位线147。
发光元件142的第二电极(对电极)144被设为具有低电源电位。注意，低电源电位指基于被设置给电源线146的高电源电位满足公式(低电源电位)＜(高电源电位)的电位。作为低电源电位，例如，可以设置GND或0V等等。为了通过将高电源电位和低电源电位之间的电位差施加到发光元件142，以使得电流被提供给发光元件142，从而使发光元件142发光，将每个所述电位设置为使得高电源电位和低电源电位之间的电位差等于或高于发光元件142的正向阈值电压。
在电压-输入电压驱动方法的情况下，视频信号被输入到驱动TFT 141的栅极，以使得驱动TFT 141处于被充分导通和关断的两种状态中的任何一种。比电源线146的电压高的电压被施加到驱动TFT141的栅极，以使得驱动TFT 141在线性区工作。注意，与由公式(电源线的电压)+(驱动TFT 141的阈值电压)表示的电压相等或更高的电压被施加到信号线116。
代替数字时间灰度级驱动，模拟灰度级驱动也可以被应用于图10所示的像素的结构。在模拟灰度级驱动的情况下，等于或高于具有发光元件142的正向电压的电压且高于驱动TFT 141的阈值电压的电压被施加到驱动TFT 141的栅极。发光元件142的正向电压指对于期望的亮度所需的电压，且至少包括正向阈值电压。注意，当输入使驱动TFT 141在饱和区中工作的视频信号时，电流可以被提供给发光元件142。电源线146的电位被设置得高于驱动TFT 141的栅电位，以使得驱动TFT 141在饱和区中工作。当视频信号是模拟信号时，根据视频信号的电流可以被提供给发光元件142，并且可以执行模拟灰度级驱动。
尽管图10图示了其中控制发光元件142的驱动的驱动TFT 141被电连接到发光元件的例子，但是也可以采用其中在驱动TFT 141和发光元件142之间连接电流控制TFT的结构。
尽管图5图示了其中设置用于选择信号线116的选择电路112的显示装置109的例子，但是，当其中氧化物半导体被用作沟道形成区的薄膜晶体管具有高达10cm/V·sec或更高的场效应迁移率时，可以利用该薄膜晶体管实现驱动器IC 114的功能。亦即，可以用在其每一个中都使用氧化物半导体层作为沟道形成区的薄膜晶体管在衬底101上形成扫描线驱动器电路和信号线驱动器电路。
(发光装置)
下面将参考图11和图12A和12B描述作为显示装置的一种模式的发光装置的像素结构。图11是像素的平面图的例子；图12A是沿线C1-D1截取的剖面图；而图12B是沿线C2-D2截取的剖面图。在下面的描述中，涉及图11和图12A以及12B。注意，图11所示的像素的等效电路类似于图10中所示的。
在氧化物半导体层153中形成开关TFT 140的沟道形成区。氧化物半导体层153类似于本实施例中描述的氧化物半导体层。开关TFT 140具有用与扫描线115相同的层形成的栅电极148，并且氧化物半导体层153被设置在栅极绝缘层152上。氧化物半导体层153与源/漏电极155和源/漏电极156接触，源/漏电极155和源/漏电极156是用与栅极绝缘层152上的信号线116相同的层形成的。源/漏电极156经由栅极绝缘层152中设置的接触孔159连接到驱动TFT 141的栅电极149。
注意，术语“源/漏电极”指在包括源极、漏极以及栅极作为其主要部件的薄膜晶体管中在用作源极或漏极的部分处设置的电极。
信号线116、源/漏电极155以及源/漏电极156优选用Al膜或添加了Si、Ti、Nd、Sc或Cu等等的Al膜形成，以便可以降低布线或电极的电阻。优选在该Al膜上和/或下设置以Mo、Cr或Ti为代表的难熔金属的层，以便可以防止在Al膜上产生丘状物或须状物。
栅电极149也用作电容器145的电容器电极150。电容器电极150、栅极绝缘层152以及用与电源线146相同的层形成的电容器电极151被层叠，以形成电容器145。
驱动TFT 141的栅电极149用与扫描线115相同的层形成，并在栅极绝缘层152上设置氧化物半导体层154。氧化物半导体层154与源/漏电极157和源/漏电极158接触，源/漏电极157和源/漏电极158是用与栅极绝缘层152上的电源线146相同的层形成的。
在氧化物半导体层153和氧化物半导体层154上设置氧化物绝缘层107。在氧化物绝缘层107上设置第一电极(像素电极)143。第一电极(像素电极)143和源/漏电极158经由氧化物绝缘层107中设置的接触孔160互相连接。具有到第一电极(像素电极)143的开口的分隔层161用无机绝缘材料或有机绝缘材料形成。分隔层161被形成使得其在开口处的端部具有缓和地(gently)弯曲的表面。
发光元件142具有其中在第一电极(像素电极)143和第二电极(对电极)144之间设置EL层162的结构。第一电极(像素电极)143和第二电极(对电极)144之一是空穴注入电极；另一电极是电子注入电极。空穴注入电极优选用具有4eV或更高的功函数的材料形成，并使用诸如含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、或添加了氧化硅的氧化铟锡。电子注入电极优选用具有低于4eV的功函数的材料形成，并且Ca、Al、CaF、MgAg或AlLi等等是希望的。EL层162是用于通过电致发光获得光发射的层，并通过适当地结合载流子(空穴或电子)传输层和发光层而形成。
图13A至13C图示了发光装置的输入端子113的结构。图13A是输入端子113的平面图。输入端子113被设置在衬底101的端部。在图13B或图13C中，图示了沿图13A中的线G-H截取的剖面图。
图13B图示了其中用与扫描线115相同的层形成输入端子层170的例子。在输入端子层170上，层叠栅极绝缘层152和氧化物绝缘层107，并且在这些绝缘层中设置了开口173，以便通过绝缘层中的开口173露出输入端子层170。开口173覆有透明导电膜172，该透明导电膜172与输入端子层170接触。设置透明导电膜172以避免在连接柔性印刷布线和输入端子113时的高接触电阻。由金属形成的输入端子层170的表面的氧化导致接触电阻增加；在设置用氧化物导电材料形成的透明导电薄膜172的情况下，可以防止接触电阻增加。
图13C图示了其中用与信号线116相同的层形成输入端子层171的例子。在输入端子层171上，设置氧化物绝缘层107，并在该绝缘层中设置开口173，以便通过绝缘层中的开口173露出输入端子层171。出于如上相同的原因设置透明导电膜172。
(反差媒质显示装置)
图14图示了其中使用反差媒质163的显示装置的一种模式(这种显示装置也被称为“电子纸”)。反差媒质163连同填料164一起被保持在第一电极(像素电极)143和第二电极(对电极)144之间，并且当在该电极之间施加电位差时反差媒质163改变其对比度。第二电极(对电极)144被设置在对衬底165上。
例如，有这样一种显示方法，其被称作扭转球(twisting ball)显示方法，其中在第一电极(像素电极)143和第二电极(对电极)144之间布置每个用白色和黑色着色的球状颗粒，并通过该电极之间产生的电位差控制球状颗粒的取向。
代替扭转球，也可以使用电泳元件。使用具有约10μm至200μm直径的微囊，其中包封了透明填料164、带正电的白色微粒(microparticle)和带负电的黑色微粒。该微囊被夹在第一电极(像素电极)143和第二电极(对电极)144之间，并且通过电极之间的电位差，使带正电的白色微粒和带负电的黑色微粒在不同方向上分开地移动。使用该原理的显示元件是电泳显示元件，并通称为电子纸。该电泳显示元件具有比液晶显示器元件更高的反射率，由此不需要辅助光并消耗较少的功率，并且即使在昏暗的位置也能够识别显示部分。此外，即使当电源没有被提供给显示部分时，也可以保持曾经显示的图像。因此，即使具有显示功能的半导体装置(其可以称简单地称为显示装置或设有显示装置的半导体装置)远离电波源，也可以存储显示的图像。
(液晶显示装置)
下面将参考图15和图16描述作为显示装置的一种模式的液晶显示装置的像素结构。图15是像素的平面图的例子，而图16是沿线E1-F1截取的剖面图。在以下描述中，参照图15和图16。
图15和图16所示的液晶显示装置的像素包括连接到扫描线115和信号线116的开关TFT 140。开关TFT 140的源/漏电极155被连接到信号线116，并且其源/漏电极156经由氧化物绝缘层107中设置的接触孔167连接到第一电极(像素电极)143。通过层叠电容器线路166、栅极绝缘层103以及源/漏电极156，形成电容器145，该电容器线路166用与栅电极102相同的层形成。开关TFT 140控制信号到第一电极(像素电极)143的输入。开关TFT 140的结构与图12A所示的结构类似。
在第一电极(像素电极)143和第二电极(对电极)144之间设置液晶层169。在氧化物绝缘层107上设置第一电极(像素电极)143。在第一电极(像素电极)143和第二电极(对电极)144上设置对准(alignment)膜168。
如上所述，可以用其中沟道形成区由根据本实施例的氧化物半导体形成的薄膜晶体管来完成具有优异工作特性的显示装置。
[例1]
(氧化物半导体膜的组分)
在下述条件下，通过溅射方法，在玻璃衬底上形成氧化物半导体膜。
(条件1)
靶组分：In2O3∶Ga2O3∶ZnO＝1∶1∶1
(In∶Ga∶Zn＝1∶1∶0.5)
Ar气体流速：40sccm
压力：0.4Pa
电功率(DC)：500W
衬底温度：室温
(条件2)
靶组分：In2O3∶Ga2O3∶ZnO＝1∶1∶1
(In∶Ga∶Zn＝1∶1∶0.5)
Ar气体流速：10sccm
氧气流速：5sccm
压力：0.4Pa
电功率(DC)：500W
衬底温度：室温
表1示出了在以上条件下形成的氧化物半导体膜的定量分析的典型结果，该定量分析通过卢瑟福背散射能谱法(RBS)执行。
[表1]
Figure G2009102070239D0000231
根据通过RBS执行的对条件1下形成的样品的测量结果，该氧化物半导体膜具有由下式表示的组分：InGa0.93Zn0.44O3.49。此外，根据通过RBS执行的对条件2下形成的样品的测量结果，该氧化物半导体膜具有由下式表示的组分：InGa0.92Zn0.45O3.86。如上所述，通过RBS测量证实InMO3(ZnO)m中的m不是整数。此外，成分的比例证实Zn的浓度低于In的浓度和Ga的浓度。
(氧化物半导体膜的结构)
通过X射线衍射评估在如上所述的条件2下在玻璃衬底上形成至400nm厚度的氧化物半导体膜的结构。
图17示出了条件2下形成的样品(如淀积的)、在淀积之后经受在氮气气氛中在350℃的热处理一小时之后的样品、以及在淀积之后经受在氮气气氛中在500℃的热处理之后的样品的X射线衍射图案。在所有样品中观察到光晕图案(halo pattern)，这证实样品具有非晶结构。
注意，当也通过X射线衍射来评估使用其In2O3对Ga2O3和ZnO的成分比是1∶1∶2的靶形成的样品时，获得类似的评估结果，这证实本例子中形成的氧化物半导体膜具有非晶结构。
(包含的氢)
图18示出了通过二次离子质谱法执行的氧化物半导体膜的组分评估结果。条件2下形成的氧化物半导体膜被用作样品。在图18中，左侧的垂直轴表示氢浓度，而右侧的垂直轴表示二次离子的数量。
在玻璃衬底上形成100nm厚度的该氧化物半导体膜。图18示出了在深度方向上距氧化物半导体膜的表面的In、Ga、Zn(Zn＝Zn+O)的二次离子强度和氢浓度的分析结果。在观察到In、Ga、Zn(Zn＝Zn+O)的二次离子强度平坦的区域(存在氧化物半导体膜的区域)中，观察到2×1019原子/cm3至3×1019原子/cm3的氢浓度作为氢的量值。
以上结果清楚地表明在氧化物半导体膜中包含氢。
(薄膜晶体管的特性)
图19示出了薄膜晶体管的栅电压(Vg)-漏电流(Id)特性。薄膜晶体管具有图2A和2B所示的底栅极结构，沟道长度是100μm且沟道宽度是100μm。氧化物半导体膜在如上所述的条件2下形成。获得大于或等于15cm2/V·sec的场效应迁移率、小于或等于1×10-11A的关断电流，以及大于或等于108的导通电流对关断电流的比率(通断比)。如上所述，可以获得具有不能由常规薄膜晶体管获得的高通断比的薄膜晶体管。
本申请基于2008年10月24日在日本专利局申请的日本专利申请序列号2008-274083，在此引入其全部内容供参考。

Claims (20)

1.一种氧化物半导体，包括：
作为成分的In、Ga和Zn，
其中该氧化物半导体还包含氢。
2.根据权利要求1的氧化物半导体，其中包含大于或等于15.0原子％且小于或等于20.0原子％的浓度的In和Ga中的每一个，以及包含大于或等于5.0原子％且小于或等于10.0原子％浓度的Zn。
3.一种氧化物半导体，
其中该氧化物半导体由InMO3(ZnO)n表示(M是选自Ga、Fe、Ni、Mn、Co和Al构成的组中的一种或多种元素，以及n是大于或等于1且小于50的非整数)，并且还包含氢。
4.根据权利要求3的氧化物半导体，其中Zn的浓度低于In的浓度和M的浓度(M是选自由Ga、Fe、Ni、Mn、Co和Al构成的组中的一种或多种元素)。
5.一种氧化物半导体，
其中该氧化物半导体是包含In、Ga和Zn的氧化物，其中In原子对Ga和Zn原子的比率是1∶1∶x(x＜10)，并且该氧化物半导体还包含氢。
6.一种氧化物半导体，
其中该氧化物半导体由InMO3(ZnO)m表示(M是选自Ga、Fe、Ni、Mn、Co和Al构成的组中的一种或多种元件，以及m是大于或等于1且小于50的整数)，并且还包含氢。
7.根据权利要求1、3、5和6中任一项的氧化物半导体，其中该氧化物半导体具有非晶结构。
8.一种薄膜晶体管，包括：
作为沟道形成区的氧化物半导体，
该氧化物半导体包括：
作为成分的In、Ga和Zn；以及
氢。
9.根据权利要求8的薄膜晶体管，其中包含大于或等于15.0原子％且小于或等于20.0原子％的浓度的In和Ga中每一个，以及包含大于或等于5.0原子％且小于或等于10.0原子％浓度的Zn。
10.一种薄膜晶体管，包括：
作为沟道形成区的氧化物半导体，
其中该氧化物半导体是由InMO3(ZnO)n(M是选自由Ga、Fe、Ni、Mn、Co和Al构成的组中的一种或多种元素，以及n是大于或等于1且小于50的非整数)表示的并且还包含氢的氧化物半导体。
11.根据权利要求10的薄膜晶体管，其中Zn的浓度低于In的浓度和M的浓度(M是选自由Ga、Fe、Ni、Mn、Co和Al构成的组中的一种或多种元素)。
12.一种薄膜晶体管，包括：
作为沟道形成区的氧化物半导体，
其中该氧化物半导体是包含In、Ga和Zn的氧化物，其中In原子对Ga和Zn原子的比率是1∶1∶x(x＜10)，并且该氧化物半导体还包含氢。
13.一种薄膜晶体管，包括：
作为沟道形成区的氧化物半导体，
其中该氧化物半导体由InMO3(ZnO)m表示(M是选自Ga、Fe、Ni、Mn、Co和Al构成的组中的一种或多种元件，以及m是大于或等于1且小于50的整数)，以及还包含氢。
14.根据权利要求8、10、12和13中任一项的薄膜晶体管，其中该氧化物半导体具有非晶结构。
15.根据权利要求8、10、12和13中任一项的薄膜晶体管，其中与该氧化物半导体接触地设置含氢的氧化物绝缘层。
16.根据权利要求8、10、12和13中任一项的薄膜晶体管，其中在该氧化物半导体的上下侧中的每一个上设置氧化物绝缘层。
17.根据权利要求8、10、12和13中任一项的薄膜晶体管，其中在该氧化物半导体上设置氮化物绝缘层。
18.根据权利要求8、10、12和13中任一项的薄膜晶体管，其中在该氧化物半导体下面设置氮化物绝缘层。
19.根据权利要求8、10、12和13中任一项的薄膜晶体管，其中该薄膜晶体管被设置在至少一个像素中。
20.根据权利要求19的薄膜晶体管，其中该薄膜晶体管被设置在驱动器电路中，该驱动器电路用于控制要被传输到像素中设置的薄膜晶体管的信号。
CN200910207023A 2008-10-24 2009-10-23 氧化物半导体、薄膜晶体管以及显示装置 Pending CN101728425A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510621389.6A CN105118856A (zh) 2008-10-24 2009-10-23 氧化物半导体、薄膜晶体管以及显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-274083 2008-10-24
JP2008274083A JP5616012B2 (ja) 2008-10-24 2008-10-24 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510621389.6A Division CN105118856A (zh) 2008-10-24 2009-10-23 氧化物半导体、薄膜晶体管以及显示装置

Publications (1)

Publication Number Publication Date
CN101728425A true CN101728425A (zh) 2010-06-09

Family

ID=42116610

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910207023A Pending CN101728425A (zh) 2008-10-24 2009-10-23 氧化物半导体、薄膜晶体管以及显示装置
CN201510621389.6A Pending CN105118856A (zh) 2008-10-24 2009-10-23 氧化物半导体、薄膜晶体管以及显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510621389.6A Pending CN105118856A (zh) 2008-10-24 2009-10-23 氧化物半导体、薄膜晶体管以及显示装置

Country Status (5)

Country Link
US (1) US9136389B2 (zh)
JP (1) JP5616012B2 (zh)
KR (2) KR101643535B1 (zh)
CN (2) CN101728425A (zh)
TW (1) TWI585984B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155154A (zh) * 2010-10-12 2013-06-12 出光兴产株式会社 半导体薄膜、薄膜晶体管及其制造方法
CN104637952A (zh) * 2013-11-07 2015-05-20 乐金显示有限公司 阵列基板及其制造方法
CN105185708A (zh) * 2015-09-21 2015-12-23 西安交通大学 一种h2处理的非晶igzo透明氧化物薄膜及其制备方法
CN105304468A (zh) * 2015-09-21 2016-02-03 西安交通大学 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法
CN106960866A (zh) * 2010-12-17 2017-07-18 株式会社半导体能源研究所 氧化物材料及半导体器件

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011033915A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP3217435A1 (en) 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR20230154098A (ko) 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043176A1 (en) 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor layer and semiconductor device
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
CN107180608B (zh) * 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
MY166003A (en) 2009-10-21 2018-05-21 Semiconductor Energy Lab Display device and electronic device including display device
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR102148664B1 (ko) 2009-11-06 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101750982B1 (ko) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101931206B1 (ko) 2009-11-13 2018-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102648525B (zh) 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
WO2011070892A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120120458A (ko) 2010-02-26 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2011111505A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118510A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9064473B2 (en) * 2010-05-12 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130077839A (ko) 2010-05-21 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5852793B2 (ja) 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
WO2011145666A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
WO2011155502A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012043338A1 (ja) * 2010-09-28 2012-04-05 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
TWI415268B (zh) * 2011-09-22 2013-11-11 Au Optronics Corp 薄膜電晶體元件及顯示面板之畫素結構與驅動電路
CN102351528B (zh) * 2011-09-28 2013-07-10 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
KR102447866B1 (ko) 2011-09-29 2022-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112012007290B3 (de) 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102067051B1 (ko) * 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5874051B2 (ja) * 2011-11-17 2016-03-01 パナソニックＩｐマネジメント株式会社 半導体発光装置の製造方法およびプラズマを利用したクリーニング方法
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6143423B2 (ja) 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR102282866B1 (ko) * 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI649794B (zh) 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
KR20150136726A (ko) * 2014-05-27 2015-12-08 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조방법
WO2015198604A1 (ja) * 2014-06-26 2015-12-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
US10586848B2 (en) * 2016-02-22 2020-03-10 Intel Corporation Apparatus and methods to create an active channel having indium rich side and bottom surfaces
CN106298880B (zh) * 2016-10-13 2019-08-27 中山大学 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
KR20210051551A (ko) * 2019-10-30 2021-05-10 엘지디스플레이 주식회사 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치

Family Cites Families (158)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7063741B2 (en) * 2002-03-27 2006-06-20 General Electric Company High pressure high temperature growth of crystalline group III metal nitrides
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585190A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP2006163507A (ja) 2004-12-02 2006-06-22 Sharp Corp 基準電位発生回路およびそれを備えた表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4981282B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US8106375B2 (en) * 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) * 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) * 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN1921076A (zh) * 2006-09-25 2007-02-28 广辉电子股份有限公司 薄膜晶体管的制造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5171178B2 (ja) * 2007-09-13 2013-03-27 富士フイルム株式会社 イメージセンサ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20110056542A (ko) * 2008-09-12 2011-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN102496628B (zh) * 2008-09-19 2015-09-16 株式会社半导体能源研究所 显示装置
TWI373153B (en) * 2008-09-22 2012-09-21 Ind Tech Res Inst Light emitting diode, and package structure and manufacturing method therefor
KR101435501B1 (ko) * 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR20170021903A (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7977972B2 (en) * 2009-08-07 2011-07-12 The Board Of Trustees Of The University Of Arkansas Ultra-low power multi-threshold asynchronous circuit design
EP3217435A1 (en) * 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011033915A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20230154098A (ko) * 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155154A (zh) * 2010-10-12 2013-06-12 出光兴产株式会社 半导体薄膜、薄膜晶体管及其制造方法
CN106960866A (zh) * 2010-12-17 2017-07-18 株式会社半导体能源研究所 氧化物材料及半导体器件
CN106960866B (zh) * 2010-12-17 2021-03-12 株式会社半导体能源研究所 氧化物材料及半导体器件
US11049977B2 (en) 2010-12-17 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11217702B2 (en) 2010-12-17 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11688810B2 (en) 2010-12-17 2023-06-27 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
CN104637952A (zh) * 2013-11-07 2015-05-20 乐金显示有限公司 阵列基板及其制造方法
CN104637952B (zh) * 2013-11-07 2017-11-28 乐金显示有限公司 阵列基板及其制造方法
CN105185708A (zh) * 2015-09-21 2015-12-23 西安交通大学 一种h2处理的非晶igzo透明氧化物薄膜及其制备方法
CN105304468A (zh) * 2015-09-21 2016-02-03 西安交通大学 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法

Also Published As

Publication number Publication date
US9136389B2 (en) 2015-09-15
KR101643535B1 (ko) 2016-07-29
TWI585984B (zh) 2017-06-01
TW201030983A (en) 2010-08-16
JP5616012B2 (ja) 2014-10-29
US20100102312A1 (en) 2010-04-29
KR20160086801A (ko) 2016-07-20
CN105118856A (zh) 2015-12-02
KR20100045913A (ko) 2010-05-04
JP2010103340A (ja) 2010-05-06
KR101669427B1 (ko) 2016-10-26

Similar Documents

Publication Publication Date Title
KR102571424B1 (ko) 산화물 반도체, 박막 트랜지스터와 표시장치
CN101728425A (zh) 氧化物半导体、薄膜晶体管以及显示装置
JP2017027081A (ja) 液晶表示装置
JP2015181166A (ja) 表示装置
JP2014060451A (ja) 発光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100609