TWI585984B - 氧化物半導體，薄膜電晶體，和顯示裝置 - Google Patents

氧化物半導體，薄膜電晶體，和顯示裝置 Download PDF

Info

Publication number
TWI585984B
TWI585984B TW098135431A TW98135431A TWI585984B TW I585984 B TWI585984 B TW I585984B TW 098135431 A TW098135431 A TW 098135431A TW 98135431 A TW98135431 A TW 98135431A TW I585984 B TWI585984 B TW I585984B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
insulating layer
oxide
thin film
film transistor
Prior art date
Application number
TW098135431A
Other languages
English (en)
Other versions
TW201030983A (en
Inventor
山崎舜平
佐佐木俊成
細羽美雪
伊藤俊一
坂田淳一郎
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201030983A publication Critical patent/TW201030983A/zh
Application granted granted Critical
Publication of TWI585984B publication Critical patent/TWI585984B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

氧化物半導體，薄膜電晶體，和顯示裝置
本發明係關於一種氧化物半導體，其中使用了該氧化物半導體的薄膜電晶體，以及其中使用了該薄膜電晶體的顯示裝置。
氫化的非晶矽(a-Si：H)主要被用作用於薄膜電晶體的材料。氫化的非晶矽可以在300℃或更低的低溫被沉積為薄膜。但是，a-Si：H具有的缺點在於，它僅僅有約1cm2/V‧sec的遷移率(在薄膜電晶體的情況下為場效應遷移率)。
公開了一種透明的薄膜場效應電晶體，其中同系化合物(homologous compound)InMO3(ZnO)m(M是In、Fe、Ga或Al，以及m是大於或等於1且小於50的整數)的薄膜，其作為可以形成為如同a-Si：H一樣的薄膜的氧化物半導體，被用作主動層(參見專利文獻1)。
此外，公開了一種薄膜電晶體，其中電子載流子濃度小於1018/cm3的非晶氧化物被用於通道層，且其是包含In、Ga和Zn的氧化物，這裏In原子與Ga和Zn原子的比率是1：1：m(m<6)(參見專利文獻2)。
[專利文獻1]
日本公佈的專利申請No. 2004-103957
[專利文獻2]
PCT國際公開No. 05/088726
但是，利用其中使用氧化物半導體的習知薄膜電晶體僅僅獲得約103的通斷比(on-off ratio)。換句話說，即使薄膜電晶體具有預定的導通電流，只要關斷電流是大的，它就不能是常斷型。因此，薄膜電晶體不具有用作顯示面板的驅動元件的優點。這是因為甚至用其中使用非晶矽的習知薄膜電晶體也可以容易地實現約103的通斷比。
本發明的目的是控制氧化物半導體的組分或缺陷。本發明的另一目的是增加薄膜電晶體的場效應遷移率以及獲得足夠通斷比並抑制關斷電流。
根據被給出作為例子的實施例，一種氧化物半導體包含作為成分的In、Ga和Zn，且還包含氫。該氧化物半導體可以包含諸如氟或氯的鹵素，以便該氧化物半導體具有與氫的等效的效果。該氧化物半導體包含作為成分的In、Ga和Zn，以及Zn的濃度較佳的低於In的濃度和Ga的濃度。此外，該氧化物半導體較佳的具有非晶結構。
根據被給出作為例子的實施例，一種氧化物半導體由InMO3(ZnO)n表示(M是選自Ga、Fe、Ni、Mn、Co和Al的一種或多種元素，以及n是大於或等於1且小於50的非整數)，且還包含氫。在該情況下，Zn的濃度較佳的低於In的濃度和M的濃度(M是選自Ga、Fe、Ni、Mn、Co和Al的一種或多種元素)。此外，該氧化物半導體較佳的具有非晶結構。
這裏，n較佳的是大於或等於1且小於50的非整數，更較佳的小於10。儘管n可以是大於或等於50的非整數，但是n的值的增加使得難以保持非晶態。結果，不能獲得足夠的氫的修復缺陷的效果。
根據被給出作為例子的實施例，氧化物半導體是包含In、Ga以及Zn的氧化物，其中In原子與Ga和Zn原子的比率是1：1：x(x<10)，並且還包含氫。此外，該氧化物半導體較佳的具有非晶結構。
根據被給出作為例子的實施例，一種氧化物半導體由InMO3(ZnO)m表示(M是選自Ga、Fe、Ni、Mn、Co和Al的一種或多種元素，m是大於或等於1且小於50的整數)，且還包含氫。此外，該氧化物半導體較佳的具有非晶結構。
這裏，m較佳的是大於或等於1且小於50的整數，更佳的小於10。m值增加太多使得難以保持非晶態。結果，不能獲得足夠的氫的修復缺陷的效果，並增加了導電性；因此，不能獲得常斷電晶體。
根據被給出作為例子的實施例，在薄膜電晶體中，使用根據上述實施例的任意氧化物半導體作為通道形成區。較佳的與氧化物半導體接觸地提供一種含氫的氧化物絕緣層。更佳的，在該氧化物半導體的上下側中的每一側上提供該含氫的氧化物絕緣層。較佳的在該氧化物半導體外面提供氮化物絕緣層。
根據被給出作為例子的實施例，在顯示裝置中，為至少一個像素提供任意的上述實施例的薄膜電晶體。
根據被給出作為例子的實施例，在顯示裝置中，為至少一個像素和驅動器電路提供上述實施例的薄膜電晶體，該驅動器電路用於控制要被傳輸到該像素中提供的薄膜電晶體的信號。
在該氧化物半導體中還包含作為成分的氫，由此可以減少氧化物半導體的缺陷。
在被包含作為該氧化物半導體的成分的In、Ga和Zn中，Zn濃度低於In的濃度和Ga的濃度，由此可以減小載流子濃度，並且該氧化物半導體也可以具有非晶結構。
這種氧化物半導體被用作通道形成區，由此可以減小薄膜電晶體的關斷電流，以及可以增加其通斷比。
下面，將參考附圖描述所公開的本發明的實施例。注意，所屬領域的技術人員容易理解，所公開的本發明可以以許多不同的模式進行，並且在此公開的模式和細節可以用多種方式進行改進而不脫離本發明的精神和範圍。因此，所公開的本發明不應該被解釋為限於以下實施例的描述。
(氧化物半導體(1))
根據被給出作為例子的本實施例的氧化物半導體包含作為成分的In、Ga和Zn，還包含氫。例如，根據被給出作為例子的本實施例的氧化物半導體是包含氫並由InMO3(ZnO)n表示的氧化物半導體(下面，為了方便起見，這種氧化物半導體也被稱為“第一氧化物半導體”)。這裏，M表示選自Ga、Fe、Ni、Mn、Co和Al的一種或多種金屬元素。例如，除了Ga被包含作為M的情況之外，還有Ga和除Ga以外的上述金屬元素的情況，例如，Ga和Ni或者Ga和Fe被包含作為M。此外，在以上的氧化物半導體中，在某些情況下，除被包含作為M的金屬元素之外，還包含諸如Fe或Ni的過渡金屬元素或者過渡金屬的氧化物作為雜質元素。
在由InMO3(ZnO)n(M是選自Ga、Fe、Ni、Mn、Co和Al的一種或多種元素，以及n是大於或等於1且小於50的非整數)表示的第一氧化物半導體中，n表示大於或等於1且小於50的非整數。已知其晶態中的組分由InGaO3(ZnO)n表示的、其中n是大於或等於1且小於50的整數的氧化物半導體。但是，考慮到製造過程中的控制，InMO3(ZnO)n其中n是非整數的組分是較佳的，在該情況下，容易進行控制。此外，n較佳的是非整數，以便穩定地保持第一氧化物半導體的非晶結構。
這裏，n較佳的是大於或等於1且小於50的非整數，更佳的小於10。儘管n可以是大於或等於50的非整數，但是n值的增加使得難以保持非晶態。結果，不能獲得足夠的氫的修復缺陷的效果。
透過二次離子質譜法檢測的第一氧化物半導體膜中氫的濃度，較佳的大於或等於1×1018/cm3且小於或等於5×1020/cm3。第一氧化物半導體膜的表面側上氫的濃度較佳的高於第一氧化物半導體膜中氫的濃度。
在由InMO3(ZnO)n(M是選自Ga、Fe、Ni、Mn、Co和Al的一種或多種元素，以及n是大於或等於1且小於50的非整數)表示並還包含氫的第一氧化物半導體中，以下組分是較佳的：當In、M、Zn和O的總濃度被定義為100%時，包含小於20原子%的濃度的In，包含小於20原子%的濃度的M(例如，Ga)，以及包含小於10原子%的濃度的Zn。包含In、作為M的Ga以及Zn的第一氧化物半導體的更較佳的組分如下：以大於或等於15.0原子%且小於或等於20.0原子%的濃度包含In和Ga中的每個，以及以大於或等於5.0原子%且小於或等於10.0原子%的濃度包含Zn。
第一氧化物半導體具有非晶結構，因此即使過在氮氣氣氛中的在500℃的熱處理，它也不被晶化。當熱處理的溫度增加到700℃時，在某些情況下，在非晶結構中產生奈米晶體。在任何一種情況下，第一氧化物半導體是非單晶半導體。
使Zn的濃度低於In的濃度和Ga的濃度，以便第一氧化物半導體具有非晶結構。在第一氧化物半導體中，Zn的濃度較佳的小於或等於In的濃度和Ga的濃度中的每一個的一半。在第一氧化物半導體中的Zn或ZnO的比例為高的情況下，透過濺射方法形成的膜是晶化的膜。此外，在第一氧化物半導體中的Zn或ZnO的比例為高的情況下，即使在初始狀態中第一氧化物半導體是非結晶的，透過在幾百攝氏度下的熱處理它也容易被晶化。另一方面，使Zn的濃度低於In的濃度和Ga的濃度，由此可以擴大在第一氧化物半導體中獲得非晶結構的組分範圍。
(氧化物半導體(2))
根據被給出作為例子的本實施例的氧化物半導體包含In、Ga和Zn，其中In原子與Ga和Zn原子的比率是1：1：x(x<10)，並且該氧化物半導體還包含氫。該氧化物半導體是，例如，包含氫並由InMO3(ZnO)m表示的氧化物半導體(下面，為了方便起見，這種氧化物半導體也被稱為“第二氧化物半導體”)。這裏，M表示選自Ga、Fe、Ni、Mn、Co和Al的金屬元素。此外，在以上的氧化物半導體中，在某些情況下，除被包含作為M的金屬元素之外，還包含諸如Fe或Ni的過渡金屬元素或過渡金屬的氧化物作為雜質元素。
在由InMO3(ZnO)m表示的第二氧化物半導體中，m較佳的是大於或等於1且小於50的整數，更佳的小於10。m值增加太多使得難以保持非晶態。換句話說，隨著ZnO比例的增加，第二氧化物半導體容易被晶化。因此，在第二氧化物半導體中，m較佳的小於10。In原子與Ga和Zn原子的比率也指示了這點。相對於In的比例和Ga的比例，Zn的比例被設置為小於或等於10，由此可以抑制結晶化。
透過二次離子質譜法檢測的第二氧化物半導體膜中氫的濃度，較佳的大於或等於1×1018/cm3且小於或等於5×1020/cm3。
氫修復第二氧化物半導體的缺陷。氫被鍵合到元素的懸垂鍵，由此減小平均配位數，有助於第二氧化物半導體的結構的鬆弛。以上濃度範圍使得第二氧化物半導體能夠容易地形成為具有非晶結構的膜。此外，在從第二氧化物半導體不漏出氫的溫度，獲得抑制結晶化的效果。
(形成氧化物半導體膜的方法)
可以在預定基板上將上述第一氧化物半導體和第二氧化物半導體形成為薄膜。第一氧化物半導體和第二氧化物半導體可以透過相同的形成方法來形成。
該氧化物半導體膜較佳的透過物理氣相沉積(PVD)方法形成。儘管濺射方法、電阻加熱蒸發方法、電子束蒸發方法、離子束沉積方法等等可以被用作用於形成氧化物半導體膜的PVD方法，但是較佳的採用濺射方法，以使得可以容易地執行大的基板上的氧化物半導體膜的沉積。
作為較佳的的沉積方法，可以採用其中使用由In、M(M是選自Ga、Fe、Ni、Mn、Co和Al的一種或多種元素)、Zn等等製成的金屬靶以及使該金屬靶與氧起反應以在基板上沉積氧化物半導體膜的反應濺射方法。作為另一沉積方法，可以採用其中使用透過燒結In、M(M是選自Ga、Fe、Ni、Mn、Co和Al的一種或多種元素)和Zn的氧化物製成的靶的濺射方法。此外，作為另一種沉積方法，可以採用其中使用透過燒結In、M(M是選自Ga、Fe、Ni、Mn、Co和Al的一種或多種元素)以及Zn製成的靶並使該靶反應以在基板上沉積氧化物半導體膜的反應濺射方法。
作為濺射方法中使用的靶的例子，可以採用In2O3、Ga2O3和ZnO的燒結體。這種靶的組分較佳的被如下設置：In2O3、Ga2O3和ZnO的比例被設為相同的值，或者ZnO的比例小於In2O3的比例和Ga2O3的比例。儘管在基板上沉積的氧化物半導體膜的組分根據靶材料對濺射氣體的濺射率而改變，但是靶的至少上述組分的使用使得可以獲得其中包含In、Ga和Zn作為成分並且Zn的濃度低於In的濃度和Ga的濃度的氧化物半導體膜。換句話說，靶的上述組分使得該氧化物半導體膜能夠穩定地獲得非晶結構。
濺射以這樣的方式執行：直流電源被施加到上述靶，以在沉積室中產生電漿。脈衝直流電源的使用是較佳的，在該情況下，可以減少灰塵，以及可以使薄膜厚度分佈均勻。
在濺射氣氛中可以包含氫或H2O，以便在該氧化物半導體膜中可以包含氫。換句話說，除將氫或H2O添加到諸如氬氣的濺射氣體之外，還可以進行沉積使得氫或H2O保留在濺射設備的沉積室中。替換的，在該氧化物半導體膜的沉積之後，在氫氣氛或包含氫的氣氛中執行熱處理，由此在該氧化物半導體膜中可以包含氫。例如，在包含氫的氣氛中執行熱處理，其中氫氣與諸如氮氣或氬氣的惰性氣體混合，由此可以在氧化物半導體膜中包含氫。作為另一種方法，該氧化物半導體膜可以暴露於氫自由基，以包含氫。氫自由基可以透過產生氫氣的輝光放電電漿而獲得。
透過二次離子質譜法檢測的氧化物半導體膜中的氫的濃度被設為大於或等於1×1018/cm3且小於或等於5×1020/cm3。在氧化物半導體中包含氫，由此可以減少氧化物半導體的缺陷。注意，在該氧化物半導體中氫可以被包含作為OH，以及透過鍵合到諸如In、Ga或Zn的成分而被包含。透過氫或OH減少了該氧化物半導體中的懸垂鍵，由此可以使其中使用該氧化物半導體膜用於通道形成區的薄膜電晶體的亞臨界值擺動(S值)較小。
(薄膜電晶體)
作為用於製造將第一氧化物半導體或第二氧化物半導體用於通道形成區的薄膜電晶體的基板，可以使用玻璃基板、塑膠基板、塑膠膜等等。作為玻璃基板，可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等的玻璃基板。例如，較佳的使用包含組分比比氧化硼(B2O3)的組分比更高的氧化鋇(BaO)並具有730℃或更高的應變點的玻璃基板。該氧化物半導體膜可以透過濺射方法在200℃或更低形成，並且可以使用以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)或聚酰亞胺為代表的塑膠材料製成的基板，具有200μm或更低的厚度的上述塑膠材料的塑膠膜。
圖1A和1B圖示了在這種基板101的表面上製造的薄膜電晶體的例子。圖1A是薄膜電晶體的平面圖的例子，圖1B是沿線A1-B1截取的剖面圖。
圖1A和1B所示的薄膜電晶體具有底閘極結構，其中在基板101上順序地形成閘極電極102和閘極絕緣層103以及在閘極絕緣層103上形成氧化物半導體層106。源極電極104和汲極電極105被設置在閘極絕緣層103和氧化物半導體層106之間。換句話說，氧化物半導體層106被設置為與閘極電極102重疊，並與閘極絕緣層103的部分上部和源極電極104和汲極電極105的側部和上部的一部分接觸。其中早於氧化物半導體層106，在閘極絕緣層103上設置源極電極104和汲極電極105的結構的有利之處在於，在其上形成氧化物半導體層106之前，可以透過電漿處理清洗底表面。
閘極電極102較佳的由諸如Ti、Mo、Cr、Ta或W的難熔金屬形成。替換的，閘極電極102可以具有這樣的結構，其中在Al膜或向其添加了Si、Ti、Nd、Sc、或Cu等等的Al膜上，設置以Mo、Cr或Ti為代表的難熔金屬的層。
閘極絕緣層103較佳的由氧化矽、氮化矽或氮氧化矽等等形成。這是因為閘極絕緣層103可以被製成為包含氫或OH基團，並且可以使氫或OH基團作用於氧化物半導體層106。特別的，當閘極絕緣層103由氧化矽形成時，源極電極和閘極電極之間以及汲極電極和閘極電極之間的漏電流可以低至約10-10A或更低。這些絕緣層可以透過電漿CVD方法或濺射方法等等形成。
例如，作為閘極絕緣層103，可以使用有機矽烷氣體透過CVD方法形成氧化矽層。作為有機矽烷氣體，可以使用諸如四乙氧基矽烷(TEOS)(化學式：Si(OC2H5)4)、四甲基矽烷(TMS)(化學式：Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基甲矽烷(SiH(OC2H5)3)或三二甲氨基矽烷(trisdimethylaminosilane,SiH(N(CH3)2)3)的含矽化合物。使用有機矽烷氣體形成的氧化矽膜在其膜中或在其表面上可以包含OH基團，並且可以使OH基團作用於氧化物半導體層106，由此可以使缺陷不活性化(可以終止懸垂鍵)。
源極電極104和汲極電極105較佳的由諸如Ti、Mo、Cr、Ta或W的難熔金屬形成。特別的，較佳的使用對於氧具有高親合力的金屬材料，以Ti為代表。這是因為，這種金屬材料容易與氧化物半導體層106產生歐姆接觸。除Ti之外，也可以使用Mo獲得類似的效果。源極電極104和汲極電極105較佳的透過刻蝕進行處理，以具有錐形末端形狀。這是因為它們與氧化物半導體層106的接觸面積可以增加。在源極電極和汲極電極104和105以及氧化物半導體層106之間，可以設置具有缺氧缺陷的氧化物半導體層(具有比用於通道形成區的氧化物半導體層更低電阻的氧化物半導體層)。
作為源極電極104和汲極電極105的另一模式，該電極可以具有其中在Al膜或向其添加了Si、Ti、Nd、Sc或Cu等等的Al膜上和/或下設置以Mo、Cr或Ti為代表的難熔金屬的層的結構。當在同時並利用與用於形成源極電極104和汲極電極105的層相同的層來形成用於傳送信號的佈線時，該結構是有利的。較佳的提供被設置與Al膜接觸的難熔金屬的層，以防止在Al膜上形成丘狀物或須狀物。注意該術語“丘狀物”指其中隨著Al的晶體生長的進行，生長成分互相碰撞從而形成凸起的現象。術語“須狀物”指其中由於異常生長，Al生長為針狀的現象。
透過以濺射方法為代表的PVD方法形成氧化物半導體層106。作為濺射靶，如上所述，較佳的使用In、M(M是選自Ga、Fe、Ni、Mn、Co和Al的一種或多種元素)以及Zn的氧化物的燒結體。例如，使用In2O3、Ga2O3和ZnO的燒結體作為靶，透過濺射方法形成該氧化物半導體膜。
作為濺射氣體，使用以氬氣為代表的稀有氣體。為了控制該氧化物半導體膜的缺氧缺陷，可以將預定量的氧氣添加到稀有氣體。濺射氣體中的氧氣對稀有氣體的比率增加，由此可以減少該氧化物半導體中的缺氧缺陷。該氧化物半導體中的缺氧缺陷的控制使得能夠控制薄膜電晶體的臨界值電壓。
在形成氧化物半導體層106之前，較佳的透過引入氬氣到濺射設備的沉積室中並產生電漿，來執行用於清洗沉積表面的處理。代替氬氣氣氛，可以使用氮氣或氦氣等等。替換的，該處理可以在透過添加氧氣、氫氣或N2O等等到氬氣氣氛而獲得的氣氛中執行。再替換的，該處理可以在透過添加Cl2或CF4等等到氬氣氣氛而獲得的氣氛中執行。
在形成氧化物半導體層106之後，在空氣中或在氮氣氣氛中，執行在200℃至600℃較佳的在300℃至400℃的熱處理。透過該熱處理，可以增加薄膜電晶體的場效應遷移率。具有該實施例中描述的氧化物半導體的薄膜電晶體的場效應遷移率可以高達5cm2/Vsec或更高。
當在如上所述的這種薄膜電晶體的源極電極和汲極電極之間施加約5V的電壓時，並且當不將電壓施加到閘極電極時，源極電極和汲極電極之間流動的電流可以低至1×10-11A或更低。即使在其中-10V的電壓被施加到閘極電極的狀態下，源極電極和汲極電極之間流動的電流也是1×10-11A或更低。
圖2A和2B圖示了在基板101的表面上製造的薄膜電晶體的例子。圖2A是薄膜電晶體的平面圖的例子，圖2B是沿線A2-B2截取的剖面圖。
圖2A和2B中所示的薄膜電晶體具有底閘極結構，其中在基板101上順序形成閘極電極102和閘極絕緣層103，並在閘極絕緣層103上形成氧化物半導體層106。在該結構中，源極電極104和汲極電極105與氧化物半導體層106的側表面和上表面接觸。
在具有這種結構的薄膜電晶體中，可以相繼地形成閘極絕緣層103、氧化物半導體層106以及用於形成源極電極104和汲極電極105的導電層。換句話說，這些層可以被層疊，而不將閘極絕緣層103和氧化物半導體層106之間的介面以及氧化物半導體層106和導電層之間的介面曝露於空氣；因此，可以防止每個介面被污染。
此外，透過執行刻蝕來去除在源極電極104和汲極電極105之間暴露的氧化物半導體層106的表面部分，可以減少關斷電流。此外，透過對氧化物半導體層106的暴露部分或透過刻蝕去除而獲得的表面執行氧電漿處理，可以增加暴露於電漿的表面部分的電阻。這是因為該氧化物半導體中的缺氧缺陷被氧化，且因此減小載流子濃度(電子濃度)。透過該氧電漿處理，還可以減小薄膜電晶體的關斷電流。
圖3A和3B圖示了在基板101的表面上製造的薄膜電晶體的例子。圖3A是薄膜電晶體的平面圖的例子，圖3B是沿線A3-B3截取的剖面圖。
圖3A和3B中所示的薄膜電晶體具有頂閘極結構，其中在基板101上順序形成源極電極104和汲極電極105、氧化物半導體層106、閘極絕緣層103以及閘極電極102。在如下的情況下也可以減小薄膜電晶體的關斷電流並且也可以增加其通斷比：具有這種結構的薄膜電晶體的氧化物半導體層106形成有由InMO3(ZnO)n(M是選自Ga、Fe、Ni、Mn、Co和Al的一種或多種元素，以及n是大於或等於1且小於50的非整數)表示的且還包含氫的氧化物半導體，並具有以下組分：當In、M、Zn和O的總濃度被定義為100%時，包含小於20原子%的濃度的In，包含小於20原子%的濃度的M(例如，Ga)，以及包含小於10原子%濃度的Zn。替換的，作為氧化物半導體層106，可以使用由InMO3(ZnO)m(M是選自Ga、Fe、Ni、Mn、Co和Al的元素，以及m是大於或等於1且小於50的整數)表示的並包含氫的氧化物半導體。該包含氫的氧化物半導體層106被用作薄膜電晶體的通道形成區，由此可以增加通斷比。
如利用圖1A和1B所示的薄膜電晶體所描述，在閘極絕緣層103中包含氫或OH，以減少氧化物半導體層106的缺陷。圖4A圖示了其中除該結構之外，還在氧化物半導體層106的與閘極絕緣層103相反的側上(在背通道側上)設置氧化物絕緣層107的例子。對於氧化物絕緣層107，使用氧化鋁、氮氧化鋁、氧化釔或氧化鉿以及上述的氧化矽。利用圖4A的結構，在該結構中氧化物半導體層106被夾在閘極絕緣層103(其是氧化矽)和氧化物絕緣層107之間，可以防止由於來自氧化物半導體層106的氧的釋放形成的缺氧缺陷。
圖4B圖示了其中在氧化物絕緣層107外面設置氮化物絕緣層108的結構。對於氮化物絕緣層108，可以使用氮化矽或氮化鋁等等。利用氮化物絕緣層108，可以防止透過來自外界環境的水蒸氣、有機物質和離子金屬的污染。注意，在圖4B的結構中，具有氮化矽層和氧化矽層的雙層結構的閘極絕緣層103也是有效的。在該情況下，氧化物半導體層106被夾在上氧化物和氮化物絕緣層以及下氧化物和氮化物絕緣層之間；因此，可以進一步增強上述效果。
(其中使用薄膜電晶體的裝置)
由於其高的場效應遷移率和高的通斷比，本實施例中描述的具有氧化物半導體的薄膜電晶體可以用於多種應用。將描述顯示裝置的模式作為例子。
圖5圖示了其中在基板101上設置像素部分110、掃描線驅動器電路111以及信號線側上的選擇器電路112的顯示裝置109。像素部分110中設置的開關元件、掃描線驅動器電路111以及信號線側上的選擇器電路112包括若干薄膜電晶體，其通道形成區每個都由氧化物半導體層形成。利用其通道形成區由氧化物半導體層形成並且其場效應遷移率是5cm2/V‧sec至20cm2/V‧sec的薄膜電晶體，可以形成掃描線驅動器電路111和信號線側上的選擇器電路112。選擇器電路112是選擇信號線116並將從驅動器IC 114傳送的視頻信號在預定定時分配給預定信號線116的電路。在該例子中，薄膜電晶體是n-通道型，且因此掃描線驅動器電路111和信號線側上的選擇器電路112包括n-通道薄膜電晶體。
在包括多個掃描線115和與掃描線115相交的多個信號線116的像素部分110中，設置了像素電晶體117。像素電晶體117按矩陣佈置。透過掃描線115輸入掃描信號到像素電晶體117，以及透過信號線116輸入視頻信號到像素電晶體117。視頻信號從驅動器IC 114輸入到輸入端子113。驅動器IC 114形成在單晶基板上並透過帶載自動接合(TAB)方法或玻璃上晶片(COG)方法安裝。
圖6圖示了包括n-通道薄膜電晶體的選擇器電路112的結構的例子。選擇器電路112包括多個佈置的開關電路119。在每個開關電路119中，一個視頻信號輸入線120設有延伸至像素部分110的多個信號線116(S1至S3)。開關電路119設有開關元件121，其數目對應於信號線116的數目。當這些開關元件121包括其通道形成區每一都由氧化物半導體層形成的薄膜電晶體時，開關電路119可以根據視頻信號的頻率高速操作。圖6圖示了其中信號線116(S1)、信號線116(S2)以及信號線116(S3)分別設有開關元件121a、開關元件121b以及開關元件121c的開關電路119的例子。利用透過同步信號輸入線122輸入的信號控制是否導通或關斷開關元件121的判定，同步信號輸入線122是不同於視頻信號輸入線120的路線(route)。
下面將參考圖7所示的時序圖描述圖6所示的選擇器電路112的操作。作為例子，圖7中的時序圖圖示了第i列的掃描線被選擇以及給定列的視頻信號輸入線120被連接到選擇器電路112的情況。第i列的掃描線的選擇周期被分為第一子選擇周期T1、第二子選擇周期T2以及第三子選擇周期T3。該時序圖還圖示了開關元件121a、開關元件121b以及開關元件121c被導通或關斷的時序以及被輸入到視頻信號輸入線120的信號。
如圖7所示，在第一子選擇周期T1中，開關元件121a被導通並且開關元件121b和開關元件121c被關斷。此時，輸入到視頻信號輸入線120的視頻信號VD(1)經由開關元件121a輸出到信號線116(S1)。在第二子選擇周期T2中，開關元件121b被導通且開關元件121a和開關元件121c被關斷，並且視頻信號VD(2)經由開關元件121b輸出到信號線116(S2)。在第三子選擇周期T3中，開關元件121c被導通且開關元件121a和開關元件121b被關斷，並且視頻信號VD(3)經由開關元件121c輸出到信號線116(S3)。
透過如上所述將一個閘選擇周期分為三個，在一個閘選擇周期過程中，圖6的選擇器電路112可以透過一個視頻信號輸入線120將視頻信號輸入到三個信號線116(S1至S3)。因此，當在基板101上與像素電晶體117一起設置選擇器電路112時，對其輸入驅動器IC的信號的輸入端子113的數目可以被減小至其中不設置選擇器電路112的情況中的1/3。由此，可以降低驅動器IC和輸入端子113之間產生接觸缺陷的可能性。
掃描線驅動器電路111也可以形成有其通道形成區每個都由氧化物半導體層形成的若干薄膜電晶體。掃描線驅動器電路111包括移位暫存器作為元件。當時鐘信號(CLK)和開始脈衝信號(SP)被輸入到移位暫存器時，產生選擇信號。所產生的選擇信號被暫存器緩存並放大，並且所得到的信號被提供給相應的掃描線115。向每個掃描線115連接一條線的像素電晶體117的閘極電極。這裏將參考圖8和圖9描述掃描線驅動器電路111的部分中包括的移位暫存器123的模式。
圖8圖示了移位暫存器123的結構。移位暫存器123包括被連接的多級正反器電路124。圖9中圖示了正反器電路124的例子。圖9所示的正反器電路124包括多個薄膜電晶體(下面在圖9的描述中稱為“TFT”)。圖9所示的正反器電路124包括若干n-通道TFT，它們是TFT(1) 125、TFT(2) 126、TFT(3) 127、TFT(4) 128、TFT(5) 129、TFT(6) 130、TFT(7) 131以及TFT(8) 132。當閘極-源極電壓(Vgs)超過臨界值電壓(Vth)時，其通道形成區由氧化物半導體形成的n-通道TFT被導通。
儘管描述了其中圖9所示的正反器電路124中包括的所有TFT是增強模式n-通道電晶體的情況，但是，如果使用耗盡模式n-通道電晶體例如作為TFT(3) 127，那麽也可以驅動該驅動器電路。
TFT(1) 125的第一電極(源極電極和汲極電極之一)被連接到佈線(4) 136，並且TFT(1) 125的第二電極(源極電極和汲極電極中的另一個)被連接到佈線(3) 135。
TFT(2) 126的第一電極被連接到佈線(6) 138，並且TFT(2) 126的第二電極被連接到佈線(3) 135。
TFT(3) 127的第一電極被連接到佈線(5) 137；TFT(3) 127的第二電極被連接到TFT(2) 126的閘極電極；而TFT(3) 127的閘極電極被連接到佈線(5) 137。
TFT(4) 128的第一電極被連接到佈線(6) 138；TFT(4) 128的第二電極被連接到TFT(2) 126的閘極電極；而TFT(4) 128的閘極電極被連接到TFT(1) 125的閘極電極。
TFT(5) 129的第一電極被連接到佈線(5) 137；TFT(5) 129的第二電極被連接到TFT(1) 125的閘極電極；而TFT(5) 129的閘極電極被連接到佈線(1) 133。
TFT(6) 130的第一電極被連接到佈線(6) 138；TFT(6) 130的第二電極被連接到TFT(1) 125的閘極電極；而TFT(6) 130的閘極電極被連接到TFT(2) 126的閘極電極。
TFT(7) 131的第一電極被連接到佈線(6) 138；TFT(7) 131的第二電極被連接到TFT(1) 125的閘極電極；而TFT(7) 131的閘極電極被連接到佈線(2) 134。TFT(8) 132的第一電極被連接到佈線(6) 138；TFT(8) 132的第二電極被連接到TFT(2) 126的閘極電極；而TFT(8) 132的閘極電極被連接到佈線(1) 133。
其通道形成區由氧化物半導體層形成的薄膜電晶體具有高的場效應遷移率，且因此其工作頻率可以被設置得高。此外，因為薄膜電晶體的頻率特性是高的，所以掃描線驅動器電路111可以高速操作，並且顯示裝置可以用高的幀頻率操作。
在圖5中，像素部分110的結構隨顯示介質118而變化。當顯示介質118是其中在電極之間插入液晶材料的液晶元件時，可以透過圖5所示的像素電晶體117控制顯示介質118。上述情況也適用於其中在一對電極之間插入反差媒質(電子墨水或電泳材料)的顯示介質118的情況。透過與上述驅動器電路結合，可以操作包括這些顯示介質118的像素部分110。
當用作顯示介質118時，與液晶元件相比，使用場致發光材料形成的發光元件更適合於時間灰度級方法，這是因為其回應速度高於液晶元件等的回應速度。例如，在透過時間灰度級方法執行顯示的情況下，一個幀周期被分為多個子幀周期。然後，根據視頻信號，在每個子幀周期過程中，發光元件被設置在發光狀態或非發光狀態。透過將一個幀周期分為多個子幀周期，可以用視頻信號控制其中在一個幀周期中多個像素實際上發光的總時間長度，從而可以顯示灰度級。
圖10圖示了像素部分110包括若干發光元件的情況中的像素例子。圖10圖示了可以對其應用數位時間灰度級驅動的像素的結構。這裏描述了其中在一個像素中包括兩個n-通道薄膜電晶體的例子，每個薄膜電晶體是對於通道形成區使用氧化物半導體形成的。
像素139包括開關TFT 140、驅動TFT 141、發光元件142以及電容器145。開關TFT 140的閘極被連接到掃描線115；開關TFT 140的第一電極(源極電極和汲極電極之一)被連接到信號線116；而開關TFT 140的第二電極(源極電極和汲極電極中的另一個)被連接到驅動TFT 141的閘極。驅動TFT 141的閘極透過電容器145連接到電源線146；驅動TFT 141的第一電極被連接到電源線146；而驅動TFT 141的第二電極被連接到發光元件142的第一電極(像素電極) 143。發光元件142的第二電極(相對電極) 144被連接到公共電位線147。
發光元件142的第二電極(相對電極) 144被設為具有低電源電位。注意，低電源電位指基於被設置給電源線146的高電源電位滿足公式(低電源電位)<(高電源電位)的電位。作為低電源電位，例如，可以設置GND或0V等等。為了透過將高電源電位和低電源電位之間的電位差施加到發光元件142，以使得電流被提供給發光元件142，從而使發光元件142發光，將每個所述電位設置為使得高電源電位和低電源電位之間的電位差等於或高於發光元件142的正向臨界值電壓。
在電壓-輸入電壓驅動方法的情況下，視頻信號被輸入到驅動TFT 141的閘極，以使得驅動TFT 141處於被充分導通和關斷的兩種狀態中的任何一種。比電源線146的電壓高的電壓被施加到驅動TFT 141的閘極，以使得驅動TFT 141在線性區工作。注意，與由公式(電源線的電壓)+(驅動TFT 141的臨界值電壓)表示的電壓相等或更高的電壓被施加到信號線116。
代替數位時間灰度級驅動，類比灰度級驅動也可以被應用於圖10所示的像素的結構。在類比灰度級驅動的情況下，等於或高於具有發光元件142的正向電壓的電壓且高於驅動TFT 141的臨界值電壓的電壓被施加到驅動TFT 141的閘極。發光元件142的正向電壓指對於期望的亮度所需的電壓，且至少包括正向臨界值電壓。注意，當輸入使驅動TFT 141在飽和區中工作的視頻信號時，電流可以被提供給發光元件142。電源線146的電位被設置得高於驅動TFT 141的閘極電位，以使得驅動TFT 141在飽和區中工作。當視頻信號是類比信號時，根據視頻信號的電流可以被提供給發光元件142，並且可以執行類比灰度級驅動。
儘管圖10圖示了其中控制發光元件142的驅動的驅動TFT 141被電連接到發光元件的例子，但是也可以採用其中在驅動TFT 141和發光元件142之間連接電流控制TFT的結構。
儘管圖5圖示了其中設置用於選擇信號線116的選擇電路112的顯示裝置109的例子，但是，當其中氧化物半導體被用作通道形成區的薄膜電晶體具有高達10cm/V‧sec或更高的場效應遷移率時，可以利用該薄膜電晶體實現驅動器IC 114的功能。亦即，可以用在其每一個中都使用氧化物半導體層作為通道形成區的薄膜電晶體在基板101上形成掃描線驅動器電路和信號線驅動器電路。
(發光裝置)
下面將參考圖11和圖12A和12B描述作為顯示裝置的一種模式的發光裝置的像素結構。圖11是像素的平面圖的例子；圖12A是沿線C1-D1截取的剖面圖；而圖12B是沿線C2-D2截取的剖面圖。在下面的描述中，涉及圖11和圖12A以及12B。注意，圖11所示的像素的等效電路類似於圖10中所示的。
在氧化物半導體層153中形成開關TFT 140的通道形成區。氧化物半導體層153類似於本實施例中描述的氧化物半導體層。開關TFT 140具有用與掃描線115相同的層形成的閘極電極148，並且氧化物半導體層153被設置在閘極絕緣層152上。氧化物半導體層153與源/汲極電極155和源/汲極電極156接觸，源/汲極電極155和源/汲極電極156是用與閘極絕緣層152上的信號線116相同的層形成的。源/汲極電極156經由閘極絕緣層152中設置的接觸孔159連接到驅動TFT 141的閘極電極149。
注意，術語“源/汲極電極”指在包括源極、汲極以及閘極作為其主要部件的薄膜電晶體中在用作源極或汲極的部分處設置的電極。
信號線116、源/汲極電極155以及源/汲極電極156較佳的用Al膜或添加了Si、Ti、Nd、Sc或Cu等等的Al膜形成，以便可以降低佈線或電極的電阻。較佳的在該Al膜上和/或下設置以Mo、Cr或Ti為代表的難熔金屬的層，以便可以防止在Al膜上產生丘狀物或須狀物。
閘極電極149也用作電容器145的電容器電極150。電容器電極150、閘極絕緣層152以及用與電源線146相同的層形成的電容器電極151被層疊，以形成電容器145。
驅動TFT 141的閘極電極149用與掃描線115相同的層形成，並在閘極絕緣層152上設置氧化物半導體層154。氧化物半導體層154與源/汲極電極157和源/汲極電極158接觸，源/汲極電極157和源/汲極電極158是用與閘極絕緣層152上的電源線146相同的層形成的。
在氧化物半導體層153和氧化物半導體層154上設置氧化物絕緣層107。在氧化物絕緣層107上設置第一電極(像素電極) 143。第一電極(像素電極) 143和源/汲極電極158經由氧化物絕緣層107中設置的接觸孔160互相連接。具有到第一電極(像素電極) 143的開口的分隔層161用無機絕緣材料或有機絕緣材料形成。分隔層161被形成使得其在開口處的端部具有緩和地彎曲的表面。
發光元件142具有其中在第一電極(像素電極) 143和第二電極(相對電極) 144之間設置EL層162的結構。第一電極(像素電極) 143和第二電極(相對電極) 144之一是電洞注入電極；另一電極是電子注入電極。電洞注入電極較佳的用具有4eV或更高的功函數的材料形成，並使用諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或添加了氧化矽的氧化銦錫。電子注入電極較佳的用具有低於4eV的功函數的材料形成，並且Ca、Al、CaF、MgAg或AlLi等等是希望的。EL層162是用於透過電致發光獲得光發射的層，並透過適當地結合載流子(電洞或電子)傳輸層和發光層而形成。
圖13A至13C圖示了發光裝置的輸入端子113的結構。圖13A是輸入端子113的平面圖。輸入端子113被設置在基板101的端部。在圖13B或圖13C中，圖示了沿圖13A中的線G-H截取的剖面圖。
圖13B圖示了其中用與掃描線115相同的層形成輸入端子層170的例子。在輸入端子層170上，層疊閘極絕緣層152和氧化物絕緣層107，並且在這些絕緣層中設置了開口173，以便透過絕緣層中的開口173露出輸入端子層170。開口173覆有透明導電膜172，該透明導電膜172與輸入端子層170接觸。設置透明導電膜172以避免在連接撓性印刷佈線和輸入端子113時的高接觸電阻。由金屬形成的輸入端子層170的表面的氧化導致接觸電阻增加；在設置用氧化物導電材料形成的透明導電薄膜172的情況下，可以防止接觸電阻增加。
圖13C圖示了其中用與信號線116相同的層形成輸入端子層171的例子。在輸入端子層171上，設置氧化物絕緣層107，並在該絕緣層中設置開口173，以便透過絕緣層中的開口173露出輸入端子層171。出於如上相同的原因設置透明導電膜172。
(反差媒質顯示裝置)
圖14圖示了其中使用反差媒質163的顯示裝置的一種模式(這種顯示裝置也被稱為“電子紙”)。反差媒質163連同填料164一起被保持在第一電極(像素電極) 143和第二電極(相對電極) 144之間，並且當在該電極之間施加電位差時反差媒質163改變其對比度。第二電極(相對電極) 144被設置在對基板165上。
例如，有這樣一種顯示方法，其被稱作扭轉球顯示方法，其中在第一電極(像素電極) 143和第二電極(相對電極) 144之間佈置每個用白色和黑色著色的球狀顆粒，並透過該電極之間產生的電位差控制球狀顆粒的取向。
代替扭轉球，也可以使用電泳元件。使用具有約10μm至200μm直徑的微囊，其中包封了透明填料164、帶正電的白色微粒和帶負電的黑色微粒。該微囊被夾在第一電極(像素電極) 143和第二電極(相對電極) 144之間，並且透過電極之間的電位差，使帶正電的白色微粒和帶負電的黑色微粒在不同方向上分開地移動。使用該原理的顯示元件是電泳顯示元件，並通稱為電子紙。該電泳顯示元件具有比液晶顯示器元件更高的反射率，由此不需要輔助光並消耗較少的功率，並且即使在昏暗的位置也能夠識別顯示部分。此外，即使當電源沒有被提供給顯示部分時，也可以保持曾經顯示的圖像。因此，即使具有顯示功能的半導體裝置(其可以稱簡單地稱為顯示裝置或設有顯示裝置的半導體裝置)遠離電波源，也可以儲存顯示的圖像。
(液晶顯示裝置)
下面將參考圖15和圖16描述作為顯示裝置的一種模式的液晶顯示裝置的像素結構。圖15是像素的平面圖的例子，而圖16是沿線E1-F1截取的剖面圖。在以下描述中，參照圖15和圖16。
圖15和圖16所示的液晶顯示裝置的像素包括連接到掃描線115和信號線116的開關TFT 140。開關TFT 140的源/汲極電極155被連接到信號線116，並且其源/汲極電極156經由氧化物絕緣層107中設置的接觸孔167連接到第一電極(像素電極) 143。透過層疊電容器線路166、閘極絕緣層103以及源/汲極電極156，形成電容器145，該電容器線路166用與閘極電極102相同的層形成。開關TFT 140控制信號到第一電極(像素電極) 143的輸入。開關TFT 140的結構與圖12A所示的結構類似。
在第一電極(像素電極) 143和第二電極(相對電極) 144之間設置液晶層169。在氧化物絕緣層107上設置第一電極(像素電極) 143。在第一電極(像素電極) 143和第二電極(相對電極) 144上設置對準膜168。
如上所述，可以用其中通道形成區由根據本實施例的氧化物半導體形成的薄膜電晶體來完成具有優異工作特性的顯示裝置。
[例1]
(氧化物半導體膜的組分)
在下述條件下，透過濺射方法，在玻璃基板上形成氧化物半導體膜。
(條件1)
靶組分：In2O3：Ga2O3：ZnO=1：1：1
(In：Ga：Zn=1：1：0.5)
Ar氣體流速：40sccm
壓力：0.4Pa
電功率(DC)：500W
基板溫度：室溫
(條件2)
靶組分：In2O3：Ga2O3：ZnO=1：1：1
(In：Ga：Zn=1：1：0.5)
Ar氣體流速：10sccm
氧氣流速：5sccm
壓力：0.4Pa
電功率(DC)：500W
基板溫度：室溫
表1示出了在以上條件下形成的氧化物半導體膜的定量分析的典型結果，該定量分析透過盧瑟福背散射能譜法(RBS)執行。
根據透過RBS執行的對條件1下形成的樣品的測量結果，該氧化物半導體膜具有由下式表示的組分：InGa0.93Zn0.44O3.49。此外，根據透過RBS執行的對條件2下形成的樣品的測量結果，該氧化物半導體膜具有由下式表示的組分：InGa0.92Zn0.45O3.86。如上所述，透過RBS測量證實InMO3(ZnO)m中的m不是整數。此外，成分的比例證實Zn的濃度低於In的濃度和Ga的濃度。
(氧化物半導體膜的結構)
透過X射線衍射評估在如上所述的條件2下在玻璃基板上形成至400nm厚度的氧化物半導體膜的結構。
圖17示出了條件2下形成的樣品(如沉積的)、在沉積之後經受在氮氣氣氛中在350℃的熱處理一小時之後的樣品、以及在沉積之後經受在氮氣氣氛中在500℃的熱處理之後的樣品的X射線衍射圖案。在所有樣品中觀察到光量圖案(halo pattern)，這證實樣品具有非晶結構。
注意，當也透過X射線衍射來評估使用其In2O3對Ga2O3和ZnO的成分比是1：1：2的靶形成的樣品時，獲得類似的評估結果，這證實本例子中形成的氧化物半導體膜具有非晶結構。
(包含的氫)
圖18示出了透過二次離子質譜法執行的氧化物半導體膜的組分評估結果。條件2下形成的氧化物半導體膜被用作樣品。在圖18中，左側的垂直軸表示氫濃度，而右側的垂直軸表示二次離子的數量。
在玻璃基板上形成100nm厚度的該氧化物半導體膜。圖18示出了在深度方向上距氧化物半導體膜的表面的In、Ga、Zn(Zn=Zn+O)的二次離子強度和氫濃度的分析結果。在觀察到In、Ga、Zn(Zn=Zn+O)的二次離子強度平坦的區域(存在氧化物半導體膜的區域)中，觀察到2×1019原子/cm3至3×1019原子/cm3的氫濃度作為氫的量值。
以上結果清楚地表明在氧化物半導體膜中包含氫。
(薄膜電晶體的特性)
圖19示出了薄膜電晶體的閘極電壓(Vg)-汲極電流(Id)特性。薄膜電晶體具有圖2A和2B所示的底閘極結構，通道長度是100μm且通道寬度是100μm。氧化物半導體膜在如上所述的條件2下形成。獲得大於或等於15cm2/V‧sec的場效應遷移率、小於或等於1×10-11A的關斷電流，以及大於或等於108的導通電流對關斷電流的比率(通斷比)。如上所述，可以獲得具有不能由習知薄膜電晶體獲得的高通斷比的薄膜電晶體。
101．．．基板
102．．．閘極電極
103．．．閘極絕緣層
104．．．源極電極
105．．．汲極電極
106．．．氧化物半導體層
107．．．氧化物絕緣層
108．．．氮化物絕緣層
109．．．顯示裝置
110．．．像素部份
111．．．掃描線驅動器電路
112．．．選擇器電路
113．．．輸入端子
114．．．驅動器IC
115．．．掃描線
116．．．信號線
117．．．像素電晶體
119．．．開關電路
120．．．視頻信號輸入線
121．．．開關元件
122．．．同步信號輸入線
123．．．移位暫存器
124．．．正反器電路
125．．．TFT(1)
126．．．TFT(2)
127．．．TFT(3)
128．．．TFT(4)
129．．．TFT(5)
130．．．TFT(6)
131．．．TFT(7)
132．．．TFT(8)
133．．．佈線(1)
134．．．佈線(2)
135．．．佈線(3)
136．．．佈線(4)
137．．．佈線(5)
138．．．佈線(6)
118．．．顯示介質
139．．．像素
140．．．開關TFT
141．．．驅動TFT
142．．．發光元件
143．．．第一電極
144．．．第二電極
145．．．電容器
146．．．電源線
147．．．公共電位線
148．．．閘極電極
149．．．閘極電極
150．．．電容器電極
151．．．電容器電極
152．．．閘極絕緣層
153．．．氧化物半導體層
154．．．氧化物半導體層
155．．．源/汲極電極
156．．．源/汲極電極
157．．．源/汲極電極
158．．．源/汲極電極
159．．．接觸孔
160．．．接觸孔
161．．．分隔層
162．．．EL層
163．．．反差媒質
164．．．填充物
165．．．相對基板
166．．．電容器線
167．．．接觸孔
168．．．對準膜
169．．．液晶層
170．．．輸入端子層
171．．．輸入端子層
172．．．透明導電膜
173．．．開口
在附圖中：
圖1A是圖示了其中使用氧化物半導體的TFT的結構的平面圖，而圖1B是圖示該TFT的結構的剖面圖；
圖2A是圖示了其中使用氧化物半導體的TFT的結構的平面圖，而圖2B是圖示該TFT的結構的剖面圖；
圖3A是圖示了其中使用氧化物半導體的TFT的結構的平面圖，而圖3B是圖示該TFT的結構的剖面圖；
圖4A和4B是圖示了其中使用氧化物半導體的TFT的結構的剖面圖；
圖5是圖示了包括其中使用了氧化物半導體的TFT的顯示裝置的一種模式的視圖；
圖6是圖示了包括其中使用了氧化物半導體的TFT的選擇器電路的結構的電路圖；
圖7是圖示了選擇器電路的操作的例子的時序圖；
圖8是圖示了包括其中使用了氧化物半導體的TFT的移位暫存器的方塊圖；
圖9是圖示了包括其中使用了氧化物半導體的TFT的正反器電路的電路圖；
圖10是包括其中使用了氧化物半導體的TFT和發光元件的像素的等效電路圖；
圖11是圖示了包括其中使用了氧化物半導體的TFT的發光裝置的像素結構的平面圖；
圖12A和12B是圖示了包括其中使用了氧化物半導體的TFT的發光裝置的像素結構的剖面圖；
圖13A至13C是圖示了包括其中使用了氧化物半導體的TFT的發光裝置的輸入端部分的結構的視圖；
圖14是圖示了包括其中使用了氧化物半導體的TFT的反差媒質(contrast medium)顯示裝置(電子紙)的結構的剖面圖；
圖15是圖示了包括其中使用了氧化物半導體的TFT的液晶顯示裝置的像素結構的平面圖；
圖16是圖示了包括其中使用了氧化物半導體的TFT的液晶顯示裝置的像素結構的剖面圖；
圖17是示出了氧化物半導體(在沉積之後，在350℃的熱處理之後，以及在500℃的熱處理之後)的X射線衍射圖形的曲線圖；
圖18是示出了透過二次離子質譜法的氧化物半導體的組分評估的結果的曲線圖；以及
圖19是示出了薄膜電晶體的閘極電壓(Vg)-汲極電流(Id)特性的曲線圖。

Claims (11)

  1. 一種薄膜電晶體，包含：第一氧化物絕緣層；作為在該第一氧化物絕緣層上之通道形成區的氧化物半導體，該氧化物半導體包含作為成分的In、Ga和Zn以及作為雜質的Ar；在該氧化物半導體上的第二氧化物絕緣層；和在該第二氧化物絕緣層上的第一氮化物絕緣層，其中該第一氮化物絕緣層防止外界環境之水蒸氣進入該氧化物半導體內，和其中該氧化物半導體被該第一氧化物絕緣層和該第二氧化物絕緣層完全包覆。
  2. 如申請專利範圍第1項的薄膜電晶體，其中包含大於或等於15.0原子%且小於或等於20.0原子%的濃度的In和Ga中每一個，以及包含大於或等於5.0原子%且小於或等於10.0原子%濃度的Zn。
  3. 一種薄膜電晶體，包含：第一氧化物絕緣層；作為在該第一氧化物絕緣層上之通道形成區的氧化物半導體；在該氧化物半導體上的第二氧化物絕緣層；和在該第二氧化物絕緣層上的第一氮化物絕緣層，其中該氧化物半導體是由InMO3(ZnO)n(M是選自由Ga、Fe、Ni、Mn、Co和Al構成的組中的一種或多種元素 ，以及n是大於或等於1且小於50的非整數)表示的並且還包含Ar的氧化物半導體，其中該第一氮化物絕緣層防止外界環境之水蒸氣進入該氧化物半導體內，和其中該氧化物半導體被該第一氧化物絕緣層和該第二氧化物絕緣層完全包覆。
  4. 如申請專利範圍第3項的薄膜電晶體，其中Zn的濃度低於In的濃度和M的濃度(M是選自由Ga、Fe、Ni、Mn、Co和Al構成的組中的一種或多種元素)。
  5. 一種薄膜電晶體，包含：第一氧化物絕緣層；作為在該第一氧化物絕緣層上之通道形成區的氧化物半導體；在該氧化物半導體上的第二氧化物絕緣層；和在該第二氧化物絕緣層上的第一氮化物絕緣層，其中該氧化物半導體是包含In、Ga和Zn的氧化物，其中In原子對Ga和Zn原子的比率是1：1：x(x<10)，並且該氧化物半導體還包含Ar，其中該第一氮化物絕緣層防止外界環境之水蒸氣進入該氧化物半導體內，和其中該氧化物半導體被該第一氧化物絕緣層和該第二氧化物絕緣層完全包覆。
  6. 一種薄膜電晶體，包含：第一氧化物絕緣層； 作為在該第一氧化物絕緣層上之通道形成區的氧化物半導體；在該氧化物半導體上的第二氧化物絕緣層；和在該第二氧化物絕緣層上的第一氮化物絕緣層，其中該氧化物半導體由InMO3(ZnO)m表示(M是選自Ga、Fe、Ni、Mn、Co和Al構成的組中的一種或多種元素，以及m是大於或等於1且小於50的整數)，以及還包含Ar，其中該第一氮化物絕緣層防止外界環境之水蒸氣進入該氧化物半導體內，和其中該氧化物半導體被該第一氧化物絕緣層和該第二氧化物絕緣層完全包覆。
  7. 如申請專利範圍第1、3、5和6項中任一項的薄膜電晶體，其中該氧化物半導體具有非晶結構。
  8. 如申請專利範圍第1、3、5和6項中任一項的薄膜電晶體，其中第二氧化物絕緣層設置以接觸該氧化物半導體且含氫。
  9. 如申請專利範圍第1、3、5和6項中任一項的薄膜電晶體，其中在該氧化物半導體下面設置第二氮化物絕緣層。
  10. 如申請專利範圍第1、3、5和6項中任一項的薄膜電晶體，其中該薄膜電晶體被設置在至少一個像素中。
  11. 如申請專利範圍第10項的薄膜電晶體，其中該薄膜電晶體被設置在驅動器電路中，該驅動器電路用於控 制要被傳輸到像素中設置的薄膜電晶體的信號。
TW098135431A 2008-10-24 2009-10-20 氧化物半導體，薄膜電晶體，和顯示裝置 TWI585984B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008274083A JP5616012B2 (ja) 2008-10-24 2008-10-24 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
TW201030983A TW201030983A (en) 2010-08-16
TWI585984B true TWI585984B (zh) 2017-06-01

Family

ID=42116610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135431A TWI585984B (zh) 2008-10-24 2009-10-20 氧化物半導體，薄膜電晶體，和顯示裝置

Country Status (5)

Country Link
US (1) US9136389B2 (zh)
JP (1) JP5616012B2 (zh)
KR (2) KR101643535B1 (zh)
CN (2) CN101728425A (zh)
TW (1) TWI585984B (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN102576677B (zh) * 2009-09-24 2015-07-22 株式会社半导体能源研究所 半导体元件及其制造方法
CN105185837B (zh) 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101980505B1 (ko) 2009-10-08 2019-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101820972B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
CN104681568B (zh) 2009-10-21 2017-11-21 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR20190066086A (ko) 2009-11-06 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102009305B1 (ko) 2009-11-06 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101523358B1 (ko) 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101396102B1 (ko) 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101511076B1 (ko) 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102078253B1 (ko) 2010-02-26 2020-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR102220018B1 (ko) * 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
CN102834921B (zh) * 2010-03-26 2016-04-27 株式会社半导体能源研究所 半导体装置的制造方法
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9064473B2 (en) * 2010-05-12 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
KR20230173747A (ko) * 2010-05-21 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102939659B (zh) 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JPWO2012043338A1 (ja) * 2010-09-28 2014-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102181898B1 (ko) * 2010-12-17 2020-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
TWI415268B (zh) * 2011-09-22 2013-11-11 Au Optronics Corp 薄膜電晶體元件及顯示面板之畫素結構與驅動電路
CN102351528B (zh) * 2011-09-28 2013-07-10 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
DE112012004061T5 (de) 2011-09-29 2014-07-10 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
SG10201601757UA (en) 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6045285B2 (ja) 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5874051B2 (ja) * 2011-11-17 2016-03-01 パナソニックＩｐマネジメント株式会社 半導体発光装置の製造方法およびプラズマを利用したクリーニング方法
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6143423B2 (ja) 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR102368865B1 (ko) 2012-07-20 2022-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
CN105779940A (zh) 2012-11-08 2016-07-20 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102169861B1 (ko) * 2013-11-07 2020-10-26 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
KR20150136726A (ko) * 2014-05-27 2015-12-08 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조방법
JP6311901B2 (ja) * 2014-06-26 2018-04-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
CN105185708B (zh) * 2015-09-21 2018-01-19 西安交通大学 一种h2处理的非晶igzo透明氧化物薄膜及其制备方法
CN105304468B (zh) * 2015-09-21 2018-01-19 西安交通大学 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法
US10586848B2 (en) * 2016-02-22 2020-03-10 Intel Corporation Apparatus and methods to create an active channel having indium rich side and bottom surfaces
CN106298880B (zh) * 2016-10-13 2019-08-27 中山大学 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
KR20210051551A (ko) 2019-10-30 2021-05-10 엘지디스플레이 주식회사 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
US20070194379A1 (en) * 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7063741B2 (en) * 2002-03-27 2006-06-20 General Electric Company High pressure high temperature growth of crystalline group III metal nitrides
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP2006163507A (ja) 2004-12-02 2006-06-22 Sharp Corp 基準電位発生回路およびそれを備えた表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4981282B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US8106375B2 (en) * 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148601A1 (ja) 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN1921076A (zh) * 2006-09-25 2007-02-28 广辉电子股份有限公司 薄膜晶体管的制造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5171178B2 (ja) * 2007-09-13 2013-03-27 富士フイルム株式会社 イメージセンサ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI597850B (zh) 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2327069A4 (en) 2008-09-12 2013-03-20 Semiconductor Energy Lab DISPLAY DEVICE
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010032629A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI373153B (en) * 2008-09-22 2012-09-21 Ind Tech Res Inst Light emitting diode, and package structure and manufacturing method therefor
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010038820A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7977972B2 (en) * 2009-08-07 2011-07-12 The Board Of Trustees Of The University Of Arkansas Ultra-low power multi-threshold asynchronous circuit design
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN105185837B (zh) 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194379A1 (en) * 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置

Also Published As

Publication number Publication date
CN105118856A (zh) 2015-12-02
KR20100045913A (ko) 2010-05-04
KR101669427B1 (ko) 2016-10-26
CN101728425A (zh) 2010-06-09
US20100102312A1 (en) 2010-04-29
KR101643535B1 (ko) 2016-07-29
TW201030983A (en) 2010-08-16
JP2010103340A (ja) 2010-05-06
KR20160086801A (ko) 2016-07-20
US9136389B2 (en) 2015-09-15
JP5616012B2 (ja) 2014-10-29

Similar Documents

Publication Publication Date Title
TWI585984B (zh) 氧化物半導體，薄膜電晶體，和顯示裝置
US11594555B2 (en) Oxide semiconductor, thin film transistor, and display device
JP6294429B2 (ja) 液晶表示装置
JP2013093612A (ja) 酸化物半導体及び半導体装置
JP2015181166A (ja) 表示装置
JP2014060451A (ja) 発光装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees