JP2010103340A - 酸化物半導体、薄膜トランジスタ並びに表示装置 - Google Patents

酸化物半導体、薄膜トランジスタ並びに表示装置 Download PDF

Info

Publication number
JP2010103340A
JP2010103340A JP2008274083A JP2008274083A JP2010103340A JP 2010103340 A JP2010103340 A JP 2010103340A JP 2008274083 A JP2008274083 A JP 2008274083A JP 2008274083 A JP2008274083 A JP 2008274083A JP 2010103340 A JP2010103340 A JP 2010103340A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
electrode
thin film
film transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008274083A
Other languages
English (en)
Other versions
JP5616012B2 (ja
JP2010103340A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Toshinari Sasaki
俊成 佐々木
Miyuki Hosohane
みゆき 細羽
Shunichi Ito
俊一 伊藤
Junichiro Sakata
淳一郎 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008274083A priority Critical patent/JP5616012B2/ja
Priority to KR1020090096576A priority patent/KR101643535B1/ko
Priority to US12/581,200 priority patent/US9136389B2/en
Priority to TW098135431A priority patent/TWI585984B/zh
Priority to CN200910207023A priority patent/CN101728425A/zh
Priority to CN201510621389.6A priority patent/CN105118856A/zh
Publication of JP2010103340A publication Critical patent/JP2010103340A/ja
Publication of JP2010103340A5 publication Critical patent/JP2010103340A5/ja
Application granted granted Critical
Publication of JP5616012B2 publication Critical patent/JP5616012B2/ja
Priority to KR1020160087422A priority patent/KR101669427B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)
  • Shift Register Type Memory (AREA)

Abstract

【課題】酸化物半導体の組成若しくは欠陥制御をすることを目的の一とし、また、薄膜トランジスタの電界効果移動度を高め、オフ電流を抑えつつ十分なオンオフ比を得ることを他の目的の一とする。
【解決手段】ＩｎＭＯ３（ＺｎＯ）ｎ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素、ｎは１以上５０未満の非整数）でありさらに水素を含む。この場合において、Ｚｎの濃度がＩｎ及びＭ（Ｍ＝Ｆｅ、Ｇａ、Ｎｉ及びＡｌから選ばれた一又は複数の元素）よりも低くする。また、当該酸化物半導体はアモルファス構造を有している。ここでｎの値は、好ましくは１以上５０未満の非整数、より好ましくは１０未満の非整数とする。
【選択図】図１８

Description

酸化物半導体、該酸化物半導体を用いた薄膜トランジスタ、若しくは該薄膜トランジスタを用いた表示装置に関する。
薄膜トランジスタの材料として水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）が主に用いられている。水素化アモルファスシリコンは３００℃以下の低温で薄膜の堆積が可能であるが、移動度（薄膜トランジスタにおいては電界効果移動度）が１ｃｍ２／Ｖ・ｓｅｃ程度しか得られないという欠点がある。
一方、ａ−Ｓｉ：Ｈと同様に低温で薄膜の形成が可能である酸化物半導体材料として、ホモロガス化合物ＩｎＭＯ３（ＺｎＯ）ｍ（Ｍ＝Ｉｎ，Ｆｅ，Ｇａ，又はＡｌ，ｍ＝１以上５０未満の整数）薄膜を活性層として用いる透明薄膜電界効果型トランジスタが開示されている（特許文献１参照）。
また、チャネル層に、電子キャリア濃度が１０１８／ｃｍ３未満であるアモルファス酸化物が用いられ、該アモルファス酸化物が、Ｉｎ、Ｇａ、Ｚｎを含む酸化物であり、原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：ｍ（ｍ＜６）である薄膜トランジスタが開示されている。
特開２００４−１０３９５７号公報 国際公開第０５／０８８７２６号
しかしながら、従来の酸化物半導体を用いた薄膜トランジスタは、オンオフ比が１０３程度しか得られていない。すなわち、薄膜トランジスタとして所定のオン電流が得られているとしても、オフ電流が増加してしまいノーマリーオフのトランジスタが構成されているとはいえず、実用的なレベルに達していない。オンオフ比が１０３程度であれば、従来のアモルファスシリコンを用いた薄膜トランジスタでも容易に達成できるレベルなのである。
そこで、酸化物半導体の組成若しくは欠陥制御をすることを目的の一とし、また、薄膜トランジスタの電界効果移動度を高め、オフ電流を抑えつつ十分なオンオフ比を得ることを他の目的の一とする。
例示的な一態様として酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎを構成成分として含みさらに水素を含む。水素と同等な効果を得るためにフッ素、塩素などのハロゲンを含んでいても良い。酸化物半導体はＩｎ、Ｇａ、Ｚｎを構成成分とするが、Ｚｎの濃度をＩｎ及びＧａの濃度よりも低くすることは好ましい態様となる。また、当該酸化物半導体はアモルファス構造を有していることが好ましい態様となる。
例示的な一態様として酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｎ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素、ｎは１以上５０未満の非整数）でありさらに水素を含む。この場合において、Ｚｎの濃度がＩｎ及びＭ（Ｍ＝Ｆｅ、Ｇａ、Ｎｉ及びＡｌから選ばれた一又は複数の元素）よりも低くすることは好ましい態様となる。また、当該酸化物半導体はアモルファス構造を有していることが好ましい態様となる。
ここでｎの値は、好ましくは１以上５０未満の非整数、より好ましくは１０未満の非整数とする。ｎの値は５０以上の非整数でも可能であるが、ｎの値が大きくなるとアモルファス状態を維持するのが困難になる。その結果、水素の欠陥修復効果を十分得られなくなる。
例示的な一態様として酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎを含む酸化物であり原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：ｘ（ｘ＜１０）であってさらに水素を含む。また、当該酸化物半導体はアモルファス構造を有していることが好ましい態様となる。
例示的な一態様として酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた元素、ｍ＝１以上５０未満の整数）であって水素を含む。また、当該酸化物半導体はアモルファス構造を有していることが好ましい態様となる。
ここでｍの値は、好ましくは１以上５０未満の整数、より好ましくは１０未満の整数とする。ｍの値が大きくなりすぎると、アモルファス状態を維持するのが困難になる。その結果、水素の欠陥修復効果を十分得られなくなり、電気伝導度が大きくなり、ノーマリオフ型のトランジスタが得られなくなる。
例示的な一態様として薄膜トランジスタは、上記態様から選択される酸化物半導体層をチャネル形成領域とする。該酸化物半導体層に接して水素を含む酸化物絶縁層が設けられていることは好ましい。水素を含む酸化物絶縁層は酸化物半導体層の上層側及び下層側に設けられていることはより好ましい一態様となる。酸化物半導体層の外側に窒化物絶縁層が設けられていることは好ましい。
例示的な一態様として表示装置は、上記態様から選択される薄膜トランジスタが少なくとも一の画素に設けられている。
例示的な一態様として表示装置は、上記態様から選択される薄膜トランジスタが少なくとも一の画素と該画素に設けられた薄膜トランジスタに送る信号を制御する駆動回路とに設けられている。
酸化物半導体の構成成分に加え水素を含むことにより、酸化物半導体の欠陥を低減することができる。
酸化物半導体の構成成分として含むＩｎ、Ｇａ、Ｚｎの内、Ｚｎの濃度をＩｎ及びＧａの濃度よりも低くすることでキャリア濃度を低くすることができ、また、酸化物半導体をアモルファス構造とすることができる。
このような酸化物半導体層をチャネル形成領域とすることにより、薄膜トランジスタのオフ電流を低減することができ、高いオンオフ比を得ることができる。
以下、開示される発明の実施の形態について図面を用いて以下に説明する。但し、開示される発明は以下の説明に限定されず、その発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（酸化物半導体材料について（１））
本形態に係る例示的な酸化物半導体材料は、Ｉｎ、Ｇａ、Ｚｎを構成成分として含みさらに水素を含んでいる。例えば、水素を含みＩｎＭＯ３（ＺｎＯ）ｎで示される酸化物半導体材料である（以下、便宜上「第１の酸化物半導体材料」又は「第１の酸化物半導体」ともいう）。ここで、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとしてＧａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。
ＩｎＭＯ３（ＺｎＯ）ｎで示される第１の酸化物半導体材料において、ｎは１以上５０未満の非整数である。結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｎであってｎが１以上５０未満の整数であるものが知られているが、製造における制御性を考慮するとｍが整数となる組成よりは、ＩｎＭＯ３（ＺｎＯ）ｎであってｎが非整数となる組成とする方が制御しやすく好ましい。また、第１の酸化物半導体材料のアモルファス構造を安定的に維持するためにもｎを非整数とすることが好ましい。
ここでｎの値は、好ましくは１以上５０未満の非整数、より好ましくは１０未満の非整数とする。ｎの値は５０以上の非整数でも可能であるが、ｎの値が大きくなるとアモルファス状態を維持するのが困難になる。その結果、水素の欠陥修復効果を十分得られなくなる。
第１の酸化物半導体層の水素は二次イオン質量分析法によって検出される濃度が１×１０１８／ｃｍ３以上５×１０２０／ｃｍ３以下とすることが好ましい。該水素は第１の酸化物半導体層の膜中よりも表面側で高濃度となっていることが好ましい。
ＩｎＭＯ３（ＺｎＯ）ｎ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素、ｎは１以上５０未満の非整数）でありさらに水素を含み、第１の酸化物半導体材料の組成としては、Ｉｎ、Ｍ、Ｚｎ、Ｏの合計を１００％としたときに、それぞれの元素の組成としてＩｎを２０原子％未満、Ｍ（例えばＧａ）を２０原子％未満、Ｚｎを１０原子％未満含むようにすることが好ましい。Ｉｎ、Ｇａ及びＺｎを含む第１の酸化物半導体材料として、より好ましい組成比は、Ｉｎ及びＧａを１５．０原子％以上２０．０原子％以下、Ｚｎを５．０原子％以上１０．０原子％以下含むものである。
第１の酸化物半導体の構造はアモルファス構造であり、窒素雰囲気中５００℃の熱処理によっても結晶化することはない。熱処理温度を７００℃まで高めると、アモルファス構造の中にナノクリスタルが生成する場合がある。いずれにしても第１の酸化物半導体は非単結晶半導体である。
第１の酸化物半導体としてアモルファス構造を有するようにするためにＺｎの濃度がＩｎ及びＧａの濃度よりも低くすることで構造が安定化するからである。より好ましくはＩｎ及びＧａに対してＺｎの割合が半分以下とするのが良い。Ｚｎ若しくはＺｎＯの割合が増えると結晶化しやすくなる傾向があり、Ｚｎ若しくはＺｎＯの割合が増えた場合にはスパッタリング法等による成膜したままの状態、又は数百度の熱処理によって結晶化してしまう。また、Ｚｎの濃度がＩｎ及びＧａの濃度よりも低くすることで、酸化物半導体においてアモルファス構造が得られる組成範囲を広げることができる。
（酸化物半導体材料について（２））
本形態に係る例示的な酸化物半導体材料は、Ｉｎ、Ｇａ、Ｚｎを含む酸化物であり原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：ｘ（ｘ＜１０）であってさらに水素を含む。例えば、水素を含みＩｎＭＯ３（ＺｎＯ）ｍで示される酸化物半導体材料である（以下、便宜上「第２の酸化物半導体材料」又は「第２の酸化物半導体」ともいう）。ここで、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた金属元素を示す。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。
ＩｎＭＯ３（ＺｎＯ）ｍで示される第２の酸化物半導体材料において、ｍの値は、好ましくは１以上５０未満の整数、より好ましくは１０未満の整数とする。ｍの値が大きくなりすぎると、アモルファス状態を維持するのが困難になる。すなわち、ＺｎＯの割合が高くなると結晶化しやすくなる。したがって、第２の酸化物半導体においてｍの値は１０未満とすることが好ましい。このことは、Ｉｎ、Ｇａ及びＺｎの原子数比からも同様なことが示唆され、Ｉｎ及びＧａに対してＺｎの割合を１０以下とすることで結晶化を阻害できる。
第２の酸化物半導体層の水素は二次イオン質量分析法によって検出される濃度が１×１０１８／ｃｍ３以上５×１０２０／ｃｍ３以下とすることが好ましい。
水素は第２の酸化物半導体の欠陥を補償する。ある元素の未結合手に水素が結合することにより、その元素の配位数が変化し、原子間の結合において構造柔軟性が高くなる。上記のような濃度範囲を含むことにより、第２の酸化物半導体をアモルファス構造の膜として作製しやすくなる。また、第２の酸化物半導体から水素が放出されない温度では結晶化するのを阻害する作用がある。
（酸化物半導体層の作製方法）
上記した第１の酸化物半導体材料、第２の酸化物半導体材料は所定の基板上に薄膜として作製することができる。第１の酸化物半導体材料及び第２の酸化物半導体材料は共通の作製方法を適用することができる。
酸化物半導体層は物理気相成長（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法で作製することが好ましい。酸化物半導体層を作製するためのＰＶＤ法としては、スパッタリング法、抵抗加熱蒸着法、電子ビーム蒸着法、イオンビーム堆積法などを適用することができるが、生産性及び大面積基板への成膜を容易なものとするためにはスパッタリング法を適用することが好ましい。
好ましい成膜法として、Ｉｎ、Ｍ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素）、Ｚｎ等の金属ターゲットを用い酸素と反応させながら基板上に酸化物半導体層を堆積させる反応性スパッタリング法、Ｉｎ、Ｍ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素）、Ｚｎの酸化物の焼結体をターゲットをして基板上に酸化物半導体層を堆積させるスパッタリング法、若しくは当該焼結体をターゲットをして用い酸素と反応させながら基板上に酸化物半導体層を堆積させる反応性スパッタリング法が適用される。
スパッタリング法において用いられるターゲットの一例として、Ｉｎ２Ｏ３、Ｇａ２Ｏ３及びＺｎＯの焼結体が適用可能である。このようなターゲットの組成比としては、Ｉｎ２Ｏ３、Ｇａ２Ｏ３及びＺｎＯの割合を等量又はＩｎ２Ｏ３及びＧａ２Ｏ３に対してＺｎＯの割合を少なくすることが好ましい。基板上に堆積される酸化物半導体層の組成は、ターゲット材のスパッタガスに対するスパッタリングレートによっても変わってくるが、少なくともターゲットの組成比とすることでＩｎ、Ｇａ、Ｚｎを構成成分として含み、ＺｎがＩｎ及びＧａの濃度よりも低い酸化物半導体層を得ることができる。すなわち、ターゲットの組成比を上記のようにすることで、アモルファス構造を安定して得ることができる。
スパッタリングは上記ターゲットに直流電力を印加し、成膜チャンバー内にプラズマを生成して行う。パルス直流電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
酸化物半導体層に水素を含ませるためには、スパッタリング雰囲気に水素、Ｈ２Ｏを含ませておけば良い。すなわち、アルゴン等のスパッタガスに水素又はＨ２Ｏを加えることの他、スパッタリング装置の成膜チャンバー内に水素又はＨ２Ｏが残留するようにして成膜しても良い。また、酸化物半導体層の成膜後に水素雰囲気又は水素を含む雰囲気中で熱処理をすることで酸化物半導体層に水素を含ませることができる。例えば、窒素、アルゴンその他の不活性ガスに水素ガスを混合させた水素を含む雰囲気中で熱処理を行うことで酸化物半導体層に水素を含ませることができる。その他の方法として、水素ラジカルに酸化物半導体層を晒すことによっても水素を含ませることができる。水素ラジカルは水素ガスのグロー放電プラズマを生成することによって得ることができる。
酸化物半導体層の水素は二次イオン質量分析法によって検出される濃度が１×１０１８／ｃｍ３以上５×１０２０／ｃｍ３以下とする。水素を含むことで酸化物半導体の欠陥を低減することができる。なお、水素は酸化物半導体中において、Ｉｎ、Ｇａ、Ｚｎ等の構成成分と結合して含まれるものの他、ＯＨとして含まれていても良い。水素又はＯＨによって酸化物半導体中の不対結合手を低減することで、該酸化物半導体層をチャネル形成領域とする薄膜トランジスタのサブスレッショルド値（以下、Ｓ値という）を小さくすることができる。
（薄膜トランジスタについて）
第１の酸化物半導体層又は第２の酸化物半導体層をチャネル形成領域とする薄膜トランジスタを作製するための基板として、ガラス基板、プラスチック基板、プラスチックフィルム等を用いることができる。ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス及びアルミノシリケートガラスなどのガラス基板を用いることができる。例えば、成分比としてホウ酸（Ｂ２Ｏ３）よりも酸化バリウム（ＢａＯ）を多く含み、歪み点が７３０℃以上のガラス基板を用いると好ましい。また、酸化物半導体層はスパッタリング法により２００℃以下で成膜することが可能であり、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリイミドに代表されるプラスチック基板、該プラスチック材料の厚さを２００μｍ以下とするプラスチックフィルムを用いることができる。
図１（Ａ）、（Ｂ）はそのような基板１０１の表面に作製される薄膜トランジスタの一例を示す。ここで図１（Ａ）は薄膜トランジスタの平面図の一例であり、図１（Ｂ）はＡ１−Ｂ１切断線に対応した断面図を示す。
図１（Ａ）、（Ｂ）で示す薄膜トランジスタは、基板１０１側からゲート電極１０２、ゲート絶縁層１０３が形成され、該ゲート絶縁層１０３の上に酸化物半導体層１０６が形成されたボトムゲート型の構造を有している。ソース電極１０４及びドレイン電極１０５は、ゲート絶縁層１０３と酸化物半導体層１０６の間に設けられている。すなわち、ゲート電極１０２と重畳し、ゲート絶縁層１０３及びソース電極１０４及びドレイン電極１０５の側面部と上面部の一部と接するように設けられている。ゲート絶縁層１０３上にソース電極１０４及びドレイン電極１０５を先に設ける構造は、酸化物半導体層１０６を成膜する前の下地表面を、プラズマ処理によって清浄化できるという利点を有している。
ゲート電極１０２はＴｉ、Ｍｏ、Ｃｒ、Ｔａ、Ｗ等の高融点金属で形成することが好ましい。また、ゲート電極１０２をＡｌ膜又は、Ｓｉ、Ｔｉ、Ｎｄ、Ｓｃ若しくはＣｕ等の金属が添加されたＡｌ膜の上層側にＭｏ、Ｃｒ、Ｔｉに代表される高融点金属の層が設けられている構成を有していても良い。
ゲート絶縁層１０３は、酸化シリコン、窒化シリコン又は酸化窒化シリコンなどシリコン酸化物又は窒化物で形成することが好ましい。ゲート絶縁層１０３中に水素又はＯＨ基を含ませることができ、水素又はＯＨ基を酸化物半導体層１０６に作用させることができるからである。特に、酸化シリコンでゲート絶縁層１０３を形成すると、薄膜トランジスタのソース電極とゲート電極間及びドレイン電極とゲート電極間のリーク電流を約１０−１０Ａ以下にすることができる。これらの絶縁層は、プラズマＣＶＤ法又はスパッタリング法で形成することができる。
例えば、ゲート絶縁層１０３として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。有機シランガスを用いて作製される酸化シリコン膜は膜中若しくは表面にＯＨ基を含ませることが可能であり、ＯＨ基を酸化物半導体層１０６に作用させて欠陥を不活性化（未結合手の終端）をすることができる。
ソース電極１０４及びドレイン電極１０５はＴｉ、Ｍｏ、Ｃｒ、Ｔａ、Ｗ等の高融点金属で形成することが好ましい。特にＴｉに代表されるように酸素と親和力の高い金属材料を用いることが好ましい。酸化物半導体層１０６とオーミックコンタクトを形成しやすいからである。Ｔｉの他にＭｏによって同様の効果を得ることができる。ソース電極１０４及びドレイン電極１０５の端面形状は、テーパ状となるようにエッチング加工することが好ましい。酸化物半導体層１０６との接触面積を増やすことができるからである。また、ソース電極１０４及びドレイン電極１０５と酸化物半導体層との間に、酸素欠乏欠陥を有する酸化物半導体層（チャネル形成領域を構成する酸化物半導体層よりも低抵抗の酸化物半導体層）を設けても良い。
ソース電極１０４及びドレイン電極１０５の他の態様として、当該電極は、Ａｌ膜又は、Ｓｉ、Ｔｉ、Ｎｄ、Ｓｃ若しくはＣｕ等の金属が添加されたＡｌ膜の上層側及び／又は下層側にＭｏ、Ｃｒ、Ｔｉに代表される高融点金属の層が設けられている構成を有していても良い。ソース電極１０４及びドレイン電極１０５を形成する層と同時に、同じ層で信号を伝達する配線を形成する際に有利である。当該Ａｌ膜に接して設けられる高融点金属の層は、Ａｌ膜にヒロックやウィスカーが生じてしまうことを防ぐために設けられていることが好ましい。なお、ヒロックとは、Ａｌが結晶成長してその成長成分がぶつかりあうことで盛り上がりが生じてしまう現象をいう。また、ウィスカーは、Ａｌの異常成長によって針状の成長が行われてしまう現象をいう。
酸化物半導体層１０６はスパッタリング法に代表されるＰＶＤ法によって形成する。スパッタリングにおけるターゲットは、前述のようにＩｎ、Ｍ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素）、Ｚｎの酸化物の焼結体を用いることが好ましい。例えば、Ｉｎ２Ｏ３、Ｇａ２Ｏ３及びＺｎＯの焼結体をターゲットとして用いてスパッタリング法により酸化物半導体層を形成する。
スパッタガスはアルゴンに代表される希ガスを用いる。酸化物半導体層の酸素欠乏欠陥を制御するには希ガスに酸素ガスを所定量添加しても良い。スパッタガスとして希ガスに対する酸素ガスの割合を増加させることで酸化物半導体中の酸素欠乏欠陥を少なくすることができる。酸化物半導体中の酸素欠乏欠陥を制御することにより薄膜トランジスタのしきい値電圧を制御することが可能である。
酸化物半導体層１０６を成膜する前に、スパッタリング装置の成膜チャンバーにアルゴンガスを導入してプラズマを発生させ、堆積表面を清浄化する処理を行うことは好ましい。アルゴン雰囲気に代えて窒素、ヘリウムなどを用いても良い。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行っても良い。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行っても良い。
酸化物半導体層１０６を形成後、大気中又は窒素雰囲気中において、２００℃以上６００℃以下、好ましくは３００℃以上４００℃以下の熱処理を行う。この熱処理により薄膜トランジスタの電界効果移動度を高めることができる。本形態で示す酸化物半導体を用いた薄膜トランジスタの電界効果移動度としては、５ｃｍ２／Ｖｓｅｃ以上を実現することが可能である。
上記のような薄膜トランジスタにおいて、ソース電極とドレイン電極間に５Ｖ程度の電圧を印加したとき、ゲート電極に電圧を印加しないときのソース電極とドレイン電極間の電流を１×１０−１１Ａ以下にすることが可能である。また、ゲート電極に−１０Ｖの電圧を印加した状態でもソース電極とドレイン電極間の電流は１×１０−１１Ａ以下である。
図２（Ａ）、（Ｂ）は基板１０１の表面に作製される薄膜トランジスタの一例を示す。ここで図２（Ａ）は薄膜トランジスタの平面図の一例であり、図２（Ｂ）はＡ２−Ｂ２切断線に対応した断面図を示す。
図２（Ａ）、（Ｂ）で示す薄膜トランジスタは、基板１０１側からゲート電極１０２、ゲート絶縁層１０３が形成され、該ゲート絶縁層１０３の上に酸化物半導体層１０６が形成されたボトムゲート型の構造を有している。ソース電極１０４及びドレイン電極１０５は酸化物半導体層１０６の側面及び上面で接触する構造である。
このような構造の薄膜トランジスタは、ゲート絶縁層１０３及び酸化物半導体層１０６と、ソース電極１０４及びドレイン電極１０５を形成する導電層を連続して形成することが可能である。すなわち、ゲート絶縁層１０３と酸化物半導体層１０６の界面、及び酸化物半導体層１０６と該導電層の界面が大気に晒されることなく積層されるので、それぞれの界面が汚染されることを防ぐことができる。
また、ソース電極１０４とドレイン電極１０５の間に露出する酸化物半導体層１０６の表層部をエッチングにより除去することで、オフ電流を低減するこことができる。また、酸化物半導体層１０６の当該露出部分、又はエッチングにより除去された表面に対し酸素プラズマ処理を行うことによって、プラズマに晒された表層部を高抵抗化することができる。酸化物半導体の酸素欠乏欠陥が酸化され、キャリア濃度（電子濃度）が低減するためである。この酸素プラズマ処理によっても薄膜トランジスタのオフ電流を低減することが可能である。
図３（Ａ）、（Ｂ）は基板１０１の表面に作製される薄膜トランジスタの一例を示す。ここで図３（Ａ）は薄膜トランジスタの平面図の一例であり、図２（Ｂ）はＡ３−Ｂ３切断線に対応した断面図を示す。
図３（Ａ）、（Ｂ）で示す薄膜トランジスタは、基板１０１側からソース電極１０４及びドレイン電極１０５、酸化物半導体層１０６、ゲート絶縁層１０３及びゲート電極１０２が形成されたトップゲート型の構造を有している。このような構造の薄膜トランジスタであっても、酸化物半導体層１０６を、ＩｎＭＯ３（ＺｎＯ）ｎ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素、ｎは１以上５０未満の非整数）でありさらに水素を含み酸化物半導体材料の組成としては、Ｉｎ、Ｍ、Ｚｎ、Ｏの合計を１００％としたときに、それぞれの元素の組成としてＩｎを２０原子％未満、Ｍ（例えばＧａ）を２０原子％未満、Ｚｎを１０原子％未満含むようにすることで、薄膜トランジスタのオフ電流を低減することができ、高いオンオフ比を得ることができる。また、酸化物半導体層１０６として、ＩｎＭＯ３（ＺｎＯ）ｍ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた元素、ｍ＝１以上５０未満の整数）であって水素を含むものを適用しても良い。水素を含む酸化物半導体層を薄膜トランジスタのチャネル形成領域として用いることで高いオンオフ比を得ることができる。
図１（Ａ）、（Ｂ）で示す薄膜トランジスタにおいて説明したように、ゲート絶縁層１０３に水素又はＯＨを含ませることにより、酸化物半導体層１０６の欠陥を低減させることができる。図４（Ａ）は、この構成に加え、酸化物半導体層１０６のゲート絶縁層１０３とは反対側（バックチャネル側）にも酸化物絶縁層１０７を設けた一例である。酸化物絶縁層１０７は、前述のように酸化シリコンの他、酸化アルミニウム、酸窒化アルミニウム、酸化イットリウム、酸化ハフニウムを適用することができる。図４（Ａ）の構成では、酸化物半導体層１０６がゲート絶縁層１０３である酸化シリコンと、酸化物絶縁層１０７によって挟まれることから、酸化物半導体層１０６から酸素が抜けて酸素欠乏欠陥が形成されることを防ぐことができる。
図４（Ｂ）は酸化物絶縁層１０７の外側に窒化物絶縁層１０８を設けた構成である。窒化物絶縁層１０８としては、窒化シリコン、窒化アルミニウム等を適用することができる。窒化物絶縁層１０８を設けることで、水蒸気、有機物及びイオン性金属による外部環境からの汚染を防ぐことができる。なお、図４（Ｂ）の構成においてゲート絶縁層１０３を窒化シリコン層と酸化シリコン層の二層構造とすることも有効である。これにより、酸化物半導体層１０６の上層側及び下層側が酸化物絶縁層と窒化物絶縁層で挟まれることになり、上記効果をより一層高めることができる。
（薄膜トランジスタを用いた装置について）
本形態で示す酸化物半導体を用いた薄膜トランジスタは、電界効果移動度が高く、またオンオフ比も高いことから、様々な用途に応用することができる。その一例として表示装置の態様について説明する。
図５は、画素部１１０、走査線駆動回路１１１及び信号線側にセレクタ回路１１２が基板１０１上に設けられた表示装置１０９を示す。画素部１１０に設けられるスイッチング素子、走査線駆動回路１１１及び信号線側にセレクタ回路１１２は酸化物半導体層にチャネル形成領域が設けられる薄膜トランジスタで構成されている。電界効果移動度が５ｃｍ２／Ｖ・ｓｅｃ乃至２０ｃｍ２／Ｖ・ｓｅｃの酸化物半導体層にチャネル形成領域が設けられる薄膜トランジスタを用いれば、走査線駆動回路１１１及び信号線側のセレクタ回路１１２を構成することが可能である。セレクタ回路１１２は信号線１１６を選択する回路であり、ドライバＩＣ１１４から送られてくる映像信号を、所定のタイミングで所定の信号線１１６に振り分ける回路である。ここで、当該薄膜トランジスタはｎチャネル型であるので、走査線駆動回路１１１及び信号線側のセレクタ回路１１２はｎチャネル型の薄膜トランジスタで構成される回路である。
走査線１１５と信号線１１６がそれぞれ複数本交差して構成される画素部１１０には、画素トランジスタ１１７が設けられている。そして画素トランジスタ１１７は、マトリクス状に配設されている。画素トランジスタ１１７は走査線１１５から走査信号が入力され、信号線１１６から映像信号が入力される。入力端子１１３にはドライバＩＣ１１４から映像信号が入力される。ドライバＩＣ１１４は単結晶基板上に形成されている回路であり、ＴＡＢ（ｔａｐｅ−ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）方式又はＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式によって実装されている。
図６はｎチャネル型薄膜トランジスタで構成されるセレクタ回路１１２の一構成例を示す。セレクタ回路１１２はスイッチ回路１１９が複数配列することによって構成されている。一のスイッチ回路１１９は、一の映像信号入力線１２０に対して複数の信号線１１６（Ｓ１〜Ｓ３）が画素部１１０に延びるように構成されている。スイッチ回路１１９には信号線１１６の本数に応じてスイッチング素子１２１が設けられている。このスイッチング素子１２１は酸化物半導体層にチャネル形成領域が設けられる薄膜トランジスタで構成されることにより、スイッチ回路１１９を映像信号の周波数に応じて高速で動作させることを可能としている。図６では、信号線１１６（Ｓ１）に対応してスイッチング素子１２１ａ、信号線１１６（Ｓ２）に対応してスイッチング素子１２１ｂ、信号線１１６（Ｓ３）に対応してスイッチング素子１２１ｃが設けられているスイッチ回路１１９の一例を示している。スイッチング素子１２１のオン・オフは、映像信号入力線１２０とは別の経路で入力される同期信号入力線１２２の信号によって制御される。
図６で示すセレクタ回路１１２の動作について図７で示すタイミングチャートを参照して説明する。図７で例示するタイミングチャートは、ｉ行目の走査線が選択され、ある列の映像信号入力線１２０がセレクタ回路１１２に接続されている場合について示す。ｉ行目の走査線の選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。そして、このタイミングチャートは、ｉ行目の走査線が選択されるとき、スイッチング素子１２１ａ、スイッチング素子１２１ｂ及びスイッチング素子１２１ｃがオン・オフするタイミング、及び映像信号入力線１２０に入力される信号を示している。
図７で示すように、第１のサブ選択期間Ｔ１においてスイッチング素子１２１ａがオンとなり、スイッチング素子１２１ｂ及びスイッチング素子１２１ｃがオフとなる。このとき映像信号入力線１２０に入力される映像信号ＶＤ（１）が、スイッチング素子１２１ａを介して信号線１１６（Ｓ１）に出力される。第２のサブ選択期間Ｔ２では、スイッチング素子１２１ｂがオン、スイッチング素子１２１ａ及びスイッチング素子１２１ｃがオフとなり、映像信号ＶＤ（２）が、スイッチング素子１２１ｂを介して信号線１１６（Ｓ２）に出力される。第３のサブ選択期間Ｔ３では、スイッチング素子１２１ｃがオン、スイッチング素子１２１ａ及びスイッチング素子１２１ｂがオフとなり、映像信号ＶＤ（３）が、スイッチング素子１２１ｃを介して信号線１１６（Ｓ３）に出力される。
このように、図６のセレクタ回路１１２は、１ゲート選択期間を３つに分割することで１ゲート選択期間中に一つの映像信号入力線１２０からＳ１〜Ｓ３の３つの信号線１１６に映像信号を入力することができる。したがって、画素トランジスタ１１７と共にセレクタ回路１１２を基板１０１に設けることで、ドライバＩＣの信号を入力する入力端子１１３の数を、セレクタ回路１１２を設けない場合に比べて１／３に減らすことができる。それによりドライバＩＣと入力端子１１３との間における接触不良の発生頻度を低減することができる。
走査線駆動回路１１１も酸化物半導体層にチャネル形成領域が設けられる薄膜トランジスタによって構成することができる。走査線駆動回路１１１においてシフトレジスタは一構成要素として含まれる。シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線１１５に供給される。一本の走査線１１５には、１ライン分の画素トランジスタ１１７のゲート電極が接続されている。ここで、走査線駆動回路１１１の一部に用いるシフトレジスタ１２３の一形態について図８及び図９を用いて説明する。
図８にシフトレジスタ１２３の構成を示す。シフトレジスタ１２３はフリップフロップ回路１２４を複数段連結して構成されている。フリップフロップ回路１２４の一例を図９に示す。図９に示すフリップフロップ回路１２４は複数の薄膜トランジスタ（以下、図９の説明において「ＴＦＴ」と記す）によって構成されている。図９で示すフリップフロップ回路１２４はｎチャネル型のＴＦＴで構成されており、ＴＦＴ（１）１２５、ＴＦＴ（２）１２６、ＴＦＴ（３）１２７、ＴＦＴ（４）１２８、ＴＦＴ（５）１２９、ＴＦＴ（６）１３０、ＴＦＴ（７）１３１及びＴＦＴ（８）１３２によって回路が構成されている。酸化物半導体層をチャネル形成領域とするｎチャネル型のＴＦＴはゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
図９で示すフリップフロップ回路１２４において、全てのＴＦＴは、エンハンスメント型のｎチャネル型トランジスタとして説明するが、例えば、ＴＦＴ（３）１２７はデプレッション型のｎチャネル型トランジスタを用いても駆動回路を駆動させることもできる。
ＴＦＴ（１）１２５の第１の電極（ソース電極又はドレイン電極の一方）が配線（４）１３６に接続され、ＴＦＴ（１）１２５の第２の電極（ソース電極又はドレイン電極の他方）が配線（３）１３５に接続される。
ＴＦＴ（２）１２６の第１の電極が配線（６）１３８に接続され、ＴＦＴ（２）１２６の第２の電極が配線（３）１３５に接続される。
ＴＦＴ（３）１２７の第１の電極が配線（５）１３７に接続され、ＴＦＴ（３）１２７の第２の電極がＴＦＴ（２）１２６のゲート電極に接続され、ＴＦＴ（３）１２７のゲート電極が配線（５）１３７に接続される。
ＴＦＴ（４）１２８の第１の電極が配線（６）１３８に接続され、ＴＦＴ（４）１２８の第２の電極がＴＦＴ（２）１２６のゲート電極に接続され、ＴＦＴ（４）１２８のゲート電極がＴＦＴ（１）１２５のゲート電極に接続される。
ＴＦＴ（５）１２９の第１の電極が配線（５）１３７に接続され、ＴＦＴ（５）１２９の第２の電極がＴＦＴ（１）１２５のゲート電極に接続され、ＴＦＴ（５）１２９のゲート電極が配線（１）１３３に接続される。
ＴＦＴ（６）１３０の第１の電極が配線（６）１３８に接続され、ＴＦＴ（６）１３０の第２の電極がＴＦＴ（１）１２５のゲート電極に接続され、ＴＦＴ（６）１３０のゲート電極がＴＦＴ（２）１２６のゲート電極に接続される。
ＴＦＴ（７）１３１の第１の電極が配線（６）１３８に接続され、ＴＦＴ（７）１３１の第２の電極がＴＦＴ（１）１２５のゲート電極に接続され、ＴＦＴ（７）１３１のゲート電極が配線（２）１３４に接続される。ＴＦＴ（８）１３２の第１の電極が配線（６）１３８に接続され、ＴＦＴ（８）１３２の第２の電極がＴＦＴ（２）１２６のゲート電極に接続され、ＴＦＴ（８）１３２のゲート電極が配線（１）１３３に接続される。
酸化物半導体層にチャネル形成領域が設けられる薄膜トランジスタは、電界効果移動度が大きいため動作周波数を高くすることが可能である。また、薄膜トランジスタの周波数特性が高いため、走査線駆動回路１１１を高速で動作させることが可能であり、フレーム周波数を高くして表示装置を動作させることができる。
図５において、画素部１１０の構成は表示媒体１１８によって構成が変わってくる。電極間に液晶材料が介在する液晶素子を表示媒体１１８とする場合には、図５で示すように画素トランジスタ１１７によって該表示媒体１１８を制御することができる。一対の電極間にコントラスト媒体（電子インク、電気泳動材料）を挟んだ表示媒体１１８の場合も同様である。これらの表示媒体１１８によって構成される画素部１１０は、上記の駆動回路と組み合わせることにより動作させることができる。
表示媒体１１８として、エレクトロルミネセンス材料を用いて構成される発光素子を適用する場合には、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。例えば、時間階調法で表示を行う場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において発光素子を発光又は非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
画素部１１０を発光素子によって構成するときの画素の一例を図１０に示す。図１０は、デジタル時間階調駆動を適用可能な画素の構成について示す。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型の薄膜トランジスタを一つの画素に二つ用いる例を示す。
画素１３９は、スイッチング用ＴＦＴ１４０、駆動用ＴＦＴ１４１、発光素子１４２及び容量素子１４５を有している。スイッチング用ＴＦＴ１４０はゲートが走査線１１５に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線１１６に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用ＴＦＴ１４１のゲートに接続されている。駆動用ＴＦＴ１４１は、ゲートが容量素子１４５を介して電源線１４６に接続され、第１電極が電源線１４６に接続され、第２電極が発光素子１４２の第１電極（画素電極）１４３に接続されている。発光素子１４２の第２電極（対向電極）１４４は共通電位線１４７に接続されている。
発光素子１４２の第２電極（対向電極）１４４には低電源電位が設定されている。なお、低電源電位とは、電源線１４６に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子１４２に印加して、発光素子１４２に電流を流して発光素子１４２を発光させるため、高電源電位と低電源電位との電位差が発光素子１４２の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
電圧入力電圧駆動方式の場合には、駆動用ＴＦＴ１４１のゲートには、駆動用ＴＦＴ１４１が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用ＴＦＴ１４１は線形領域で動作させる。駆動用ＴＦＴ１４１は線形領域で動作させるため、電源線１４６の電圧よりも高い電圧を駆動用ＴＦＴ１４１のゲートにかける。なお、信号線１１６には、（電源線電圧＋駆動用ＴＦＴ１４１のしきい値電圧）以上の電圧を印加する。
図１０で示す画素の構成は、デジタル時間階調駆動に代えてアナログ階調駆動を行うことも可能である。アナログ階調駆動を行う場合、駆動用ＴＦＴ１４１のゲートに発光素子１４２の順方向電圧＋駆動用ＴＦＴ１４１のしきい値電圧以上の電圧を印加する。発光素子１４２の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用ＴＦＴ１４１が飽和領域で動作するようなビデオ信号を入力することで、発光素子１４２に電流を流すことができる。駆動用ＴＦＴ１４１を飽和領域で動作させるため、電源線１４６の電位は、駆動用ＴＦＴ１４１のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子１４２にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
図１０では、発光素子１４２の駆動を制御する駆動用ＴＦＴ１４１と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴ１４１と発光素子１４２との間に電流制御用ＴＦＴが接続されている構成であっても良い。
図５で示す表示装置１０９は、信号線１１６を選択するセレクタ回路１１２を設ける例を示しているが、酸化物半導体層をチャネル形成領域とする薄膜トランジスタの電界効果移動度として１０ｃｍ／Ｖ・ｓｅｃ以上が得られる場合には、ドライバＩＣ１１４の機能を該薄膜トランジスタで実現することもできる。すなわち、基板１０１上に酸化物半導体層をチャネル形成領域とする薄膜トランジスタによって、走査線駆動回路と信号線駆動回路を形成することができる。
（発光装置）
表示装置の一態様として、発光装置の画素の構成について図１１及び図１２（Ａ）、（Ｂ）を参照して説明する。ここで図１１は画素の平面図の一例であり、図１２（Ａ）はＣ１−Ｄ１切断線に対応した断面、図１２（Ｂ）はＣ２−Ｄ２切断線に対応した断面図を示す。以下の説明では、図１１及び図１２（Ａ）、（Ｂ）を参照する。なお、図１１で示す画素の等価回路は図１０と同様である。
スイッチング用ＴＦＴ１４０のチャネル形成領域は、酸化物半導体層１５３に形成される。酸化物半導体層１５３は本形態で示すものと同等なものである。スイッチング用ＴＦＴ１４０は、走査線１１５と同じ層で形成されるゲート電極１４８を有し、ゲート絶縁層１５２上に酸化物半導体層１５３が設けられている。酸化物半導体層１５３は、ゲート絶縁層１５２上に信号線１１６と同じ層で形成されるソース／ドレイン電極１５５及びソース／ドレイン電極１５６と接触している。ソース／ドレイン電極１５６は、ゲート絶縁層１５２に設けられたコンタクトホール１５９によって、駆動用ＴＦＴ１４１のゲート電極１４９と接続している。
なお、ソース／ドレイン電極とは、ソース、ドレイン及びゲートを主な要素として構成される薄膜トランジスタにおいて、ソース又はドレインとして機能する部位に設けられる電極をいう。
信号線１１６、ソース／ドレイン電極１５５及びソース／ドレイン電極１５６は、Ａｌ膜又は、Ｓｉ、Ｔｉ、Ｎｄ、Ｓｃ若しくはＣｕ等の金属が添加されたＡｌ膜で形成されていることが好ましい。配線又は電極の抵抗を低くするためである。前記Ａｌ膜の上層側及び／又は下層側にはＭｏ、Ｃｒ、Ｔｉに代表される高融点金属の層が設けられていることが好ましい。Ａｌ膜にヒロックやウィスカーが生じてしまうことを防ぐためである。
ゲート電極１４９は、容量素子１４５の容量電極１５０を兼ねている。容量素子１４５は容量電極１５０、ゲート絶縁層１５２及び電源線１４６と同じ層で形成される容量電極１５１が積層されることによって形成されている。
駆動用ＴＦＴ１４１のゲート電極１４９は、走査線１１５と同じ層で形成され、ゲート絶縁層１５２上に酸化物半導体層１５４が設けられている。酸化物半導体層１５４は、ゲート絶縁層１５２上に電源線１４６と同じ層で形成されるソース／ドレイン電極１５７及びソース／ドレイン電極１５８と接触している。
酸化物半導体層１５３及び酸化物半導体層１５４には酸化物絶縁層１０７が設けられている。第１電極（画素電極）１４３は酸化物絶縁層１０７上に設けられている。第１電極（画素電極）１４３とソース／ドレイン電極１５８は、酸化物絶縁層１０７に設けられたコンタクトホール１６０によって接続されている。第１電極（画素電極）１４３を開口する隔壁層１６１は無機絶縁材料又は有機絶縁材料によって形成されている。隔壁層１６１の開口部の端は勾配がなだらかな曲面状に形成されている。
発光素子１４２は、第１電極（画素電極）１４３と第２電極（対向電極）１４４の間にＥＬ層１６２が設けられた構成を有している。第１電極（画素電極）１４３と第２電極（対向電極）１４４の一方をホール注入用の電極、他方を電子注入用の電極とする。ホール注入用の電極は、仕事関数が４ｅＶ以上の材料で形成することが好ましく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等の材料を用いる。電子注入用の電極は仕事関数が４ｅＶ未満の材料で形成することが好ましく、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましいＥＬ層１６２は、エレクトロルミネッセンスによる発光を得るための層であり、キャリア（ホール又は電子）を輸送する層及び発光層を適宜組み合わせて構成される。
図１３は発光装置の入力端子１１３の構成を示す。図１３（Ａ）は入力端子１１３の平面図を示す。入力端子１１３は基板１０１の端部に設けられている。図１３（Ａ）に示すＧ−Ｈ切断線に対応する断面図を図１４（Ａ）又は図１３（Ｃ）で示す。
図１３（Ｂ）は入力端子層１７０を走査線１１５と同じ層で形成する例を示す。入力端子層１７０の上層側にはゲート絶縁層１５２、酸化物絶縁層１０７が積層されるが、これらの絶縁層に開口部１７３設けることにより入力端子層１７０が絶縁層から露出するように形成されている。開口部１７３を覆い入力端子層１７０と接触する透明導電膜１７２が設けられている。透明導電膜１７２は、フレキシブルプリント配線と入力端子１１３を接続するときに接触抵抗が高くならないようにするために設けられている。金属で形成される入力端子層１７０の表面が酸化すると接触抵抗が増大してしまうが、酸化物導電材料である透明導電膜１７２を設けておけば接触抵抗の増大を防ぐことができる。
図１３（Ｃ）は入力端子層１７１を信号線１１６と同じ層で形成する例を示す。入力端子層１７１の上層側には酸化物絶縁層１０７が設けられるが、この絶縁層に開口部１７３設けることにより入力端子層１７１が絶縁層から露出するように形成されている。透明導電膜１７２は上記と同じ理由で設けられている。
（コントラスト媒体表示装置）
図１４（Ａ）はコントラスト媒体１６３を用いた表示装置（「電子ペーパー」とも呼ばれる）の一態様を示す。コントラスト媒体１６３は充填材１６４とともに第１電極（画素電極）１４３と第２電極（対向電極）１４４の間に保持されており、両電極間に電位差を与えるとコントラストが変化するものである。第２電極（対向電極）１４４は対向基板１６５に設けられている。
例えば、ツイストボール表示方式として、白と黒に塗り分けられた球形粒子を第１電極（画素電極）１４３と第２電極（対向電極）１４４の間に配置し、両電極間に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方式がある。
また、ツイストボールの代わりに電気泳動素子を用いることも可能である。透明な充填材１６４と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１電極（画素電極）１４３と第２電極（対向電極）１４４の間に該マイクロカプセルを挟み、両電極間の電位差によって正に帯電した白い微粒子と負に帯電した黒い微粒子をそれぞれ別の方向に移動させる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーと呼ばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
（液晶表示装置）
表示装置の一態様として、液晶表示装置の画素の構成について図１５及び図１６を参照して説明する。ここで図１５は画素の平面図の一例であり、図１６はＥ１−Ｆ１切断線に対応した断面を示す。以下の説明では、図１５及び図１６を参照する。
図１５及び図１６で示す液晶表示装置の画素は、走査線１１５及び信号線１１６と接続するスイッチング用ＴＦＴ１４０を有している。スイッチング用ＴＦＴ１４０のソース／ドレイン電極１５５は信号線１１６に接続し、ソース／ドレイン電極１５６は、酸化物絶縁層１０７に設けられたコンタクトホール１６７を介して第１電極（画素電極）１４３と接続している。容量素子１４５はゲート電極１０２と同じ層で形成される容量線１６６、ゲート絶縁層１０３及びソース／ドレイン電極１５６の積層構造によって形成されている。スイッチング用ＴＦＴ１４０は、第１電極（画素電極）１４３に与える信号のオン・オフを制御する。スイッチング用ＴＦＴ１４０の構成は図１２（Ａ）で説明するものと同様である。
液晶層１６９は第１電極（画素電極）１４３と第２電極（対向電極）１４４の間に設けられている。第１電極（画素電極）１４３は、酸化物絶縁層１０７上に設けられている。第１電極（画素電極）１４３及び第２電極（対向電極）１４４上には配向膜１６８が設けられている。
上記のように、本形態に係る酸化物半導体層をチャネル形成領域とする薄膜トランジスタによって、動作特性に優れる表示装置を完成させることができる。
（酸化物半導体層の組成）
スパッタリング法により、以下に示す条件で酸化物半導体層をガラス基板上に作製した。
（条件１）
ターゲット組成：Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１
（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）
Ａｒガス流量：４０ｓｃｃｍ
圧力：０．４Ｐａ
電力（ＤＣ）：５００Ｗ
基板温度：室温
（条件２）
ターゲット組成：Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１
（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）
Ａｒガス流量：１０ｓｃｃｍ
酸素ガス流量：５ｓｃｃｍ
圧力：０．４Ｐａ
電力（ＤＣ）：５００Ｗ
基板温度：室温
上記の条件で作製された酸化物半導体層をラザフォード後方散乱分析（ＲＢＳ分析）によって定量化した代表的な結果を表１に示す。
Figure 2010103340
条件１の試料をＲＢＳ分析で測定した結果、酸化物半導体膜は、ＩｎＧａ０．９３Ｚｎ０．４４Ｏ３．４９である。また、条件２の試料をＲＢＳ分析で測定した結果、酸化物半導体膜は、ＩｎＧａ０．９２Ｚｎ０．４５Ｏ３．８６である。このように、ＲＢＳ分析によればＩｎＭＯ３（ＺｎＯ）ｍにおけるｍが整数でないことが確認できる。また、組成比からＺｎの濃度がＩｎ及びＧａの各元素の濃度よりも少ないことが確認される。
（酸化物半導体層の構造）
上記条件２で、ガラス基板上に４００ｎｍの厚さで作製された酸化物半導体層の構造をＸ線回折によって評価した。
図１７は、条件２で作製されたままの試料（ａｓ−ｄｅｐｏ）、成膜後に窒素雰囲気で３５０℃、１時間の熱処理を行った試料、成膜後に窒素雰囲気で５００℃、１時間の熱処理を行った試料のＸ線回折パターンを示す。いずれの試料もハローパターンが観測され、アモルファス構造であることが確認されている。
なお、ターゲットの組成として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２の試料についても調べたが、Ｘ線回折法による評価結果は同様の傾向を示し、本実施例で作製される酸化物半導体層がアモルファス構造であることが確認されている。
（水素の含有について）
図１８は、酸化物半導体層の組成を二次イオン質量分析法で評価した結果を示す。試料は条件２で作製したものである。図１８の縦軸は二次イオンのカウント数を示す。
酸化物半導体層の構成成分としてＩｎ、Ｇａ、Ｚｎ（Ｚｎ＋Ｏとしてカウントしている）が検出されていることの他、膜中に水素が含まれていることが確認されている。水素のカウント数は、酸化物半導体層の中央付近から表面側に向かって増加する傾向が観測されている。水素は酸化物半導体の欠陥（未結合手）を低減する。
なお、ガラス基板の構成成分であるＳｉをマトリクスマーカーとして測定している。Ｓｉは基板側で観測されており試料膜側で観測されていないことから、この試料が酸化物半導体であることが確認されている。
（薄膜トランジスタの特性）
図１９に薄膜トランジスタのゲート電圧（Ｖｇ）対ドレイン電流（Ｉｄ）の特性を示す。薄膜トランジスタの構造は図２で示すボトムゲート型の構造であり、チャネル長１００μｍ、チャネル幅１００μｍである。酸化物半導体層は上記の条件２で作製されている。電界効果移動度として１５ｃｍ２／Ｖ・ｓｅｃ以上、１×１０−１１Ａ以下のオフ電流、オン電流とオフ電流の比（オン・オフ比）で１０８以上が得られている。このように、本実施例では、従来にないオン・オフ比の高い薄膜トランジスタが得られている。
酸化物半導体層を用いたＴＦＴの構造を示す断面図。 酸化物半導体層を用いたＴＦＴの構造を示す断面図。 酸化物半導体層を用いたＴＦＴの構造を示す断面図。 酸化物半導体層を用いたＴＦＴの構造を示す断面図。 酸化物半導体層を用いたＴＦＴで構成される表示装置の一態様を示す図。 酸化物半導体層を用いたＴＦＴで構成されるセレクタ回路の構成を示す回路図。 セレクタ回路の動作の一例を説明するタイミングチャート図。 酸化物半導体層を用いたＴＦＴで構成されるシフトレジスタを示すブロック図。 酸化物半導体層を用いたＴＦＴで構成されるフリップフロップ回路を示す回路図。 酸化物半導体層を用いたＴＦＴと発光素子で構成される画素の等価回路図。 酸化物半導体層を用いたＴＦＴで構成される発光装置の画素構造を示す平面図。 酸化物半導体層を用いたＴＦＴで構成される発光装置の画素構造を示す断面図。 酸化物半導体層を用いたＴＦＴで構成される発光装置の入力端子部の構成を示す図。 酸化物半導体層を用いたＴＦＴで構成されるコントラスト媒体表示装置（電子ペーパー）の構成を示す断面図。 酸化物半導体層を用いたＴＦＴで構成される液晶表示装置の画素構造を示す平面図。 酸化物半導体層を用いたＴＦＴで構成される液晶表示装置の画素構造を示す断面図。 酸化物半導体層のＸ線回折パターン（成膜後、３５０℃熱処理後、５００℃熱処理後）を示す図。 酸化物半導体層の組成を二次イオン質量分析法で評価した結果を示すグラフ。 薄膜トランジスタのゲート電圧（Ｖｇ）対ドレイン電流（Ｉｄ）の特性を示すグラフ。
符号の説明
１０１ 基板
１０２ ゲート電極
１０３ ゲート絶縁層
１０４ ソース電極
１０５ ドレイン電極
１０６ 酸化物半導体層
１０７ 酸化物絶縁層
１０８ 窒化物絶縁層
１０９ 表示装置
１１０ 画素部
１１１ 走査線駆動回路
１１２ セレクタ回路
１１３ 入力端子
１１４ ドライバＩＣ
１１５ 走査線
１１６ 信号線
１１７ 画素トランジスタ
１１８ 表示媒体
１１９ スイッチ回路
１２０ 映像信号入力線
１２１ スイッチング素子
１２１ａ スイッチング素子
１２１ｂ スイッチング素子
１２１ｃ スイッチング素子
１２２ 同期信号入力線
１２３ シフトレジスタ
１２４ フリップフロップ回路
１２５ ＴＦＴ（１）
１２６ ＴＦＴ（２）
１２７ ＴＦＴ（３）
１２８ ＴＦＴ（４）
１２９ ＴＦＴ（５）
１３０ ＴＦＴ（６）
１３１ ＴＦＴ（７）
１３２ ＴＦＴ（８）
１３３ 配線（１）
１３４ 配線（２）
１３５ 配線（３）
１３６ 配線（４）
１３７ 配線（５）
１３８ 配線（６）
１３９ 画素
１４０ スイッチング用ＴＦＴ
１４１ 駆動用ＴＦＴ
１４２ 発光素子
１４３ 第１電極（画素電極）
１４４ 第２電極（対向電極）
１４５ 容量素子
１４６ 電源線
１４７ 共通電位線
１４８ ゲート電極
１４９ ゲート電極
１５０ 容量電極
１５１ 容量電極
１５２ ゲート絶縁層
１５３ 酸化物半導体層
１５４ 酸化物半導体層
１５５ ソース／ドレイン電極
１５６ ソース／ドレイン電極
１５７ ソース／ドレイン電極
１５８ ソース／ドレイン電極
１５９ コンタクトホール
１６０ コンタクトホール
１６１ 隔壁層
１６２ ＥＬ層
１６３ コントラスト媒体
１６４ 充填材
１６５ 対向基板
１６６ 容量線
１６７ コンタクトホール
１６８ 配向膜
１６９ 液晶層
１７０ 入力端子層
１７１ 入力端子層
１７２ 透明導電膜
１７３ 開口部

Claims (19)

  1. Ｉｎ、Ｇａ、Ｚｎを構成成分として含みさらに水素を含むことを特徴とする酸化物半導体。
  2. 請求項１において、Ｚｎの濃度がＩｎ及びＧａの濃度よりも低いことを特徴とする酸化物半導体。
  3. ＩｎＭＯ３（ＺｎＯ）ｎ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素、ｎは１以上５０未満の非整数）でありさらに水素を含むことを特徴とする酸化物半導体。
  4. 請求項３において、Ｚｎの濃度がＩｎ及びＭ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素）よりも低いことを特徴とする酸化物半導体。
  5. Ｉｎ、Ｇａ、Ｚｎを含む酸化物であり原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：ｘ（ｘ＜１０）であってさらに水素を含むことを特徴とする酸化物半導体。
  6. ＩｎＭＯ３（ＺｎＯ）ｍ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた元素、ｍ＝１以上５０未満の整数）であって水素を含むことを特徴とする酸化物半導体。
  7. 請求項１乃至６のいずれか一項において、アモルファス構造を有することを特徴とする酸化物半導体。
  8. Ｉｎ、Ｇａ、Ｚｎを構成成分として含みさらに水素を含む酸化物半導体層をチャネル形成領域とする薄膜トランジスタ。
  9. 請求項８において、Ｚｎの濃度がＩｎ及びＧａの濃度よりも低いことを特徴とする薄膜トランジスタ。
  10. ＩｎＭＯ３（ＺｎＯ）ｎ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素、ｎは１以上５０未満の非整数）でありさらに水素を含む酸化物半導体層をチャネル形成領域とする薄膜トランジスタ。
  11. 請求項１０において、Ｚｎの濃度がＩｎ及びＭ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた一又は複数の元素）よりも低いことを特徴とする薄膜トランジスタ。
  12. Ｉｎ、Ｇａ、Ｚｎを含む酸化物であり原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：ｘ（ｘ＜１０）であってさらに水素を含む酸化物半導体層をチャネル形成領域とする薄膜トランジスタ。
  13. ＩｎＭＯ３（ＺｎＯ）ｍ（Ｍ＝Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、Ｃｏ及びＡｌから選ばれた元素、ｍ＝１以上５０未満の整数）であって水素を含む酸化物半導体層をチャネル形成領域とする薄膜トランジスタ。
  14. 請求項８乃至１３のいずれか一項において、前記酸化物半導体層がアモルファス構造を有することを特徴とする薄膜トランジスタ。
  15. 請求項８乃至１４のいずれか一項において、前記酸化物半導体層に接して水素を含む酸化物絶縁層が設けられていることを特徴とする薄膜トランジスタ。
  16. 請求項１５において、前記酸化物絶縁層が前記酸化物半導体層の上層側及び下層側に設けられていることを特徴とする薄膜トランジスタ。
  17. 請求項１５又は１６において、前記酸化物半導体層の外側に窒化物絶縁層が設けられていることを特徴とする薄膜トランジスタ。
  18. 請求項８乃至１７のいずれか一項に記載の薄膜トランジスタが少なくとも一の画素に設けられていることを特徴とする表示装置。
  19. 請求項８乃至１７のいずれか一項に記載の薄膜トランジスタが、少なくとも一の画素と該画素に設けられた薄膜トランジスタに送る信号を制御する駆動回路とに設けられていることを特徴とする表示装置。
JP2008274083A 2008-10-24 2008-10-24 半導体装置の作製方法 Expired - Fee Related JP5616012B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008274083A JP5616012B2 (ja) 2008-10-24 2008-10-24 半導体装置の作製方法
KR1020090096576A KR101643535B1 (ko) 2008-10-24 2009-10-12 산화물 반도체, 박막 트랜지스터와 표시장치
US12/581,200 US9136389B2 (en) 2008-10-24 2009-10-19 Oxide semiconductor, thin film transistor, and display device
TW098135431A TWI585984B (zh) 2008-10-24 2009-10-20 氧化物半導體，薄膜電晶體，和顯示裝置
CN200910207023A CN101728425A (zh) 2008-10-24 2009-10-23 氧化物半导体、薄膜晶体管以及显示装置
CN201510621389.6A CN105118856A (zh) 2008-10-24 2009-10-23 氧化物半导体、薄膜晶体管以及显示装置
KR1020160087422A KR101669427B1 (ko) 2008-10-24 2016-07-11 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008274083A JP5616012B2 (ja) 2008-10-24 2008-10-24 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013009481A Division JP2013093612A (ja) 2013-01-22 2013-01-22 酸化物半導体及び半導体装置

Publications (3)

Publication Number Publication Date
JP2010103340A true JP2010103340A (ja) 2010-05-06
JP2010103340A5 JP2010103340A5 (ja) 2012-05-10
JP5616012B2 JP5616012B2 (ja) 2014-10-29

Family

ID=42116610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008274083A Expired - Fee Related JP5616012B2 (ja) 2008-10-24 2008-10-24 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US9136389B2 (ja)
JP (1) JP5616012B2 (ja)
KR (2) KR101643535B1 (ja)
CN (2) CN105118856A (ja)
TW (1) TWI585984B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011257747A (ja) * 2010-05-12 2011-12-22 Semiconductor Energy Lab Co Ltd 電気光学表示装置およびその表示方法
KR20120003379A (ko) * 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2012009125A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ及び表示装置
WO2012049830A1 (ja) * 2010-10-12 2012-04-19 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
JP2012256314A (ja) * 2011-03-04 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013110152A (ja) * 2011-11-17 2013-06-06 Panasonic Corp 半導体発光装置の製造方法およびプラズマを利用したクリーニング方法
JP2017027649A (ja) * 2009-10-09 2017-02-02 株式会社半導体エネルギー研究所 シフトレジスタの作製方法
JP2018032034A (ja) * 2012-07-20 2018-03-01 株式会社半導体エネルギー研究所 表示装置
JP2022027822A (ja) * 2011-11-11 2022-02-14 株式会社半導体エネルギー研究所 半導体装置
JP2022141674A (ja) * 2010-05-21 2022-09-29 株式会社半導体エネルギー研究所 液晶表示装置

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
EP2544237B1 (en) * 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101730347B1 (ko) 2009-09-16 2017-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101914026B1 (ko) * 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN104934483B (zh) * 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG178056A1 (en) 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN102576734B (zh) 2009-10-21 2015-04-22 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR102317763B1 (ko) 2009-11-06 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102691611B1 (ko) 2009-11-06 2024-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011070892A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101950364B1 (ko) 2010-02-26 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102834921B (zh) * 2010-03-26 2016-04-27 株式会社半导体能源研究所 半导体装置的制造方法
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN102939659B (zh) 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8963147B2 (en) * 2010-09-28 2015-02-24 Toppan Printing Co., Ltd. Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102181898B1 (ko) 2010-12-17 2020-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
TWI415268B (zh) * 2011-09-22 2013-11-11 Au Optronics Corp 薄膜電晶體元件及顯示面板之畫素結構與驅動電路
CN102351528B (zh) * 2011-09-28 2013-07-10 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013054933A1 (en) 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6045285B2 (ja) 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6143423B2 (ja) 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR102072099B1 (ko) 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102169861B1 (ko) * 2013-11-07 2020-10-26 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
KR20150136726A (ko) * 2014-05-27 2015-12-08 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조방법
US10008611B2 (en) * 2014-06-26 2018-06-26 Joled Inc. Thin film transistor and organic EL display device
CN105185708B (zh) * 2015-09-21 2018-01-19 西安交通大学 一种h2处理的非晶igzo透明氧化物薄膜及其制备方法
CN105304468B (zh) * 2015-09-21 2018-01-19 西安交通大学 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法
CN108701714B (zh) * 2016-02-22 2021-09-07 英特尔公司 创建具有富铟侧表面和底表面的有源沟道的设备和方法
CN106298880B (zh) * 2016-10-13 2019-08-27 中山大学 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
KR20210051551A (ko) * 2019-10-30 2021-05-10 엘지디스플레이 주식회사 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073697A (ja) * 2005-09-06 2007-03-22 Canon Inc 薄膜トランジスタの製造方法
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2008053356A (ja) * 2006-08-23 2008-03-06 Canon Inc アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2008141119A (ja) * 2006-12-05 2008-06-19 Canon Inc 酸化物半導体を用いた表示装置及びその製造方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ

Family Cites Families (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7063741B2 (en) * 2002-03-27 2006-06-20 General Electric Company High pressure high temperature growth of crystalline group III metal nitrides
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006163507A (ja) 2004-12-02 2006-06-22 Sharp Corp 基準電位発生回路およびそれを備えた表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US8106375B2 (en) * 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148601A1 (ja) 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN1921076A (zh) * 2006-09-25 2007-02-28 广辉电子股份有限公司 薄膜晶体管的制造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5171178B2 (ja) * 2007-09-13 2013-03-27 富士フイルム株式会社 イメージセンサ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102160104B (zh) 2008-09-19 2013-11-06 株式会社半导体能源研究所 半导体装置
TWI373153B (en) * 2008-09-22 2012-09-21 Ind Tech Res Inst Light emitting diode, and package structure and manufacturing method therefor
KR101435501B1 (ko) 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101711249B1 (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7977972B2 (en) * 2009-08-07 2011-07-12 The Board Of Trustees Of The University Of Arkansas Ultra-low power multi-threshold asynchronous circuit design
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101730347B1 (ko) 2009-09-16 2017-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073697A (ja) * 2005-09-06 2007-03-22 Canon Inc 薄膜トランジスタの製造方法
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2008053356A (ja) * 2006-08-23 2008-03-06 Canon Inc アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2008141119A (ja) * 2006-12-05 2008-06-19 Canon Inc 酸化物半導体を用いた表示装置及びその製造方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017027649A (ja) * 2009-10-09 2017-02-02 株式会社半導体エネルギー研究所 シフトレジスタの作製方法
US11296120B2 (en) 2009-10-09 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
JP2011257747A (ja) * 2010-05-12 2011-12-22 Semiconductor Energy Lab Co Ltd 電気光学表示装置およびその表示方法
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10818256B2 (en) 2010-05-21 2020-10-27 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US11468860B2 (en) 2010-05-21 2022-10-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US11942058B2 (en) 2010-05-21 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
JP7273226B2 (ja) 2010-05-21 2023-05-12 株式会社半導体エネルギー研究所 液晶表示装置
US9117537B2 (en) 2010-05-21 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US11107432B2 (en) 2010-05-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
US9543039B2 (en) 2010-05-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
JP2012009125A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ及び表示装置
US9577108B2 (en) 2010-05-21 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022141674A (ja) * 2010-05-21 2022-09-29 株式会社半導体エネルギー研究所 液晶表示装置
JP2023106420A (ja) * 2010-05-21 2023-08-01 株式会社半導体エネルギー研究所 表示装置
JP7408871B2 (ja) 2010-05-21 2024-01-05 株式会社半導体エネルギー研究所 表示装置
KR101927338B1 (ko) * 2010-07-02 2019-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2017050569A (ja) * 2010-07-02 2017-03-09 株式会社半導体エネルギー研究所 半導体装置
JP2015233148A (ja) * 2010-07-02 2015-12-24 株式会社半導体エネルギー研究所 半導体装置
KR20120003379A (ko) * 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2012049830A1 (ja) * 2010-10-12 2012-04-19 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
JP2012104809A (ja) * 2010-10-12 2012-05-31 Idemitsu Kosan Co Ltd 半導体薄膜、薄膜トランジスタ及びその製造方法
US10032768B2 (en) 2011-03-04 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256314A (ja) * 2011-03-04 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP7550278B2 (ja) 2011-11-11 2024-09-12 株式会社半導体エネルギー研究所 表示装置
JP2022027822A (ja) * 2011-11-11 2022-02-14 株式会社半導体エネルギー研究所 半導体装置
US12046604B2 (en) 2011-11-11 2024-07-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, EL display device, and manufacturing method thereof
JP7326409B2 (ja) 2011-11-11 2023-08-15 株式会社半導体エネルギー研究所 半導体装置
JP2013110152A (ja) * 2011-11-17 2013-06-06 Panasonic Corp 半導体発光装置の製造方法およびプラズマを利用したクリーニング方法
US10514580B2 (en) 2012-07-20 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
JP2023002566A (ja) * 2012-07-20 2023-01-10 株式会社半導体エネルギー研究所 表示装置
JP7378560B2 (ja) 2012-07-20 2023-11-13 株式会社半導体エネルギー研究所 表示装置
US11531243B2 (en) 2012-07-20 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11899328B2 (en) 2012-07-20 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11209710B2 (en) 2012-07-20 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US10514579B2 (en) 2012-07-20 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
JP7527457B2 (ja) 2012-07-20 2024-08-02 株式会社半導体エネルギー研究所 表示装置
JP2018032034A (ja) * 2012-07-20 2018-03-01 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JP5616012B2 (ja) 2014-10-29
TWI585984B (zh) 2017-06-01
TW201030983A (en) 2010-08-16
KR20160086801A (ko) 2016-07-20
CN105118856A (zh) 2015-12-02
CN101728425A (zh) 2010-06-09
KR20100045913A (ko) 2010-05-04
KR101669427B1 (ko) 2016-10-26
US9136389B2 (en) 2015-09-15
US20100102312A1 (en) 2010-04-29
KR101643535B1 (ko) 2016-07-29

Similar Documents

Publication Publication Date Title
US11594555B2 (en) Oxide semiconductor, thin film transistor, and display device
JP5616012B2 (ja) 半導体装置の作製方法
JP6294429B2 (ja) 液晶表示装置
JP2013093612A (ja) 酸化物半導体及び半導体装置
JP2015181166A (ja) 表示装置
JP2014060451A (ja) 発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140911

R150 Certificate of patent or registration of utility model

Ref document number: 5616012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees