JP2008053356A - アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法 - Google Patents

Abstract

【課題】 プロセスマージンが広く、特性に優れ、且つ信頼性の高い酸化物薄膜トランジスタを作成する。
【解決手段】 アモルファス酸化物半導体膜からなる活性層を備えた薄膜トランジスタの製造方法であって、
前記活性層を形成する工程は、
導入酸素分圧が１×１０^−３Ｐａ以下の雰囲気中で前記酸化膜を形成する第１の工程と、
前記第１の工程後、酸化雰囲気中で熱処理を行う第２の工程と、
を含む。
【選択図】 図６

Description

本発明は、アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法に関する。

近年、金属酸化物系半導体薄膜を用いた半導体素子が注目されている。上記薄膜は、低温で製膜でき、かつ光学バンドギャップが大きく可視光に対して透明である等の特徴を有しており、プラスチック基板やフィルムなどの基板上にフレキシブルな透明薄膜トランジスタ（ＴＦＴ）等を形成することが可能である（特許文献１）。

従来、ＴＦＴ活性層に用いる酸化物半導体膜は、膜の電気特性を制御するため、酸素ガスを導入した雰囲気中で成膜されるのが一般的である。例えば、チャネル層にＩｎ−Ｇａ−Ｚｎ−Ｏから構成されるｎ型酸化物半導体を用い、ソース・ドレイン電極としてＩＴＯを用いた薄膜トランジスタ（ＴＦＴ）が開示されている（特許文献２）。このＴＦＴではＩｎ−Ｇａ−Ｚｎ−Ｏ成膜雰囲気中の酸素分圧を制御することで、キャリヤ濃度が制御されており、高いキャリア移動度が得られている。

また前記酸化物半導体膜を活性層に用いた半導体デバイスにおいて、酸化雰囲気中で当該活性層をアニールする技術が開示されている（特許文献３、４）。
特開２０００−１５０９００号公報 ＷＯ２００５−０８８７２６ Ａ１ 特開２００６−１６５５２９号公報 特開２００６−１６５５３２号公報

しかし、前記特許文献１から４に開示されている酸化物半導体膜は、例えば特許文献２に示されているように、ＴＦＴ活性層として用いることのできるＩｎ−Ｇａ−Ｚｎ−Ｏ膜が得られる酸素分圧（最適酸素分圧）の範囲は狭い。またこの最適酸素分圧の値が、成膜条件によって変化するという問題点があった。さらに、本発明者らが酸素ガスを導入した雰囲気中でスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜したところ、形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ膜の電気特性が、ターゲットからの距離によっても変わることが判明した。これはターゲットからの距離に依存して、気相中に存在する酸素分子の解離度が大きく変化してしまうためと考えられる。

また、成膜雰囲気中に酸素を導入してＩｎ−Ｇａ−Ｚｎ−Ｏ膜を作製し、これをチャネル層としたＴＦＴは、本来Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜が持つ物性から予測されるようなトランジスタ特性を得ることが難しい。具体的には、サブスレショルド領域の立ち上がり特性や、電界効果移動度等、ＴＦＴ特性をさらに向上させる必要がある。さらに、ゲート電極に電圧１２Ｖ、ソース・ドレイン電極に電圧１２ＶのＤＣストレスを４００秒印加したところ、ＴＦＴのオン特性の低下、および閾値電圧の変動など特性の変化が生じ、ＤＣストレスに対して影響を受ける。ＴＦＴ特性低下の主な原因は、成膜雰囲気中に酸素が導入されたことにより生じた、酸素イオンが半導体膜にダメージを与えることによるものと考えられる。具体的にはスパッタリング法を用いた成膜の場合、雰囲気中に酸素を導入すると、ターゲット表面で生成される酸素負イオンの量が増加し、結果、基板へ入射する高エネルギー酸素負イオンの量が増加し、膜質の劣化が生じてしまうことが考えられる。

また、本発明者らは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物薄膜をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）を作製し検討した結果、当該ＴＦＴは雰囲気に対して敏感であり、動作時や保管時の雰囲気により特性が変化することを見出した。

作製した素子を真空チャンバー内に設置し、チャンバーを真空にしながら電気伝導度を測定したところ、圧力低下とともに測定値が徐々に減少するという現象が見られた。通常の雰囲気下での測定では、電気伝導度の測定値は安定していた。

雰囲気による電気伝導の変化は他の導電性酸化物、例えばＺｎＯや酸化インジウムスズ（ＩＴＯ）などでもみられ、雰囲気中の水や他のガス分子等の導電性酸化物への吸着脱離によるものと考えられている。雰囲気変化による電気伝導度変化が生じることによりＴＦＴ動作が不安定になり、素子としての信頼性が得られないという問題が生じていた。

また、本発明者らは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物薄膜の上に酸化物絶縁体をスパッタ法により形成する場合、酸素を含まない雰囲気で成膜を行うと酸化物半導体の電気特性が大きく変化してしまい良好なＴＦＴ特性が得られないことを見出した。

本発明は上記課題を解決するものであり、そのの目的は、プロセスマージンが広く、特性に優れ、且つ信頼性の高い酸化物薄膜トランジスタの製造方法を提供することにある。

また本発明の別の目的は、雰囲気変化によるＴＦＴ特性不安定性を改善し、信頼性の高い薄膜トランジスタの製造方法を提供することにある。

また本発明の別の目的は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物薄膜の上に酸化物絶縁体を形成する場合に、酸化物半導体の電気特性を変化させない薄膜トランジスタの製造方法を提供することにある。

本発明は、上記課題を解決することを目的とするものであり、その骨子とするところは、
Ｉｎ又はＺｎの少なくとも一方の元素を含むアモルファス酸化物半導体膜からなる活性層を備えた薄膜トランジスタの製造方法であって、
前記活性層を形成する工程は、
導入酸素分圧が１×１０^−３Ｐａ以下の雰囲気中で前記酸化膜を形成する第１の工程と、
前記第１の工程後、酸化雰囲気中で熱処理を行う第２の工程と、
を含むことを特徴とするものである。

また本発明は、Ｉｎ又はＺｎの少なくとも一方の元素を含むアモルファス酸化物半導体膜からなる活性層を備えた薄膜トランジスタの製造方法であって、
第１の抵抗率を有する前記酸化膜を形成する第１の工程と、
前記第１の工程後、酸化雰囲気中で熱処理により、前記酸化膜の抵抗率を第２の抵抗率へと変化させる第２の工程と、
を含み、
前記第２の抵抗率は、前記第１の抵抗率よりも高いことを特徴とするものである。

また本発明は、Ｉｎ又はＺｎの少なくとも一方の元素を含むアモルファス酸化物半導体膜からなる活性層を備えた薄膜トランジスタの製造方法であって、
第１の活性化エネルギーを有する前記酸化膜を形成する第１の工程と、
前記第１の工程後、酸化雰囲気中で熱処理により、前記酸化膜の活性化エネルギーを第２の活性化エネルギーに変化させる第２の工程と、
を含み、
前記第２の活性化エネルギーは、前記第１の活性化エネルギーよりも高いことを特徴とするものである。

また本発明は、Ｉｎ又はＺｎの少なくとも一方の元素を含むアモルファス酸化物半導体膜からなる活性層を備えた薄膜トランジスタの製造方法であって、
前記活性層を形成する第１の工程と、
前記第１の工程後、酸化雰囲気中で熱処理を行う第２の工程と、
前記第２の工程後、前記活性層上に酸化物絶縁体層を形成する第３の工程と、
を含むことを特徴とするものである。

本発明により、チャネル層として用いる金属酸化膜を低抵抗となる条件で成膜しているため、良質な酸化膜が形成され、特性に優れた薄膜トランジスタを作成することができる。また前記金属酸化物成膜雰囲気中の酸素分圧を高度に制御する必要がなく、プロセスマージンが拡大でき、信頼性の高いＴＦＴの製造方法を得られる効果がある。

また、本発明によれば、たとえばアモルファス酸化物半導体を活性層（チャネル層ともいう）に用いたＴＦＴにおいて、環境の変化に対して安定であり、信頼性の高く良好なトランジスタ特性を持つ素子を提供することが可能となる。

以下、図面を参照しながら本発明の実施の形態について説明する。

図１に本実施形態で作製したＴＦＴ素子構造の模式図を示す。基板１０上にチャネル層１１を設け、当該チャネル層１１上にソース電極１２、ドレイン電極１３、ゲート絶縁膜１４、ゲート電極１５を設けることにより構成される。

本発明に適用できる半導体素子の構成は、このようなスタガ型（トップゲート型）構造のＴＦＴに限らず、例えばゲート電極の上にゲート絶縁膜と半導体チャネル層を順に備える逆スタガ構造（ボトムゲート型）のＴＦＴでもよい。

本発明者らの知見によれば、Ｉｎ又はＺｎの少なくとも一方の元素を含む酸化膜半導体層を活性層（チャネル層ともいう）に適用した薄膜トランジスタにおいては、その組成にも依存するが、以下の特性を満たすことが好ましい。即ち、電気抵抗率が約１Ωｃｍ〜１０ｋΩｃｍ、もしくは室温での活性化エネルギーが約５０ｍｅＶ〜４００ｍｅＶの半絶縁性の酸化膜を適用すると、良好なＴＦＴ特性が得ることができる。ここで、活性化エネルギーとは、電気伝導率のアレニウスプロットから求めた酸化物半導体膜の活性化エネルギーのことである。例えば電気抵抗率にして１Ωｃｍ以下、活性化エネルギーにして５０ｍｅＶ以下の場合、ノーマリーオフ・トランジスタを構成することができないし、また、オン・オフ比を大きくすることができない。極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。一方で、電気抵抗率にして１０ｋΩｃｍ以上、活性化エネルギーにして４００ｍｅＶ以上となると、オン電流を大きくすることができなくなる。極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない場合がある。

通常、酸化物の電気抵抗率やキャリア濃度は成膜時の導入酸素分圧により制御される。すなわち、酸素分圧を制御することで、主として薄膜中の酸素欠損量を制御し、これにより電子キャリア濃度を制御する。図８は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物薄膜をスパッタ法で成膜した際の、キャリア濃度の酸素分圧依存性の一例を示す図である。しかし本発明の金属酸化膜は、図６に示したように、まず、ＴＦＴ活性層としては低抵抗となるような条件で成膜され、その後、得られた膜に対し、酸化雰囲気中での熱処理を施すことにより、抵抗率の制御が行われる。

以下、本発明におけるチャネル層の形成方法について詳細に説明する。

まず、ガラス等の基板１０を用意し、スパッタリング法、パルスレーザー蒸着法、原子層蒸着法及び電子ビーム蒸着法の気相法又はそれらの組み合わせなどにより金属酸化膜を成膜する。このとき、金属酸化膜の電気抵抗率が、ＴＦＴチャネル層として良好な特性を示す抵抗率よりも低くなるような条件で成膜する。これは、金属酸化膜の組成や成膜装置にも依存するが、基本的には導入酸素分圧を１×１０^−３Ｐａ以下の範囲内に設定することにより実現される。特に、導入酸素分圧が０Ｐａの時、容易に実現することができる。従って本発明の導入酸素分圧は理想的には０Ｐａであって下限はない。

ここで導入酸素分圧とは、流量制御装置により成膜装置内に意図的に導入された酸素の分圧のことを指しており、成膜装置内壁等から不可避的に放出される酸素、成膜装置のリークにより外部から進入する酸素、或いはターゲットから放出される酸素等のいわゆるコンタミネーションは含まない。勿論、残留酸素ガス圧が上記導入酸素圧力の上限を超えてしまうような条件では、本発明の効果を得ることが難しくなってしまうため、本発明で用いる成膜装置の背圧は１×１０^−３Ｐａ以下であることが好ましい。なお前記流量制御装置は、例えば、マスフローコントローラ等がこれに相当する。

またこの時、金属酸化膜の抵抗率が１Ωｃｍ以下、もしくは室温付近での活性化エネルギーが５０ｍｅＶ以下となる条件で成膜することが、ＴＦＴ素子の性能、安定性といった観点から好ましい。なお、本発明において、前記金属膜成膜後の抵抗率の下限としては、酸化物膜の組成や成膜条件にもよるが、例えば、１×１０^−４Ωｃｍ以上であり、また活性化エネルギーの下限としては、例えば０ｍｅＶである。

その後、作製された金属酸化膜に対し、酸化雰囲気中で熱処理を行い、チャネル層を形成する。このとき、金属酸化物膜がＴＦＴチャネル層として良好な特性を示す抵抗率となるよう熱処理条件を設定する。効果的に抵抗率を制御するには、酸素、オゾン、水蒸気、窒素酸化物の構成元素に酸素を含む気体を含む雰囲気中の温度を２５０℃以上４５０℃以下、好ましくは２５０℃以上３５０℃以下で熱処理を行うのが良い。また、オゾン照射や酸素ラジカル照射を用いることも効果的であり、この場合熱処理温度は１５０℃まで下げることができる。この時、オゾン中紫外線照射を行うことも好ましい形態である。

上記方法でチャネル層を形成した場合、金属酸化物半導体膜成膜後の熱処理によって電気抵抗率が決まるため、成膜雰囲気中の酸素分圧を精緻に制御する必要がない。また金属酸化物膜は低抵抗となるような条件、すなわち、成膜雰囲気中の酸素ラジカルや高エネルギー酸素負イオン等が少ない成膜雰囲気で成膜が行われる。このため、作製された膜の電気特性がターゲットからの距離によって大きく変わってしまうこともなく、プロセスマージンを拡大することができる。特に、スパッタリング法により金属酸化物膜を成膜した場合に上記効果が顕著となるが、これは気相中における分子性ガスの解離度が他の気相法に比べて高いためと考えられる。

次に本発明の酸化物絶縁体保護膜を形成する製造方法について以下に説明する。

図７に示す逆スタガ型（ボトムゲート型）ＴＦＴを例にとり説明を行う。なおＴＦＴの構造としてはスタガ型（トップゲート型）ＴＦＴを用いても構わない。

逆スタガ型ＴＦＴの場合、酸化物絶縁体ゲート絶縁層はチャネル層の下に形成されるため酸素含有雰囲気でスパッタ法により形成する必要はない。しかし、酸化物絶縁体保護膜はチャネル層の上に形成するため、酸素含有雰囲気でスパッタ法により形成しなければならない。

また、スタガ型ＴＦＴの場合、酸化物絶縁体ゲート絶縁層はチャネル層の上に形成するため酸素含有雰囲気でスパッタ法により形成しなければならない。

図７は断面図であり、図７において１０は基板、１１はゲート電極、１２はゲート絶縁層、１３はチャネル層、１４はソース電極、１５はドレイン電極、１６は保護膜である。

（ゲート絶縁層）
本発明において、ゲート絶縁層にはＳｉＯ２を用いることが望ましい。またはＳｉＯ２、Ｙ２Ｏ３、Ａｌ２Ｏ３、ＨｆＯ２およびＴｉＯ２のうち少なくとも１種を含む材料をゲート絶縁層に用いることも好ましい。又はこれらを積層した膜のいずれを用いてもよい。

ゲート絶縁層１２の成膜法としては、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのが良い。しかし、成膜法はこれらの方法に限られるものではない。

（電極）
ソース電極、ドレイン電極、ゲート電極の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特にこだわらない。たとえば、Ｉｎ２Ｏ３：Ｓｎ、ＺｎＯなどの透明導電膜や、Ａｕ、Ｐｔ、Ａｌ、Ｎｉなどの金属膜を用いることができる。またチャネル層もしくは絶縁層と電極との間に、密着性向上のためのＴｉ、Ｎｉ、Ｃｒ等からなる層があっても良い。

（基板）
基板としては、チャネル層の熱処理条件等にもよるが、ガラス基板、金属基板、プラスチック基板、プラスチックフィルムなどを用いることができる。

（活性層（チャネル層））
活性層（チャネル層）はＩｎとＧａとＺｎのうち少なくとも１つを含有するアモルファス酸化物である。

活性層（チャネル層）の成膜法としては、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのが良い。しかし、成膜法はこれらの方法に限られるものではない。

活性層（チャネル層）の成膜温度は酸化物絶縁体層からなる保護膜を形成する前に行う熱処理温度以下とする。

熱処理温度はガラス転移温度以下であることが望ましく、本発明の場合は１５０℃以上４５０℃以下であることが望ましい。好ましくは２００℃以上３５０℃以下で行う方が良い。

熱処理は活性層（チャネル層）の上に形成するソース電極およびドレイン電極を形成する前でも形成した後でも構わない。

（保護膜）
保護膜には少なくとも１種の金属元素を含む金属酸化物膜を用いる。金属酸化物の中でも、以下に挙げるものを少なくとも１種含むものを保護膜として用いることがより好ましい。
ＳｉＯ２、Ａｌ２Ｏ３、Ｇａ２Ｏ３、Ｉｎ２Ｏ３、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、ＺｎＯ、Ｎｂ２Ｏ５、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、ＣｅＯ２、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｋ２Ｏ、Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、Ｇｄ２Ｏ３、Ｄｙ２Ｏ３、Ｅｒ２Ｏ３、Ｙｂ２Ｏ３
またこの他にシリコン酸窒化物（ＳｉＯｘＮｙ）を用いても良い。

上記金属酸化物またはＳｉＯｘＮｙを保護膜としてＴＦＴ上に形成する手段としては、ＣＶＤ法、スパッタ法等を用いることができる。スパッタ法で形成する場合には、スパッタ中は酸素含有雰囲気で成膜を行う。その理由として、たとえばＡｒガス雰囲気で保護膜を形成した素子は保護膜を成膜する前に比べＴＦＴ特性が悪くなるためである。ＴＦＴ特性が悪くなる原因としては、保護膜を成膜中に活性層（チャネル層）の界面から酸素が抜けることによりキャリアが生成され、チャネル層の抵抗が低くなることが考えられる。そのため、保護膜をスパッタ中は酸素含有雰囲気で成膜しなければならない。酸素含有量は全スパッタガス中の１０％から８０％であることが望ましい。より好ましくは３０％〜６０％である。

（ＴＦＴ特性）
図２に本発明のＴＦＴの典型的なトランスファ特性（Ｖｇ−Ｉｄ特性）を示す。ソース・ドレイン電極間に６Ｖの電圧Ｖｄを印加したとき、ゲート電圧Ｖｇを−５Ｖ〜１２Ｖの間で掃引すると、ソース・ドレイン電極間の電流Ｉｄを制御する（オンオフする）ことができる。金属酸化膜成膜時の導入酸素量で抵抗率を制御するという従来の方法で作製されたＴＦＴと比較して、Ｏｎ電流が高く、高い電界効果移動度が得られる。また、従来の方法で作製されたＴＦＴに比べ、Ｓ値が約１／１０〜１／５となり、サブスレショルド領域の立ち上がり特性が大きく改善されている。

次に、本発明のＴＦＴに対し、ＤＣバイアスストレス試験を行った。図３に、Ｖｇ＝１２Ｖ、Ｖｄ＝１２ＶのＤＣストレスを４００秒印加した前後における、本発明の典型的なＴＦＴトランスファ特性の変化を示す。従来のＴＦＴでは、ＤＣストレスによりＯＮ電流が低下したり、閾値電圧が数Ｖ変動したりする等、著しい特性の劣化が生じたのに対し、本発明のＴＦＴでは閾値電圧の変動が非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かる。

これは、本発明において、チャネル層として用いる金属酸化物膜を低抵抗となる条件で成膜しており、プラズマダメージの少ないチャネル層形成が実現されているためと考えられる。

特に、粒界散乱がなく、界面特性に優れているため本来高いキャリア移動度を持つアモルファス酸化物をチャネル層に用いたＴＦＴに本発明を適用すると、電界効果移動度が大きく、特性に優れたＴＦＴを実現することができる。この時、ＧａおよびＳｎの少なくとも１種類の元素を酸化膜に含ませることにより、アモルファス相が安定化する。またアモルファス相安定化という観点からは他にも、熱処理時における酸化雰囲気中の温度を４５０℃以下とすることが好ましいと言える。

ここでアモルファスとは、測定対象薄膜に、入射角度０．５度程度の低入射角によるＸ線回折を行った場合に明瞭な回折ピークが検出されない（すなわちハローパターンが観測される）ことで確認できる。なお、本発明は、上記した材料を薄膜トランジスタのチャネル層に用いる場合に、当該チャネル層が微結晶状態の構成材料を含むことを除外するものではない。

また、本発明者らの知見によると、Ｉｎ及びＺｎを含み構成され、Ｉｎ／（Ｉｎ＋Ｚｎ）の原子組成比率が３０原子％以上４５原子％以下となるアモルファス酸化物を用いることも好ましい形態である。このようなチャネル層を有したＴＦＴに対して特に、移動度が大きく、ＤＣストレスに対する影響の小さなＴＦＴを実現することができる。

以下、実施例を用いて本発明を更に説明する。

（実施例１）
本発明におけるＴＦＴ素子の一実施形態を図１を用いて説明する。

まず、ガラス基板１０に、チャネル層１１として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。

本実施例では、アルゴン雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。

ターゲット（材料源）としては、２インチサイズのＩｎＧａＺｎＯ４組成を有する焼結体を用い、投入ＲＦパワーは１００Ｗとしている。ターゲットと基板との距離は約９ｃｍである。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン雰囲気中で成膜され、導入酸素分圧は０Ｐａとした。成膜時の基板温度は２５℃である。

次に、スパッタリング法により作製されたＩｎ−Ｇａ−Ｚｎ−Ｏ膜を３００℃の大気雰囲気中で１時間、熱処理を行った。得られた膜に対し、４探針測定を行ったところ、前記熱処理前におけるＩｎ−Ｇａ−Ｚｎ−Ｏ膜の抵抗率および活性化エネルギーがそれぞれ約０．０３Ωｃｍおよび０ｍｅＶであったのに対し、熱処理後の値はそれぞれ約５００Ωｃｍおよび２００ｍｅＶであった。また、３００℃の熱処理後に膜面にすれすれ入射Ｘ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認された。さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約５０ｎｍであることが分かった。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９であった。

その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約５ｎｍの膜厚を有するＴｉ層と、約４０ｎｍの膜厚を有するＡｕ層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２・ドレイン電極１３を形成した。次にゲート絶縁膜１４として用いるＳｉＯ_２膜を電子ビーム蒸着法により約９０ｎｍ成膜した後、その上にＴｉ層とＡｕ層を順次積層し、フォトリソグラフィ法とリフトオフ法によりゲート電極１５を形成した。チャネル長は５０μｍで、チャネル幅は２００μｍであった。

（比較例１）
チャネル層を除いては上記実施例１と同様の構成としている。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン酸素混合ガス雰囲気中でスパッタリング法により成膜され、この時の導入酸素分圧は５×１０^−３Ｐａである。ターゲットとしては、２インチサイズのＩｎＧａＺｎＯ４組成を有する焼結体を用いている。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜厚は約５０ｎｍ、成膜時の基板温度は２５℃である。本比較例１では、アルゴン酸素混合ガス雰囲気中でのスパッタリング成膜のみによりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成しており、成膜後の、３００℃大気雰囲気中における熱処理は行っていない。得られた膜に対し、４探針測定を行ったところ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の抵抗率は約７００Ωｃｍであった。また、Ｘ線回折により、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認されている。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９であった。

（比較例２）
チャネル層を除いては上記実施例１と同様の構成としている。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン酸素混合ガス雰囲気中でスパッタリング法により成膜され、この時の導入酸素分圧は５×１０^−３Ｐａである。ターゲットとしては、２インチサイズのＩｎＧａＺｎＯ４組成を有する焼結体を用いている。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜厚は約５０ｎｍ、成膜時の基板温度は２５℃である。本比較例１では、アルゴン酸素混合ガス雰囲気中でのスパッタリング成膜によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜した後、３００℃大気雰囲気中における熱処理を行っている。得られた膜に対し、４探針測定を行ったところ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の抵抗率は約５００Ωｃｍであった。また、Ｘ線回折により、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認されている。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９であった。

（ＴＦＴ素子の特性評価）
図２は、本実施例で作製したＴＦＴ素子を室温下で測定した時の、Ｖｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）を示したものである。比較例１に比べＯＮ電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝１×１０^−４Ａ程度の電流が流れた。また、出力特性から電界効果移動度を算出したところ、飽和領域において約７．８ｃｍ^２／Ｖｓの電界効果移動度が得られ、比較例１に比べ、約２０％高い値が得られた。さらに、Ｓ値が約０．２８Ｖ／ｄｅｃａｄｅと、比較例１に比べ、サブスレショルド領域の立ち上がり特性が大きく改善された。またサブスレショルド領域の立ち上がり特性は比較例２に比べても大きく改善されており、Ｓ値は比較例２に比べ、約１／２の値を示していた。またトランジスタのオン・オフ比も、１０^９超と高い値を示していることがわかった。

次に、本実施例で作製したＴＦＴに対し、ＤＣバイアスストレス試験を行った。図３に、Ｖｇ＝１２Ｖ、Ｖｄ＝１２ＶのＤＣストレスを４００秒印加した前後における、ＴＦＴトランスファ特性の変化を示す。図３ａ）は本実施例、図３ｂ）は、比較例１でそれぞれ作製されたＴＦＴでのＤＣバイアスストレス試験結果を示したものである。比較例１のＴＦＴでは、ＤＣストレスによりＯＮ電流が低下したり、閾値電圧が数Ｖ変動したりする等、著しい特性の劣化が生じた。また比較例２のＴＦＴは、比較例１に比べると特性の劣化は小さいものの、１Ｖ程度の閾値電圧のシフトが観測された。一方、本実施例のＴＦＴでは閾値電圧の変動も０．３Ｖ程度と非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かった。

（実施例２）
本発明におけるＴＦＴ素子の一実施形態を図１を用いて説明する。

まず、ガラス基板１０に、チャネル層１１として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。

本実施例では、アルゴン雰囲気中でのスパッタリング成膜および酸素雰囲気中での熱処理を行うことにより、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。
ターゲット（材料源）としては、２インチサイズのＩｎＧａＺｎＯ４組成を有する焼結体を用い、投入ＲＦパワーは１００Ｗとしている。ターゲットと基板との距離は約９ｃｍである。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン雰囲気中で成膜され、導入酸素分圧は０Ｐａとした。成膜時の基板温度は２５℃である。

次に、スパッタリング法により作製されたＩｎ−Ｇａ−Ｚｎ−Ｏ膜を２８０℃の酸素雰囲気中で３０分、熱処理を行った。得られた膜に対し、４探針測定を行ったところ、前記熱処理前におけるＩｎ−Ｇａ−Ｚｎ−Ｏ膜の抵抗率および活性化エネルギーがそれぞれ約０．０３Ωｃｍおよび０ｍｅＶであったのに対し、熱処理後の値はそれぞれ約７２０Ωｃｍおよび２１０ｍｅＶであった。

また、２８０℃の熱処理後に膜面にすれすれ入射Ｘ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認された。さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約５０ｎｍであることが分かった。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９であった。

その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約５ｎｍの膜厚を有するＴｉ層と、約４０ｎｍの膜厚を有するＡｕ層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２及びドレイン電極１３を形成した。次にゲート絶縁膜１４として用いるＳｉＯ２膜を電子ビーム蒸着法により約９０ｎｍ成膜した後、その上にＴｉ層とＡｕ層を順次積層し、フォトリソグラフィ法とリフトオフ法によりゲート電極１５を形成した。チャネル長は５０μｍで、チャネル幅は２００μｍであった。

（ＴＦＴ素子の特性評価）
室温下においてＴＦＴ素子の特性評価を行ったところ、本実施例で作製したＴＦＴでは比較例１に比べＯＮ電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝１×１０^−４Ａ程度の電流が流れた。また、出力特性から電界効果移動度を算出したところ、飽和領域において約７．８ｃｍ^２／Ｖｓの電界効果移動度が得られ、比較例１に比べ、約２０％高い値が得られた。さらに、Ｓ値が約０．２３Ｖ／ｄｅｃａｄｅと、比較例１に比べ、サブスレショルド領域の立ち上がり特性が大きく改善された。またトランジスタのオン・オフ比も、１０^９超と高い値を示していることがわかった。

次に、本実施例で作製したＴＦＴに対し、ＤＣバイアスストレス試験を行った。比較例１のＴＦＴでは、ＤＣストレスによりＯＮ電流が低下したり、閾値電圧が数Ｖ変動したりする等、著しい特性の劣化が生じた。一方、本実施例のＴＦＴでは閾値電圧の変動も０．２Ｖ程度と非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かった。

（実施例３）
本発明におけるＴＦＴ素子の一実施形態を図１を用いて説明する。

まず、ガラス基板１０に、チャネル層１１として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。

本実施例では、アルゴン酸素混合ガス雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。

ターゲットとしては、２インチサイズのＩｎＧａＺｎＯ４組成を有する焼結体を用い、投入ＲＦパワーは１００Ｗとしている。ターゲットと基板との距離は約９ｃｍである。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン酸素混合ガス雰囲気中で成膜され、導入酸素分圧は８×１０^−４Ｐａとした。成膜時の基板温度は２５℃である。

次に、スパッタリング法により作製されたＩｎ−Ｇａ−Ｚｎ−Ｏ膜を２５０℃の大気雰囲気中で２０分、熱処理を行った。得られた膜に対し、４探針測定を行ったところ、前記熱処理前におけるＩｎ−Ｇａ−Ｚｎ−Ｏ膜の抵抗率および活性化エネルギーがそれぞれ約０．１Ωｃｍおよび５ｍｅＶであったのに対し、熱処理後の値はそれぞれ約６００Ωｃｍおよび２０６ｍｅＶであった。

また、２５０℃の熱処理後に膜面にすれすれ入射Ｘ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認された。さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約５０ｎｍであることが分かった。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９であった。

その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約５ｎｍの膜厚を有するＴｉ層と、約４０ｎｍの膜厚を有するＡｕ層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極１２及びドレイン電極１３を形成した。次にゲート絶縁膜１４として用いるＳｉＯ２膜を電子ビーム蒸着法により約９０ｎｍ成膜した後、その上にＴｉ層とＡｕ層を順次積層し、フォトリソグラフィ法とリフトオフ法によりゲート電極１５を形成した。チャネル長は５０μｍで、チャネル幅は２００μｍであった。

（ＴＦＴ素子の特性評価）
室温下においてＴＦＴ素子の特性評価を行ったところ、本実施例で作製したＴＦＴでは比較例１に比べＯＮ電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝７×１０^−５Ａ程度の電流が流れた。また、出力特性から電界効果移動度を算出したところ、飽和領域において約７．１ｃｍ^２／Ｖｓの電界効果移動度が得られ、比較例１に比べ、約１０％高い値が得られた。さらに、Ｓ値が約０．３２Ｖ／ｄｅｃａｄｅと、比較例１に比べ、サブスレショルド領域の立ち上がり特性が大きく改善された。またトランジスタのオン・オフ比も、１０^９超と高い値を示していることがわかった。

次に、本実施例で作製したＴＦＴに対し、ＤＣバイアスストレス試験を行った。比較例１のＴＦＴでは、ＤＣストレスによりＯＮ電流が低下したり、閾値電圧が数Ｖ変動したりする等、著しい特性の劣化が生じた。一方、本実施例のＴＦＴでは閾値電圧の変動も０．５Ｖ程度と非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かった。

（実施例４）
本発明におけるＴＦＴ素子の一実施形態を図１を用いて説明する。

まず、ガラス基板１０に、チャネル層１１として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。

本実施例では、アルゴン雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。

ターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝３０：１５：５５となる金属組成比を有する２インチサイズのＩｎ−Ｇａ−Ｚｎ−Ｏ焼結体を用い、投入ＲＦパワーは１００Ｗとしている。ターゲットと基板との距離は約９ｃｍである。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン雰囲気中で成膜され、成膜時の基板温度は２５℃である。

次に、スパッタリング法により作製されたＩｎ−Ｇａ−Ｚｎ−Ｏ膜を３００℃の大気雰囲気中で１時間、熱処理を行った。

得られた膜に対し、４探針測定を行ったところ、熱処理前におけるＩｎ−Ｇａ−Ｚｎ−Ｏ膜の抵抗率および活性化エネルギーがそれぞれ約０．０１Ωｃｍおよび０ｍｅＶであった。一方、３００℃大気雰囲気中での熱処理後の値はそれぞれ約３００Ωｃｍおよび１９０ｍｅＶであった。

また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜熱処理後に膜面にすれすれ入射Ｘ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認された。さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約５０ｎｍであることが分かった。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比は約Ｉｎ：Ｇａ：Ｚｎ＝３６：１０：５４であった。

（比較例３）
チャネル層を除いては上記実施例２と同様の構成としている。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン酸素混合ガス雰囲気中でスパッタリング法により成膜され、この時の導入酸素分圧は１×１０^−２Ｐａである。ターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝３０：１５：５５となる金属組成比を有するＩｎ−Ｇａ−Ｚｎ−Ｏ焼結体を用いている。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜厚は約５０ｎｍ、成膜時の基板温度は２５℃である。本比較例３では、アルゴン酸素混合ガス雰囲気中でのスパッタリング成膜のみによりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成しており、成膜後の、３００℃大気雰囲気中における熱処理は行っていない。得られた膜に対し４探針測定を行ったところ、抵抗率は約５００Ωｃｍであった。また、Ｘ線回折により、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認された。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝３５：９：５６であった。

（ＴＦＴ素子の特性評価）
室温下においてＴＦＴ素子の特性評価を行ったところ、本実施例で作製したＴＦＴでは比較例３に比べＯＮ電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝２．５×１０^−４Ａ程度の電流が流れていた。また、出力特性から電界効果移動度を算出したところ、飽和領域において約１４．５ｃｍ^２／Ｖｓの電界効果移動度が得られ、比較例３に比べ、約２５％高い値が得られた。さらに、Ｓ値が約０．１６Ｖ／ｄｅｃａｄｅと小さな値を示しており、サブスレショルド領域において良好な立ち上がり特性を示していた。またトランジスタのオン・オフ比も、１０^９超の高い値を得ることができた。

次に、本実施例で作製したＴＦＴに対し、ＤＣバイアスストレス試験を行った。比較例３のＴＦＴでは、ＤＣストレスによりＯＮ電流が低下したり、閾値電圧が約１Ｖ変動したりする等の特性の劣化が生じたのに対し、本実施例のＴＦＴではＯＮ電流や閾値電圧の変動は観測されず、ＤＣストレスに対して殆ど影響を受けないことが分かった。

（実施例５）
本発明におけるＴＦＴ素子の一実施形態を図１を用いて説明する。

まず、プラスチック基板１０に、チャネル層１１として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。

本実施例では、アルゴン雰囲気中でのスパッタリング成膜およびオゾン中紫外照射雰囲気での熱処理を行うことにより、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を形成した。

ターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝３０：１５：５５となる金属組成比を有する２インチサイズのＩｎ−Ｇａ−Ｚｎ−Ｏ焼結体を用い、投入ＲＦパワーは１００Ｗとしている。ターゲットと基板との距離は約９ｃｍである。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン雰囲気中で成膜され、成膜時の基板温度は２５℃である。

次に、スパッタリング法により作製されたＩｎ−Ｇａ−Ｚｎ−Ｏ膜を２００℃のオゾン中紫外線照射雰囲気で１時間、熱処理を行った。

得られた膜に対し、４探針測定を行ったところ、熱処理前におけるＩｎ−Ｇａ−Ｚｎ−Ｏ膜の抵抗率が約０．０１Ωｃｍであったのに対し、２００℃オゾン中紫外線照射雰囲気での熱処理後における抵抗率は約９００Ωｃｍであった。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜熱処理後に膜面にすれすれ入射Ｘ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認された。さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約５０ｎｍであることが分かった。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比は約Ｉｎ：Ｇａ：Ｚｎ＝３６：１０：５４であった。

（比較例４）
チャネル層を除いては上記実施例５と同様の構成としている。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン酸素混合ガス雰囲気中でスパッタリング法により成膜され、この時の導入酸素分圧は１×１０^−２Ｐａである。ターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝３０：１５：５５となる金属組成比を有するＩｎ−Ｇａ−Ｚｎ−Ｏ焼結体を用いている。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜厚は約５０ｎｍ、成膜時の基板温度は２５℃である。本比較例３では、アルゴン酸素混合ガス雰囲気中でのスパッタリング成膜のみによりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成しており、成膜後の、２００℃オゾン中紫外線照射雰囲気における熱処理は行っていない。得られた膜に対し４探針測定を行ったところ、抵抗率は約５００Ωｃｍであった。また、Ｘ線回折により、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認されている。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝３５：９：５６であった。

（ＴＦＴ素子の特性評価）
室温下においてＴＦＴ素子の特性評価を行ったところ、飽和領域において約６．５ｃｍ^２／Ｖｓの電界効果移動度が得られ、比較例４に比べ、約２５％高い値が得られた。またトランジスタのオン・オフ比も、１０^６超の高い値を得ることができた。

次に、本実施例で作製したＴＦＴに対し、ＤＣバイアスストレス試験を行った。比較例４のＴＦＴでは、ＤＣストレスによりＯＮ電流が低下したり、閾値電圧が数Ｖ変動したりする等の特性の劣化が生じたのに対し、本実施例のＴＦＴでは閾値電圧の変動も１Ｖ以下と小さく、ＤＣストレスに対して影響を受けにくいことが分かった。

（実施例６）
本発明におけるＴＦＴ素子の一実施形態を図１を用いて説明する。

まず、ガラス基板１０に、チャネル層１１として、Ｉｎ−Ｚｎ−Ｏ膜を形成した。

本実施例では、アルゴン雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、Ｉｎ−Ｚｎ−Ｏ膜を形成している。

ターゲットとしては、２インチサイズのＩｎ_２Ｚｎ_３Ｏ_６組成を有する焼結体を用い、投入ＲＦパワーは１００Ｗとしている。ターゲットと基板との距離は約９ｃｍである。Ｉｎ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン雰囲気中で成膜され、導入酸素分圧は０Ｐａとした。成膜時の基板温度は２５℃である。

次に、スパッタリング法により作製されたＩｎ−Ｚｎ−Ｏ膜を３００℃の大気雰囲気中で１時間、熱処理を行った。

得られた膜に対し、４探針測定を行ったところ、熱処理前におけるＩｎ−Ｚｎ−Ｏ膜の抵抗率が約０．００５Ωｃｍであったのに対し、３００℃大気雰囲気中での熱処理後における抵抗率は約３０Ωｃｍであった。また、Ｉｎ−Ｚｎ−Ｏ膜熱処理後に膜面にすれすれ入射Ｘ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認された。さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約５０ｎｍであることが分かった。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比は約Ｉｎ：Ｚｎ＝２：３であった。

（比較例４）
チャネル層を除いては上記実施例３と同様の構成としている。Ｉｎ−Ｚｎ−Ｏ膜は、３．５×１０^−１Ｐａのアルゴン酸素混合ガス雰囲気中でスパッタリング法により成膜され、この時の導入酸素分圧は１．５×１０^−２Ｐａである。ターゲットとしては、２インチサイズのＩｎ_２Ｚｎ_３Ｏ_６組成を有する焼結体を用いている。Ｉｎ−Ｚｎ−Ｏ膜厚は約５０ｎｍ、成膜時の基板温度は２５℃である。本比較例４では、アルゴン酸素混合ガス雰囲気中でのスパッタリング成膜のみによりＩｎ−Ｚｎ−Ｏ膜を形成しており、成膜後の、３００℃大気雰囲気中における熱処理は行っていない。得られた膜に対し４探針測定を行ったところ、抵抗率は約５０Ωｃｍであった。また、Ｘ線回折により、作製したＩｎ−Ｚｎ−Ｏ膜はアモルファス膜であることが確認されている。蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ：Ｚｎ＝２：３であった。

（ＴＦＴ素子の特性評価）
図４は、本実施例で作製したＴＦＴ素子を室温下で測定した時の、Ｖｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）を示したものである。比較例４に比べＯＮ電流が大きく、Ｖｇ＝１０Ｖの時には、Ｉｄ＝５×１０^−４Ａ程度の電流が流れた。また、出力特性から電界効果移動度を算出したところ、飽和領域において約２１ｃｍ^２／Ｖｓの電界効果移動度が得られ、比較例４に比べ、約３５％高い値が得られた。さらに、Ｓ値が約０．２Ｖ／ｄｅｃａｄｅと小さな値を示しており、サブスレショルド領域において良好な立ち上がり特性を示していた。またトランジスタのオン・オフ比も、１０^９超の高い値を得ることができた。

次に、本実施例で作製したＴＦＴに対し、ＤＣバイアスストレス試験を行った。図５に、Ｖｇ＝１２Ｖ、Ｖｄ＝１２ＶのＤＣストレスを４００秒印加した前後における、ＴＦＴトランスファ特性の変化を示す。図５ａ）は本実施例、図５ｂ）は、比較例４でそれぞれ作製されたＴＦＴでのＤＣバイアスストレス試験結果を示したものである。比較例４のＴＦＴでは、ＤＣストレスによりＯＮ電流が低下したり、閾値電圧が約１Ｖ変動したりする等の特性の劣化が生じたのに対し、本実施例のＴＦＴではＯＮ電流や閾値電圧の変動は観測されず、ＤＣストレスに対して殆ど影響を受けないことが分かった。

（実施例７）
（金属酸化物保護膜を有するＴＦＴ）
図７に示す逆スタガ型ＴＦＴ素子を作製する。

基板１０はガラス基板Ｃｏｒｎｉｎｇ １７３７を用いる。

まず、基板１０上に電子ビーム蒸着法により、厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕと厚さ５ｎｍのＴｉをこの順で積層する。積層した膜をフォトリソグラフィー法とリフトオフ法を用いることにより、ゲート電極１１を形成する。
ここでＴｉは密着層として用いている。

さらにその上に、厚さ２００ｎｍのＳｉＯ２膜をＲＦスパッタ法により成膜し、ゲート絶縁層１２を形成する。

続いて、ＲＦスパッタ法により、ＩｎＧａＯ_３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとして、チャネル層１３として厚さ４０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体を堆積する。

本実施例では、投入ＲＦパワーは２００Ｗとしている。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量比はＡｒ：Ｏ２＝９５：５である。成膜レートは８ｎｍ／ｍｉｎである。また、基板温度は２５℃である。

堆積させたＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体にフォトリソグラフィー法とエッチング法を用いることにより、適当な大きさに加工する。

ここで、素子を２つ用意しておき１つは大気中３００℃で３０分間熱処理を行い、もう一つは熱処理を行わない。

それぞれの素子の上に厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕと厚さ５ｎｍのＴｉをこの順で積層し、フォトリソグラフィー法とリフトオフ法により、ソース電極１４およびドレイン電極１５を形成する。

さらにその上にスパッタ法により保護膜１６としてＳｉＯ２膜を１００ｎｍ堆積する。

本実施例では、投入ＲＦパワーは４００Ｗとする。成膜時の雰囲気は、全圧０．１Ｐａであり、その際のガス流量比はＡｒ：Ｏ２＝５０：５０である。成膜レートは２ｎｍ／ｍｉｎである。また、基板温度は２５℃である。

最後にゲート電極１１、ドレイン電極１４、ソース電極１５上の一部をフォトリソグラフィー法およびエッチング法により除去し、コンタクトホールを形成する。

以上の方法でＴＦＴ素子を作製する。

（ＴＦＴ素子の特性評価）
図９に、熱処理を行った素子と熱処理を行わない素子の保護膜形成後に室温大気下で測定した伝達特性を示す。

熱処理を行った素子は、ゲート電圧Ｖｇが１０Ｖの時ドレイン電流は〜１Ｅ−３であり、出力特性から電界効果移動度を算出したところ、飽和領域において約２０ｃｍ^２（Ｖｓ）^−１の電界効果移動度が得られた。

熱処理を行わない素子は、ゲート電圧Ｖｇが１０Ｖの時ドレイン電流は〜１Ｅ−４であり、飽和領域において電界効果移動度は約５ｃｍ^２（Ｖｓ）^−１であった。

立ち上がりの電圧は熱処理を行った素子は負側にあるが、ＴＦＴ特性としてはアニールを行った素子の方が良好であることがわかる。

図１０に熱処理を行ったＴＦＴ素子の保護膜を形成する前と形成した後の伝達特性を示す。保護膜を形成する前の素子では０Ｖ付近に見える立ち上がりが保護膜を形成した素子では３Ｖ付近へシフトした。保護膜を形成する前の素子の電界効果移動度は約９ｃｍ^２（Ｖｓ）^−１であるが、保護膜を形成した素子の電界効果移動度は約２０ｃｍ^２（Ｖｓ）^−１であった。また図５に熱処理を行わないＴＦＴ素子の保護膜を形成する前と形成した後の伝達特性を示す。保護膜を形成する前の素子に比べ保護膜を形成した素子の方が−２Ｖ付近に見える立ち上がりが鋭くなった。保護膜を形成する前の素子の電界効果移動度は約４ｃｍ^２（Ｖｓ）^−１であるが、保護膜を形成した素子の電界効果移動度は約１２ｃｍ^２（Ｖｓ）^−１であった。熱処理を行わない素子では保護膜を形成することによって立ち上がりの電圧が正側にシフトしたが、熱処理を行った素子では保護膜を形成しても立ち上がりの電圧はシフトしなかった。立ち上がりの電圧がシフトした原因はスパッタ中の熱による影響と考えられる。よって熱処理した素子は熱処理によりスパッタ中に受ける熱の影響が小さくなったと考えられる。さらに、熱処理した素子も熱処理しない素子も保護膜を形成することにより電界効果移動度が大きくなっていることは、酸素含有雰囲気で成膜することによって、酸素プラズマによりチャネル層界面の欠陥が減少したことが考えられる。

次に保護膜を形成した素子を真空チャンバー中に設置し、真空中での測定を行ったところ、特性の変化は見られなかった。また、大気中で測定した場合は保護膜形成した素子と形成しない素子で特性に変化は見られなかった図６に熱処理を行った後、保護膜を形成しない素子の大気中と真空中のＴＦＴ素子の伝達特性を示す。真空中で測定するとゲート電圧Ｖｇが１０Ｖの時ドレイン電流は〜１Ｅ−４であり、飽和領域において電界効果移動度は約１ｃｍ^２（Ｖｓ）^−１であった。大気中では、ゲート電圧Ｖｇが１０Ｖの時ドレイン電流は〜１Ｅ−３で飽和領域において電界効果移動度は約９ｃｍ^２（Ｖｓ）^−１であったことから保護膜がない場合は環境の変化により特性が変化することがわかる。一方、保護膜を形成することにより環境が変化しても安定していることがわかった。

よって、アモルファス酸化物半導体をチャネル層に用いたＴＦＴは酸化物絶縁体保護膜を形成する前に熱処理を行い、酸素含有雰囲気で酸化物絶縁体保護膜を形成することにより、環境の変化に影響されず良好な特性を持つＴＦＴを作製できる。

（実施例８）
（酸素がない雰囲気で金属酸化物保護膜を成膜したＴＦＴ）
図７に示す逆スタガ型ＴＦＴ素子を作製する。

基板１０はガラス基板Ｃｏｒｎｉｎｇ １７３７を用いる。

まず、基板１０上に電子ビーム蒸着法により、厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕと厚さ５ｎｍのＴｉをこの順で積層する。積層した膜をフォトリソグラフィー法とリフトオフ法を用いることにより、ゲート電極１１を形成する。

さらにその上に、厚さ２００ｎｍのＳｉＯ２膜をＲＦスパッタ法により成膜し、ゲート絶縁膜１２を形成する。

続いて、ＲＦスパッタ法により、ＩｎＧａＯ_３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとして、チャネル層１３として厚さ４０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜を堆積する。

本実施例では、投入ＲＦパワーは２００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量比はＡｒ：Ｏ２＝９５：５である。成膜レートは８ｎｍ／ｍｉｎである。また、基板温度は２５℃である。

堆積させたＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜にフォトリソグラフィー法とエッチング法を用いることにより、適当な大きさに加工する。

ここで、大気中３００℃で３０分間熱処理を行う。

さらにその上に厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕと厚さ５ｎｍのＴｉをこの順で積層し、フォトリソグラフィー法とリフトオフ法により、ソース電極１４およびドレイン電極１５を形成する。

さらにその上にＲＦスパッタ法により保護膜１６としてＳｉＯ２膜を１００ｎｍ堆積する。

本実施例では、投入ＲＦパワーは４００Ｗとする。成膜時の雰囲気は、全圧０．１Ｐａであり、その際の雰囲気はＡｒガスである。成膜レートは７ｎｍ／ｍｉｎである。また、基板温度は２５℃である。

最後にゲート電極１１、ドレイン電極１４、ソース電極１５上の一部をフォトリソグラフィー法およびエッチング法により除去し、コンタクトホールを形成する。

（ＴＦＴ素子の特性評価）
図１３に実施例８（保護膜酸素無し成膜）で作製した素子と保護膜以外は同じ条件で作製した実施例７（保護膜酸素有り成膜）の素子のＴＦＴ素子の伝達特性を示す。実施例８の素子はＶｇが−５Ｖの時ドレイン電流は〜１Ｅ−６であり、実施例７の素子に比べ特性が大きく変化しており、ＴＦＴの特性として良好ではない。

よって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体の上に酸化物絶縁体を成膜する場合は酸素含有雰囲気で成膜しなければならないことがわかる。

（実施例９）
（スタガ型ＴＦＴ）
図１４のスタガ型ＴＦＴ素子を作製する。

基板８０はガラス基板Ｃｏｒｎｉｎｇ １７３７を用いる。
まず、基板８０上にＲＦスパッタ法により、ＩｎＧａＯ_３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとして、チャネル層８１として厚さ４０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜を堆積する。

本実施例では、投入ＲＦパワーは３００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量比はＡｒ：Ｏ２＝９７：３である。成膜レートは１２ｎｍ／ｍｉｎであった。また、基板温度は２５℃である。

チャネル層の上に電子ビーム蒸着法により、厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕを積層する。積層した膜をフォトリソグラフィー法とリフトオフ法を用いることにより、ソース電極８２およびドレイン電極８３を形成する。

堆積させたＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜にフォトリソグラフィー法とエッチング法を用いることにより、適当な大きさに加工する。

ここで、酸素雰囲気中２００℃で５０分間熱処理を行う。

さらにその上に、厚さ１５０ｎｍのＹ２Ｏ３膜をＲＦスパッタ法により成膜し、フォトリソグラフィー法とエッチング法により適当な大きさに加工し、ゲート絶縁膜８４を形成する。

本実施例では、投入ＲＦパワーは５００Ｗとする。成膜時の雰囲気は、全圧０．１Ｐａであり、その際のガス流量比はＡｒ：Ｏ２＝４０：６０である。成膜レートは１．５ｎｍ／ｍｉｎである。また、基板温度は２５℃である。

さらにその上に厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕを積層し、フォトリソグラフィー法とエッチング法により、ゲート電極８５を形成する。

実施例９で作製したＴＦＴを評価したところ、逆スタガ型で作製した素子と同様の良好なトランジスタ特性が得られた。

（実施例１０）
（ＳｉＯｘＮｙを保護膜に用いたＴＦＴ）
図７に示す逆スタガ型ＴＦＴ素子を作製する。

基板１０はガラス基板Ｃｏｒｎｉｎｇ １７３７を用いる。

まず、基板１０上に電子ビーム蒸着法により、厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕと厚さ５ｎｍのＴｉをこの順で積層する。積層した膜をフォトリソグラフィー法とリフトオフ法を用いることにより、ゲート電極１１を形成する。

さらにその上に、厚さ１５０ｎｍのＹ２Ｏ３膜をＲＦスパッタ法により成膜し、ゲート絶縁膜１２を形成する。

続いて、ＲＦスパッタ法により、ＩｎＧａＯ_３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとして、チャネル層１３として厚さ４０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜を堆積する。

本実施例では、投入ＲＦパワーは２００Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量比はＡｒ：Ｏ２＝９５：５である。成膜レートは８ｎｍ／ｍｉｎである。また、基板温度は２５℃である。

堆積させたＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体薄膜にフォトリソグラフィー法とエッチング法を用いることにより、適当な大きさに加工する。

ここで、大気中３００℃で３０分間熱処理を行う。

さらにその上に厚さ５ｎｍのＴｉと厚さ５０ｎｍのＡｕと厚さ５ｎｍのＴｉをこの順で積層し、フォトリソグラフィー法とリフトオフ法により、ソース電極１４およびドレイン電極１５を形成する。

さらにその上にＲＦスパッタ法により保護膜１６としてＳｉＯｘＮｙ膜を１００ｎｍ堆積させた。

本実施例では、投入ＲＦパワーは４００Ｗとする。成膜時の雰囲気は、全圧０．１Ｐａであり、その際のガス流量比はＡｒ：Ｏ２＝４０：６０である。成膜レートは２ｎｍ／ｍｉｎであった。また、基板温度は２５℃である。

最後にゲート電極（４）、ドレイン電極（５）、ソース電極（６）上の一部をフォトリソグラフィー法およびエッチング法により除去し、コンタクトホール（８）を形成した。

以上の方法でＴＦＴ素子を作製した。

保護膜形成後にＴＦＴ特性を評価したところ、ＳｉＯ２を保護膜に用いた場合と同等の性能と安定性が得られた。

本発明の薄膜トランジスタの構成例を示す図（断面図）である。 実施例１で作成された薄膜トランジスタのＴＦＴ特性を示すグラフである。 実施例１および比較例１で作成された薄膜トランジスタにおいて、ＤＣバイアスストレス印加前後でのＴＦＴ特性を示すグラフである。 実施例６で作成された薄膜トランジスタのＴＦＴ特性を示すグラフである。 実施例６および比較例４で作成された薄膜トランジスタにおいて、ＤＣバイアスストレス印加前後でのＴＦＴ特性を示すグラフである。 本発明の薄膜トランジスタの製造方法において、チャネル層の形成工程を説明する図である。 逆スタガ型ＴＦＴの断面図 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物の電子キャリア濃度と成膜中の酸素分圧の関係を示すグラフ 本発明で実施した熱処理を行うＴＦＴと行わないＴＦＴの伝達特性を示す図 本発明で実施した熱処理を行うＴＦＴで保護膜を形成する前と形成した後の伝達特性を示す図 本発明で実施した熱処理を行わないＴＦＴで保護膜を形成する前と形成した後の伝達特性を示す図 本発明で実施した保護膜を形成しないで作製したＴＦＴの大気中と真空中での伝達特性を示す図 本発明で実施した保護膜を酸素含有雰囲気で形成したＴＦＴとＡｒ雰囲気（酸素無し）で形成したＴＦＴの伝達特性を示す図 スタガ型ＴＦＴの断面図

Claims (14)

1. Ｉｎ又はＺｎの少なくとも一方の元素を含むアモルファス酸化物半導体膜からなる活性層を備えた薄膜トランジスタの製造方法であって、
   前記活性層を形成する工程は、
   導入酸素分圧が１×１０^−３Ｐａ以下の雰囲気中で前記酸化膜を形成する第１の工程と、
   前記第１の工程後、酸化雰囲気中で熱処理を行う第２の工程と、
   を含むことを特徴とする薄膜トランジスタの製造方法。
2. Ｉｎ又はＺｎの少なくとも一方の元素を含むアモルファス酸化物半導体膜からなる活性層を備えた薄膜トランジスタの製造方法であって、
   第１の抵抗率を有する前記酸化膜を形成する第１の工程と、
   前記第１の工程後、酸化雰囲気中で熱処理により、前記酸化膜の抵抗率を第２の抵抗率へと変化させる第２の工程と、
   を含み、
   前記第２の抵抗率は、前記第１の抵抗率よりも高いことを特徴とする薄膜トランジスタの製造方法。
3. Ｉｎ又はＺｎの少なくとも一方の元素を含むアモルファス酸化物半導体膜からなる活性層を備えた薄膜トランジスタの製造方法であって、
   第１の活性化エネルギーを有する前記酸化膜を形成する第１の工程と、
   前記第１の工程後、酸化雰囲気中で熱処理により、前記酸化膜の活性化エネルギーを第２の活性化エネルギーに変化させる第２の工程と、
   を含み、
   前記第２の活性化エネルギーは、前記第１の活性化エネルギーよりも高いことを特徴とする薄膜トランジスタの製造方法。
4. 前記第１の工程における雰囲気中の導入酸素分圧が１×１０^−３Ｐａ以下であることを特徴とする、請求項２から３に記載の薄膜トランジスタの製造方法。
5. 前記第１の抵抗率が１×１０^−４Ωｃｍ以上１Ωｃｍ以下、前記第２の抵抗率が１Ωｃｍ以上１×１０^４Ωｃｍ以下であることを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
6. 前記第１の活性化エネルギーが室温で０ｍｅＶ以上５０ｍｅＶ以下、前記第２の活性化エネルギーが室温で５０ｍｅＶ以上４００ｍｅＶ以下であることを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
7. 前記第２の工程は、構成元素に酸素を含む気体を含む雰囲気中で２５０℃以上４５０℃以下の温度範囲で処理することを特徴とする請求項１から６に記載の薄膜トランジスタの製造方法。
8. 前記第２の工程は、前記アモルファス酸化物半導体膜に酸素ラジカル、又はオゾンを照射する工程を含み、１５０℃以上４５０℃以下の温度範囲で熱処理を行うことを特徴とする請求項１から６に記載の薄膜トランジスタの製造方法。
9. 前記第２の工程は、前記アモルファス酸化物半導体膜にオゾンを含む雰囲気中で紫外線照射する工程を含み、１５０℃以上４５０℃以下の温度範囲で熱処理を行うことを特徴とする請求項１から６に記載の薄膜トランジスタの製造方法。
10. 前記アモルファス酸化物半導体膜が、ＧａおよびＳｎの少なくとも１つを含むことを特徴とする、請求項１から９に記載の薄膜トランジスタの製造方法。
11. 前記アモルファス酸化物半導体膜が、Ｉｎ／（Ｉｎ＋Ｚｎ）の原子組成比率が３０原子％以上４５原子％以下であることを特徴とする、請求項１から１０に記載の薄膜トランジスタの製造方法。
12. Ｉｎ又はＺｎの少なくとも一方の元素を含むアモルファス酸化物半導体膜からなる活性層を備えた薄膜トランジスタの製造方法であって、
    前記活性層を形成する第１の工程と、
    前記第１の工程後、酸化雰囲気中で熱処理を行う第２の工程と、
    前記第２の工程後、前記活性層上に酸化物絶縁体層を形成する第３の工程と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
13. 前記第１の工程の前記活性層を形成する温度が前記第２の工程の熱処理温度以下であることを特徴とする請求項１から１２に記載の薄膜トランジスタの製造方法。
14. 前記第３の工程の酸化物絶縁体層を形成する温度が前記第２の工程の熱処理温度以下であることを特徴とする請求項１２に記載の電界効果型トランジスタの製造方法。

Images