KR101303428B1 - 산화물 박막트랜지스터 소자 및 그의 제조방법 - Google Patents
산화물 박막트랜지스터 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101303428B1 KR101303428B1 KR1020120115556A KR20120115556A KR101303428B1 KR 101303428 B1 KR101303428 B1 KR 101303428B1 KR 1020120115556 A KR1020120115556 A KR 1020120115556A KR 20120115556 A KR20120115556 A KR 20120115556A KR 101303428 B1 KR101303428 B1 KR 101303428B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- hfo
- film transistor
- insulating layer
- forming step
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000007736 thin film deposition technique Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000010408 film Substances 0.000 abstract description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 5
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 4
- 239000013081 microcrystal Substances 0.000 abstract description 4
- 239000002131 composite material Substances 0.000 abstract description 3
- 239000010936 titanium Substances 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000011160 research Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 박막트랜지스터 소자 및 그의 제조방법에 관한 것으로서, 더욱 상세하게는 산화물 박막트랜지스터의 특성을 향상시키기 위해 고유전 HfO2 박막의 유전상수를 감소시키지 않으면서 HfO2의 미세결정 구조를 비정질 구조로 변환하는 방법 및 이를 적용한 산화물 박막트랜지스터 소자에 관한 것이다.
본 발명에 의하면, co-sputter 방법으로 제작된 HfTiO 박막은 기존 HfO2 절연막의 미세결정구조를 결정구조를 비정질 구조로 변환시켜 적용된 산화물 반도체 소자의 전류특성을 개선할 수 있다.
이는 알려진 HfO2-SiO2 혹은 HfO2-Al2O3 와 같은 다른 합성물에 비해 낮은 누설전류를 나타내고 HfO2 박막보다 높은 유전상수를 제공하게 된다.
본 발명에 의하면, co-sputter 방법으로 제작된 HfTiO 박막은 기존 HfO2 절연막의 미세결정구조를 결정구조를 비정질 구조로 변환시켜 적용된 산화물 반도체 소자의 전류특성을 개선할 수 있다.
이는 알려진 HfO2-SiO2 혹은 HfO2-Al2O3 와 같은 다른 합성물에 비해 낮은 누설전류를 나타내고 HfO2 박막보다 높은 유전상수를 제공하게 된다.
Description
본 발명은 산화물 박막트랜지스터 소자 및 그의 제조방법에 관한 것으로서, 더욱 상세하게는 산화물 박막트랜지스터의 특성을 향상시키기 위해 고유전 HfO2 박막의 유전상수를 감소시키지 않으면서 HfO2의 미세결정 구조를 비정질 구조로 변환하는 방법 및 이를 적용한 산화물 박막트랜지스터 소자에 관한 것이다.
능동형 유기 발광다이오드 디스플레이 기술은 현재 주로 소형의 모바일 제품에 제한적으로 적용되고 있는데 그 주된 이유는 능동형 유기 발광다이오드 대형화에 필수적인 박막트랜지스터 기판 기술이 확보되지 않았기 때문이다.
기판 대형화의 관점에서 액정 디스플레이 기판 기술인 비정질 실리콘 박막트랜지스터 소자 기술은 가장 검증된 기술일 뿐 아니라 제조비 관점에서도 가장 유리하나 낮은 전자 이동도, 구동시간에 따른 심한 문턱전압의 이동으로 능동형 유기 발광다이오드 디스플레이 적용이 매우 어렵다는 치명적 단점이 있다.
또한 ELA (Excimer Laser Annealing) 다결정 실리콘 박막트랜지스터의 경우 비정질 실리콘에 비해 높은 이동도와 문턱전압의 이동이 적다는 장점을 가지나 결정화에 따른 높은 공정온도, 다결정 구조를 형성하는데 있어 박막의 불균일성 문제를 가진다.
기존 실리콘 기반 박막트랜지스터 기술의 대안으로 현재 가장 유력한 기술인 ZnO 기반 산화물 박막트랜지스터의 가장 큰 장점은 Sputtering 등 물리적 증착 방법으로 형성된 반도체 박막이 별도의 도핑 공정을 진행하지 않아도 1015~1018cm-3 의 전하농도를 갖는 n-type 의 비의도적 도핑이 된다는 점이다.
이는 고가의 이온주입 장비 개발 및 도핑공정의 생략으로 가격경쟁력이 우수할 뿐 아니라 상온에서 비정질 상을 가짐에도 10cm2/Vs 의 높은 이동도를 나타내며, 상온의 물리적 증착 방법은 플라스틱을 기판으로 소자제작이 가능해 플렉시블 디스플레이의 구동소자로 적용이 가능하다.
이런 우수한 성능의 산화물 트랜지스터에 대한 연구는 ZnO, In2O3, InZnO, ZnSnO, InGaZnO, ZnGaSnO 등 재료를 중심으로 고성능을 갖는 신규 반도체 재료 개발, 접촉저항을 감소시키기 위한 공정 및 소자 구조에 대한 기술 개발 등 다양한 방면으로 연구가 진행되고 있는데 특히 산화물 트랜지스터의 게이트 절연막으로써 Al2O3, HfO2, Y2O3, TiO2 등 고유전율을 갖는 절연체를 적용하는 것에 대한 연구는 기존에 사용하던 SiO2, Si3N4 의 실리콘 계열 절연체를 이용하는 소자에 비해 문턱전압을 낮춰 소자의 저전압 구동을 가능하게 한다는 점, 산화물 반도체와 마찬가지로 상온의 PVD 방식으로 증착 가능해 플라스틱 기판 적용이 가능하다는 점, 산화물 트랜지스터의 가시영역에서 투명한 특성을 그대로 유지할 수 있다는 점 등의 장점으로 그 기술 개발이 활발히 진행되고 있다.
반면 이러한 고유전 절연막의 상대적으로 낮은 에너지 갭으로부터 오는 게이트 누설전류의 증가, 소자의 전하 이동도 저하와 같은 문제는 해결이 필요하다. 또한 산화물 반도체와 고유전 절연막 계면사이의 화학적 안정성 및 계면 트랩과 같은 연구 분야도 아직 초기 단계라고 할 수 있어 이런 단점을 극복할 수 있는 새로운 재료, 공정에 대한 기술 개발이 필요한 시점이다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 산화물 박막트랜지스터의 특성을 향상시키기 위해 고유전 HfO2 박막의 유전상수를 감소시키지 않으면서 HfO2의 미세결정 구조를 비정질 구조로 변환하는 방법 및 이를 적용한 산화물 박막트랜지스터 소자를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 해결수단을 제시하고자 한다.
본 발명인 산화물 박막트랜지스터 소자의 제조방법은,
ITO(Indium Tin Oxide)가 코팅된 유리 기판에 게이트 전극으로 사용될 부분을 제외한 부분을 사진식각공정에 따라 제거하는 사진식각공정단계(S110),
포토레지스터를 도포한 후, 마스크를 씌우고 패턴을 형성하고자 하는 부분에 유브이 광을 조사한 후 현상액에 담궈 현상하여 유브이 광에 노광된 부분의 포토레지스터를 제거하는 포토레지스터제거단계(S120),
ITO(Indium Tin Oxide) 식각 용액을 이용하여 원하지 않는 부분의 ITO를 식각하고 남아 있는 포토레지스터를 아세톤 용액으로 제거하여 전극을 형성하는 전극형성단계(S130)를 포함하여 이루어지는 전극층형성단계(S100);
HfO2 물질과 Ti 물질을 이용하여 증착시켜 절연층을 형성하는 절연층형성단계(S200);
상기 절연층 위에 IZO 박막을 증착하여 활성층을 형성하는 활성층형성단계(S300);
상기 활성층 위에 IZO 박막을 증착하여 소스 전극층과 드레인 전극층 및 게이트 전극층을 형성하는 소스/드레인/게이트전극형성단계(S400);를 포함한다.
본 발명은 다음과 같은 효과를 발휘한다.
co-sputter 방법으로 제작된 HfTiO 박막은 기존 HfO2 절연막의 미세결정구조를 결정구조를 비정질 구조로 변환시켜 적용된 산화물 반도체 소자의 전류특성을 개선할 수 있다.
이는 알려진 HfO2-SiO2 혹은 HfO2-Al2O3 와 같은 다른 합성물에 비해 낮은 누설전류를 나타내고 HfO2 박막보다 높은 유전상수를 제공하게 된다.
또한, 문턱 전압이 낮아져 소자구동 전압을 낮추고 저전력 구동을 가능하게 하는 효과를 제공하게 된다.
도 1은 본 발명의 실시예에 따른 산화물 박막트랜지스터 소자의 제조방법을 나타낸 흐름도.
도 2는 본 발명의 실시예에 따른 산화물 박막트랜지스터 소자를 나타낸 사시도.
도 3은 산화물 박막트랜지스터 소자의 HfO2 박막과 Ti 증착 RF-power를 170W로 유지한 HfTiO 박막을 절연층으로 사용한 Oxide TFT 의 출력특성곡선을 비교한 도면.
도 4는 산화물 박막트랜지스터 소자의 박막결정구조 분석을 위해 HfO2 박막, 산화티타늄박막과 HfTiO 박막을 XRD(X-ray diffraction) 분석한 결과를 나타낸 도면.
도 5는 Ti 증착 Rf-power를 170W와 250W 로 달리 유지하여 제작한 HfTiO 박막을 절연층으로 사용한 Oxide TFT의 출력특성곡선을 비교한 도면.
도 2는 본 발명의 실시예에 따른 산화물 박막트랜지스터 소자를 나타낸 사시도.
도 3은 산화물 박막트랜지스터 소자의 HfO2 박막과 Ti 증착 RF-power를 170W로 유지한 HfTiO 박막을 절연층으로 사용한 Oxide TFT 의 출력특성곡선을 비교한 도면.
도 4는 산화물 박막트랜지스터 소자의 박막결정구조 분석을 위해 HfO2 박막, 산화티타늄박막과 HfTiO 박막을 XRD(X-ray diffraction) 분석한 결과를 나타낸 도면.
도 5는 Ti 증착 Rf-power를 170W와 250W 로 달리 유지하여 제작한 HfTiO 박막을 절연층으로 사용한 Oxide TFT의 출력특성곡선을 비교한 도면.
상기와 같은 해결수단을 당업자가 실시할 수 있도록 첨부한 도면에 의거하여 보다 구체적으로 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 산화물 박막트랜지스터 소자의 제조방법을 나타낸 흐름도이다.
도 1에 도시한 바와 같이, 산화물 박막트랜지스터 소자의 제조방법은,
ITO(Indium Tin Oxide)가 코팅된 유리 기판에 게이트 전극으로 사용될 부분을 제외한 부분을 사진식각공정에 따라 제거하는 사진식각공정단계(S110),
포토레지스터를 도포한 후, 마스크를 씌우고 패턴을 형성하고자 하는 부분에 유브이 광을 조사한 후 현상액에 담궈 현상하여 유브이 광에 노광된 부분의 포토레지스터를 제거하는 포토레지스터제거단계(S120),
ITO(Indium Tin Oxide) 식각 용액을 이용하여 원하지 않는 부분의 ITO를 식각하고 남아 있는 포토레지스터를 아세톤 용액으로 제거하여 전극을 형성하는 전극형성단계(S130)를 포함하여 이루어지는 전극층형성단계(S100);
HfO2 물질과 Ti 물질을 이용하여 증착시켜 절연층을 형성하는 절연층형성단계(S200);
상기 절연층 위에 IZO 박막을 증착하여 활성층을 형성하는 활성층형성단계(S300);
상기 활성층 위에 IZO 박막을 증착하여 소스 전극층과 드레인 전극층 및 게이트 전극층을 형성하는 소스/드레인/게이트전극형성단계(S400);를 포함하게 된다.
HfTiO 절연막을 적용한 IZO 기반 산화물 박막트랜지스터 소자를 제작하기 위해 기판은 ITO(Indium Tin Oxide)가 코팅된 유리 기판을 사용하였다.
ITO 를 게이트 전극으로 사용하면서 면 저항을 최소화하기 위해 사용할 부분을 제외한 나머지 부분을 사진식각공정(S110)을 통해 제거하였다.
이후, PR(Photo Resistor) AZ-5214 를 도포한 후 마스크를 씌우고 패턴을 형성하고자 하는 부분에 UV 광을 조사 후 현상액인 AZ-500MIF 용액에 담궈 현상하게 되면 UV 광에 노광된 부분의 PR이 제거(S120)되게 된다.
현상이 끝난 후 ITO 식각 용액인 LCE-12K 용액을 이용하여 원하지 않는 부분의 ITO를 식각하고 남아 있는 PR을 아세톤 용액으로 제거하여 게이트 전극을 형성(S130)하였다.
상기의 단계는 전극층형성단계(S100)를 의미한다.
이후에, RF magnetron sputter system 장비를 이용해 도 2와 같은 구조의 반도체 소자를 3가지 다른 절연층 조건으로 제작하였다.
즉, 첫 번째 조건은 HfO2 타겟에 100W 의 power를 가해서 200nm 두께로 증착한 것이고 두 번째 조건은 HfO2 타겟에 100W, Ti 타겟에 170W power를 가해 200nm 두께로 증착한 것이며, 세 번째 조건은 HfO2 타겟에 100W, Ti 타겟에 250W power를 가해 200nm 두께로 증착한 것이다.
모든 Sputter 공정은 초기진공을 2.0×10-6torr, 공정진공을 2.0×10-3torr 로 유지한 상태에서 Shadow-Mask만을 이용하여 진행되었다.
게이트 전극 위에 절연층으로 사용되어진 HfO2 박막과 두 가지 조건의 Co-sputtered HfTiO 박막은 HfO2 물질과 Ti 물질을 이용하여 증착시 Argon 기체 유량과 Oxygen 기체 유량을 각각 2SCCM 과 5SCCM 으로 유지한 상태에서 2000 Å 두께로 증착(S200)하였다.
상기 두 가지 조건이란 상기 3가지 다른 절연층 조건 중에 HfO2 박막이 단일 박막으로 첫 번째 조건이 되고 두 가지 조건의 co-sputterd HfTiO 박막은 두 번째 조건과 세 번째 조건이 되는 것이다.
이때, HfO2 의 증착 RF-power는 100W 이고 Ti 의 증착 RF-power 는 바람직하게는 170W와 250W 이다.
이후, 절연층 위에 활성층으로 사용되어질 IZO 박막은 증착시 Argon 기체 유량과 Oxygen 기체 유량을 각각 20SCCM 과 0.84SCCM 으로 유지한 상태에서 200 Å 두께로 증착(S300)하였다.
이후, 최종적으로 활성층 위에 채널폭이 2000㎛, 채널길이가 50㎛와 100㎛ 인 소스-드레인 전극층을 활성층과 같은 물질인 IZO를 이용하여 Argon 기체 유량만을 20SCCM 으로 유지하여 1500 Å 두께로 증착(S400)하였다.
본 발명의 특징은 절연층형성단계(S200)에서 co-sputter 방법을 이용하여 HfTiO 박막을 형성하는 것이다.
본 발명에서 사용하고 있는 산화물 박막 트랜지스터의 고유전 절연체로써 HfO2 가 좋은 재료로 알려져 있으나 HfO2 절연체를 이용한 소자의 미세결정 구조로부터 기인되는 부정적인 특성을 개선하기 위해서 SiO2 또는 Al2O3 와 같은 물질을 합성하는 연구들이 발표되었다.
하지만, 현존하는 대부분의 물질들은 HfO2 보다 낮은 유전상수를 가지기 때문에 합성 결과물도 HfO2 보다 낮은 유전상수를 가지게 된다.
그러나, 본 발명에서 상기와 같은 문제점을 개선하고자 Co-sputter 방법으로 HfO2와 Ti를 합성하여 HfTiO 박막을 제작하여 HfO2의 미세결정구조를 개선하고 그 유전상수를 유지, 증가시킴으로 소자 전류 특성을 향상시킬 수 있다.
도 2는 본 발명의 실시예에 따른 산화물 박막트랜지스터 소자를 나타낸 사시도이다.
도 2에 도시한 바와 같이, 산화물 박막트랜지스터 소자는,
하부기판(100);
하부기판 상단에 형성되는 전극층(200);
활성층의 채널 영역에 대응되는 영역을 가지도록 상기 하부 기판상에 형성되는 게이트전극(300);
HfO2 물질과 Ti 물질이 증착되어 형성되는 절연층(400);
상기 절연층 위에 IZO 박막을 증착하여 형성되는 활성층(500);
상기 활성층 위에 IZO 박막을 증착하여 형성되는 소스/드레인전극(600);을 포함하여 구성되게 된다.
즉, 하부기판 상단에 전극층을 형성하고, 게이트전극(300)을 활성층의 채널 영역에 대응되는 영역을 가지도록 상기 하부 기판상에 형성하게 된다.
또한, 상기 절연층(400)을 HfO2 물질과 Ti 물질을 증착하여 형성하게 된다.
상기 활성층(500)을 절연층 위에 IZO 박막을 증착하여 형성하게 되며, 활성층 위에 IZO 박막을 증착하여 소스/드레인전극(600)을 형성하게 되는 것이다.
이때, 절연층은 200nm의 두께로, 활성층은 20nm 두께로, 게이트전극 및 소스/드레인전극을 150nm 두께로 형성하는 것이 바람직하다.
도 3은 산화물 박막트랜지스터 소자의 HfO2 박막과 Ti 증착 RF-power를 170W로 유지한 HfTiO 박막을 절연층으로 사용한 Oxide TFT 의 출력특성곡선을 비교한 도면이다.
도 4는 산화물 박막트랜지스터 소자의 박막결정구조 분석을 위해 HfO2 박막, 산화티타늄박막과 HfTiO 박막을 XRD(X-ray diffraction) 분석한 결과를 나타낸 도면이다.
도 5는 Ti 증착 Rf-power를 170W와 250W 로 달리 유지하여 제작한 HfTiO 박막을 절연층으로 사용한 Oxide TFT의 출력특성곡선을 비교한 도면이다.
도 3에 도시한 바와 같이, HfO2 박막을 이용한 소자는 HfO2의 단사정계 미세결정 구조로 인해 제작된 소자의 off-current 가 8×10-9A 로 높게 나타나는 반면 HfTiO(Ti :170W) 박막을 이용해 제작된 소자의 off-current 는 5×10-12A 로 약 1000배 감소한 것을 확인할 수 있다.
이는 도 4에 나와있는 XRD 분석결과를 통해 HfO2 박막의 단사정계 미세결정 구조가 Co-sputter 증착을 통한 Ti 의 첨가에 의해 비정질 구조로 변환되었기 때문이다.
또한, 추가적인 실험을 통해 Co-sputter 시 Ti 의 증착 RF-power를 증가시킴으로써 소자의 전류특성을 변화시킬 수 있음을 도 5의 출력특성곡선을 통하여 확인 할 수 있다.
증착시 Ti 타겟에 가해준 RF-power를 170W에서 250W로 증가시켜 제작한 HfTiO 박막을 절연층으로 이용하여 소자를 제작한 결과 off-current 는 5×10-12A에서 4.08×10-11A로 증가하였고 on-current 는 3.04×10-06A에서 7.83×10-06A로 증가하였다.
이를 통해 HfTiO 박막 증착 RF-power를 조절함으로써 소자에 흐르는 전류의 양을 제어할 수 있음을 확인하였다.
또한, HfO2에 Ti 가 첨가됨으로써 HfO2 박막에 비해 유전상수가 2배까지 증가한 것을 확인하였고, 문턱전압이 7.6V에서 2.8V로 감소하였다.
본 발명에 의하면, co-sputter 방법으로 제작된 HfTiO 박막은 기존 HfO2 절연막의 미세결정구조를 결정구조를 비정질 구조로 변환시켜 적용된 산화물 반도체 소자의 전류특성을 개선할 수 있다.
즉, HfO2-SiO2 혹은 HfO2-Al2O3 와 같은 다른 합성물에 비해 낮은 누설전류를 제공할 수 있으며, HfO2 박막보다 높은 유전상수를 가지게 되며, 문턱전압이 낮아져 소자구동 전압을 낮추고 저전력 구동을 가능하게 하는 효과를 제공하게 된다.
본 발명은 상기와 같은 실시예에 한하여 설명하였으나, 본 발명의 기술적 사상을 벗어나지 아니하는 범위 내에서는 얼마든지 다양하게 실시할 수 있으며, 그 내용이 본 발명의 권리에 포함되는 것은 당연하다 할 것이다.
100 : 하부기판
200 : 전극층
300 : 게이트전극
400 : 절연층
500 : 활성층
600 : 소스/드레인전극
200 : 전극층
300 : 게이트전극
400 : 절연층
500 : 활성층
600 : 소스/드레인전극
Claims (7)
- 박막트랜지스터 소자의 제조방법에 있어서,
ITO(Indium Tin Oxide)가 코팅된 유리 기판에 게이트 전극으로 사용될 부분을 제외한 부분을 사진식각공정에 따라 제거하는 사진식각공정단계(S110),
포토레지스터를 도포한 후, 마스크를 씌우고 패턴을 형성하고자 하는 부분에 유브이 광을 조사한 후 현상액에 담궈 현상하여 유브이 광에 노광된 부분의 포토레지스터를 제거하는 포토레지스터제거단계(S120),
ITO(Indium Tin Oxide) 식각 용액을 이용하여 원하지 않는 부분의 ITO를 식각하고 남아 있는 포토레지스터를 아세톤 용액으로 제거하여 전극을 형성하는 전극형성단계(S130)를 포함하여 이루어지는 전극층형성단계(S100);
HfO2 물질과 Ti 물질을 이용하여 증착시켜 절연층을 형성하는 절연층형성단계(S200);
상기 절연층 위에 IZO 박막을 증착하여 활성층을 형성하는 활성층형성단계(S300);
상기 활성층 위에 IZO 박막을 증착하여 소스 전극층과 드레인 전극층 및 게이트 전극층을 형성하는 소스/드레인/게이트전극형성단계(S400);를 포함하여 이루어지는 산화물 박막트랜지스터 소자의 제조방법.
- 제 1항에 있어서,
상기 절연층형성단계(S200)에서,
HfO2 물질의 증착 RF-파워는 100W이며, Ti 물질의 증착 RF-파워는 170W 혹은 250W 인 것을 특징으로 하는 산화물 박막트랜지스터 소자의 제조방법.
- 제 1항에 있어서,
상기 절연층형성단계(S200)에서,
형성되는 절연층은 HfTiO 를 포함하는 것을 특징으로 하는 산화물 박막트랜지스터 소자의 제조방법.
- 제 1항에 있어서,
상기 절연층형성단계(S200)에서,
HfTiO 박막 증착 RF-power를 조절하여 소자에 흐르는 전류의 양을 제어하는 것을 특징으로 하는 산화물 박막트랜지스터 소자의 제조방법.
- 제 1항에 있어서,
상기 절연층형성단계(S200)는,
co-sputter 방법을 이용하여 HfTiO 박막을 형성하는 것을 특징으로 하는 산화물 박막트랜지스터 소자의 제조방법.
- 박막트랜지스터 소자에 있어서,
하부기판(100);
하부기판 상단에 형성되는 전극층(200);
활성층의 채널 영역에 대응되는 영역을 가지도록 상기 하부 기판상에 형성되는 게이트전극(300);
HfO2 물질과 Ti 물질이 증착되어 형성되는 절연층(400);
상기 절연층 위에 IZO 박막을 증착하여 형성되는 활성층(500);
상기 활성층 위에 IZO 박막을 증착하여 형성되는 소스/드레인전극(600);을 포함하여 구성되는 것을 특징으로 하는 산화물 박막트랜지스터 소자.
- 제 6항에 있어서,
상기 소스/드레인전극(600)은,
활성층을 사이에 두고 서로 분리되며, 상기 절연층 상에 형성되는 것을 특징으로 하는 산화물 박막트랜지스터 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120115556A KR101303428B1 (ko) | 2012-10-17 | 2012-10-17 | 산화물 박막트랜지스터 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120115556A KR101303428B1 (ko) | 2012-10-17 | 2012-10-17 | 산화물 박막트랜지스터 소자 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101303428B1 true KR101303428B1 (ko) | 2013-09-05 |
Family
ID=49454950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120115556A KR101303428B1 (ko) | 2012-10-17 | 2012-10-17 | 산화물 박막트랜지스터 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101303428B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100646975B1 (ko) | 2005-09-12 | 2006-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP2007042335A (ja) | 2005-08-01 | 2007-02-15 | Denso Corp | Ｅｌ素子およびその製造方法 |
| KR20070061246A (ko) * | 2005-12-08 | 2007-06-13 | 한국전자통신연구원 | 유기 박막 트랜지스터 제조 방법 |
-
2012
- 2012-10-17 KR KR1020120115556A patent/KR101303428B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042335A (ja) | 2005-08-01 | 2007-02-15 | Denso Corp | Ｅｌ素子およびその製造方法 |
| KR100646975B1 (ko) | 2005-09-12 | 2006-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR20070061246A (ko) * | 2005-12-08 | 2007-06-13 | 한국전자통신연구원 | 유기 박막 트랜지스터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7468304B2 (en) | Method of fabricating oxide semiconductor device | |
| US8101949B2 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| JP5710041B2 (ja) | 液晶表示装置 | |
| US8026506B2 (en) | Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same | |
| US20170316953A1 (en) | Method for fabricating metallic oxide thin film transistor | |
| CN107946189B (zh) | 一种薄膜晶体管及其制备方法 | |
| JP2008199005A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US20120025187A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| JP2009010348A (ja) | チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法 | |
| Lin et al. | Room temperature fabricated transparent amorphous indium zinc oxide based thin film transistor using high-κ HfO2 as gate insulator | |
| JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2018067672A (ja) | 酸化物半導体装置及びその製造方法 | |
| JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| Liang et al. | Effects of interface trap density on the electrical performance of amorphous InSnZnO thin-film transistor | |
| KR101231724B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| CN112420848B (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 | |
| KR101303428B1 (ko) | 산화물 박막트랜지스터 소자 및 그의 제조방법 | |
| KR101450841B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20170090622A (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| EP3405980B1 (en) | Oxide semiconductor material, thin-film transistor, and fabrication method thereof | |
| Ding et al. | Effect of sputtering power densities on density-of-states in InZnO thin-film transistor | |
| CN102709312B (zh) | 一种氧化物薄膜、薄膜晶体管及其制备方法 | |
| KR102571072B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP7549515B2 (ja) | 導電領域の形成方法、及び薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160805 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 5 |