JP2018067672A - 酸化物半導体装置及びその製造方法 - Google Patents

酸化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2018067672A
JP2018067672A JP2016206647A JP2016206647A JP2018067672A JP 2018067672 A JP2018067672 A JP 2018067672A JP 2016206647 A JP2016206647 A JP 2016206647A JP 2016206647 A JP2016206647 A JP 2016206647A JP 2018067672 A JP2018067672 A JP 2018067672A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
active layer
semiconductor device
layer region
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016206647A
Other languages
English (en)
Inventor
後藤　哲也
Tetsuya Goto
哲也 後藤
水村　通伸
Michinobu Mizumura
通伸 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
V Technology Co Ltd
Original Assignee
Tohoku University NUC
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, V Technology Co Ltd filed Critical Tohoku University NUC
Priority to JP2016206647A priority Critical patent/JP2018067672A/ja
Priority to US16/343,022 priority patent/US10896978B2/en
Priority to CN201780056959.9A priority patent/CN109716532A/zh
Priority to PCT/JP2017/031817 priority patent/WO2018074083A1/ja
Priority to KR1020197007621A priority patent/KR20190062397A/ko
Priority to TW106135273A priority patent/TW201820423A/zh
Publication of JP2018067672A publication Critical patent/JP2018067672A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】、酸化物半導体で構成された活性層領域を備える酸化物半導体装置において、ストレス印加時の安定性を向上させる。
【解決手段】酸化物半導体装置は、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）の酸化物半導体で構成された活性層領域を備え、この活性層領域に、第４族元素のチタン（Ｔｉ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ）又は第１４族元素の炭素（Ｃ），ケイ素（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）から選択される元素を、数密度で1×１０16〜１×１０20ｃｍ-3の範囲内で含有させた。
【選択図】図１

Description

本発明は、酸化物半導体装置及びその製造方法に関するものである。
ＴＦＴ（Thin Film Transistor）は、ガラス基板上に形成されるフラットパネルディスプレイ用のアクティブ素子として普及している。ＴＦＴは、基本構成として、ゲート端子、ソース端子及びドレイン端子を備えた３端子素子であり、基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用い、ゲート端子に電圧を印加して、チャネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有する。
ＴＦＴのチャネル層としては、多結晶シリコン薄膜やアモルファスシリコン薄膜が広く用いられているが、スマートフォンに代表されるモバイル電子機器の普及によって、小型画面のディスプレイに超高精細・高画質且つ低消費電力の画像表示性能が求められており、これに対応できるＴＦＴ材料として、酸化物半導体が注目されている。
酸化物半導体の中で、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）の酸化物であるＩＧＺＯは、従来のアモルファスシリコンなどに比べて、ディスプレイの高精細化や低消費電力化が可能になるＴＦＴ材料であることが知られている。下記特許文献１には、気相成膜法で成膜され、Ｉｎ、Ｇａ、Ｚｎ及びＯの元素から構成される透明アモルファス酸化物薄膜であって、酸化物の組成は、結晶化したときの組成がＩｎＧａＯ3（ＺｎＯ）m（ｍは６未満の自然数）であり、不純物イオンを添加することなしに、電子移動度が１ｃｍ2／（Ｖ・秒）超、かつ電子キャリヤ濃度が１０16／ｃｍ3以下である半絶縁性である透明半絶縁性アモルファス酸化物薄膜をＴＦＴのチャネル層とすることが示されている。
特開２０１０−２１９５３８号公報
前述したように、ＩＧＺＯは、ディスプレイ用ＴＦＴのチャネル材料として有効であるが、酸素欠損に起因する欠陥によるＴＦＴ特性、特に、しきい値電圧のストレス印加時における安定性には改善の余地がある。特に、モバイル電子機器は、屋外での使用が前提となるため、太陽光照射や温度上昇といったストレスを受けやすい使用状況への対応が求められ、また、長時間の連続動作によって、バックライトによる光ストレスの蓄積が問題になる。
本発明は、このような問題に対処するために提案されたものである。すなわち、本発明は、酸化物半導体の活性層領域を備える酸化物半導体装置において、ストレス印加時の安定性を向上させることを課題としている。
このような課題を解決するために、本発明による酸化物半導体装置は、以下の構成を具備するものである。
インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）の酸化物半導体の活性層領域を備える酸化物半導体装置であって、第４族元素のチタン（Ｔｉ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ）又は第１４族元素の炭素（Ｃ），ケイ素（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）から選択される元素を、数密度で1×１０16〜１×１０20ｃｍ-3の範囲内で含有させた前記活性層領域を備えることを特徴とする酸化物半導体装置。
ＴＦＴの構造例を示す説明図である。 Ｓｉイオン注入されたＩＧＺＯ活性層領域を有するＴＦＴがストレス印加時の安定性を有することを示したグラフである。 Ｓｉイオン注入されたＩＧＺＯ活性層領域にレーザーアニールを行うことで、ＴＦＴのヒステリシス電圧を低減することができることを示したグラフである。
以下、図面を参照して本発明の実施形態を説明する。図１は、本発明の実施形態に係る酸化物半導体装置であるＴＦＴの構成例を示している。ＴＦＴ１は、ガラス基板１０上にゲート端子１１が形成され、そのケート端子１１を覆うようにゲート絶縁膜１２が形成され、ゲート絶縁膜１２上に、チャネル層１３と、チャネル層に接触するソース端子１４とドレイン端子１５が形成されている。また、チャネル層１３とソース端子１４とドレイン端子１５を覆うように、パッシベーション膜１６が形成されている。
各端子の材料は、例えば、ゲート端子１１，ソース端子１４，ドレイン端子１５がＴｉＮで構成され、ゲート絶縁膜１２及びパッシベーション膜１６がＳｉＯ2で構成されている。そして、活性層領域であるチャネル層１３は、後述するように、特定元素を注入したＩｎ，Ｇａ，Ｚｎの酸化物半導体（ＩＧＺＯ）で構成されている。このＴＦＴ１は、ゲート端子１１に電圧を印加して、チャネル層１３に流れる電流を制御し、ソース端子１４とドレイン端子１５間の電流をスイッチングする機能を有する。
チャネル層１３に注入される元素は、第４族元素であるＴｉ，Ｚｒ，Ｈｆ、或いは第１４族元素であるＣ，Ｓｉ，Ｇｅ，Sｎである。以下、Ｓｉを注入する場合を例にして説明するが、前述した各元素であれば同等の効果を得ることができる。ここでの元素注入量は、酸化物半導体に、バルク材以外の材料を不純物として機能する程度の量だけ注入するものであり、これによって、酸素欠損に起因する欠陥によるＴＦＴ特性、特に、しきい値電圧の安定性を改善することができる。好ましい元素注入量は、数密度で1×１０16〜１×１０20ｃｍ-3の範囲である。
以下、図１に示した構成のＴＦＴ１を得る具体的な工程例（第１実施例）を示す。先ず、ガラス基板１０上にスパッタリングでＴｉＮを１５０ｎｍ程度成膜し、フォトリソグラフィーとエッチングでパターニングすることで、ゲート端子１１を形成する。ゲート端子１１の材料は、ＴｉＮに限らず、Ａｌ，Ｔｉ，Ｍｏ，Ｗなどであってもよい。
次に、プラズマＣＶＤ（ガスＳｉＨ4，Ｏ2，Ａｒ）でＳｉＯ2を成膜し、ゲート絶縁膜１２を形成する。ゲート絶縁膜１２の材料は、ＳｉＯ2に限らず、シリコン窒化膜や、Ａｌ2Ｏ3などであってもよい。
その後、ＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）のターゲットを用い、スパッタリングによりチャネル層１３を成膜する。成膜条件の一例としては、膜厚を５０ｎｍに設定し、Ａｒ／Ｏ2雰囲気で、圧力５ｍＴｏｒｒ、Ｏ2分圧を１６％とした。ここでの成膜には、例えば、回転マグネットスパッタ装置を用いることができる。チャネル層１３におけるＩＧＺＯの元素比率は、前述した比率（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）に限定されない。
なお、前述したＯ2分圧１６％は、その後行う水蒸気雰囲気の４００℃アニールで、酸素欠損量が１×１０17ｃｍ-3以下になる条件である。一方、元素注入を行わない従来のＩＧＺＯ膜（チャネル層）では、Ｏ2分圧２％で成膜している。この場合、４００℃のアニール後の酸素欠損量は、１×１０18ｃｍ-3程度になる。
前述した成膜の後、ＩＧＺＯのチャネル層１３に、Ｓｉをイオン注入機を用いて注入する。注入条件は、一例として、Ｓｉ+イオンをエネルギー４０ｋｅＶでドーズ量１×１０13ｃｍ-2とした。これにより、Ｓｉ原子が１×１０18ｃｍ-3の密度でＩＧＺＯ膜に注入された。Ｓｉ原子のＩＧＺＯ中の密度は、１×１０16〜１×１０20ｃｍ-3、好ましくは、１×１０17〜１×１０19ｃｍ-3とする。
Ｓｉの注入後、水分雰囲気（Ｈ2Ｏ／Ｏ2＝１００／９００ｓｃｃｍ）、４００℃で１時間アニールを行う。アニール温度は、４００℃に限らず、３００℃〜８００℃、好ましくは、３５０℃〜５００℃である。また、ここでのアニールは、水分雰囲気に限らず、酸素雰囲気であってもよい。
Ｓｉが注入されたＩＧＺＯ膜は、前述したアニールの後、フォトリソグラフィーとエッチングでパターニングして、島状のチャネル層１３を形成する。
その後は、ソース端子１４とドレイン端子１５となるＴｉＮを、例えば１５０ｎｍ成膜し、フォトリソグラフィーとエッチングで、ソース端子１４とドレイン端子１５とを形成する。ソース端子１４とドレイン端子１５の材料は、Ｔｉに限らず、Ａｌ，Ｔｉ，Ｍｏ，Ｗなどであってもよい。その後は、パッシベーション膜１６となるＳｉＯ2をプラズマＣＶＤなどで成膜し、その後、フォトリソグラフィーとエッチングにより、各端子（ソース端子１４，ドレイン端子１５，ゲート端子１１）への電気的接触が可能なように接続端子を形成する。
このようにして得られたＴＦＴ１（図１参照）は、負バイアス・光ストレスの継続的印加に対して、安定したＴＦＴ特性を示すことが試験にて確認された。試験条件は、デバイス寸法が、チャネル長：４０μｍ、チャネル幅：２０μｍであり、ストレス条件として、ゲート電圧に−２０Ｖを印加し、白色ＬＥＤによる光照射（３０，０００ｌｘ）を雰囲気温度６０℃にて行った。
図２は、前述したストレスを経時的に加えた場合のＴＦＴ１のしきい値電圧の変化（ΔＶT（Ｖ））を示している。図２に示されるように、Ｓｉイオンを注入しなかったＩＧＺＯ膜のチャネル層を備えるＴＦＴに対して、Ｓｉイオンを注入したＩＧＺＯ膜のチャネル層１３を備えるＴＦＴ１の方が、しきい値電圧の経時的変化（ΔＶT（Ｖ））が少ないことが確認できる。
このような試験結果は、活性層領域のＩＧＺＯ膜にＳｉを所定量注入することにより、ＴＦＴ動作の安定性が向上することを示している。このような結果は、酸素欠損に起因するキャリアではなく、Ｓｉがドーパントとして働き、キャリアである電子を供給しているためであり、酸素欠損により形成されるＩＧＺＯのバンドギャップ内における深い準位のトラップが減少しているからと考えられる。
次に他の工程例（第２実施例）を説明する。この例では、前述した工程例（第１実施例）における水分雰囲気のアニールの前に、波長４００ｎｍ以下のＸｅＦレーザーによる局所レーザーアニールを行った。他の工程は第１実施例と同様である。
レーザーアニールにおけるレーザーエネルギー密度は、一回の照射で１５０ｍＪ／ｃｍ2とし、これを重畳させることでアニールを行った。アニールした領域は、６０μｍ×６０μｍとし、ＴＦＴのチャネル層１３となる活性層領域が含まれるようにアニールした。レーザー照射の位置合わせには、ゲート端子１１のパターンを用いた。なお、トップゲートＴＦＴを作成する場合には、ゲート端子１１を位置合わせに用いることができないが、何らかの位置合わせパターンを自在に形成しておくことで、局所レーザーアニールを活性層領域に精度良く実施することが可能になる。
図３は、前述の工程例で作成したＴＦＴの伝達特性（ドレイン電流のゲート電圧依存性）から求めた、しきい値電圧付近のヒステリシス電圧を、ＸｅＦレーザーアニールのｓｈｏｔ回数に対してプロットしたグラフである。図３においては、Ｓｉイオン注入無しの場合とＳｉイオン注入無しの場合を示している。
グラフ縦軸のヒステリシス電圧（Ｖ）は、ゲート電圧を負から正に掃引した場合の電圧特性と、正から負に掃引して求めた電圧特性のずれであり、具体的には、両者の電圧特性から求めたしきい値電圧の差として評価した。
図３から明らかなように、ＸｅＦレーザーの局所アニールを導入することで、ＩＧＺＯを活性層領域に用いたＴＦＴのヒステリシス電圧が低減し、ＴＦＴの安定性が向上することが確認できた。ＩＧＺＯ膜中に例えば電子を捕獲するようなトラップ準位があると、ヒステリシス電圧は増加し、不安定なデバイスとなってしまうが、ＩＧＺＯの活性層領域にＳｉを注入してレーザーアニールを行うことで、電子を捕獲するようなトラップ準位が少なくなると考えられる。
以上説明したように、本発明の実施形態に係る酸化物半導体装置及びその製造方法によると、ストレス印加時の安定性を向上させることができ、屋外使用や長時間使用などでの耐久性を向上させることができる。また、活性層領域へのレーザーアニールを追加することで、安定性の高いデバイスを得ることができる。
１：ＴＦＴ，１０：ガラス基板，１１：ゲート端子，１２：ゲート絶縁膜，
１３：チャネル層，１４：ソース端子，１５：ドレイン端子，
１６：パッシベーション膜

Claims (3)

  1. インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）の酸化物半導体で構成される活性層領域を有する酸化物半導体装置であって、第４族元素のチタン（Ｔｉ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ）又は第１４族元素の炭素（Ｃ），ケイ素（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）から選択される元素を、数密度で1×１０16〜１×１０20ｃｍ-3の範囲内で含有させた前記活性層領域を備えることを特徴とする酸化物半導体装置。
  2. 前記活性層領域は、波長４００ｎｍ以下のレーザーを照射してアニールした領域であることを特徴とする請求項１記載の酸化物半導体装置。
  3. インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）の酸化物半導体で構成される活性層領域を有する酸化物半導体装置の製造方法であって、
    前記活性層領域に、第４族元素のチタン（Ｔｉ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ）又は第１４族元素の炭素（Ｃ），ケイ素（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）から選択される元素を、数密度で1×１０16〜１×１０20ｃｍ-3の範囲内イオン注入する工程と、
    イオン注入後の前記活性層領域に、波長４００ｎｍ以下のレーザーを照射して、アニールする工程とを有することを特徴とする酸化物半導体の製造方法。
JP2016206647A 2016-10-21 2016-10-21 酸化物半導体装置及びその製造方法 Pending JP2018067672A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016206647A JP2018067672A (ja) 2016-10-21 2016-10-21 酸化物半導体装置及びその製造方法
US16/343,022 US10896978B2 (en) 2016-10-21 2017-09-04 Oxide semiconductor device and method for manufacturing same
CN201780056959.9A CN109716532A (zh) 2016-10-21 2017-09-04 氧化物半导体装置及其制造方法
PCT/JP2017/031817 WO2018074083A1 (ja) 2016-10-21 2017-09-04 酸化物半導体装置及びその製造方法
KR1020197007621A KR20190062397A (ko) 2016-10-21 2017-09-04 산화물 반도체 장치 및 그 제조 방법
TW106135273A TW201820423A (zh) 2016-10-21 2017-10-16 氧化物半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016206647A JP2018067672A (ja) 2016-10-21 2016-10-21 酸化物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2018067672A true JP2018067672A (ja) 2018-04-26

Family

ID=62019070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016206647A Pending JP2018067672A (ja) 2016-10-21 2016-10-21 酸化物半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US10896978B2 (ja)
JP (1) JP2018067672A (ja)
KR (1) KR20190062397A (ja)
CN (1) CN109716532A (ja)
TW (1) TW201820423A (ja)
WO (1) WO2018074083A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034623A (ja) * 2019-08-27 2021-03-01 株式会社デンソー 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019244945A1 (ja) * 2018-06-21 2019-12-26 株式会社アルバック 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
JP7128284B2 (ja) * 2019-06-28 2022-08-30 株式会社アルバック スパッタリングターゲットの製造方法
US11430898B2 (en) * 2020-03-13 2022-08-30 Applied Materials, Inc. Oxygen vacancy of amorphous indium gallium zinc oxide passivation by silicon ion treatment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101027A (ja) * 2009-03-31 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法
JP2012028481A (ja) * 2010-07-22 2012-02-09 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
JP2013041945A (ja) * 2011-08-12 2013-02-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP2013110176A (ja) * 2011-11-18 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2015228495A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体、半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
CN102163625A (zh) * 2011-03-17 2011-08-24 复旦大学 用于氧化物薄膜晶体管的半导体层材料铟锌钛氧化物
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
CN110777359A (zh) * 2014-07-22 2020-02-11 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101027A (ja) * 2009-03-31 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法
JP2012028481A (ja) * 2010-07-22 2012-02-09 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
JP2013041945A (ja) * 2011-08-12 2013-02-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP2013110176A (ja) * 2011-11-18 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2015228495A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体、半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034623A (ja) * 2019-08-27 2021-03-01 株式会社デンソー 半導体装置の製造方法
WO2021038909A1 (ja) * 2019-08-27 2021-03-04 株式会社デンソー 半導体装置の製造方法
JP7230743B2 (ja) 2019-08-27 2023-03-01 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20190062397A (ko) 2019-06-05
US20190288115A1 (en) 2019-09-19
WO2018074083A1 (ja) 2018-04-26
CN109716532A (zh) 2019-05-03
TW201820423A (zh) 2018-06-01
US10896978B2 (en) 2021-01-19

Similar Documents

Publication Publication Date Title
US8101949B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
US11011534B2 (en) Multi-level cell thin-film transistor memory and method of fabricating the same
WO2018074083A1 (ja) 酸化物半導体装置及びその製造方法
JP2008199005A (ja) 薄膜トランジスタ及びその製造方法
US20120012835A1 (en) Metal Oxide Semiconductor Thin Film Transistors
Tsai et al. Positive Gate-Bias Temperature Stability of RF-Sputtered $\hbox {Mg} _ {0.05}\hbox {Zn} _ {0.95}\hbox {O} $ Active-Layer Thin-Film Transistors
US9773921B2 (en) Combo amorphous and LTPS transistors
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
Le et al. Indium–tin–oxide thin-film transistors with in situ anodized Ta 2 O 5 passivation layer
CN104752516A (zh) 氧化物半导体薄膜晶体管及其制造方法
Liang et al. Effects of interface trap density on the electrical performance of amorphous InSnZnO thin-film transistor
Zhou et al. P‐9: Parylene/Al2O3 Double Layer Passivated Amorphous InGaZnO Thin‐Film Transistors
KR101088366B1 (ko) 매설층을 갖는 박막 트랜지스터 및 그 제조 방법
Kang et al. Improvement of on/off current ratio of amorphous In–Ga–Zn–O thin-film transistor with off-planed source/drain electrodes
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR102431926B1 (ko) 산화물 박막 트랜지스터
KR102431925B1 (ko) 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법
KR102431922B1 (ko) 펨토초 레이저를 이용한 트랜지스터 제작 방법
KR102571072B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR101303428B1 (ko) 산화물 박막트랜지스터 소자 및 그의 제조방법
Jiang et al. P‐1.5: The effects of the temperature of fluorination treatment on the reliability of an indium‐gallium‐zinc oxide thin‐film transistor
JP2016082198A (ja) 薄膜トランジスタおよびその製造方法
TWI636507B (zh) 薄膜電晶體的製造方法
KR20160035304A (ko) 게르마늄이 도핑된 InZnO 활성층을 적용한 박막 트랜지스터 및 이의 제조방법
Bhoolokam et al. Impact of etch stop layer on negative bias illumination stress of amorphous indium gallium zinc oxide transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211012