JP2013110176A - 半導体装置および半導体装置の作製方法 - Google Patents
半導体装置および半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2013110176A JP2013110176A JP2011252177A JP2011252177A JP2013110176A JP 2013110176 A JP2013110176 A JP 2013110176A JP 2011252177 A JP2011252177 A JP 2011252177A JP 2011252177 A JP2011252177 A JP 2011252177A JP 2013110176 A JP2013110176 A JP 2013110176A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- metal film
- transistor
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】絶縁表面上の半導体膜と、半導体膜上のゲート絶縁膜と、ゲート絶縁膜上の、第1の金属膜および第1の金属膜上の第2の金属膜を有するゲート電極と、ゲート絶縁膜上に形成され、かつ第1の金属膜の側面と接し、第1の金属膜と同一の金属元素を有する金属酸化物膜と、を有し、第2の金属膜より第1の金属膜のほうが、イオン化傾向が大きい半導体装置である。
【選択図】図1
Description
本実施の形態では、本発明の一態様に係る半導体装置であるトランジスタおよびその作製方法について図1乃至図3を用いて説明する。
次に、図1(B)に示したトランジスタの作製方法について、図2および図3を用いて説明する。
本実施の形態では、実施の形態1で示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。
実施の形態1で示したトランジスタまたは実施の形態2に示した半導体記憶装置を少なくとも一部に用いてCPU(Central Processing Unit)を構成することができる。
本実施の形態では、実施の形態1乃至実施の形態3に示すトランジスタ、半導体記憶装置およびCPUの一種以上を含む電子機器の例について説明する。
102 下地絶縁膜
104 配線
106 半導体膜
108 ゲート絶縁膜
109 導電膜
110 ゲート電極
110a 第1の金属膜
110b 第2の金属膜
112 層間絶縁膜
114 金属酸化物膜
1141 スイッチング素子
1142 記憶素子
1143 記憶素子群
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
9300 筐体
9301 ボタン
9302 マイクロフォン
9303 表示部
9304 スピーカ
9305 カメラ
9310 筐体
9311 表示部
9320 筐体
9321 ボタン
9322 マイクロフォン
9323 表示部
9630 筐体
9631a 表示部
9631b 表示部
9633 留め具
9638 操作スイッチ
Claims (8)
- 絶縁表面上の半導体膜と、
前記半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上の、第1の金属膜および前記第1の金属膜上の第2の金属膜を有するゲート電極と、
前記ゲート絶縁膜上に形成され、かつ前記第1の金属膜の側面と接し、前記第1の金属膜と同一の金属元素を有する金属酸化物膜と、を有し、
前記第2の金属膜より前記第1の金属膜のほうが、イオン化傾向が大きいことを特徴とする半導体装置。 - 請求項1において、
前記金属酸化物膜の抵抗率は、1×103Ω・cm以上であることを特徴とする半導体装置。 - 請求項1または請求項2において、
前記半導体膜は、In、Ga、SnおよびZnから選ばれた一種以上の元素を含む酸化物半導体膜であることを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか一項において、
前記第2の金属膜は、積層した複数の金属膜を有することを特徴とする半導体装置。 - 絶縁表面上に半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の金属膜および前記第1の金属膜上の第2の金属膜を形成し、
前記第2の金属膜を加工して、第3の金属膜を形成すると共に、前記第1の金属膜の一部を露出し、
前記第3の金属膜をマスクにして前記露出された第1の金属膜の一部を酸化することによって金属酸化物膜を形成して、前記第1の金属膜において前記第3の金属膜と重畳する第4の金属膜を形成することで、第3の金属膜及び第4の金属膜が積層されたゲート電極を形成し、
前記第2の金属膜より前記第1の金属膜のほうが、イオン化傾向が大きいことを特徴とする半導体装置の作製方法。 - 請求項5において、
前記金属酸化物膜の抵抗率は、1×103Ω・cm以上であることを特徴とする半導体装置の作製方法。 - 請求項5または請求項6において、
前記半導体膜は、In、Ga、SnおよびZnから選ばれた一種以上の元素を含む酸化物半導体膜であることを特徴とする半導体装置の作製方法。 - 請求項5乃至請求項7のいずれか一項において、
前記第2の金属膜は、積層した複数の金属膜を有することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011252177A JP5912444B2 (ja) | 2011-11-18 | 2011-11-18 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011252177A JP5912444B2 (ja) | 2011-11-18 | 2011-11-18 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015160928A Division JP6039150B2 (ja) | 2015-08-18 | 2015-08-18 | 半導体装置の作製方法及び半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013110176A true JP2013110176A (ja) | 2013-06-06 |
JP2013110176A5 JP2013110176A5 (ja) | 2014-10-09 |
JP5912444B2 JP5912444B2 (ja) | 2016-04-27 |
Family
ID=48706672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011252177A Expired - Fee Related JP5912444B2 (ja) | 2011-11-18 | 2011-11-18 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5912444B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016001712A (ja) * | 2013-11-29 | 2016-01-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2018067672A (ja) * | 2016-10-21 | 2018-04-26 | 株式会社ブイ・テクノロジー | 酸化物半導体装置及びその製造方法 |
JP2021086888A (ja) * | 2019-11-26 | 2021-06-03 | 株式会社ジャパンディスプレイ | 酸化物半導体を用いた薄膜トランジスタ、及び、それを用いた半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621088A (ja) * | 1992-06-29 | 1994-01-28 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH08306698A (ja) * | 1995-05-10 | 1996-11-22 | Casio Comput Co Ltd | パターン形成方法 |
JPH11330486A (ja) * | 1998-05-16 | 1999-11-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2000150898A (ja) * | 1998-11-17 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスターとその製造方法。 |
WO2003098699A1 (en) * | 2002-05-22 | 2003-11-27 | Sharp Kabushiki Kaisha | Semiconductor device and display comprising same |
JP2004022690A (ja) * | 2002-06-14 | 2004-01-22 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2010062548A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
-
2011
- 2011-11-18 JP JP2011252177A patent/JP5912444B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621088A (ja) * | 1992-06-29 | 1994-01-28 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH08306698A (ja) * | 1995-05-10 | 1996-11-22 | Casio Comput Co Ltd | パターン形成方法 |
JPH11330486A (ja) * | 1998-05-16 | 1999-11-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2000150898A (ja) * | 1998-11-17 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスターとその製造方法。 |
WO2003098699A1 (en) * | 2002-05-22 | 2003-11-27 | Sharp Kabushiki Kaisha | Semiconductor device and display comprising same |
JP2004022690A (ja) * | 2002-06-14 | 2004-01-22 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2010062548A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016001712A (ja) * | 2013-11-29 | 2016-01-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR20160089384A (ko) * | 2013-11-29 | 2016-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
KR102354213B1 (ko) * | 2013-11-29 | 2022-01-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
JP2018067672A (ja) * | 2016-10-21 | 2018-04-26 | 株式会社ブイ・テクノロジー | 酸化物半導体装置及びその製造方法 |
WO2018074083A1 (ja) * | 2016-10-21 | 2018-04-26 | 株式会社ブイ・テクノロジー | 酸化物半導体装置及びその製造方法 |
CN109716532A (zh) * | 2016-10-21 | 2019-05-03 | 株式会社V技术 | 氧化物半导体装置及其制造方法 |
US10896978B2 (en) | 2016-10-21 | 2021-01-19 | V Technology Co., Ltd. | Oxide semiconductor device and method for manufacturing same |
JP2021086888A (ja) * | 2019-11-26 | 2021-06-03 | 株式会社ジャパンディスプレイ | 酸化物半導体を用いた薄膜トランジスタ、及び、それを用いた半導体装置 |
WO2021106336A1 (ja) * | 2019-11-26 | 2021-06-03 | 株式会社ジャパンディスプレイ | 酸化物半導体を用いた薄膜トランジスタ、及び、それを用いた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5912444B2 (ja) | 2016-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7291821B2 (ja) | 半導体装置 | |
JP7257563B2 (ja) | 半導体装置 | |
JP7422813B2 (ja) | 半導体装置 | |
JP6013676B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
JP5933895B2 (ja) | 半導体装置および半導体装置の作製方法 | |
JP5881388B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
JP5912444B2 (ja) | 半導体装置の作製方法 | |
JP6039150B2 (ja) | 半導体装置の作製方法及び半導体装置 | |
JP7209043B2 (ja) | 半導体装置 | |
JP6268248B2 (ja) | トランジスタの作製方法 | |
JP6896020B2 (ja) | 半導体装置 | |
JP6542329B2 (ja) | 半導体装置 | |
JP6246260B2 (ja) | 半導体装置 | |
JP6194147B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5912444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |