KR102431925B1 - 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법 - Google Patents
전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법 Download PDFInfo
- Publication number
- KR102431925B1 KR102431925B1 KR1020200100879A KR20200100879A KR102431925B1 KR 102431925 B1 KR102431925 B1 KR 102431925B1 KR 1020200100879 A KR1020200100879 A KR 1020200100879A KR 20200100879 A KR20200100879 A KR 20200100879A KR 102431925 B1 KR102431925 B1 KR 102431925B1
- Authority
- KR
- South Korea
- Prior art keywords
- femtosecond laser
- laser annealing
- active layer
- tft
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 230000008569 process Effects 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000005224 laser annealing Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 230000008859 change Effects 0.000 claims abstract description 9
- 239000011787 zinc oxide Substances 0.000 claims abstract description 9
- 230000003685 thermal hair damage Effects 0.000 claims abstract description 8
- 238000004528 spin coating Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000006378 damage Effects 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000003153 chemical reaction reagent Substances 0.000 claims description 2
- YZZFBYAKINKKFM-UHFFFAOYSA-N dinitrooxyindiganyl nitrate;hydrate Chemical compound O.[In+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O YZZFBYAKINKKFM-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 230000003993 interaction Effects 0.000 abstract description 3
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 230000005484 gravity Effects 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000004630 atomic force microscopy Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 241000122205 Chamaeleonidae Species 0.000 description 1
- 241000252506 Characiformes Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002525 ultrasonication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02628—Liquid deposition using solutions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 펨토초 레이저 공정을 이용한 TFT 제작 방법에 관한 것으로서, 게이트 하부 전극의 기능을 포함하는 기판 상에 절연층을 형성하는 단계, 상기 절연층 상에 IGZO(Indium-Gallium-Zinc oxide) 박막으로 구성된 활성층을 형성하는 단계, 열 데미지에 따른 구조 변화를 방지하기 위해, 상기 활성층에 대해 펨토초 레이저 어닐링을 진행하는 단계 및 상기 펨토초 레이저 어닐링 후, 상기 활성층 상에 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
본 발명에 의하면, 펨토초 레이저를 이용하여 스팟 형태로 특별한 범위에 레이저를 조사하는 TFT 제작 방법을 제공함으로써, 열처리로 가해진 열 데미지를 완화시킬 수 있으며, 미세 공정에 유리하고 레이저와 표면의 상호반응에 따라 산화물 소재의 구조 변화를 방지할 수 있는 효과가 있다.
본 발명에 의하면, 펨토초 레이저를 이용하여 스팟 형태로 특별한 범위에 레이저를 조사하는 TFT 제작 방법을 제공함으로써, 열처리로 가해진 열 데미지를 완화시킬 수 있으며, 미세 공정에 유리하고 레이저와 표면의 상호반응에 따라 산화물 소재의 구조 변화를 방지할 수 있는 효과가 있다.
Description
본 발명은 TFT(Thin-film transistor)에 관한 것으로서, 더욱 상세하게는 산화물 박막 반도체(Oxide thin-film transistors), 디스플레이 백플레인 전자 소자(Display backplane electronic device), 차세대 전자 소자(Next generation electronic device), 전기적, 환경적 안정성이 높은 산화물 박막 트랜지스터에 관한 것이다.
액정표시장치(liquid crystal display, LCD)와 같은 평판표시장치(flat panel display, FPD)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다. 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(active matrix) 구동방식이라 하는데 상기 액티브 매트릭스방식에서는 상기 박막 트랜지스터가 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
한편, 일반적인 박막 트랜지스터는 반도체층으로 비정질 실리콘을 이용하여 왔으나, 비정질 실리콘은 전자 이동속도가 느려서 초대형 화면에서는 고해상도 및 고속구동 능력을 실현하기가 어려웠다. 그래서 비정질 실리콘보다 전자 이동속도가 10배 이상 빠른 산화물 박막 트랜지스터가 등장하였고 이것은 최근 UD(ultra definition) 이상의 고해상도 및 240 Hz 이상의 고속구동에 적합한 소자로 각광받고 있다.
액정표시장치는 포토리소그래피와 같은 공정에 의해 제작되는데, 포토리소그래피 공정은 패턴 대상 물질 및 포토레지스트의 증착, 마스크를 이용한 노광, 포토레지스트의 현상, 에칭 등의 일련의 과정을 통해 진행되는 공정이다.
최근, 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In2O3), 아연 산화물(ZnO), 갈륨 산화물(Ga2O3) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공 증착을 대신한 액상기반 공정에 대한 연구가 진행되고 있다.
산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질 상을 보이지만, 매우 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동 유기 발광 다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.
최근 In2O3 TFT(Thin-film transistor)에 고온의 열처리 기반 솔루션(solution) 공정을 사용하여 성능이 향상된 결과가 발표되었지만 150 ~ 200 ℃ 이상의 고온 공정은 플렉시블 디스플레이의 주된 소재인 플라스틱 기판에 굉장히 불안정한 환경을 제공하게 된다.
또한 열처리만 진행하는 경우, 다양한 열화 요인에 따라 화학적 변형을 유발시키고 안정적으로 요구되는 제반 특성에 심각한 문제를 일으켜 성능 저하를 초래한다는 문제점이 있다. 또한, RMS(Root-mean square) 값이 높고 표면상의 결함이 존재하는 활성층을 포함하고 있고, 차세대 대면적 디스플레이에 적용하기에는 아직 성능이 낮고, 활성층 증착 이후 후공정으로 써멀 어닐링(thermal annealing)만을 사용할 때의 불안정성이 있다. 또한, 산화물 박막 트랜지스터는 전기적 안정성이 낮고, 부식에 취약하며, 전기 부하에 약하다는 단점이 있다. 그리고, 기존 산화물 박막 트랜지스터 제조 공정에서 진공 공정은 고비용이고, 복잡한 공정 과정이라는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 열처리로 가해진 열 데미지를 완화시킬 수 있으며, 미세 공정에 유리하고 레이저와 표면의 상호반응에 따라 산화물 소재의 구조 변화를 방지하기 위하여, 펨토초(Femtosecond) 레이저를 이용하여 스팟 형태로 특별한 범위에 레이저를 조사하는 TFT 제작 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 저비용, 단순한 공정 과정을 가진 용액 공정을 제공하는데 그 다른 목적이 있다.
또한, 본 발명은 전기적, 환경적 안정성이 높은 산화물 트랜지스터를 제작하는데 그 다른 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명은 펨토초 레이저 공정을 이용한 TFT 제작 방법에 관한 것으로서, 게이트 하부 전극의 기능을 포함하는 기판 상에 절연층을 형성하는 단계, 상기 절연층 상에 IGZO(Indium-Gallium-Zinc oxide) 박막으로 구성된 활성층을 형성하는 단계, 열 데미지에 따른 구조 변화를 방지하기 위해, 상기 활성층에 대해 펨토초 레이저 어닐링을 진행하는 단계 및 상기 펨토초 레이저 어닐링 후, 상기 활성층 상에 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
상기 펨토초 레이저 어닐링을 진행하는 단계에서, 상기 활성층 형성 과정에서 가해진 열에 의한 데미지를 완화시키기 위하여, 상기 활성층의 표면 중 일부 범위에 대해 스팟 형태로 미리 정해진 시간동안 펨토초 레이저를 조사하는 방식으로 진행할 수 있다.
상기 활성층을 형성하는 단계에서, 스핀 코팅 방식으로 In2O3(Indium-Gallium-Zinc oxide) 박막을 형성할 수 있다.
본 발명에 의하면, 펨토초 레이저를 이용하여 스팟 형태로 특별한 범위에 레이저를 조사하는 TFT 제작 방법을 제공함으로써, 열처리로 가해진 열 데미지를 완화시킬 수 있으며, 미세 공정에 유리하고 레이저와 표면의 상호반응에 따라 산화물 소재의 구조 변화를 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하며, 저비용, 단순한 공정 과정을 가진 용액 공정을 제공할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 펨토초 레이저를 이용한 TFT 제작 방법을 보여주는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 TFT의 제조 공정을 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 TFT의 적층 구조를 도시한 것이다.
도 4는 펨토초 레이저 어닐링을 처리하지 않은 TFT와, 펨토초 레이저 어닐링 처리를 한 TFT의 출력 특성 곡선을 나타낸 그래프이다.
도 5는 펨토초 레이저 어닐링을 처리하지 않은 TFT와, 펨토초 레이저 어닐링 처리를 한 TFT의 전달 특성 곡선을 나타낸 그래프이다.
도 6은 펨토초 레이저 어닐링을 처리하지 않은 TFT와, 펨토초 레이저 어닐링 처리를 한 TFT의 일렉트리컬 리텐션 스테빌러티 결과를 도시한 그래프이다.
도 7은 펨토초 레이저 어닐링을 처리하지 않은 In2O3 채널층과, 펨토초 레이저 어닐링 처리를 한 In2O3 채널층의 AFM 결과 이미지를 도시한 것이다.
도 8은 펨토초 레이저 어닐링을 처리하지 않은 In2O3 채널층과, 펨토초 레이저 어닐링 처리를 한 In2O3 채널층의 표면 내 O1s 피크를 XPS로 분석한 결과를 도시한 그래프이다.
도 2는 본 발명의 일 실시예에 따른 TFT의 제조 공정을 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 TFT의 적층 구조를 도시한 것이다.
도 4는 펨토초 레이저 어닐링을 처리하지 않은 TFT와, 펨토초 레이저 어닐링 처리를 한 TFT의 출력 특성 곡선을 나타낸 그래프이다.
도 5는 펨토초 레이저 어닐링을 처리하지 않은 TFT와, 펨토초 레이저 어닐링 처리를 한 TFT의 전달 특성 곡선을 나타낸 그래프이다.
도 6은 펨토초 레이저 어닐링을 처리하지 않은 TFT와, 펨토초 레이저 어닐링 처리를 한 TFT의 일렉트리컬 리텐션 스테빌러티 결과를 도시한 그래프이다.
도 7은 펨토초 레이저 어닐링을 처리하지 않은 In2O3 채널층과, 펨토초 레이저 어닐링 처리를 한 In2O3 채널층의 AFM 결과 이미지를 도시한 것이다.
도 8은 펨토초 레이저 어닐링을 처리하지 않은 In2O3 채널층과, 펨토초 레이저 어닐링 처리를 한 In2O3 채널층의 표면 내 O1s 피크를 XPS로 분석한 결과를 도시한 그래프이다.
본 명세서에서 개시된 실시 예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 개시에서 제안하고자 하는 실시 예는 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 당해 기술분야에서 통상의 지식을 가진 자에게 실시 예들의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시 예에 대해 구체적으로 설명하기로 한다.
본 명세서에서 사용되는 용어는 개시된 실시 예들의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 명세서의 상세한 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 명세서의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 펨토초 레이저를 이용한 TFT 제작 방법을 보여주는 흐름도이다.
도 1을 참조하면, 본 발명의 TFT 제작 방법은 게이트 하부 전극의 기능을 포함하는 기판 상에 절연층을 형성하는 단계(S110), 상기 절연층 상에 IGZO(Indium-Gallium-Zinc oxide) 박막으로 구성된 활성층을 형성하는 단계(S120), 열 데미지에 따른 구조 변화를 방지하기 위해, 상기 활성층에 대해 펨토초 레이저 어닐링을 진행하는 단계(S130) 및 상기 펨토초 레이저 어닐링 후, 상기 활성층 상에 소스 전극과 드레인 전극을 형성하는 단계(S140)를 포함한다.
펨토초 레이저 어닐링을 진행하는 단계(S130)에서, 활성층 형성 과정에서 가해진 열에 의한 데미지를 완화시키기 위하여, 상기 활성층의 표면 중 일부 범위에 대해 스팟 형태로 미리 정해진 시간동안 펨토초 레이저를 조사하는 방식으로 진행할 수 있다.
활성층을 형성하는 단계(S120)에서, 스핀 코팅 방식으로 In2O3(Indium-Gallium-Zinc oxide) 박막을 형성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 TFT의 제조 공정을 도시한 것이고, 도 3은 본 발명의 일 실시예에 따른 TFT의 적층 구조를 도시한 것이다.
도 2 및 도 3을 참조하면, 본 발명의 TFT는 기판(Substrate)(10), 절연층(insulator layer)(110), 활성층(Active layer)(120), 소스(Source) 전극(electrode)(130), 드레인(Drain) 전극(140)을 포함한다.
본 발명의 일 실시예에서 TFT는 탑 컨택트 바텀 게이트(top-contact bottom-gate) 구조로 제작된다.
기판(10)은 게이트(Gate) 하부 전극의 기능을 포함하고 있다. 본 발명의 일 실시예에서 기판(10)은 N형(N-type)으로 헤비하게(heavily) 도핑된(doped) 600 μm 두께의 실리콘(Si) 웨이퍼 기판으로 구현되며, 게이트 하부 전극으로 사용된다.
절연층(110)은 기판(10) 상에 형성된다. 본 발명의 일 실시예에서 절연층(110)은 기판(10) 상에 SiO2를 성장시키는 방식으로 형성될 수 있다. 예를 들어, 퍼니스(furnace)에서 열 산화(thermal oxidation) 공정을 통해 100 nm의 SiO2를 성장시키는 방식으로 형성될 수 있다.
활성층(120)은 절연층(110) 상에 형성된다. 본 발명에서 활성층(120)은 IGZO(Indium-Gallium-Zinc oxide) 박막으로 구성될 수 있다. 본 발명의 일 실시예에서 스핀 코팅 방식으로 In2O3(Indium-Gallium-Zinc oxide) 박막을 형성할 수 있다.
소스 전극(130) 및 드레인 전극(140)은 활성층(120) 상에 형성된다.
본 발명에서 활성층(120) 형성 과정에서 가해진 열에 의한 데미지를 완화시키기 위하여, 활성층(120)의 표면 중 일부 범위에 대해 스팟(spot) 형태로 미리 정해진 시간동안 펨토초 레이저를 조사하는 방식으로 진행할 수 있다.
도 3은 본 발명의 테스트를 위해 제작한 In2O3 채널 층 기반의 TFT 보텀 게이트(bottom-gate), 탑 컨택트(top-contact) 구조를 나타낸다. 도 3에서 헤비하게 도핑된 n형 실리콘 웨이퍼(Heavily doped n-type Si wafer)를 기판이자 게이트 컨택트(gate contact)을 위한 전극으로 사용하였다. 기판 위에 100 nm 두께의 SiO2 절연막 형성을 위해 열 산화(thermal oxidation) 공정을 진행하였다.
표면상의 유기물과 무기물의 불순물들을 제거하기 위해 H2SO4와 H2O2를 3:1 비율로 하여 60 ℃의 온도로 20분 동안 SPM(sulfuric acid hydrogen peroxide mixture) 솔루션 클리닝(solution cleaning)을 진행하였으며, 샘플을 탈이온수(deionized water)와 acetone, IPA(isopropyl alcohol) 솔루션(solution)에 담가 각각 20분 동안 울트라 소니케이션(ultra-sonication)을 마친 후, 진공 오븐(vacuum oven)에서 1시간 동안 건조시켰다. 이후 활성층(active layer)과의 접착률을 향상시키기 위해서, SiO2 기판에 황산을 이용한 피라냐 클리닝(piranha cleaning)을 진행한 후 28 mW 세기로 약 20분 동안 UV/O3 정밀 세정을 실시하였다.
SiO2 절연 층 위에 In2O3 채널층을 형성하기 위하여 스핀 코터(spin-coater)를 이용하여 스핀 코팅(spin-coating) 공정을 진행하였다. 용액 공정 기반의 In2O3 활성층(active layer)을 제작하기 위해서, 용질로 indium nitrate hydrate [In(NO3)3ㆍH2O, Aldrich, 99.999 %]와 용매로 water (Aldrich, ACS reagent)를 사용하였다. 스티어링(Stirring)이 가능한 핫 플레이트(hot plate)를 통해 약 2시간 동안 45 ℃에서 교반된 0.1 M의 In 용액을 약 30초 동안 3,000 rpm으로 스핀 코팅(spin coating)하여 약 20-30 nm의 In2O3 활성층(active layer)을 형성하였다. In2O3 활성층(active layer) 상에 잔존하는 용매를 증발시키기 위해서, 제작된 기판을 약 5분 동안 80 ℃에서 소프트 베이킹(soft baking)한 후, 이어서 약 2시간 동안 250 ℃에서 하드 베이킹(hard baking)을 실시하였다.
열 데미지와 구조 변화를 방지하기 위해 Ti:Sapphire laser system (Coherent, Chameleon Ultra-II)을 사용하여 펨토초(Femtosecond) 레이저를 각각 약 30, 60, 90초 동안 조사하였다. 평균적으로 3 W의 전력에서 80 MHz의 높은 반복 속도로 레이저 펄스를 생성하였으며, 중심 파장(wavelength)은 800 nm, 펄스폭은 140 fs로 유지하였다. 펨토초 레이저는 공간 필터를 통과한 후 렌즈를 사용하여 빔의 퍼짐을 방지하였다. 이어서, 조사한 빔이 빔 익스팬더를 통과하고 기판이 펨토초 레이저 펄스에 완전히 조사되기 위해서 빔을 적절한 크기로 확산시켰다.
펨토초 레이저 어닐링(Femtosecond laser annealing)을 진행한 후, DC 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 이용하여 채널 길이(channel length)(L) 200 μm, 폭(width)(W) 2,000 μm의 약 100 nm 두께의 Al 소스/드레인(source/drain) 전극을 증착하였다. 이후, AFM(Atomic force microscopy)을 사용하여 박막 표면 특성을 조사하고, 실온과 암실 상태에서 KEITHLEY 4200 반도체 파라미터 측정기로 In2O3 TFT의 전기적 특성을 측정하여 분석하였다.
도 4는 펨토초 레이저 어닐링을 처리하지 않은 TFT와, 펨토초 레이저 어닐링 처리를 한 TFT의 출력 특성 곡선을 나타낸 그래프이다.
도 4는 펨토초 레이저 어닐링을 처리하지 않은 as-deposited In2O3 TFT(a)와 펨토초 레이저 어닐링을 각각 약 30(b), 60(c), 90초(d) 동안 진행한 In2O3 TFT의 출력 특성 곡선을 나타낸다.
도 4의 실험에서 Vds를 0 ~ 30 V까지 스텝 전압(step voltage)를 각각 0.5 V로 스윕(sweep)하여 인가했을 때의 Ids를 측정하였으며, 게이트 바이어스 전압(gate bias voltage)은 0 ~ 30 V까지 스텝 전압(step voltage)를 10 V씩 인가하였다. 펨토초 레이저 어닐링을 처리하지 않은 as-deposited In2O3 TFT의 출력 특성 곡선인 도 4 (a)와 비교했을 때, 약 30초 동안 처리한 In2O3 TFT의 출력 특성 곡선인 (b)는 출력 곡선이 더 높은 전류에서 포화(saturation)가 되는 것을 확인할 수 있다. 약 30초 동안 펨토초 레이저 어닐링을 진행한 TFT의 포화 영역에서의 동작이 펨토초 레이저 어닐링을 진행하지 않은 TFT의 포화 영역에서의 전류(current) 동작보다 우수하기 때문에 펨토초 레이저 어닐링이 TFT 포화 상태에서의 동작에 영향을 미치는 것을 알 수 있다. 이는 accumulated 상태에서 작동하는 TFT에 의해 설명될 수 있으며, self-resistance를 증가시키는 것은 Ids의 포화 영역에서의 특성을 개선하기에 적합하다. Vgs가 0 V일 때, TFT의 Ids는 감소하고, In2O3 박막의 self-resistance가 증가하여 포화 특성이 향상된다.
하지만 펨토초 레이저 어닐링을 각각 약 60, 90초 동안 진행한 In2O3 TFT의 출력 특성 곡선인 (c), (d)의 경우, 출력 곡선이 약 30초 동안 진행한 In2O3 TFT보다 낮은 전류에서 포화(saturation)되며 게이트 바이어스 전압(gate bias voltage)이 달리 인가되어도 큰 차이를 보이지 않는 것을 알 수 있다. 이는 약 60초 이상으로 오랜 시간 동안 펨토초 레이저를 처리할 경우, 채널 층의 내부 구조가 손상되고 전기적 성능에 직접적인 영향을 미친다는 것을 의미한다.
도 5는 펨토초 레이저 어닐링을 처리하지 않은 TFT와, 펨토초 레이저 어닐링 처리를 한 TFT의 전달 특성 곡선을 나타낸 그래프이다.
도 5는 펨토초 레이저 어닐링을 처리하지 않은 as-deposited In2O3 TFT(a)와 펨토초 레이저 어닐링을 각각 약 30(b), 60(c), 90초(d) 동안 진행한 In2O3 TFT의 전달 특성 곡선이다. 도 5에서 그래프는 Vgs를 - 10 ~ 30 V까지 스텝 전압(step voltage)를 0.5 V씩 스윕(sweep)하여 인가했을 때의 Ids를 측정하였으며, Vds를 30 V로 고정시켰을 때의 Vgs에 대한 Ids와 square root Ids 값을 나타낸다. 그리고, 전달 특성 곡선을 바탕으로 트랜지스터의 전기적 특성 파라미터를 추출하였다.
도 5를 참조하면, 펨토초 레이저 어닐링을 진행한 In2O3 TFT의 경우 전하 이동도가 증가했으며, 문턱 전압 값이 개선된 것을 확인할 수 있다.
도 5 (b)의 경우, 펨토초 레이저 어닐링을 약 30초 동안 진행한 I In2O3 TFT의 전달 특성 곡선을 도시한 것으로서, (a)의 as-deposited In2O3 TFT의 전달 특성 곡선에 비해 전자 이동도가 약 6.0 cm2/Vs 이상 증가하고, 문턱 전압 값이 0 V로 더욱 크게 이동되며 개선되었다.
하지만 도 5 (c), (d)에서 펨토초 레이저 어닐링을 약 60, 90초 동안 진행한 In2O3 TFT의 경우, 약 30초 동안 진행한 In2O3 TFT보다 전자 이동도는 약 1.12, 0.72 cm2/Vs로, 문턱 전압은 약 7.67, 8.23 V로 차이가 확연하게 보이도록 악화된 것을 확인할 수 있다.
도 6은 펨토초 레이저 어닐링을 처리하지 않은 TFT와, 펨토초 레이저 어닐링 처리를 한 TFT의 일렉트리컬 리텐션 스테빌러티 결과를 도시한 그래프이다.
도 6은 펨토초 레이저 어닐링을 처리하지 않은 as-deposited In2O3 TFT와 펨토초 레이저 어닐링을 각각 약 30, 60, 90초 동안 진행한 In2O3 TFT에 대해, Vgs=30 V, Vds=30 V으로 약 1,000초 동안 전압을 지속적으로 인가하여 측정한 Ids를 초기 전류 값인 Ids0으로 나눈 값을 통한 TFT의 일렉트리컬 리텐션 스테빌러티(electrical retention stability) 결과를 보여주고 있다.
도 6을 참조하면, Ids0과 비교하였을 때, 펨토초 레이저를 약 30초 동안 진행한 In2O3 TFT는 마지막 스테빌러티(stability) 측정 부분에 해당되는 1,000초에서의 Ids 수치가 약 40.5 %로, 펨토초 레이저 어닐링을 진행하지 않은 In2O3 TFT가 약 33.2 %인 것을 감안하면, 미세하게 단기간 전류 유지 안정성이 개선되었음을 확인할 수 있다.
반면에 펨토초 레이저 어닐링을 약 60초 동안 진행한 In2O3 TFT의 유지율은 약 16.1 %이므로, Ids의 변화율이 크게 하락하였다. 또한 펨토초 레이저 어닐링을 약 60초 동안 진행한 In2O3 TFT의 유지율은 약 36.4 %를 기록하였다.
도 7은 펨토초 레이저 어닐링을 처리하지 않은 In2O3 채널층과, 펨토초 레이저 어닐링 처리를 한 In2O3 채널층의 AFM 결과 이미지를 도시한 것이다.
도 7은 펨토초 레이저 어닐링 후공정이 In2O3 채널 층에 미치는 영향을 분석하기 위해, 펨토초 레이저 어닐링을 처리하지 않은 as-deposited In2O3 채널 층(a)과, 펨토초 레이저 어닐링을 각각 약 30(b), 60(c), 90초(d) 동안 진행한 In2O3 채널 층의 표면 모폴로지(morphology)를 2 μm × 2 μm 크기로 측정한 AFM(atomic force microscope) 결과이다. 또한 펨토초 레이저 어닐링 시간에 따른 RMS(root mean square) 값의 변화를 도 7 (e)에 나타내었다.
도 7을 참조하면, 펨토초 레이저 어닐링을 진행한 결과, 펨토초 레이저 어닐링을 오래 지속할수록 In2O3 채널 층 표면의 RMS 값이 증가하였으며, 그레인 크기(grain size)가 커지는 형상을 보였다.
도 7 (b)는 펨토초 레이저 어닐링을 약 30초 동안 진행한 In2O3 채널층 측정 이미지이며, 그레인 크기가 일정하고 그레인 바운더리(grain boundary)가 명확 규칙적으로 배열되어 있기 때문에, RMS 값과 표면의 굴곡이 가장 작게 나타났다.
반면 도 7 (d)와 같이 펨토초 레이저 어닐링을 약 90초 동안 진행한 In2O3 채널 층의 경우, 펨토초 레이저 어닐링에 인해 오히려 RMS 값이 증가하는 것을 알 수 있다. RMS 값이 커진다는 것은 표면의 거칠기가 증가한다는 의미로, 표면의 거칠기가 증가할수록 전자의 이동을 방해하는 트랩 차지(trap charge)를 유발시킨다. 트랩 차지(Trap charge)가 발생하면, 누설 전류를 유발하게 되어 트랜지스터의 전하 이동도를 감소시키는 주된 원인이 된다. 따라서 펨토초 레이저 어닐링을 진행하면, In2O3 채널 층 표면의 단차가 감소하고 그레인 크기가 작아지며 뚜렷한 그레인 바운더리를 관찰할 수 있기 때문에 트랜지스터의 전기적 성능을 향상시킬 수 있다. 그러나 펨토초 레이저 어닐링을 너무 오래 지속한다면, In2O3 채널 층 표면 거칠기를 증가시켜 누설 전류가 발생하여 전하 이동도를 저하시킬 수 있다. 결과적으로 전기적, 표면적 분석 결과, 펨토초 레이저 어닐링을 약 30초 동안 진행한 a-IGZO 채널 층 기반 TFT가 가장 좋은 성능을 보였으며, 이를 통해 최적의 펨토초 레이저 어닐링 시간이 약 30초임을 확인할 수 있다.
도 8은 펨토초 레이저 어닐링을 처리하지 않은 In2O3 채널층과, 펨토초 레이저 어닐링 처리를 한 In2O3 채널층의 표면 내 O1s 피크를 XPS로 분석한 결과를 도시한 그래프이다.
도 8은 펨토초 레이저 어닐링을 처리하지 않은 as-deposited In2O3 채널 층(a)과, 펨토초 레이저 어닐링을 각각 약 30(b), 60(c), 90초(d) 동안 진행한 In2O3 채널 층의 표면 내 O1s 피크를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과이다.
도 8 (b), (e)에서 보는 바와 같이, 전기적 성능 결과가 가장 좋았던 펨토초 레이저 어닐링은 약 30초 동안 진행하였을 경우이고, 이때 O1s 피크에서 산소 공공 피크(O1)의 비중이 약 31.7 %로 가장 크며, 격자 산소(O2)의 비중은 약 38.7 %로 가장 작다.
반면 도 8 (a), (e)를 보면, 펨토초 레이저 어닐링을 진행하지 않은 as-deposited In2O3 박막의 성분은 전체 O1s 피크에서 O1 비중이 약 27.1 %이고 O2의 비중은 약 44.1 %임을 알 수 있다.
이어서 도 8 (c), (e)를 보면, 펨토초 레이저 어닐링을 약 60초 동안 진행한 In2O3 박막의 성분은 O1s 피크에서 O1의 비중이 약 30.9 %, O2의 비중은 약 40.7 %이며, 도 8 (d), (e)를 보면, 펨토초 레이저 어닐링을 약 90초 동안 진행한 In2O3 박막의 성분은 O1s 피크에서 O1의 비중이 약 25.7 %, O2의 비중은 약 43.7 %이다.
이와 같이 O1 피크가 작으며, O2 피크가 큰 경우에는 금속-산소 결합의 회복이 충분하게 이루어지지 않은 채로 산소 공공이 잔류하게 되고, 누설 전류의 증가로 인해 TFT의 전반적인 전기적 성능이 하락하게 된다. 또한 O2 피크가 커지는 경우에는 산소 공공에 수소 이온들이 결합해서 수소와 상대적으로 강하게 결합되어있는 산소 트랩이 증가하게 되고, 전자의 이동을 방해하는 계면 트랩 전하 현상이 더욱 많이 발생하게 된다. 이는 누설 전류 발생에 일조하며 메모리 소자의 전자 이동도를 감소시키는 원인이 되기 때문에, 결과적으로 TFT의 전기적 성능을 감소시킨다.
이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
10 기판 110 절연층
120 활성층 130 소스 전극
140 드레인 전극
120 활성층 130 소스 전극
140 드레인 전극
Claims (3)
- 게이트 하부 전극의 기능을 포함하는 기판 상에 절연층을 형성하는 단계;
상기 절연층 상에 IGZO(Indium-Gallium-Zinc oxide) 박막으로 구성된 활성층을 형성하는 단계;
열 데미지에 따른 구조 변화를 방지하기 위해, 상기 활성층에 대해 펨토초 레이저 어닐링을 진행하는 단계; 및
상기 펨토초 레이저 어닐링 후, 상기 활성층 상에 소스 전극과 드레인 전극을 형성하는 단계를 포함하며,
상기 펨토초 레이저 어닐링을 진행하는 단계에서, 상기 활성층 형성 과정에서 가해진 열에 의한 데미지를 완화시키기 위하여, 상기 활성층의 표면 중 일부 범위에 대해 스팟 형태로 미리 정해진 시간동안 펨토초 레이저를 조사하는 방식으로 진행하고,
상기 활성층을 형성하는 단계에서, 스핀 코팅 방식으로 In2O3(Indium-Gallium-Zinc oxide) 박막을 형성하되, 용질로 indium nitrate hydrate [In(NO3)3ㆍH2O, Aldrich, 99.999 %]와 용매로 water (Aldrich, ACS reagent)를 사용하고, 스티어링(Stirring)이 가능한 핫 플레이트(hot plate)를 통해 2시간 동안 45 ℃에서 교반된 0.1 M의 In 용액을 30초 동안 3,000 rpm으로 스핀 코팅(spin coating)하여 In2O3 박막을 형성하고,
상기 펨토초 레이저 어닐링을 진행함에 있어서, 3 W의 전력에서 80 MHz의 반복 속도로 레이저 펄스를 생성하되, 상기 레이저 펄스의 중심 파장이 800 nm이고, 펄스폭이 140 fs인 펨토초 레이저를 30초 동안 상기 In2O3 박막에 조사하는 것을 특징으로 하는 TFT 제작 방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200100879A KR102431925B1 (ko) | 2020-08-12 | 2020-08-12 | 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200100879A KR102431925B1 (ko) | 2020-08-12 | 2020-08-12 | 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220020509A KR20220020509A (ko) | 2022-02-21 |
| KR102431925B1 true KR102431925B1 (ko) | 2022-08-11 |
Family
ID=80475112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200100879A KR102431925B1 (ko) | 2020-08-12 | 2020-08-12 | 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102431925B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093677A (ja) * | 2004-08-23 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101004736B1 (ko) | 2009-07-17 | 2011-01-04 | 재단법인대구경북과학기술원 | 비휘발성 저항 메모리소자 및 이의 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007063966A1 (ja) | 2005-12-02 | 2007-06-07 | Idemitsu Kosan Co., Ltd. | Ｔｆｔ基板及びｔｆｔ基板の製造方法 |
| KR101593838B1 (ko) * | 2013-11-29 | 2016-02-15 | 한양대학교 산학협력단 | 다층의 산화물 박막 제조방법 |
| KR101859621B1 (ko) * | 2016-08-25 | 2018-05-18 | 충북대학교 산학협력단 | 펨토 세컨드 레이저 프리어닐링을 이용한 산화물 트랜지스터 및 그 제조 방법 |
-
2020
- 2020-08-12 KR KR1020200100879A patent/KR102431925B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093677A (ja) * | 2004-08-23 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101004736B1 (ko) | 2009-07-17 | 2011-01-04 | 재단법인대구경북과학기술원 | 비휘발성 저항 메모리소자 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220020509A (ko) | 2022-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101078509B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP2009099847A (ja) | 薄膜トランジスタとその製造方法及び表示装置 | |
| WO2018074083A1 (ja) | 酸化物半導体装置及びその製造方法 | |
| KR102174384B1 (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
| CN103311313A (zh) | 氧化物薄膜晶体管及其制备方法 | |
| JP5856559B2 (ja) | 薄膜トランジスタの半導体層用酸化物薄膜の製造方法 | |
| KR102431925B1 (ko) | 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법 | |
| KR102431921B1 (ko) | 산소 플라즈마 처리 기반의 산화물 박막 트랜지스터 및 그 제작 방법 | |
| KR102431923B1 (ko) | Tft 제작 방법 | |
| KR102431922B1 (ko) | 펨토초 레이저를 이용한 트랜지스터 제작 방법 | |
| KR102431926B1 (ko) | 산화물 박막 트랜지스터 | |
| KR102431927B1 (ko) | 패시베이션막을 구비하는 박막 트랜지스터 | |
| KR102431924B1 (ko) | 패시베이션층을 구비하는 박막 트랜지스터 및 그 제조 방법 | |
| KR102245154B1 (ko) | 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법 | |
| KR102290124B1 (ko) | Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법 | |
| KR102439995B1 (ko) | ReRAM 제조 방법 | |
| KR102299658B1 (ko) | 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터 | |
| KR102439998B1 (ko) | 후 열처리 공정을 이용한 저항 변화형 메모리 제조 방법 | |
| KR102439994B1 (ko) | 비정질 산화물 박막을 갖는 저항 변화형 메모리 | |
| KR102439997B1 (ko) | 산화물 반도체에서 상부 전극 제조 장치 및 방법 | |
| KR102439996B1 (ko) | 산화물 반도체에서 산화물층 제조 장치 및 방법 | |
| JP7063712B2 (ja) | 酸化物半導体層を含む薄膜トランジスタ | |
| JP2016026389A (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
| KR20230028958A (ko) | 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법 | |
| Hu et al. | Improved electrical properties of bottom-gate mizo thin film transistors using oxygen and argon plasma treatment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |