KR102174384B1 - 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 - Google Patents

플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR102174384B1
KR102174384B1 KR1020180158140A KR20180158140A KR102174384B1 KR 102174384 B1 KR102174384 B1 KR 102174384B1 KR 1020180158140 A KR1020180158140 A KR 1020180158140A KR 20180158140 A KR20180158140 A KR 20180158140A KR 102174384 B1 KR102174384 B1 KR 102174384B1
Authority
KR
South Korea
Prior art keywords
thin film
oxide
izo
forming
plasma treatment
Prior art date
Application number
KR1020180158140A
Other languages
English (en)
Other versions
KR20200070703A (ko
Inventor
김성진
선비
김한상
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020180158140A priority Critical patent/KR102174384B1/ko
Publication of KR20200070703A publication Critical patent/KR20200070703A/ko
Application granted granted Critical
Publication of KR102174384B1 publication Critical patent/KR102174384B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명의 산화물 트랜지스터 제조 방법은, 게이트 전극을 포함하는 기판 상에 절연막을 형성하는 단계, 상기 절연막 상에 산화물 박막을 형성하는 단계 및 상기 산화물 박막 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하되, 상기 산화물 박막을 형성하는 단계에서, 2 레이어(layers) 이상의 IZO(Indium-Zinc Oxide) 박막이 연속하여 적층되도록 산화물 박막을 형성한다.
본 발명에 의하면, 산소 플라즈마 처리를 진행하여 IZO 박막 기반 트랜지스터 소자를 제조함으로써, 박막 계면의 전기적 성능 특성을 향상시킬 수 있다는 효과가 있다.

Description

플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 IZO 산화물 트랜지스터 및 그 제조 방법 {Multi-layer channel structure IZO oxide transistor based on solution process using plasma treatment, and fabrication method thereof}
본 발명은 IZO 산화물 트랜지스터에 관한 것으로서, 더욱 상세하게는 산화물 트랜지스터(oxide transistor), 디스플레이 백플레인 소자(display backplane device), 유연한 전자소자 flexible device), 투명 전자소자(transparent device), 용액 공정을 이용한 다층 채널 구조 IZO 박막 제작(fabrication of multi-layer channel structure IZO thin films using solution process), Oxygen plasma treatment를 이용한 트랜지스터 성능 개선, 전기적, 환경적 안정성이 높은 트랜지스터에 관한 것이다.
액정표시장치(Liquid Crystal Display)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다. 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 하는데 상기 액티브 매트릭스방식에서는 상기 박막트랜지스터가 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
한편, 일반적인 박막 트랜지스터는 반도체층으로 비정질 실리콘을 이용하여 왔으나, 비정질 실리콘은 전자 이동속도가 느려서 초대형 화면에서는 고해상도 및 고속구동 능력을 실현하기가 어려웠다. 그래서 비정질 실리콘보다 전자 이동속도가 10배 이상 빠른 산화물 박막트랜지스터가 등장하였고 이것은 최근 UD(Ultra Definition) 이상의 고해상도 및 240Hz 이상의 고속구동에 적합한 소자로 각광받고 있다.
액정표시장치는 포토리소그래피와 같은 공정에 의해 제작되는데, 포토리소그래피 공정은 패턴 대상 물질 및 포토레지스트의 증착, 마스크를 이용한 노광, 포토레지스트의 현상, 에칭 등의 일련의 과정을 통해 진행되는 공정이다.
최근, 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In2O3), 아연 산화물(ZnO), 갈륨 산화물(Ga2O3) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공 증착을 대신한 액상기반 공정에 대한 연구가 진행되고 있다.
산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질 상을 보이지만, 매우 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동유기발광다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.
일반적으로 전자소자 제조 공정에서 박막은 형성된 후에 포토리소그라피 (photolithography)으로 원하는 형태로 패턴화된다. 통상적인 포토리소그라피 공정은 패턴화 대상 박막 위에 포토레지스트 같은 감광성 물질을 코팅한 후 광노출 및 현상을 진행하여 포토레지스트 패턴을 형성하고 이을 식각 마스크로 사용하여 패턴화 대상 박막을 식각하는 일련의 단계들을 포함한다. 광에 의해 노출된 포토레지스트 물질이 광화학적으로(photochemically) 변하게 되고 이에 따라 광에 의해 노출된 부분과 그렇지 않은 부분이 화학적으로 다른 구성을 나타내게 된다. 따라서, 적절한 현상 용액에 의해서 두 부분들 중 어느 한 부분이 선택적으로 제거되고 현상액(developing solution)에 의해서 제거되지 않은 부분이 포토레지스트 패턴이 된다.
이러한 포토리소그래피법은 박막의 형성, 패터닝, 성막처리 및 에칭 처리시에 진공장치 등의 대대적인 설비와 복잡한 공정을 필요로 한다. 또한, 재료 사용 효율이 수 % 정도에 지나지 않아 공정이 종료되면 재사용이 불가하고 폐기할 수 밖에 없으므로 제조 비용이 높고 불필요한 화학폐기물을 다량 발생시킬 수 있다.
기존에 산화물 트랜지스터를 생산함에 있어서, UV(Ultraviolet Ray)나 펨토세컨드 레이저 처리(femtosecond laser treatment) 방식을 사용하는 경우, 이에 따른 소자별 성능이 비균등화되는 문제점이 있다. 또한, 펨토세컨드 레이저 처리를 진행하지 않으면, 소자의 전기적 특성이 저하되고, 전기 부하에 약한 산화물 트랜지스터가 제작된다는 문제점이 있다.
대한민국 공개특허 10-2008-0082616
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 기존의 진공 증착법이 아닌, 용액 공정법을 이용하여 산화물 박막을 형성하는 기술을 제공하는데 그 목적이 있다.
또한, 본 발명은 용액 공정 기법을 통해 다층 채널 구조로 제작된 IZO(indium-zinc oxide) 박막 트랜지스터를 제작하는데 그 다른 목적이 있다.
또한, 본 발명은 다층 채널 구조를 이용하여 인터페이스 차지 트랩(interface charge trap) 및 백 채널 효과(back-channel effect) 감소로 인한 우수한 전류 리텐션 스테빌러티(current retention stability)의 안정성을 유지하도록 하는데 그 다른 목적이 있다.
또한, 본 발명은 밴드갭이 큰 IZO 박막 트랜지스터 제작을 통해 스위칭 균일성을 확보하는데 그 다른 목적이 있다.
또한, 본 발명은 산소 플라즈마 처리(Oxygen plasma treatment)를 통한 박막 계면 특성을 향상시키는데 그 다른 목적이 있다.
또한, 본 발명은 전기적, 환경적 안정성이 높은 산화물 박막 트랜지스터를 제공하는데 그 다른 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 산화물 트랜지스터 제조 방법은, 게이트 전극을 포함하는 기판 상에 절연막을 형성하는 단계, 상기 절연막 상에 산화물 박막을 형성하는 단계 및 상기 산화물 박막 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하되, 상기 산화물 박막을 형성하는 단계에서, 2 레이어(layers) 이상의 IZO(Indium-Zinc Oxide) 박막이 연속하여 적층되도록 산화물 박막을 형성한다.
상기 산화물 박막에 대하여 산소 플라즈마 처리(oxygen plasma treatment) 공정을 수행하는 단계를 더 포함할 수 있다.
상기 절연막을 형성하는 단계에서, 상기 기판 상에 SiO2를 성장시키는 방식으로 절연막을 형성할 수 있다.
상기 소스 전극 및 드레인 전극을 형성하는 단계에서, 알루미늄(Al)을 증착하여 소스 전극 및 드레인 전극을 형성할 수 있다.
상기 산화물 박막을 형성하는 단계에서, IZO 박막을 형성하는 공정을 연속으로 3회 반복하여, 3개의 IZO 박막 레이어(layer)가 균일하게 적층되도록 형성할 수 있다.
본 발명의 산화물 트랜지스터는 게이트 전극을 포함하는 기판, 상기 기판 상에 형성되는 절연막, 상기 절연막 상에 형성되는 산화물 박막 및 상기 산화물 박막 상에 형성되는 소스 전극 및 드레인 전극을 포함하되, 상기 산화물 박막은 2 레이어(layers) 이상의 IZO(Indium-Zinc Oxide) 박막이 연속하여 적층되는 구조이다.
본 발명의 일 실시예에서 상기 산화물 박막에 대하여 산소 플라즈마 처리(oxygen plasma treatment) 공정을 수행할 수 있다.
상기 절연막은 상기 기판 상에 SiO2를 성장시키는 방식으로 형성될 수 있다.
상기 소스 전극 및 드레인 전극은 알루미늄(Al)을 증착하여 형성될 수 있다.
상기 산화물 박막은 IZO 박막을 형성하는 공정을 연속으로 3회 반복하여, 3개의 IZO 박막 레이어(layer)가 균일하게 적층되도록 형성될 수 있다.
본 발명에 의하면, 산소 플라즈마 처리를 진행하여 IZO 박막 기반 트랜지스터 소자를 제조함으로써, 박막 계면의 전기적 성능 특성을 향상시킬 수 있다는 효과가 있다.
또한, 본 발명에 의하면, 산소 플라즈마 처리를 통해 인터페이스 차지 트랩(interface charge trap) 및 백 채널 효과(back-channel effect) 감소로 인한 우수한 전류 리텐션 스테빌러티(current retention stability)를 유지한다는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 IZO 산화물 트랜지스터의 제조 공정을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 IZO 산화물 트랜지스터를 위에서 바라 본 모습을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 IZO 산화물 트랜지스터의 제조 방법을 보여주는 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 멀티 스택(multi stacked) IZO 산화물 박막 기반 트랜지스터 소자의 산소 플라즈마 처리(oxygen plasma treatment) 시간에 따른 출력 커브(output curve)를 도시한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 멀티 스택 IZO 산화물 박막 기반 트랜지스터 소자의 산소 플라즈마 처리 시간에 따른 트랜스퍼 커브(transfer curve)를 도시한 결과 그래프이다.
도 6은 멀티 스택 IZO 산화물 박막 기반 트랜지스터 소자의 리텐션 스테빌러티(retention stability)를 도시한 그래프이다.
도 7은 본 발명의 일 실시예에 따른 멀티 스택 IZO 산화물 박막 기반 트랜지스터 표면의 모폴로지(morphology)를 나타낸 것이다.
도 8은 본 발명의 일 실시예에 따른 멀티 스택 IZO 산화물 박막 기반 트랜지스터 소자와 저항 10MΩ을 이용해 N-mos 인버터(inverter) 회로를 구성한 후, 다이나믹 테스트(dynamic test)를 진행한 것을 도시한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 IZO 산화물 트랜지스터의 제조 공정을 도시한 도면이다.
도 1을 참조하면, 본 발명의 산화물 트랜지스터는 기판(Substrate)(10), 절연막(110), 산화물 박막(120), 소스(source) 전극(130) 및 드레인(drain) 전극(140)을 포함한다.
기판(10)은 게이트(gate) 전극을 포함한다. 본 발명의 일 실시예에서 기판(10)은 N형(N-type)으로 헤비하게(heavily) 도핑된(doped) 600 um 두께의 실리콘(Si) 기판으로 구현될 수 있다.
절연막(110)은 기판(10) 상에 형성된다. 본 발명의 일 실시예에서 절연막(110)은 기판 상에 SiO2를 성장시키는 방식으로 형성될 수 있다. 더 상세하게는, 퍼니스(furnace)에서 열 산화(thermal oxidation) 공정을 통해 100nm의 SiO2를 성장시키는 방식으로 형성될 수 있다.
산화물 박막(120)은 절연막(110) 상에 형성된다. 본 발명에서 산화물 박막(120)은 2 레이어(layers) 이상의 IZO(Indium-Zinc Oxide) 박막이 연속하여 적층되는 구조이다. 본 발명의 일 실시예에서 산화물 박막(120)은 IZO 박막을 형성하는 공정을 연속으로 3회 반복하여, 3개의 IZO 박막 레이어(layer)가 균일하게 적층되도록 형성될 수 있다. 더 상세하게는, IZO 용액을 1500 rpm의 속도로 스핀 코팅(spin-coating)을 진행하여, 20~30nm 두께의 IZO 반도체 박막을 제작하고, 그 후 퍼니스(furnace)에서 380℃의 온도에서 2시간동안 어닐링(annealing)을 실시하는 과정을 통해 IZO 박막을 생성하고, 이러한 과정을 3회 반복하여 균일한 3 레이어의 연속적인 IZO 박막을 고집적으로 형성한다.
소스 전극(130) 및 드레인 전극(140)은 산화물 박막(120) 상에 형성된다. 본 발명에서 소스 전극(130) 및 드레인 전극(140)을 제작하기 위해, DC 마그네트론 스퍼터링 시스템(DC magnetron sputtering system)을 사용하여, Al 타겟(target)과 쉐도우 마스크(shadow mask)를 이용한 진공 증착을 통해, DC 파워(power)와, 챔버(chamber) 내에 실제 공정 압력을 각각 150 W, 1.5 × 10-2 Torr로 설정하고, 100 nm 두께의 알루미늄(Al) 상부 전극을 증착하는 방식으로 소스 전극(130) 및 드레인 전극(140)을 형성한다.
도 1에서 보는 바와 같이, 본 발명의 산화물 트랜지스터는 산화물 박막(120)에 대하여 산소 플라즈마 처리(oxygen plasma treatment) 공정을 수행한다.
도 2는 본 발명의 일 실시예에 따른 IZO 산화물 트랜지스터를 위에서 바라 본 모습을 도시한 도면이다.
도 2를 참조하면, 게이트 전극 상에 상부 전극 및 소스 전극이 형성되어 있는 형태와 위치를 확인할 수 있다.
도 3은 본 발명의 일 실시예에 따른 IZO 산화물 트랜지스터의 제조 방법을 보여주는 흐름도이다.
도 3을 참조하면, 본 발명의 산화물 트랜지스터 제조 방법은 게이트 전극을 포함하는 기판(10) 상에 절연막(110)을 형성하는 단계(S110), 절연막(110) 상에 산화물 박막(120)을 형성하는 단계(S120) 및 산화물 박막(120) 상에 소스 전극(130) 및 드레인 전극(140)을 형성하는 단계(S130)를 포함한다.
산화물 박막을 형성하는 단계(S120)에서, 2 레이어(layers) 이상의 IZO(Indium-Zinc Oxide) 박막이 연속하여 적층되도록 산화물 박막(120)을 형성한다. 본 발명의 일 실시예에서 산화물 박막(120)은 IZO 박막을 형성하는 공정을 연속으로 3회 반복하여, 3개의 IZO 박막 레이어(layer)가 균일하게 적층되도록 형성될 수 있다. 더 상세하게는, IZO 용액을 1500 rpm의 속도로 스핀 코팅(spin-coating)을 진행하여, 20~30nm 두께의 IZO 반도체 박막을 제작하고, 그 후 퍼니스(furnace)에서 380℃의 온도에서 2시간동안 어닐링(annealing)을 실시하는 과정을 통해 IZO 박막을 생성하고, 이러한 과정을 3회 반복하여 균일한 3 레이어의 연속적인 IZO 박막을 고집적으로 형성한다.
본 발명에서 산화물 박막(120)에 대하여 산소 플라즈마 처리(oxygen plasma treatment) 공정을 수행한다.
절연막을 형성하는 단계(S110)에서, 기판(10) 상에 SiO2를 성장시키는 방식으로 절연막을 형성할 수 있다.
소스 전극 및 드레인 전극을 형성하는 단계(S130)에서, 알루미늄(Al)을 증착하여 소스 전극 및 드레인 전극을 형성할 수 있다.
이제 도 1 내지 도 3을 참조하여, 본 발명에서 용액 공정 기반의 다층 채널 구조 IZO 산화물 트랜지스터의 실제 제작 과정과 실험 과정을 예시하면 다음과 같다.
도 1 및 도 2에서는 본 발명의 산화물 트랜지스터를 실제로 제작하기 위한, 멀티 스택(multi stacked) IZO(indium-zinc oxide) 박막 트랜지스터의 구조를 나타낸다. 본 발명에서 산화물 트랜지스터는 탑 컨택트 보텀 게이트(top-contact bottom-gate) 구조로 제작되었다. 그리고, 기판이자 게이트(gate) 전극으로 사용하기 위해 헤비하게(heavily) 도핑된(doped) n형(n-type) 실리콘 웨이퍼를 사용하였으며, 절연막 형성을 위해 퍼니스(furnace)에서 열 산화(thermal oxidation) 공정을 통해 100nm의 SiO2를 성장시켰다. 그 후 피라냐 클리닝(piranha cleaning)을 이용하여 기판(10)에 표준 세정을 실시하였다.
그리고, 용액 공정 기반의 IZO 산화물 박막을 제작하기 위해, 시약인 indium nitrate hydrate [In(NO3)3·xH2O], zinc acetate dihydrate [Zn(CH3COO)2·2H2O]를 사용한다. 그리고, 0.1M의 인듐(indium), 아연(zinc) 용액을 제작하기 위해 용매로써 2-methoxyethanol을 사용하고, 시약을 용해시키기 위해 안정제의 역할을 하는 acetylacetone을 인듐(indium) 용액에 첨가하고, 빠른 반응을 위해 촉매로 NH3를 첨가한다. 그리고 아연(zinc) 용액에는 안정제인 acetylacetone만 첨가하여 인듐 용액과 아연 용액을 각각 1시간 동안 60℃에서 스터링(stirring)을 진행한다.
이후 인듐(In), 아연(Zn) 용액을 7:3의 비율로 혼합하여 상온(예를 들어, 27℃)에서 2시간 동안 스터링(stirring)을 진행한다.
그리고, 실리콘 웨이퍼에 박막을 제작하기 위해 IZO 용액을 1500 rpm의 속도로 스핀 코팅(spin-coating)을 진행하여, 20~30nm 두께의 IZO 반도체 박막을 형성시킨다. 그 후, 퍼니스(furnace)에서 380℃의 온도에서 2시간동안 어닐링(annealing)을 실시한다.
그리고, 상기 과정을 총 3회 반복하여 IZO 박막에 대하여 균일하게 3 레이어를 연속하여 고집적으로 형성하였다.
다음, 제작한 IZO 산화물 박막에 대하여, 산소 플라즈마 처리(oxygen plasma treatment) 공정을 진행하기 위해서, 분자 빔 에피택시 시스템(molecular beam epitaxy system)을 이용하여 공정을 수행하였다. 이때 챔버(Chamber)에 소자를 로딩(loading)한 후에 진공도가 1 × 10-3 torr가 되면 산소(oxygen) 가스를 이용하여 퍼지(purge) 과정을 적당한 시간동안 진행하다가 다시 1 × 10-3 torr까지 펌핑(pumping)하였다. 그 후, RF 제너레이터(generator)와 매칭박스(matching box)를 이용하여 플라즈마(plasma)를 발생시킨 후에 RF 제너레이터(generator)의 파워(power)를 200 W까지 올려서 고정시킨 후, 0, 3, 6, 9분 동안 플라즈마 처리하였다.
최종적으로 소스 전극(130) 및 드레인 전극(140)을 제작하기 위해, DC 마그네트론 스퍼터링 시스템(DC magnetron sputtering system)을 사용하여, 알루미늄(Al) 타겟(target)과 쉐도우 마스크(shadow mask)를 이용한 진공 증착을 통해, DC 파워(power)와, 챔버(chamber) 내에 실제 공정 압력을 각각 150 W, 1.5 × 10-2 Torr로 설정하고, 100 nm 두께의 알루미늄(Al) 상부 전극을 증착하였다. 이때, 공정을 시작하기 전, 아르곤(Ar) 가스(gas)를 30 sccm으로 주입하고, 상온에서 증착을 진행하였다. 이후 반도체 측정 장비인 keithley 2636A를 사용하여 소자의 전기적 특성을 상온에서 측정하였다.
도 4는 본 발명의 일 실시예에 따른 멀티 스택(multi stacked) IZO 산화물 박막 기반 트랜지스터 소자의 산소 플라즈마 처리(oxygen plasma treatment) 시간에 따른 출력 커브(output curve)를 도시한 그래프로서, 20~30 nm의 산화물 박막 활성층을 가지는 트랜지스터 소자의 특성을 확인하였다.
도 4의 실시예에서 트랜지스터 소자의 측정에서는 소스를 접지로 사용하였고, 드레인과 게이트에 전압을 인가하였다. 구체적으로 게이트에 0, 10, 20, 30 V의 전압을 인가하고, 드레인에 0V~30V의 전압을 인가하여, 0, 3, 6, 9분의 각 시간 동안의 드레인 전류(drain current)를 측정하였다.
그 결과, 도 4에서 보는 바와 같이, 산소 플라즈마 처리(oxygen plasma treatment)를 진행한 경우, 기존의 UV나 펨토세컨드 레이저 처리의 경우와 마찬가지로 반도체로서의 성능을 보인다는 것을 확인할 수 있다.
도 5는 본 발명의 일 실시예에 따른 멀티 스택 IZO 산화물 박막 기반 트랜지스터 소자의 산소 플라즈마 처리 시간에 따른 트랜스퍼 커브(transfer curve)를 도시한 결과 그래프이다.
도 5를 참조하면, 산소 플라즈마 처리(oxygen plasma treatment) 공정을 진행하지 않은 소자는 트랜지스터의 성능이 떨어지는 모습을 볼 수 있고, 산소 플라즈마 처리 공정을 진행한 소자는 성능이 향상된 것을 확인할 수 있다. 그 중에서도 3분 동안 산소 플라즈마 처리 공정을 진행한 소자가 모빌리티(mobility)가 7.49 cm2/Vs이고, 온/오프 비(on/off ratio)가 1.7 × 104를 나타내며, 트랜스퍼 커브(transfer curve) 특성과 함께 고려할 때, 높은 성능을 나타내는 것을 확인할 수 있다.
도 6은 멀티 스택 IZO 산화물 박막 기반 트랜지스터 소자의 리텐션 스테빌러티(retention stability)를 도시한 그래프이다.
도 6에서 보는 바와 같이, 산소 플라즈마 처리 공정을 진행하지 않은 소자는 전류가 유지되지 못하고 감소하는 모습을 확인할 수 있지만, 산소 플라즈마 처리 공정을 3분간 진행한 소자는 시간이 증가하여도 전류가 비슷하게 유지되는 것을 확인할 수 있다.
도 7은 본 발명의 일 실시예에 따른 멀티 스택 IZO 산화물 박막 기반 트랜지스터 표면의 모폴로지(morphology)를 나타낸 것이다.
도 7은 BRUKER사의 ICON AFM(atomic force microscope)을 사용하여 멀티 스택 IZO 산화물 박막 기반 트랜지스터 표면의 모폴로지(morphology)를 500 nm × 500 nm 크기로 나타낸 것이다.
도 7 (a)는 산소 플라즈마 처리(oxygen plasma treatment)를 거치지 않은 멀티 레이어(multi-layers) IZO 박막의 표면을 관찰한 것이며, 도 7 (b)는 산소 플라즈마 처리를 3분간 진행한 멀티 레이어 IZO 박막을 관찰한 것이다. 그리고, 도 7 (c)는 산소 플라즈마 처리를 6분간 진행한 멀티 레이어 IZO 박막을 관찰한 것이며, 도 7 (d)는 산소 플라즈마 처리를 9분간 진행한 멀티 레이어 IZO 박막을 관찰한 것이다.
도 7을 참조하면, 결과적으로 산소 플라즈마 처리를 길게 진행할수록 표면의 굴곡이 적게 나타나는 것을 확인할 수 있으며, 산소 플라즈마 처리를 하지 않은 (a)에 비해서 3분간 산소 플라즈마 처리를 진행한 (b)가, 박막의 표면 거칠기(root mean square, RMS)가 낮은 것을 알 수 있다.
도 8은 본 발명의 일 실시예에 따른 멀티 스택 IZO 산화물 박막 기반 트랜지스터 소자와 저항 10MΩ을 이용해 N-mos 인버터(inverter) 회로를 구성한 후, 다이나믹 테스트(dynamic test)를 진행한 것을 도시한 그래프이다.
도 8에서 (a)는 산소 플라즈마 처리를 진행하지 않은 트랜지스터 소자를 이용한 실험 결과 그래프이고, (b)는 산소 플라즈마 처리를 3분 동안 진행한 트랜지스터 소자를 이용한 실험 결과 그래프이고, (c)는 산소 플라즈마 처리를 6분 동안 진행한 트랜지스터 소자를 이용한 실험 결과 그래프이고, (d)는 산소 플라즈마 처리를 9분 동안 진행한 트랜지스터 소자를 이용한 실험 결과 그래프이다.
도 8을 참조하면, 500 Hz의 파장에서 다이나믹 테스트를 진행하였을 때, 산소 플라즈마 처리를 진행하는 경우, 입력이 반전되어 출력되는 것을 확인 할 수 있다. 이러한 결과를 통해 산소 플라즈마 처리 공정을 진행한 산화물 트랜지스터 소자에 대해 집적회로 IC로 응용할 수 있음을 알 수 있다.
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
10 기판 110 절연막
120 산화물 박막 130 소스 전극
140 드레인 전극

Claims (10)

  1. 게이트 전극을 포함하는 기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 산화물 박막을 형성하는 단계;
    상기 산화물 박막에 대하여 산소 플라즈마 처리(oxygen plasma treatment) 공정을 수행하는 단계; 및
    상기 산화물 박막 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하되,
    상기 산화물 박막을 형성하는 단계에서, 2 레이어(layers) 이상의 IZO(Indium-Zinc Oxide) 박막이 연속하여 적층되도록 산화물 박막을 형성하며,
    상기 산소 플라즈마 처리 공정을 수행하는 단계에서, 분자 빔 에피택시 시스템(molecular beam epitaxy system)을 이용하여 공정을 수행하되, 챔버(Chamber)에서 진공도가 1 × 10-3 torr가 되면 산소(oxygen) 가스를 이용하여 퍼지(purge) 과정을 진행하고, RF 제너레이터(generator)와 매칭박스(matching box)를 이용하여 플라즈마(plasma)를 발생시킨 후에 RF 제너레이터(generator)의 파워(power)를 200 W까지 올려서 고정시킨 후, 3분 동안 플라즈마 처리를 수행하는 것을 특징으로 하는 산화물 트랜지스터 제조 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 절연막을 형성하는 단계에서, 상기 기판 상에 SiO2를 성장시키는 방식으로 절연막을 형성하는 것을 특징으로 하는 산화물 트랜지스터 제조 방법.
  4. 청구항 1에 있어서,
    상기 소스 전극 및 드레인 전극을 형성하는 단계에서, 알루미늄(Al)을 증착하여 소스 전극 및 드레인 전극을 형성하는 것을 특징으로 하는 산화물 트랜지스터 제조 방법.
  5. 청구항 1에 있어서,
    상기 산화물 박막을 형성하는 단계에서, IZO 박막을 형성하는 공정을 연속으로 3회 반복하여, 3개의 IZO 박막 레이어(layer)가 균일하게 적층되도록 형성하는 것을 특징으로 하는 산화물 트랜지스터 제조 방법.
  6. 게이트 전극을 포함하는 기판;
    상기 기판 상에 형성되는 절연막;
    상기 절연막 상에 형성되는 산화물 박막; 및
    상기 산화물 박막 상에 형성되는 소스 전극 및 드레인 전극을 포함하되,
    상기 산화물 박막은 2 레이어(layers) 이상의 IZO(Indium-Zinc Oxide) 박막이 연속하여 적층되는 구조이고,
    상기 산화물 박막에 대하여 산소 플라즈마 처리(oxygen plasma treatment) 공정을 수행하며,
    상기 산소 플라즈마 처리 공정을 수행함에 있어서, 분자 빔 에피택시 시스템(molecular beam epitaxy system)을 이용하여 공정을 수행하되, 챔버(Chamber)에서 진공도가 1 × 10-3 torr가 되면 산소(oxygen) 가스를 이용하여 퍼지(purge) 과정을 진행하고, RF 제너레이터(generator)와 매칭박스(matching box)를 이용하여 플라즈마(plasma)를 발생시킨 후에 RF 제너레이터(generator)의 파워(power)를 200 W까지 올려서 고정시킨 후, 3분 동안 플라즈마 처리를 수행하는 것을 특징으로 하는 산화물 트랜지스터.
  7. 삭제
  8. 청구항 6에 있어서,
    상기 절연막은 상기 기판 상에 SiO2를 성장시키는 방식으로 형성되는 것임을 특징으로 하는 산화물 트랜지스터.
  9. 청구항 6에 있어서,
    상기 소스 전극 및 드레인 전극은 알루미늄(Al)을 증착하여 형성되는 것임을 특징으로 하는 산화물 트랜지스터.
  10. 청구항 6에 있어서,
    상기 산화물 박막은 IZO 박막을 형성하는 공정을 연속으로 3회 반복하여, 3개의 IZO 박막 레이어(layer)가 균일하게 적층되도록 형성되는 것임을 특징으로 하는 산화물 트랜지스터.

KR1020180158140A 2018-12-10 2018-12-10 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 KR102174384B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180158140A KR102174384B1 (ko) 2018-12-10 2018-12-10 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180158140A KR102174384B1 (ko) 2018-12-10 2018-12-10 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200070703A KR20200070703A (ko) 2020-06-18
KR102174384B1 true KR102174384B1 (ko) 2020-11-04

Family

ID=71143023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180158140A KR102174384B1 (ko) 2018-12-10 2018-12-10 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102174384B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102431926B1 (ko) * 2020-11-23 2022-08-11 김성진 산화물 박막 트랜지스터
KR102431922B1 (ko) * 2020-11-30 2022-08-11 김성진 펨토초 레이저를 이용한 트랜지스터 제작 방법
KR102635426B1 (ko) * 2022-01-11 2024-02-07 한양대학교 산학협력단 C-축 배열 izo 물질막, 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153842A (ja) * 2008-11-28 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2017103495A (ja) * 2012-10-24 2017-06-08 株式会社半導体エネルギー研究所 トランジスタ及びその作製方法
KR101851567B1 (ko) 2011-07-04 2018-04-25 삼성전자주식회사 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5171258B2 (ja) 2005-12-02 2013-03-27 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR20140106042A (ko) * 2013-02-25 2014-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153842A (ja) * 2008-11-28 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101851567B1 (ko) 2011-07-04 2018-04-25 삼성전자주식회사 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법
JP2017103495A (ja) * 2012-10-24 2017-06-08 株式会社半導体エネルギー研究所 トランジスタ及びその作製方法

Also Published As

Publication number Publication date
KR20200070703A (ko) 2020-06-18

Similar Documents

Publication Publication Date Title
TWI745242B (zh) 顯示裝置
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
US7691715B2 (en) Method of fabricating oxide semiconductor device
US7777231B2 (en) Thin film transistor and method for fabricating same
US7799622B2 (en) Methods of manufacturing oxide semiconductor thin film transistor
KR20110025768A (ko) 박막 트랜지스터 및 표시 장치
TWI489634B (zh) 薄膜電晶體、其製造方法及顯示裝置
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
US10665721B1 (en) Manufacturing method of flexible TFT backplane and flexible TFT backplane
US20130168678A1 (en) Thin-film semiconductor device for display apparatus and method of manufacturing same
US20070093004A1 (en) Method of manufacturing thin film transistor including ZnO thin layer
KR101859621B1 (ko) 펨토 세컨드 레이저 프리어닐링을 이용한 산화물 트랜지스터 및 그 제조 방법
KR102154477B1 (ko) 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법
WO2020113763A1 (zh) 一种薄膜晶体管的制备方法
KR102245154B1 (ko) 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법
KR102326186B1 (ko) Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법
CN109427976B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102431926B1 (ko) 산화물 박막 트랜지스터
KR102431923B1 (ko) Tft 제작 방법
KR102431927B1 (ko) 패시베이션막을 구비하는 박막 트랜지스터
US10032797B2 (en) Oxide semiconductor-based transistor and method of manufacturing the same
KR102431921B1 (ko) 산소 플라즈마 처리 기반의 산화물 박막 트랜지스터 및 그 제작 방법
KR20220075659A (ko) 펨토초 레이저를 이용한 트랜지스터 제작 방법
KR101753974B1 (ko) 프리어닐링 공정을 이용한 산화물 트랜지스터 및 그 제조 방법
JP2002294450A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant