KR101851567B1 - 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법 - Google Patents

트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법 Download PDF

Info

Publication number
KR101851567B1
KR101851567B1 KR1020110066130A KR20110066130A KR101851567B1 KR 101851567 B1 KR101851567 B1 KR 101851567B1 KR 1020110066130 A KR1020110066130 A KR 1020110066130A KR 20110066130 A KR20110066130 A KR 20110066130A KR 101851567 B1 KR101851567 B1 KR 101851567B1
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
semiconductor layer
transistor
gate
Prior art date
Application number
KR1020110066130A
Other languages
English (en)
Other versions
KR20130004836A (ko
Inventor
전상훈
송이헌
안승언
김창정
김영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110066130A priority Critical patent/KR101851567B1/ko
Priority to US13/404,136 priority patent/US9048163B2/en
Publication of KR20130004836A publication Critical patent/KR20130004836A/ko
Application granted granted Critical
Publication of KR101851567B1 publication Critical patent/KR101851567B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Abstract

트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법에 관해 개시되어 있다. 개시된 트랜지스터는 복수의 산화물반도체층 및 이들 사이에 절연층을 갖는 액티브층을 포함할 수 있다. 상기 절연층은 상기 복수의 산화물반도체층 중 적어도 하나에 대해서 식각선택비가 큰 물질을 포함할 수 있다. 개시된 전자소자는 전술한 트랜지스터(제1 트랜지스터) 및 이와 연결된 다른 트랜지스터(제2 트랜지스터)를 포함할 수 있다. 상기 제2 트랜지스터는 상기 제1 트랜지스터의 액티브층과 다른 구조의 액티브층을 포함할 수 있다. 상기 제2 트랜지스터의 액티브층은 상기 제1 트랜지스터의 액티브층을 구성하는 복수의 산화물반도체층 중 어느 하나와 동일한 구성을 가질 수 있다.

Description

트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법{Transistor, electronic device including transistor and manufacturing methods thereof}
트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법에 관한 것이다.
트랜지스터는 다양한 전자 기기 분야에서 여러 가지 목적으로 널리 사용되고 있다. 예컨대, 트랜지스터는 스위칭소자(switching device), 구동소자(driving device) 및 광감지소자(photo sensing device) 등으로 사용되고, 그 밖에도 다양한 전자 회로의 구성요소로 사용될 수 있다.
트랜지스터의 특성은 채널층의 물질, 구성 등에 따라 크게 달라질 수 있다. 즉, 채널층의 물질 및 구성은 트랜지스터의 특성을 결정하는 중요한 요인일 수 있다. 최근, 트랜지스터의 동작 특성을 향상시키기 위해, 캐리어 이동도(carrier mobility)가 높은 산화물반도체층을 채널층으로 적용하는 방법이 시도되고 있다.
그런데 산화물반도체층을 채널층으로 갖는 트랜지스터(산화물 트랜지스터)는 광에 대한 민감도가 낮기 때문에, 광소자(예컨대, 광센서 등)로의 적용이 용이하지 않을 수 있다.
복수의 산화물반도체층을 포함하고 제조가 용이한 트랜지스터 및 이를 적용한 전자소자를 제공한다. 광감지 특성이 우수하고 비교적 간단한 공정으로 제조할 수 있는 트랜지스터 및 이를 포함하는 전자소자를 제공한다.
서로 다른 액티브 구조를 갖는 복수의 트랜지스터를 포함하는 전자소자를 제공한다.
상기 트랜지스터 및 전자소자의 제조방법을 제공한다.
본 발명의 일 측면(aspect)에 따르면, 제1 산화물반도체층, 제2 산화물반도체층 및 이들 사이에 구비된 절연층을 포함하는 액티브층; 상기 액티브층의 양단에 각각 접촉된 소오스 및 드레인; 상기 액티브층에 대응하는 게이트; 및 상기 액티브층과 상기 게이트 사이에 구비된 게이트절연층;을 포함하는 트랜지스터가 제공된다.
상기 절연층은 상기 제1 및 제2 산화물반도체층 중 적어도 하나에 대해서 식각선택비가 2 이상인 물질을 포함할 수 있다.
상기 절연층은 실리콘 산화물, 실리콘 질산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다.
상기 절연층은 실리콘 산화물층일 수 있다.
상기 게이트 측으로부터 상기 제1 산화물반도체층, 상기 절연층 및 상기 제2 산화물반도체층이 순차로 구비될 수 있다.
상기 제2 산화물반도체층은 상기 제1 산화물반도체층보다 광민감도가 높은 물질을 포함할 수 있다.
상기 제2 산화물반도체층은 상기 제1 산화물반도체층보다 에너지 밴드갭이 작은 물질을 포함할 수 있다.
상기 제1 산화물반도체층에 의해 상기 트랜지스터의 문턱전압이 증가할 수 있다.
상기 제1 산화물반도체층은 MInZnO, MZnO, MAlO, MSnO 중 적어도 하나를 포함할 수 있고, 여기서 M은 금속 원소일 수 있다.
상기 M은 Ga, Hf, Ti, Ta, Zr 및 Ln 중 어느 하나일 수 있다.
상기 제1 산화물반도체층은, 예컨대, GaInZnO층 또는 HfInZnO층일 수 있다.
상기 제2 산화물반도체층은 InZnO, InO, ZnO 중 적어도 하나를 포함할 수 있다.
상기 제2 산화물반도체층은, 예컨대, InZnO층일 수 있다.
상기 액티브층 상에 식각정지층이 구비될 수 있다.
상기 게이트는 상기 액티브층 아래에 구비될 수 있다.
상기 게이트는 상기 액티브층 위에 구비될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 트랜지스터를 포함하는 전자소자가 제공된다.
본 발명의 다른 측면에 따르면, 전술한 트랜지스터를 포함하는 광감지회로가 제공된다.
상기 트랜지스터는 상기 광감지회로의 광센서 트랜지스터일 수 있다.
상기 광감지회로는 상기 광센서 트랜지스터에 연결된 스위칭 트랜지스터를 더 포함할 수 있다.
상기 스위칭 트랜지스터는 단층 구조의 액티브층을 포함할 수 있다.
상기 스위칭 트랜지스터의 액티브층은 상기 제1 산화물반도체층과 동일한 물질로 형성될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 광감지회로를 포함하는 전자소자가 제공된다.
본 발명의 다른 측면에 따르면, 제1 액티브층, 제1 게이트, 제1 소오스 및 제1 드레인을 포함하는 제1 트랜지스터; 및 상기 제1 트랜지스터에 연결된 것으로, 제2 액티브층, 제2 게이트, 제2 소오스 및 제2 드레인을 포함하는 제2 트랜지스터;를 포함하고, 상기 제1 액티브층은 상기 제1 게이트 측으로부터 순차로 구비된 제1 산화물반도체층, 절연층 및 제2 산화물반도체층을 포함하고, 상기 제2 액티브층은 상기 제1 액티브층과 다른 구조를 갖는 전자소자가 제공된다.
상기 절연층은 실리콘 산화물, 실리콘 질산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다.
상기 제2 산화물반도체층은 상기 제1 산화물반도체층보다 광민감도가 높은 물질을 포함할 수 있다.
상기 제1 산화물반도체층은 MInZnO, MZnO, MAlO, MSnO 중 적어도 하나를 포함할 수 있고, 상기 M은 Ga, Hf, Ti, Ta, Zr 및 Ln 중 어느 하나일 수 있다.
상기 제2 산화물반도체층은 InZnO, InO, ZnO 중 적어도 하나를 포함할 수 있다.
상기 제2 액티브층은 단층 구조를 가질 수 있다.
상기 제2 액티브층은 상기 제1 산화물반도체층과 동일한 물질로 형성될 수 있다.
상기 제1 및 제2 트랜지스터는 광감지회로를 구성할 수 있다.
상기 제1 트랜지스터는 광센서 트랜지스터일 수 있고, 상기 제2 트랜지스터는 스위칭 트랜지스터일 수 있다.
본 발명의 다른 측면에 따르면, 기판 상에 제1 및 제2 게이트를 형성하는 단계; 상기 제1 및 제2 게이트를 덮는 게이트절연층을 형성하는 단계; 상기 게이트절연층 상에 제1 산화물반도체층, 절연층 및 제2 산화물반도체층을 차례로 형성하는 단계; 상기 제1 게이트 위쪽의 상기 제2 산화물반도체층 상에 제1 마스크층을 형성하는 단계; 상기 제1 마스크층을 식각 장벽으로 이용해서 상기 제2 산화물반도체층 및 상기 절연층을 식각하는 단계; 상기 제1 마스크층을 제거하는 단계; 상기 제1 게이트 위에 상기 제1 산화물반도체층, 절연층 및 제2 산화물반도체층을 포함하는 제1 액티브영역을 정의하고, 상기 제2 게이트 위에 상기 제1 산화물반도체층을 포함하는 제2 액티브영역을 정의하는 단계; 및 상기 제1 액티브영역에 접촉된 제1 소오스 및 제1 드레인을 형성하고, 상기 제2 액티브영역에 접촉된 제2 소오스 및 제2 드레인을 형성하는 단계;를 포함하는 전자소자의 제조방법이 제공된다.
상기 절연층은 상기 제1 산화물반도체층에 대해서 식각선택비가 2 이상인 물질로 형성할 수 있다.
상기 절연층은 실리콘 산화물, 실리콘 질산화물 및 실리콘 질화물 중 적어도 하나로 형성할 수 있다.
상기 제2 산화물반도체층은 상기 제1 산화물반도체층보다 광민감도가 높은 물질을 포함할 수 있다.
상기 제1 산화물반도체층은 MInZnO, MZnO, MAlO, MSnO 중 적어도 하나를 포함할 수 있고, 여기서 M은 Ga, Hf, Ti, Ta, Zr 및 Ln 중 어느 하나일 수 있다.
상기 제2 산화물반도체층은 InZnO, InO, ZnO 중 적어도 하나를 포함할 수 있다.
상기 제1 및 제2 액티브영역 상에 식각정지층을 형성하는 단계를 더 포함할 수 있다.
상기 제1 게이트, 제1 액티브영역, 제1 소오스 및 제1 드레인은 광센서 트랜지스터를 구성할 수 있고, 상기 제2 게이트, 제2 액티브영역, 제2 소오스 및 제2 드레인은 스위칭 트랜지스터를 구성할 수 있다.
복수의 산화물반도체층을 포함하는 트랜지스터 및 이를 적용한 전자소자를 구현할 수 있다. 우수한 광감지 특성을 갖는 트랜지스터 및 이를 적용한 전자소자를 구현할 수 있다. 동작 특성이 우수하고 고신뢰성을 갖는 트랜지스터 및 이를 적용한 전자소자를 구현할 수 있다.
상기 트랜지스터 및 전자소자를 비교적 간단한 공정으로 용이하게 제조할 수 있다.
도 1 내지 도 3은 본 발명의 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 4는 본 발명의 실시예에 따른 트랜지스터의 액티브층 및 게이트절연층의 에너지밴드 다이어그램을 예시적으로 보여주는 그래프이다.
도 5는 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(광감지회로)를 보여주는 단면도이다.
도 6은 도 5의 전자소자(광감지회로)의 회로 구성을 예시적으로 보여주는 회로도이다.
도 7은 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(평판표시장치)의 일부를 보여주는 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 트랜지스터를 포함하는 전자소자(평판표시장치)의 일부를 보여주는 단면도이다.
도 9a 내지 도 9h는 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(광감지회로)의 제조방법을 보여주는 단면도이다.
도 10은 도 9h의 제1 트랜지스터의 광에 대한 민감도를 평가한 결과 그래프이다.
도 11은 도 9h의 제2 트랜지스터의 광에 대한 민감도를 평가한 결과 그래프이다.
도 12 및 도 13은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 14 및 도 15는 본 발명의 다른 실시예에 따른 트랜지스터를 포함하는 전자소자(광감지회로)를 보여주는 단면도이다.
도 16a 내지 도 16h는 본 발명의 다른 실시예에 따른 트랜지스터를 포함하는 전자소자(광감지회로)의 제조방법을 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호설명 *
10, 11 : 제1 산화물반도체층 20, 22 : 절연층
30, 33 : 제2 산화물반도체층 A1∼A3, A10, A20 : 액티브층
D1∼D3, D10, D20 : 드레인전극 DL1 : 데이터라인
ES1∼ES3, ES10, ES20 : 식각정지층 G1∼G3, G10, G20 : 게이트
GI1, GI10 : 게이트절연층 GL1, GL2 : 게이트라인
P1, P10 : 패시베이션층 S1∼S3, S10, S20 : 소오스전극
SUB1, SUB10 : 기판 Tr1∼Tr3, Tr10, Tr20 : 트랜지스터
Vdd : 전원라인
이하, 본 발명의 실시예에 따른 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 보여준다. 본 실시예의 트랜지스터는 게이트(G1)가 액티브층(A1) 아래에 구비되는 바텀(bottom) 게이트 구조의 트랜지스터이다.
도 1을 참조하면, 기판(SUB1) 상에 게이트(G1)가 구비될 수 있다. 기판(SUB1)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 게이트(G1)는 일반적인 전극 물질(금속, 도전성 산화물 등)로 형성될 수 있다. 예컨대, 게이트(G1)는 Mo, Cu, Ti, Al, Ni, W, Pt, Cr 등의 금속 물질 또는 IZO(indium zinc oxide), ITO(induim tin oxide) 등의 도전성 산화물 등으로 형성될 수 있으며, 두 종류 이상의 금속을 합금한 물질로 형성될 수도 있다. 또한, 게이트(G1)는 단층 구조를 갖거나, 서로 다른 물질층을 복수 개 포함하는 다층 구조를 가질 수 있다. 기판(SUB1) 상에 게이트(G1)를 덮는 게이트절연층(GI1)이 구비될 수 있다. 게이트절연층(GI1)은 실리콘 산화물층, 실리콘 질산화물층이나 실리콘 질화물층일 수 있으나, 그 밖의 다른 물질층, 예컨대, 실리콘 질화물층보다 유전상수가 큰 고유전물질층일 수도 있다. 게이트절연층(GI1)은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이상이 적층된 구조를 가질 수도 있다.
게이트절연층(GI1) 상에 액티브층(A1)이 구비될 수 있다. 액티브층(A1)은 게이트(G1) 위쪽에 위치할 수 있다. 액티브층(A1)은 산화물반도체를 포함할 수 있고, 다층 구조를 가질 수 있다. 예컨대, 액티브층(A1)은 순차로 적층된 제1 산화물반도체층(10), 절연층(20) 및 제2 산화물반도체층(30)을 포함할 수 있다. 액티브층(A1)에 대해서는 추후에 보다 상세히 설명한다.
게이트절연층(GI1) 상에 액티브층(A1)의 양단에 각각 접촉되는 소오스전극(S1) 및 드레인전극(D1)이 구비될 수 있다. 소오스전극(S1) 및 드레인전극(D1)은 단일층 또는 다중층일 수 있다. 소오스전극(S1) 및 드레인전극(D1)은 게이트(G1)와 동일한 물질층일 수 있으나, 다른 물질층일 수도 있다. 게이트절연층(GI1) 상에 액티브층(A1), 소오스전극(S1) 및 드레인전극(D1)을 덮는 패시베이션층(passivation layer)(P1)이 구비될 수 있다. 패시베이션층(P1)은, 예컨대, 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 또는 유기절연층이거나, 이들 중 적어도 두 개 이상이 적층된 구조를 가질 수 있다.
이하에서는 액티브층(A1)에 대해 보다 상세히 설명한다.
액티브층(A1)에서 제1 산화물반도체층(10)은 제2 산화물반도체층(30)보다 게이트(G1)에 가까이 배치된 층으로서, 메인 채널층으로 작용할 수 있다. 제1 산화물반도체층(10)은 제2 산화물반도체층(30)보다 에너지 밴드갭(energy bandgap)이 큰 물질(산화물반도체)을 포함할 수 있다. 또한 제1 산화물반도체층(10)의 캐리어 농도는 제2 산화물반도체층(30)의 캐리어 농도보다 낮을 수 있다. 이러한 제1 산화물반도체층(10)은 트랜지스터의 문턱전압을 높이는 역할을 할 수 있다. 만약, 제1 산화물반도체층(10)이 없으면, 트랜지스터의 문턱전압은 과도하게 낮아질 수 있다. 제1 산화물반도체층(10)은, 예컨대, MInZnO, MZnO, MAlO, MSnO 중 적어도 하나를 포함할 수 있고, 여기서, M은 금속 원소일 수 있다. 상기 M은 Ga, Hf, Ti, Ta, Zr 및 Ln 중 어느 하나일 수 있다. 구체적인 예로, 제1 산화물반도체층(10)은 GaInZnO층, HfInZnO층 등일 수 있다. 제1 산화물반도체층(10)을 구성하는 상기 산화물반도체는 비정질 또는 결정질이거나, 비정질과 결정질이 혼합된 결정구조를 가질 수 있다. 제1 산화물반도체층(10)의 물질은 상기한 바에 한정되지 않고, 다양하게 변화될 수 있다. 제1 산화물반도체층(10)의 두께는, 예컨대, 10∼100nm 정도일 수 있다. 그러나 제1 산화물반도체층(10)의 물질에 따라 제1 산화물반도체층(10)의 적정 두께는 달라질 수 있다.
제2 산화물반도체층(30)은 제1 산화물반도체층(10)보다 광에 대한 민감도가 높은 층일 수 있다. 물질의 광에 대한 민감도, 즉, 광민감도(photosensitivity)는 에너지 밴드갭(energy bandgap)에 관계될 수 있다. 예컨대, 에너지 밴드갭이 작을수록 광민감도는 증가할 수 있다. 따라서 제2 산화물반도체층(30)은 제1 산화물반도체층(10)보다 에너지 밴드갭이 작은 물질을 포함할 수 있다. 또한 광민감도는 캐리어 농도에 관계될 수 있다. 예컨대, 물질의 캐리어 농도가 높을수록 광민감도는 증가할 수 있다. 따라서 제2 산화물반도체층(30)은 제1 산화물반도체층(10)보다 캐리어 농도가 높은 물질을 포함할 수 있다. 이러한 제2 산화물반도체층(30)은 "광센서층"이라 할 수 있다. 제2 산화물반도체층(30)은, 예컨대, InZnO, InO, ZnO 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 제2 산화물반도체층(30)은 InZnO층, InO층 또는 ZnO층일 수 있다. 제2 산화물반도체층(30)의 물질은 상기한 바에 한정되지 않고, 다양하게 변화될 수 있다. 제2 산화물반도체층(30)의 두께는, 예컨대, 10∼200nm 정도일 수 있다. 제2 산화물반도체층(30)의 물질에 따라 제2 산화물반도체층(30)의 적정 두께는 달라질 수 있다.
제1 산화물반도체층(10)과 제2 산화물반도체층(30) 사이에 구비된 절연층(20)은 제1 산화물반도체층(10)과 제2 산화물반도체층(30) 중 적어도 하나에 대하여 식각선택비(etch selectivity)가 높은 물질을 포함할 수 있다. 예컨대, 절연층(20)은 제1 산화물반도체층(10)에 대하여 2 이상의 식각선택비를 가질 수 있다. 이는 절연층(20)의 식각 속도가 제1 산화물반도체층(10)의 식각 속도보다 2배 이상 빠를 수 있다는 것을 의미한다. 제1 산화물반도체층(10)에 대한 절연층(20)의 식각선택비는 수십 내지 수백 정도일 수 있다. 즉, 절연층(20)의 식각 속도는 제1 산화물반도체층(10)의 식각 속도보다 수십 내지 수백 배 정도 빠를 수 있다. 절연층(20)은, 예컨대, 실리콘 산화물, 실리콘 질산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 절연층(20)은 실리콘 산화물층, 실리콘 질산화물층 또는 실리콘 질화물층일 수 있다. 절연층(20)의 두께는 10∼200nm 정도일 수 있지만, 이는 예시적인 것이고 달라질 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예에서는 복수의 산화물반도체층(10, 30)을 포함하는 액티브층(A1)을 사용함으로써, 트랜지스터의 동작 특성(문턱전압 등)을 적절히 제어함과 동시에 트랜지스터의 광민감도(photosensitivity)를 높일 수 있다. 이러한 트랜지스터를 이용하면, 우수한 동작 특성 및 광감지 특성을 갖는 전자소자, 예컨대, 광감지소자(photo sensing device)를 구현할 수 있다.
도 1의 구조는 다양하게 변형될 수 있다. 예컨대, 액티브층(A1)의 형태는 도시된 바에 한정되지 않고, 다양하게 변형될 수 있다. 구체적인 예로, 도 1에서는 제1 산화물반도체층(10)이 소오스전극(S1) 및 드레인전극(D1)의 끝 부분까지 연장된 구조를 갖지만, 이러한 구조는 예시적인 것이고 변형될 수 있다. 도 1에서 제1 산화물반도체층(10)의 형태가 변형된 일례가 도 2에 도시되어 있다.
도 2를 참조하면, 액티브층(A1')에서 제1 산화물반도체층(10')의 양단은 소오스전극(S1') 및 드레인전극(D1')의 끝 부분까지 연장되지 않을 수 있다. 이 경우, 소오스전극(S1') 및 드레인전극(D1')은 제1 산화물반도체층(10')의 양측면을 완전히 덮을 수 있다. 제1 산화물반도체층(10'), 소오스전극(S1') 및 드레인전극(D1')의 형태를 제외한 나머지 구성은 도 1의 그것과 동일할 수 있다.
본 발명의 다른 실시예에 따르면, 도 1의 트랜지스터는 액티브층(A1) 상에 구비된 식각정지층(etch stop layer)을 더 포함할 수 있다. 그 예가 도 3에 도시되어 있다.
도 3을 참조하면, 액티브층(A1) 상에 식각정지층(ES1)이 더 구비될 수 있다. 식각정지층(ES1)의 폭은 액티브층(A1)보다 작을 수 있다. 액티브층(A1)의 양단은 식각정지층(ES1)으로 커버되지 않을 수 있다. 소오스전극(S1)은 식각정지층(ES1)의 일단과 액티브층(A1)의 일단을 덮을 수 있고, 드레인전극(D1)은 식각정지층(ES1)의 타단과 액티브층(A1)의 타단을 덮을 수 있다. 식각정지층(ES1)은 소오스전극(S1) 및 드레인전극(D1)을 형성하기 위한 식각 공정에서, 상기 식각에 의해 액티브층(A1)이 손상되는 것을 방지하는 역할을 할 수 있다. 식각정지층(ES1)은, 예를 들어, 실리콘 산화물, 실리콘 질화물 또는 유기절연물 등을 포함할 수 있다. 식각정지층(ES1)의 사용 여부는 액티브층(A1)의 물질과 소오스전극(S1) 및 드레인전극(D1)의 물질에 따라 결정될 수 있다. 식각정지층(ES1)을 구비하는 것을 제외하면, 도 3의 구조는 도 1과 동일할 수 있다.
도 4는 도 1의 구조에서 액티브층(A1) 및 게이트절연층(GI1)의 에너지밴드 다이어그램을 예시적으로 보여준다. 이때, 액티브층(A1)의 제1 산화물반도체층(10), 절연층(20) 및 제2 산화물반도체층(30)은 각각 GaInZnO층, SiO2층 및 InZnO층이었고, 게이트절연층(GI1)은 SiNx층과 SiO2층이 적층된 구조였다. 도 4에서 참조부호 EC 및 EV 는 각각 전도대(conduction band)의 최하위 에너지레벨 및 가전대(valence band)의 최상위 에너지레벨을 나타낸다. 한편, 참조부호 EF 는 게이트의 페르미(Fermi) 에너지레벨을 나타낸다.
도 4를 참조하면, 액티브층(A1)에서 제2 산화물반도체층(30)의 에너지 밴드갭이 제1 산화물반도체층(10)의 에너지 밴드갭보다 다소 작은 것을 알 수 있다. 그리고 제1 산화물반도체층(10)과 제2 산화물반도체층(30) 사이에 이들보다 에너지 밴드갭이 큰 절연층(20)이 샌드위치된 것을 알 수 있다.
본 발명의 실시예에 따른 트랜지스터는 다양한 전자소자에 적용될 수 있다. 예컨대, 본 발명의 실시예에 따른 트랜지스터를 광감지회로의 광센서 트랜지스터로 적용될 수 있다. 이 경우, 광감지회로의 센싱 성능, 동작 특성 및 신뢰성 등을 개선할 수 있다. 상기 광감지회로는 상기 광센서 트랜지스터에 연결된 스위칭소자를 더 포함할 수 있다. 상기 스위칭소자는, 예컨대, 스위칭 트랜지스터일 수 있다. 상기 광센서 트랜지스터와 이에 연결된 스위칭 트랜지스터로 구성된 단위 회로를 복수 개 배열시킨 광센서 어레이(photo sensor array)를 제조할 수 있고, 이를 평판표시장치에 적용할 수 있다. 이렇게 하면 외부 광을 이용해 원격에서 조작할 수 있는 평판표시장치를 구현할 수 있다. 본 발명의 실시예에 따른 트랜지스터는 상기 광감지회로, 광센서 어레이, 평판표시장치 이외에도 다양한 전자소자에 여러 가지 목적으로 적용될 수 있다.
도 5는 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(광감지회로)를 보여주는 단면도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 전자소자(광감지회로)는 광센서 트랜지스터(Tr1) 및 스위칭 트랜지스터(Tr2)를 포함할 수 있다. 광센서 트랜지스터(Tr1)는 도 1의 트랜지스터와 동일한(혹은 유사한) 구성을 가질 수 있다. 보다 구체적으로 설명하면, 광센서 트랜지스터(Tr1)는 제1 게이트(G1), 게이트절연층(GI1), 제1 액티브층(A1), 제1 소오스전극(S1) 및 제1 드레인전극(D1)을 포함할 수 있다. 제1 액티브층(A1)은 제1 산화물반도체층(10), 절연층(20) 및 제2 산화물반도체층(30)을 포함할 수 있다. 제1 게이트(G1), 게이트절연층(GI1), 제1 액티브층(A1), 제1 소오스전극(S1) 및 제1 드레인전극(D1)은 각각 도 1의 게이트(G1), 게이트절연층(GI1), 액티브층(A1), 소오스전극(S1) 및 드레인전극(D1)과 동일할 수 있다. 스위칭 트랜지스터(Tr2)는 광센서 트랜지스터(Tr1)와 다른 구성을 가질 수 있다. 스위칭 트랜지스터(Tr2)의 액티브층(이하, 제2 액티브층)(A2)은 광센서 트랜지스터(Tr1)의 제1 액티브층(A1)과 다른 구성을 가질 수 있다. 예컨대, 제2 액티브층(A2)은 제1 액티브층(A1)의 제1 산화물반도체층(10)과 동일한 구성을 가질 수 있다. 제1 산화물반도체층(10)이 단층 구조를 갖는 경우, 제2 액티브층(A2)은 단층 구조를 가질 수 있다. 만약, 제1 산화물반도체층(10)이 다층 구조를 갖는 경우, 제2 액티브층(A2)도 다층 구조를 가질 수 있다. 스위칭 트랜지스터(Tr2)는 광센싱이 아닌 스위칭 기능을 담당하기 때문에, 광센서층, 즉, 제2 산화물반도체층(30)을 사용하지 않는다. 이러한 스위칭 트랜지스터(Tr2)의 경우, 광에 의한 특성 변동이 거의 없을 수 있다. 한편, 스위칭 트랜지스터(Tr2)의 제2 게이트(G2), 제2 소오스전극(S2) 및 제2 드레인전극(D2)의 물질 및 구성은 각각 제1 게이트(G1), 제1 소오스전극(S1) 및 제1 드레인전극(D1)의 그것과 동일하거나 유사할 수 있다. 게이트절연층(GI1)은 광센서 트랜지스터(Tr1)와 스위칭 트랜지스터(Tr2)에서 공통으로 사용될 수 있다. 광센서 트랜지스터(Tr1) 및 스위칭 트랜지스터(Tr2)를 덮는 패시베이션층(P1)은 도 1의 패시베이션층(P1)과 동일하거나 유사할 수 있다.
도 6은 도 5의 전자소자(광감지회로)의 회로 구성을 예시적으로 보여주는 회로도이다. 다시 말해, 도 6은 본 발명의 실시예에 따른 광센서 어레이의 단위 회로 구성을 예시적으로 보여주는 회로도이다.
도 6을 참조하면, 제1 게이트라인(GL1) 및 제2 게이트라인(GL2)이 서로 평행하게 구비될 수 있다. 데이터라인(DL1)과 전원라인(Vdd)이 제1 게이트라인(GL1) 및 제2 게이트라인(GL2)과 교차하도록 구비될 수 있다. 상기 단위 회로는 광센서 트랜지스터(Tr1) 및 이에 연결된 스위칭 트랜지스터(Tr2)를 포함할 수 있다. 광센서 트랜지스터(Tr1) 및 스위칭 트랜지스터(Tr2)는 각각 도 5의 광센서 트랜지스터(Tr1) 및 스위칭 트랜지스터(Tr2)와 동일한(혹은 유사한) 구조를 가질 수 있다. 광센서 트랜지스터(Tr1)는 제2 게이트라인(GL2)과 전원라인(Vdd) 사이에 연결될 수 있다. 스위칭 트랜지스터(Tr2)는 제1 게이트라인(GL1)과 데이터라인(DL1) 사이에 연결될 수 있다. 광센서 트랜지스터(Tr1)에 소정의 빛이 조사되면, 광센서 트랜지스터(Tr1)에서 광전류(photocurrent)가 발생할 수 있다. 이때, 스위칭 트랜지스터(Tr2)가 턴-온(turn on)되어 있으면, 광센서 트랜지스터(Tr1)와 스위칭 트랜지스터(Tr2)를 통해 데이터가 출력될 수 있다. 도 6의 회로 구성은 예시적인 것에 불과하고, 다양하게 변형될 수 있다. 또한 도 6의 회로가 복수 개 배열되어 광센서 어레이를 구성할 수 있고, 이러한 광센서 어레이는 평판표시장치 등에 적용될 수 있다.
도 7은 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(평판표시장치)의 일부를 보여주는 단면도이다.
도 7을 참조하면, 본 실시예의 전자소자(평판표시장치)는 광감지회로 및 디스플레이용 스위치(Tr3)를 포함할 수 있다. 상기 광감지회로는 도 5 및 도 6에서 설명한 광센서 트랜지스터(Tr1) 및 스위칭 트랜지스터(Tr2)를 포함할 수 있다. 한편, 디스플레이 영역에 형성되는 디스플레이용 스위치(Tr3)는 스위칭 트랜지스터(Tr2)와 동일한(혹은 유사한) 구조를 가질 수 있다. 디스플레이용 스위치(Tr3)는 제3 게이트(G3), 게이트절연층(GI1), 제3 액티브층(A3), 제3 소오스전극(S3) 및 제3 드레인전극(D3)을 포함할 수 있다. 제3 게이트(G3), 게이트절연층(GI1), 제3 액티브층(A3), 제3 소오스전극(S3) 및 제3 드레인전극(D3)의 물질 및 구성은 각각 제2 게이트(G2), 게이트절연층(GI1), 제2 액티브층(A2), 제2 소오스전극(S2) 및 제2 드레인전극(D2)의 그것과 동일할 수 있다. 이와 같이, 디스플레이용 스위치(Tr3)를 스위칭 트랜지스터(Tr2)와 동일한(혹은 유사한) 구조로 형성할 수 있으므로, 디스플레이용 스위치(Tr3)를 추가적으로 형성하는데 따른 공정상의 부담은 발생하지 않을 수 있다. 도시하지는 않았지만, 디스플레이용 스위치(Tr3)에 연결된 화소전극 등이 더 구비될 수 있다. 디스플레이 영역의 구성은 당업자에게 잘 알려진바, 이에 대한 상세한 설명은 생략한다.
본 발명의 다른 실시예에 따르면, 도 7의 제1 내지 제3 액티브층(A1, A2, A3) 상에 식각정지층(etch stop layer)이 더 구비될 수 있다. 그 예가 도 8에 도시되어 있다. 도 8에서 제1 내지 제3 식각정지층(ES1, ES2, ES3)은 각각 광센서 트랜지스터(Tr1'), 스위칭 트랜지스터(Tr2') 및 디스플레이용 스위치(Tr3')를 위한 것이다.
도 9a 내지 도 9h는 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(광감지회로)의 제조방법을 보여주는 단면도이다.
도 9a를 참조하면, 기판(SUB10) 상에 제1 게이트(G10) 및 제2 게이트(G20)를 형성할 수 있다. 기판(SUB10)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 제1 및 제2 게이트(G10, G20)는 일반적인 전극 물질(금속, 도전성 산화물 등)로 형성할 수 있다. 예컨대, 제1 및 제2 게이트(G10, G20)는 Mo, Cu, Ti, Al, Ni, W, Pt, Cr 등의 금속 물질 또는 IZO, ITO 등의 도전성 산화물 등으로 형성될 수 있으며, 두 종류 이상의 금속을 합금한 물질로 형성될 수도 있다. 또한, 제1 및 제2 게이트(G10, G20)는 단층 구조를 갖거나, 서로 다른 물질층을 복수 개 포함하는 다층 구조를 가질 수 있다. 기판(SUB10) 상에 제1 및 제2 게이트(G10, G20)를 덮는 게이트절연층(GI10)을 형성할 수 있다. 게이트절연층(GI10)은 실리콘 산화물, 실리콘 질산화물 또는 실리콘 질화물로 형성하거나, 그 밖의 다른 물질, 예컨대, 실리콘 질화물보다 유전상수가 큰 고유전물질로 형성할 수도 있다. 게이트절연층(GI1)은 실리콘 산화물층, 실리콘 질산화물, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이상이 적층된 구조를 가질 수도 있다.
도 9b를 참조하면, 게이트절연층(GI10) 상에 제1 산화물반도체층(11), 절연층(22) 및 제2 산화물반도체층(33)을 차례로 형성할 수 있다. 제1 산화물반도체층(11), 절연층(22) 및 제2 산화물반도체층(33)의 물질은 각각 도 1의 제1 산화물반도체층(10), 절연층(20) 및 제2 산화물반도체층(30)의 물질에 대응될 수 있다. 즉, 제1 산화물반도체층(11)은 MInZnO, MZnO, MAlO, MSnO 중 적어도 하나를 포함할 수 있고, 여기서, M은 금속 원소일 수 있다. 상기 M은 Ga, Hf, Ti, Ta, Zr 및 Ln 중 어느 하나일 수 있다. 구체적인 예로, 제1 산화물반도체층(11)은 GaInZnO층, HfInZnO층 등일 수 있다. 제2 산화물반도체층(33)은, 예컨대, InZnO, InO, ZnO 중 적어도 하나를 포함할 수 있다. 구체적인 예로, 제2 산화물반도체층(30)은 InZnO층, InO층, ZnO층 등일 수 있다. 절연층(22)은 제1 산화물반도체층(11)과 제2 산화물반도체층(33) 중 적어도 하나에 대하여 식각선택비(etch selectivity)가 높은 물질을 포함할 수 있다. 예컨대, 절연층(22)은 제1 산화물반도체층(11)에 대하여 2 이상의 식각선택비를 가질 수 있다. 식각선택비는 식각 속도의 비를 의미하므로, 소정의 식각 가스에 대하여 절연층(22)의 식각 속도는 제1 산화물반도체층(11)의 식각 속도보다 2배 이상 빠를 수 있다. 절연층(22)은, 예컨대, 실리콘 산화물, 실리콘 질산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 절연층(22)이 실리콘 산화물층, 실리콘 질산화물층 또는 실리콘 질화물층인 경우, 제1 산화물반도체층(11)에 대한 절연층(22)의 식각선택비는 수십 내지 수백 정도로 높을 수 있다. 한편, 제1 산화물반도체층(11), 절연층(22) 및 제2 산화물반도체층(33)의 두께는 각각 10∼100nm, 10∼200nm 및 10∼200nm 정도일 수 있다. 그러나 이러한 두께 범위는 예시적인 것이고, 달라질 수 있다.
다음, 제1 게이트(G10) 위쪽의 제2 산화물반도체층(33) 상에 제1 마스크패턴(M10)을 형성할 수 있다. 제1 마스크패턴(M10)은, 예컨대, 감광성층(photoresist layer)일 수 있다.
도 9c를 참조하면, 제1 마스크패턴(M10)을 식각 장벽으로 이용해서, 제2 산화물반도체층(33) 및 절연층(22)을 차례로 식각할 수 있다. 절연층(22) 식각시, 예컨대, CHF3 를 포함하는 식각 가스를 사용할 수 있다. 상기 식각 가스는 O2 및 Ar 을 더 포함할 수 있다. 여기서 개시한 절연층(22)의 식각 가스는 예시적인 것이고, 다양하게 변화될 수 있다. 절연층(22)을 식각할 때, 제1 산화물반도체층(11)은 식각정지층으로 작용할 수 있다. 왜냐하면, 제1 산화물반도체층(11)은 절연층(22)에 대하여 식각선택비가 매우 낮을 수 있기 때문이다. 따라서 제1 산화물반도체층(11)을 거의 손상시키지 않고, 절연층(22)을 선택적으로 식각할 수 있다.
만약, 절연층(22)이 제1 산화물반도체층(11)과 유사한 산화물반도체층(이하, "중간 산화물반도체층")인 경우, 도 9c와 같은 선택적 식각이 어려울 수 있다. 즉, 제1 산화물반도체층(11)과 상기 "중간 산화물반도체층" 사이에 식각선택성이 거의 없기 때문에, 상기 "중간 산화물반도체층"을 식각할 때, 제1 산화물반도체층(11)이 손상/손실될 가능성이 매우 높다. 이와 같이, 절연층(22) 대신 산화물반도체층(상기 "중간 산화물반도체층")을 사용하는 것은 공정적으로 불리할 수 있다. 그러나 본 발명의 실시예에서와 같이 제1 산화물반도체층(11)에 대하여 식각선택비가 큰 절연층(22)을 사용하면, 도 9c에서와 같이 제1 산화물반도체층(11)을 손상시키지 않으면서 절연층(22)만 용이하게 식각할 수 있다. 그러므로 제조공정이 쉬워지고, 소자의 재현성 확보 및 특성 향상에 유리할 수 있다.
도 9d를 참조하면, 제1 마스크패턴(M10)을 제거한 상태에서, 제1 산화물반도체층(11), 절연층(22) 및 제2 산화물반도체층(33)을 덮는 식각정지 물질층(ES150)을 형성할 수 있다. 식각정지 물질층(ES150)은, 예를 들어, 실리콘 산화물, 실리콘 질화물 또는 유기절연물 등으로 형성할 수 있다.
다음, 식각정지 물질층(ES150)을 패터닝하여, 도 9e에 도시된 바와 같이, 제1 및 제2 식각정지층(ES10, ES20)을 형성할 수 있다. 제1 식각정지층(ES10)은 제1 게이트(G10) 위쪽의 제2 산화물반도체층(33) 상에 형성할 수 있고, 제2 식각정지층(ES20)은 제2 게이트(G20) 위쪽의 제1 산화물반도체층(11) 상에 형성할 수 있다. 제1 및 제2 식각정지층(ES10, ES20)의 형성 여부는 선택적(optional) 이다.
도 9f를 참조하면, 제1 및 제2 산화물반도체층(11, 33) 상에 제1 및 제2 식각정지층(ES10, ES20)을 덮는 전극층(SD150)을 형성할 수 있다. 다음, 전극층(SD150) 상에 제2 마스크패턴(M20)을 형성할 수 있다. 제2 마스크패턴(M20)은 감광성 물질로 형성할 수 있다. 제2 마스크패턴(M20)은 전극층(SD150)으로부터 형성할 소오스/드레인전극의 영역을 한정하는 형태를 가질 수 있다.
제2 마스크패턴(M20)을 식각 장벽으로 이용해서, 전극층(SD150)을 식각하고, 이어서, 제1 산화물반도체층(11)을 식각할 수 있다. 그 결과물이 도 9g에 도시되어 있다.
도 9g를 참조하면, 제1 게이트(G10) 위쪽에 패터닝된 제1 산화물반도체층(11), 절연층(22) 및 제2 산화물반도체층(33)으로 구성된 제1 액티브층(A10)이 형성될 수 있다. 제1 액티브층(A10)의 양단에 접촉된 제1 소오스전극(S10) 및 제1 드레인전극(D10)이 형성될 수 있다. 제2 게이트(G20) 위쪽에 패터닝된 제1 산화물반도체층(11)으로 구성된 제2 액티브층(A20)이 형성될 수 있다. 제2 액티브층(A20)의 양단에 접촉된 제2 소오스전극(S20) 및 제2 드레인전극(D20)이 형성될 수 있다. 제1 게이트(G10), 게이트절연층(GI10), 제1 액티브층(A10), 제1 식각정지층(ES10), 제1 소오스전극(S10) 및 제1 드레인전극(D10)은 제1 트랜지스터(Tr10)를 구성할 수 있고, 제2 게이트(G20), 게이트절연층(GI10), 제2 액티브층(A20), 제2 식각정지층(ES20), 제2 소오스전극(S20) 및 제2 드레인전극(D20)은 제2 트랜지스터(Tr20)를 구성할 수 있다.
도 9h를 참조하면, 기판(SUB10) 상에 제1 및 제2 트랜지스터(Tr10, Tr20)를 덮는 패시베이션층(passivation layer)(P10)을 형성할 수 있다. 패시베이션층(P10)은, 예컨대, 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 또는 유기절연층이거나, 이들 중 적어도 두 개 이상이 적층된 구조를 가질 수 있다. 다음, 제1 트랜지스터(Tr10) 및 제2 트랜지스터(Tr20)를 소정 온도에서 어닐링(annealing) 할 수 있다. 이렇게 형성된 제1 트랜지스터(Tr10) 및 제2 트랜지스터(Tr20)는 각각 도 8의 광센서 트랜지스터(Tr1') 및 스위칭 트랜지스터(Tr2')에 대응될 수 있다.
도 9a 내지 도 9h의 방법을 이용하면, 서로 다른 두 개의 트랜지스터를 포함하는 전자소자(광감지회로)를 비교적 단순한 공정으로 용이하게 제조할 수 있다. 이 과정에서 4회 정도의 마스크 공정이 사용될 수 있다. 즉, 도 9a의 게이트(G10, G20) 형성시 첫 번째 마스크 공정이 사용될 수 있고, 도 9b의 제1 마스크패턴(M10) 형성시 두 번째 마스크 공정이 사용될 수 있고, 도 9e의 식각정지층(ES10, ES20) 형성시 세 번째 마스크 공정이 사용될 수 있고, 도 9f의 제2 마스크패턴(M20) 형성시 네 번째 마스크 공정이 사용될 수 있다.
만약, 절연층(22) 대신에 산화물반도체층(상기 "중간 산화물반도체층")을 사용하는 경우, 도 9c 단계에서 제1 산화물반도체층(11)과 상기 "중간 산화물반도체층" 사이에 식각선택성이 거의 없기 때문에, 상기 "중간 산화물반도체층"을 식각할 때, 제1 산화물반도체층(11)이 손상/손실될 가능성이 크다. 따라서 제1 산화물반도체층(11)의 손상/손실을 방지하려면, 복잡한 공정을 사용해야 하고, 마스크 공정수가 늘어날 수 있다. 그러나 본 실시예에서와 같이 식각선택성이 큰 절연층(22)을 사용하면, 전술한 바와 같이, 단순한 공정으로 용이하게 전자소자를 제조할 수 있다. 또한 소자의 재현성 확보 및 특성 향상에 유리할 수 있다.
도 9a 내지 도 9h의 방법으로 제조된 전자소자는, 예컨대, 광감지회로일 수 있다. 이 경우, 제1 트랜지스터(Tr10)는 광센서 트랜지스터일 수 있고, 제2 트랜지스터(Tr20)는 스위칭 트랜지스터일 수 있다. 이러한 광감지회로를 제조할 때, 소정의 디스플레이부를 함께 형성할 수 있다. 상기 디스플레이부의 스위치는 제2 트랜지스터(Tr20)와 동일한(혹은 유사한) 구조로 형성할 수 있다. 따라서 상기 디스플레이부의 스위치를 추가적으로 형성하는데 따른 공정상의 부담은 발생하지 않을 수 있다. 이렇게 디스플레이부를 형성하면, 상기 광감지회로를 포함하는 평판표시장치를 제조할 수 있다.
또한 도 9a 내지 도 9h의 제조방법은 다양하게 변형될 수 있다. 일례로, 도 9e의 단계에서 제1 산화물반도체층(11)을 패터닝하여 제1 액티브영역 및 제2 액티브영역을 한정(형성)할 수 있다. 이때, 상기 제1 액티브영역은 도 9g의 제1 액티브층(A10)과 유사할 수 있고, 상기 제2 액티브영역은 도 9g의 제2 액티브층(A20)과 유사할 수 있다. 이와 같이 제1 산화물반도체층(11)을 패터닝하여 상기 제1 및 제2 액티브영역을 한정(형성)한 후, 도 9f의 전극층(SD150) 및 제2 마스크패턴(M20)을 형성할 수 있다. 그 밖에도 도 9a 내지 도 9h의 제조방법은 다양한 방식으로 변형될 수 있다.
도 10은 도 9h의 제1 트랜지스터(Tr10)의 광에 대한 민감도를 평가한 결과 그래프이다. 이때, 제1 액티브층(A10)은 제1 산화물반도체층(11), 절연층(22), 제2 산화물반도체층(33)으로 각각 GaInZnO층, SiO2층 및 InZnO층을 사용하였고, 이들의 두께는 각각 20nm, 100nm 및 40nm 정도였다. 도 10에서 'Dark'는 광을 조사하지 않은 경우이고, 'Photo'는 10,000 nit 정도의 광을 조사한 경우이다. 도 10은 드레인전압(Vd)이 2V 인 경우와 10V 인 경우의 데이터를 포함한다.
도 10을 참조하면, 광을 조사하지 않은 경우(Dark)와 광을 조사한 경우(Photo)의 게이트전압(Vg)-드레인전류(Id) 그래프 사이에 큰 차이가 발생한 것을 알 수 있다. 광을 조사한 경우(Photo), 광을 조사하지 않은 경우(Dark)에 비하여 오프 커런트(off-current) 레벨이 상당히 증가하였다. 즉, 약 OV를 기준으로 좌측 그래프에 대해서, 광을 조사한 경우(Photo)의 그래프가 광을 조사하지 않은 경우(Dark)의 그래프보다 상당히 위쪽에 위치하고 있다. 광을 조사한 경우의 전류(IPhoto)는 약 10-6 A 보다 크게 나타났고, 광을 조사한 경우의 전류(IPhoto)와 조사하지 않은 경우의 전류(IDark)의 비, 즉, IPhoto/IDark 는 약 107 이상이다. 이러한 결과를 통해, 본 발명의 실시예에 따른 트랜지스터는 광에 대한 민감도가 상당히 높은 것을 알 수 있다. 한편, 드레인전압(Vd)이 10V 인 경우가 2V 인 경우보다 IPhoto/IDark 비가 더 높게 나타났다.
도 11은 도 9h의 제2 트랜지스터(Tr20)의 광에 대한 민감도를 평가한 결과 그래프이다. 보다 구체적으로 설명하면, 도 11은 도 9h의 제2 트랜지스터(Tr20)에 10,000 nit 정도의 광을 조사하면서 광조사 시간에 따른 게이트전압(Vg)-드레인전류(Id) 특성의 변화를 측정한 결과이다. 이때, 제2 트랜지스터(Tr20)의 제2 액티브층(A20)은 GaInZnO층이었다. 드레인전압(Vd)은 10V 정도였다.
도 11을 참조하면, 광조사 시간이 증가하더라도 게이트전압(Vg)-드레인전류(Id) 그래프가 거의 변화되지 않는 것을 알 수 있다. 이는 제2 트랜지스터(Tr20)의 광에 대한 민감도가 매우 낮다는 것을 의미한다. 제2 트랜지스터(Tr20)는 광센서로 사용되는 것이 아니라 스위칭 목적으로 사용되기 때문에, 제2 트랜지스터(Tr20)의 광민감도는 낮을수록 좋다. 이러한 결과를 통해, 도 9h의 제2 트랜지스터(Tr20)는 스위칭 트랜지스터로 적합한 것을 확인할 수 있다.
이상에서는 바텀(bottom) 게이트 구조의 트랜지스터 및 이를 포함하는 전자소자에 대해서 도시하고 설명하였지만, 본 발명의 사상(idea)은 탑(top) 게이트 구조의 트랜지스터에도 적용될 수 있다. 그 예가 도 12 내지 도 15에 도시되어 있다. 도 12는 도 1의 구조를 탑(top) 게이트 구조로 변형한 것이고, 도 13은 도 3의 구조를 탑(top) 게이트 구조로 변형한 것이고, 도 14는 도 5의 구조를 탑(top) 게이트 구조로 변형한 것이며, 도 15는 도 8에서 광감지회로(Tr1'+Tr2')의 구조를 탑(top) 게이트 구조로 변형한 것이다.
도 12를 참조하면, 기판(SUB100) 상에 액티브층(A100)이 구비될 수 있다. 액티브층(A100)은 순차로 적층된 제2 산화물반도체층(300), 절연층(200) 및 제1 산화물반도체층(100)을 포함할 수 있다. 제1 산화물반도체층(100), 절연층(200) 및 제2 산화물반도체층(300)의 물질은 각각 도 1의 제1 산화물반도체층(10), 절연층(20) 및 제2 산화물반도체층(30)의 물질에 대응될 수 있다. 따라서 액티브층(A100)은 도 1의 액티브층(A1)을 위·아래로 뒤집은 구조(즉, 역구조)와 유사하다고 할 수 있다. 액티브층(A100)의 양단에 접촉된 소오스전극(S100) 및 드레인전극(D100)이 구비될 수 있다. 기판(SUB100) 상에 액티브층(A100), 소오스전극(S100) 및 드레인전극(D100)을 덮는 게이트절연층(GI100)이 구비될 수 있다. 액티브층(A100) 위쪽의 게이트절연층(GI100) 상에 게이트(G100)가 구비될 수 있다. 게이트절연층(GI100) 상에 게이트(G100)를 덮는 패시베이션층(P100)이 구비될 수 있다. 소오스전극(S100), 드레인전극(D100), 게이트절연층(GI100), 게이트(G100) 및 패시베이션층(P100)의 물질은 각각 도 1의 소오스전극(S1), 드레인전극(D1), 게이트절연층(GI1), 게이트(G1) 및 패시베이션층(P1)의 물질과 동일하거나 유사할 수 있다.
도 12와 같은 구조에서도, 도 1의 구조에서와 유사하게, 복수의 산화물반도체층(100, 300)을 포함하는 액티브층(A100)을 사용함으로써, 트랜지스터의 동작 특성(문턱전압 등)을 적절히 제어함과 동시에 트랜지스터의 광민감도(photosensitivity)를 높일 수 있다. 이러한 트랜지스터를 이용하면, 우수한 동작 특성 및 광감지 특성을 갖는 전자소자, 예컨대, 광감지소자(photo sensing device)를 구현할 수 있다.
도 12의 트랜지스터는 액티브층(A100) 상에 구비된 식각정지층(etch stop layer)을 더 포함할 수 있다. 그 예가 도 13에 도시되어 있다.
도 13을 참조하면, 액티브층(A100) 상에 식각정지층(ES100)이 더 구비될 수 있다. 식각정지층(ES100)의 형태 및 물질은 도 3의 식각정지층(ES1)과 동일하거나 유사할 수 있다. 식각정지층(ES100)을 구비하는 것을 제외하면, 도 13의 구조는 도 12와 동일할 수 있다.
도 14는 본 발명의 다른 실시예에 따른 트랜지스터를 포함하는 전자소자(광감지회로)를 보여주는 단면도이다.
도 14를 참조하면, 본 발명의 실시예에 따른 전자소자(광감지회로)는 광센서 트랜지스터(Tr100) 및 스위칭 트랜지스터(Tr200)를 포함할 수 있다. 광센서 트랜지스터(Tr100)는 도 12의 트랜지스터와 동일한(혹은 유사한) 구성을 가질 수 있다. 보다 구체적으로 설명하면, 광센서 트랜지스터(Tr100)는 제1 게이트(G100), 게이트절연층(GI100), 제1 액티브층(A100), 제1 소오스전극(S100) 및 제1 드레인전극(D100)을 포함할 수 있다. 제1 액티브층(A100)은 제1 산화물반도체층(100), 절연층(200) 및 제2 산화물반도체층(300)을 포함할 수 있다. 제1 게이트(G100), 게이트절연층(GI100), 제1 액티브층(A100), 제1 소오스전극(S100) 및 제1 드레인전극(D100)은 각각 도 12의 게이트(G100), 게이트절연층(GI100), 액티브층(A100), 소오스전극(S100) 및 드레인전극(D100)과 동일할 수 있다. 스위칭 트랜지스터(Tr200)는 광센서 트랜지스터(Tr100)와 다른 구성을 가질 수 있다. 스위칭 트랜지스터(Tr200)의 액티브층(이하, 제2 액티브층)(A200)은 광센서 트랜지스터(Tr100)의 제1 액티브층(A100)과 다른 구성을 가질 수 있다. 예컨대, 제2 액티브층(A200)은 제1 액티브층(A100)의 제1 산화물반도체층(100)과 동일한 물질로 구성된 층일 수 있다. 제2 액티브층(A200)은 단층 구조를 가질 수 있지만, 경우에 따라서는 다층 구조를 가질 수 있다. 스위칭 트랜지스터(Tr200)는 광센싱이 아닌 스위칭 기능을 담당하기 때문에, 광센서층, 즉, 제2 산화물반도체층(300)을 사용하지 않는다. 이러한 스위칭 트랜지스터(Tr200)의 경우, 광에 의한 특성 변동이 거의 없을 수 있다. 한편, 스위칭 트랜지스터(Tr200)의 제2 게이트(G200), 게이트절연층(GI100), 제2 소오스전극(S200) 및 제2 드레인전극(D200)의 물질 및 구성은 각각 제1 게이트(G100), 게이트절연층(GI100), 제1 소오스전극(S100) 및 제1 드레인전극(D100)의 그것과 동일하거나 유사할 수 있다.
도 14의 제1 액티브층(A100) 및 제2 액티브층(A200) 상에 제1 식각정지층 및 제2 식각정지층이 더 구비될 수 있다. 그 예가 도 15에 도시되어 있다.
도 15를 참조하면, 제1 액티브층(A100) 상에 제1 식각정지층(ES100)이 구비될 수 있고, 제2 액티브층(A200) 상에 제2 식각정지층(ES200)이 구비될 수 있다. 그 밖에 다른 구성은 도 14의 그것과 동일하거나 유사할 수 있다.
도 14 및 도 15의 전자소자는 광감지회로일 수 있고, 이 경우, 도 6과 유사한 회로 구성을 가질 수 있다. 또한 도 14 및 도 15의 광감지회로는 평판표시장치 등 다양한 전자장치에 적용될 수 있다. 도 14 및 도 15의 광감지회로가 평판표시장치에 적용되는 경우, 상기 평판표시장치의 디스플레이용 스위치는 스위칭 트랜지스터(Tr200, Tr200')와 동일한 구조를 가질 수 있다.
도 16a 내지 도 16h는 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자(광감지회로)의 제조방법을 보여주는 단면도이다.
도 16a를 참조하면, 기판(SUB110) 상에 제2 산화물반도체층(330) 및 절연층(220)을 형성할 수 있다. 제2 산화물반도체층(330) 및 절연층(220)의 물질은 각각 도 12의 제2 산화물반도체층(30) 및 절연층(20)의 물질에 대응될 수 있다.
다음, 제2 산화물반도체층(330) 및 절연층(220)을 패터닝하여, 도 16b에 도시된 바와 같은 적층구조물을 형성할 수 있다. 도 16b를 참조하면, 패터닝된 제2 산화물반도체층(330) 및 패터닝된 절연층(220)의 적층구조물이 구비되어 있다.
도 16c를 참조하면, 기판(SUB110) 상에 패터닝된 제2 산화물반도체층(330) 및 패터닝된 절연층(220)의 적층구조물을 덮는 제1 산화물반도체층(110)을 형성할 수 있다. 제1 산화물반도체층(110)의 물질은 도 12의 제1 산화물반도체층(100)의 물질과 동일할 수 있다. 다음, 제1 산화물반도체층(110) 상에 소정의 제1 마스크패턴(M110)을 형성할 수 있다. 제1 마스크패턴(M110)은 제1 및 제2 액티브영역을 한정하는 형태를 가질 수 있다.
제1 마스크패턴(M110)을 식각 장벽으로 이용해서 제1 산화물반도체층(110)을 식각할 수 있다. 그 결과물이 도 16d에 도시되어 있다. 도 16d를 참조하면, 패터닝된 제2 산화물반도체층(330), 절연층(220) 및 제1 산화물반도체층(110)으로 구성된 제1 액티브층(A110)이 형성될 수 있고, 이와 이격된 것으로 패터닝된 제1 산화물반도체층(110)으로 구성된 제2 액티브층(A220)이 형성될 수 있다.
도 16e를 참조하면, 제1 마스크패턴(M110)을 제거한 상태에서, 제1 액티브층(A110) 상에 제1 식각정지층(ES110)을 형성할 수 있고, 제2 액티브층(A220) 상에 제2 식각정지층(ES220)을 형성할 수 있다.
도 16f를 참조하면, 제1 액티브층(A110)의 양단에 접촉하는 제1 소오스전극(S110) 및 제1 드레인전극(D110)을 형성하고, 제2 액티브층(A220)의 양단에 접촉하는 제2 소오스전극(S220) 및 제2 드레인전극(D220)을 형성할 수 있다. 제1 소오스전극(S110) 및 제1 드레인전극(D110)은 제1 식각정지층(ES110)의 양단을 덮을 수 있고, 제2 소오스전극(S220) 및 제2 드레인전극(D220)은 제2 식각정지층(ES220)의 양단을 덮을 수 있다.
도 16g를 참조하면, 기판(SUB110) 상에 제1 및 제2 액티브층(A110, A220), 제1 및 제2 소오스전극(S110, S220), 제1 및 제2 드레인전극(D110, D220)을 덮는 게이트절연층(GI110)을 형성할 수 있다. 다음, 게이트절연층(GI110) 상에 제1 및 제2 게이트(G110, G220)를 형성할 수 있다. 제1 게이트(G110)는 제1 액티브층(A110) 위쪽에 형성할 수 있고, 제2 게이트(G220)는 제2 액티브층(A220) 위쪽에 형성할 수 있다.
도 16h를 참조하면, 게이트절연층(GI110) 상에 제1 게이트(G110) 및 제2 게이트(G220)를 덮는 패시베이션층(P110)을 형성할 수 있다. 패시베이션층(P110)은 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층 또는 유기절연층이거나, 이들 중 적어도 두 개 이상이 적층된 구조를 가질 수 있다. 제1 액티브층(A110), 제1 식각정지층(ES110), 제1 소오스전극(S110), 제1 드레인전극(D110), 게이트절연층(GI10) 및 제1 게이트(G110)는 제1 트랜지스터(Tr110)를 구성할 수 있고, 제2 액티브층(A220), 제2 식각정지층(ES220), 제2 소오스전극(S220), 제2 드레인전극(D220), 게이트절연층(GI110) 및 제2 게이트(G220)는 제2 트랜지스터(Tr220)를 구성할 수 있다. 이와 같은 방법으로 형성된 두 개의 트랜지스터(Tr110, Tr220)를 소정 온도에서 어닐링할 수 있다.
도 16a 내지 도 16h의 방법으로 제조된 전자소자는, 예컨대, 광감지회로일 수 있다. 이 경우, 제1 트랜지스터(Tr100)는 광센서 트랜지스터일 수 있고, 제2 트랜지스터(Tr220)는 스위칭 트랜지스터일 수 있다. 이러한 광감지회로를 제조할 때, 소정의 디스플레이부를 함께 형성할 수 있다. 상기 디스플레이부의 스위치는 제2 트랜지스터(Tr220)와 동일한(혹은 유사한) 구조로 형성할 수 있다. 이렇게 디스플레이부를 함께 형성하면, 상기 광감지회로를 포함하는 평판표시장치를 제조할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 3, 도 12 및 도 13의 트랜지스터의 구조는 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 도 1 내지 도 3, 도 12 및 도 13의 트랜지스터에서 제1 산화물반도체층(10, 10', 100) 및 제2 산화물반도체층(30, 300) 중 적어도 하나는 다층 구조를 가질 수 있다. 또한 본 발명의 실시예에 따른 트랜지스터는 더블 게이트 구조를 가질 수도 있다. 그리고 도 5, 도 7, 도 8, 도 14 및 도 15의 전자소자는 광감지회로나 평편표시장치가 아닌 다른 전자장치에 여러 목적으로 적용될 수 있다. 또한 도 9a 내지 도 9h 및 도 16a 내지 도 16h의 제조방법도 다양하게 변화될 수 있다. 부가해서, 당업자라면 본 발명의 사상(idea)은 산화물 박막 트랜지스터가 아닌 그 밖의 다른 트랜지스터에 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

Claims (39)

  1. 제1 산화물반도체층, 제2 산화물반도체층 및 이들 사이에 구비된 절연층을 포함하는 액티브층;
    상기 액티브층의 양단에 각각 접촉된 소오스 및 드레인;
    상기 액티브층에 대응하는 게이트; 및
    상기 액티브층과 상기 게이트 사이에 구비된 게이트절연층;을 포함하고,
    상기 절연층은 상기 제1 및 제2 산화물반도체층 중 적어도 하나에 대해서 식각선택비가 2 이상인 물질을 포함하는 트랜지스터.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 절연층은 실리콘 산화물, 실리콘 질산화물 및 실리콘 질화물 중 적어도 하나를 포함하는 트랜지스터.
  4. 제 1 항에 있어서,
    상기 절연층은 실리콘 산화물층인 트랜지스터.
  5. 제 1 항에 있어서,
    상기 게이트 측으로부터 상기 제1 산화물반도체층, 상기 절연층 및 상기 제2 산화물반도체층이 순차로 구비된 트랜지스터.
  6. 제 5 항에 있어서,
    상기 제2 산화물반도체층은 상기 제1 산화물반도체층보다 광민감도가 높은 물질을 포함하는 트랜지스터.
  7. 제 5 항에 있어서,
    상기 제2 산화물반도체층은 상기 제1 산화물반도체층보다 에너지 밴드갭이 작은 물질을 포함하는 트랜지스터.
  8. 제 5 항에 있어서,
    상기 제1 산화물반도체층에 의해 상기 트랜지스터의 문턱전압이 증가하는 트랜지스터.
  9. 제 5 항에 있어서,
    상기 제1 산화물반도체층은 MInZnO, MZnO, MAlO, MSnO 중 적어도 하나를 포함하고, 여기서 M은 금속 원소인 트랜지스터.
  10. 제 9 항에 있어서,
    상기 M은 Ga, Hf, Ti, Ta, Zr 및 Ln 중 어느 하나인 트랜지스터.
  11. 제 9 항에 있어서,
    상기 제1 산화물반도체층은 GaInZnO층 또는 HfInZnO층인 트랜지스터.
  12. 제 5 내지 11 항 중 어느 한 항에 있어서,
    상기 제2 산화물반도체층은 InZnO, InO, ZnO 중 적어도 하나를 포함하는 트랜지스터.
  13. 제 12 항에 있어서,
    상기 제2 산화물반도체층은 InZnO층인 트랜지스터.
  14. 제 1 항에 있어서,
    상기 액티브층 상에 구비된 식각정지층을 더 포함하는 트랜지스터.
  15. 제 1 항에 있어서,
    상기 게이트는 상기 액티브층 아래에 구비된 트랜지스터.
  16. 제 1 항에 있어서,
    상기 게이트는 상기 액티브층 위에 구비된 트랜지스터.
  17. 청구항 1에 기재된 트랜지스터를 포함하는 광감지회로.
  18. 제 17 항에 있어서,
    상기 트랜지스터는 광센서 트랜지스터인 광감지회로.
  19. 제 18 항에 있어서,
    상기 광센서 트랜지스터에 연결된 스위칭 트랜지스터를 더 포함하는 광감지회로.
  20. 제 19 항에 있어서,
    상기 스위칭 트랜지스터는 단층 구조의 액티브층을 포함하는 광감지회로.
  21. 제 20 항에 있어서,
    상기 스위칭 트랜지스터의 액티브층은 상기 제1 산화물반도체층과 동일한 물질로 형성된 광감지회로.
  22. 청구항 17에 기재된 광감지회로를 포함하는 전자소자.
  23. 제1 액티브층, 제1 게이트, 제1 소오스 및 제1 드레인을 포함하는 제1 트랜지스터; 및
    상기 제1 트랜지스터에 연결된 것으로, 제2 액티브층, 제2 게이트, 제2 소오스 및 제2 드레인을 포함하는 제2 트랜지스터;를 포함하고,
    상기 제1 액티브층은 상기 제1 게이트 측으로부터 순차로 구비된 제1 산화물반도체층, 절연층 및 제2 산화물반도체층을 포함하고,
    상기 제2 액티브층은 상기 제1 액티브층과 다른 구조를 갖는 전자소자.
  24. 제 23 항에 있어서,
    상기 절연층은 실리콘 산화물, 실리콘 질산화물 및 실리콘 질화물 중 적어도 하나를 포함하는 전자소자.
  25. 제 23 항에 있어서,
    상기 제2 산화물반도체층은 상기 제1 산화물반도체층보다 광민감도가 높은 물질을 포함하는 전자소자.
  26. 제 23 항에 있어서,
    상기 제1 산화물반도체층은 MInZnO, MZnO, MAlO, MSnO 중 적어도 하나를 포함하고, 상기 M은 Ga, Hf, Ti, Ta, Zr 및 Ln 중 어느 하나인 전자소자.
  27. 제 23 항 또는 제 26 항에 있어서,
    상기 제2 산화물반도체층은 InZnO, InO, ZnO 중 적어도 하나를 포함하는 전자소자.
  28. 제 23 항에 있어서,
    상기 제2 액티브층은 단층 구조를 갖는 전자소자.
  29. 제 23 항에 있어서,
    상기 제2 액티브층은 상기 제1 산화물반도체층과 동일한 물질로 형성된 전자소자.
  30. 제 23 항에 있어서,
    상기 제1 및 제2 트랜지스터는 광감지회로를 구성하는 전자소자.
  31. 제 30 항에 있어서,
    상기 제1 트랜지스터는 광센서 트랜지스터이고,
    상기 제2 트랜지스터는 스위칭 트랜지스터인 전자소자.
  32. 기판 상에 제1 및 제2 게이트를 형성하는 단계;
    상기 제1 및 제2 게이트를 덮는 게이트절연층을 형성하는 단계;
    상기 게이트절연층 상에 제1 산화물반도체층, 절연층 및 제2 산화물반도체층을 차례로 형성하는 단계;
    상기 제1 게이트 위쪽의 상기 제2 산화물반도체층 상에 제1 마스크층을 형성하는 단계;
    상기 제1 마스크층을 식각 장벽으로 이용해서 상기 제2 산화물반도체층 및 상기 절연층을 식각하는 단계;
    상기 제1 마스크층을 제거하는 단계;
    상기 제1 게이트 위에 상기 제1 산화물반도체층, 절연층 및 제2 산화물반도체층을 포함하는 제1 액티브영역을 정의하고, 상기 제2 게이트 위에 상기 제1 산화물반도체층을 포함하는 제2 액티브영역을 정의하는 단계; 및
    상기 제1 액티브영역에 접촉된 제1 소오스 및 제1 드레인을 형성하고, 상기 제2 액티브영역에 접촉된 제2 소오스 및 제2 드레인을 형성하는 단계;를 포함하는 전자소자의 제조방법.
  33. 제 32 항에 있어서,
    상기 절연층은 상기 제1 산화물반도체층에 대해서 식각선택비가 2 이상인 물질로 형성하는 전자소자의 제조방법.
  34. 제 32 항에 있어서,
    상기 절연층은 실리콘 산화물, 실리콘 질산화물 및 실리콘 질화물 중 적어도 하나로 형성하는 전자소자의 제조방법.
  35. 제 32 항에 있어서,
    상기 제2 산화물반도체층은 상기 제1 산화물반도체층보다 광민감도가 높은 물질을 포함하는 전자소자의 제조방법.
  36. 제 32 항에 있어서,
    상기 제1 산화물반도체층은 MInZnO, MZnO, MAlO, MSnO 중 적어도 하나를 포함하고, 여기서 M은 Ga, Hf, Ti, Ta, Zr 및 Ln 중 어느 하나인 전자소자의 제조방법.
  37. 제 32 항 또는 제 36 항에 있어서,
    상기 제2 산화물반도체층은 InZnO, InO, ZnO 중 적어도 하나를 포함하는 전자소자의 제조방법.
  38. 제 32 항에 있어서,
    상기 제1 및 제2 액티브영역 상에 식각정지층을 형성하는 단계를 더 포함하는 전자소자의 제조방법.
  39. 제 32 항에 있어서,
    상기 제1 게이트, 제1 액티브영역, 제1 소오스 및 제1 드레인은 광센서 트랜지스터를 구성하고,
    상기 제2 게이트, 제2 액티브영역, 제2 소오스 및 제2 드레인은 스위칭 트랜지스터를 구성하는 전자소자의 제조방법.
KR1020110066130A 2011-07-04 2011-07-04 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법 KR101851567B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110066130A KR101851567B1 (ko) 2011-07-04 2011-07-04 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법
US13/404,136 US9048163B2 (en) 2011-07-04 2012-02-24 Transistor, electronic device including transistor, and manufacturing methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110066130A KR101851567B1 (ko) 2011-07-04 2011-07-04 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법

Publications (2)

Publication Number Publication Date
KR20130004836A KR20130004836A (ko) 2013-01-14
KR101851567B1 true KR101851567B1 (ko) 2018-04-25

Family

ID=47438094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110066130A KR101851567B1 (ko) 2011-07-04 2011-07-04 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법

Country Status (2)

Country Link
US (1) US9048163B2 (ko)
KR (1) KR101851567B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200070703A (ko) * 2018-12-10 2020-06-18 충북대학교 산학협력단 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
US11690273B2 (en) 2019-12-24 2023-06-27 Samsung Display Co., Ltd. Photo transistor and display device including the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102044971B1 (ko) * 2013-02-12 2019-11-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TWI627751B (zh) 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US20150235268A1 (en) * 2014-02-14 2015-08-20 Retailmenot, Inc. Event-based offers for a geofenced geographic area
CN104183608B (zh) * 2014-09-02 2017-05-03 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
US10109659B2 (en) * 2015-03-04 2018-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd TFT backplate structure comprising transistors having gate isolation layers of different thicknesses and manufacture method thereof
KR101981318B1 (ko) * 2017-04-19 2019-05-23 크루셜텍(주) 발광 지문 인식 패널 및 이를 포함하는 지문 인식 디스플레이 장치
EP3608970A4 (en) * 2017-10-18 2020-11-25 IUCF-HYU (Industry-University Cooperation Foundation Hanyang University) LAYER, MULTI-STAGE ELEMENT, METHOD FOR MANUFACTURING A MULTI-STAGE ELEMENT AND METHOD FOR CONTROLLING IT
US10985247B2 (en) 2017-10-18 2021-04-20 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
WO2019078651A1 (ko) * 2017-10-18 2019-04-25 한양대학교 산학협력단 막, 멀티레벨 소자, 멀티레벨 소자의 제조방법, 멀티레벨 소자의 구동방법
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
CN112420760B (zh) * 2020-11-11 2023-04-07 深圳市华星光电半导体显示技术有限公司 光感应阵列基板及其制备方法、显示器
CN112817173B (zh) * 2021-01-05 2023-10-17 深圳市华星光电半导体显示技术有限公司 感测组件、其制作方法及显示面板
CN112768477B (zh) * 2021-01-19 2023-08-01 Tcl华星光电技术有限公司 一种阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021333A (ja) 2008-07-10 2010-01-28 Fujifilm Corp 金属酸化物膜とその製造方法、及び半導体装置
JP2010161382A (ja) * 2007-06-29 2010-07-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010186994A (ja) * 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011124360A (ja) 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104434A (ja) 1992-09-18 1994-04-15 Sharp Corp 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ
KR100660813B1 (ko) 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
JP2002026372A (ja) 2000-07-11 2002-01-25 Canon Inc 光検出装置及びその製造方法
KR100643038B1 (ko) 2000-08-31 2006-11-10 엘지.필립스 엘시디 주식회사 박막트랜지스터형 광센서 어레이 기판
KR100560347B1 (ko) 2002-03-29 2006-03-14 테스텍 주식회사 지문인식장치의 ｔｆｔ 지문입력기 제조방법
KR20050015581A (ko) 2003-08-06 2005-02-21 실리콘 디스플레이 (주) 오프셋을 가지는 박막트랜지스터형 광센서로 이루어진이미지 센서 및 그 제조방법.
KR101367129B1 (ko) * 2008-07-08 2014-02-25 삼성전자주식회사 씬 필름 트랜지스터 및 그 제조 방법
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
CN101719501B (zh) * 2009-12-01 2011-07-20 中国科学院上海微系统与信息技术研究所 混合晶向反型模式全包围栅cmos场效应晶体管
US8288759B2 (en) * 2010-08-04 2012-10-16 Zhihong Chen Vertical stacking of carbon nanotube arrays for current enhancement and control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161382A (ja) * 2007-06-29 2010-07-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010021333A (ja) 2008-07-10 2010-01-28 Fujifilm Corp 金属酸化物膜とその製造方法、及び半導体装置
JP2010186994A (ja) * 2009-01-16 2010-08-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011124360A (ja) 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200070703A (ko) * 2018-12-10 2020-06-18 충북대학교 산학협력단 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
KR102174384B1 (ko) 2018-12-10 2020-11-04 충북대학교 산학협력단 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
US11690273B2 (en) 2019-12-24 2023-06-27 Samsung Display Co., Ltd. Photo transistor and display device including the same

Also Published As

Publication number Publication date
US20130009145A1 (en) 2013-01-10
KR20130004836A (ko) 2013-01-14
US9048163B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
KR101851567B1 (ko) 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법
JP6431216B2 (ja) 薄膜トランジスタ基板
KR101732988B1 (ko) 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법
JP5410764B2 (ja) 表示基板およびこれを含む表示装置
KR101603775B1 (ko) 채널층 및 그를 포함하는 트랜지스터
JP4958253B2 (ja) 薄膜トランジスタ
WO2016076168A1 (ja) 半導体装置およびその製造方法
US8202770B2 (en) Semiconductor structure of a display device and method for fabricating the same
KR101778224B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US20150295092A1 (en) Semiconductor device
KR102650692B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US7768008B2 (en) Thin film transistor, method for manufacturing the same and display using the same
KR20090069806A (ko) 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
KR20120037838A (ko) 트랜지스터 및 이를 포함하는 전자소자
CN103219388A (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
US9508544B2 (en) Semiconductor device and method for manufacturing same
KR20120021602A (ko) 표시 기판 및 이의 제조 방법
KR101148829B1 (ko) 박막 트랜지스터
KR101200237B1 (ko) 디스플레이용 박막 트랜지스터 및 이의 제조방법
JP6218923B2 (ja) 半導体装置およびその製造方法
WO2016104253A1 (ja) 半導体装置
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
TW556014B (en) Active matrix type TFT elements array
CN107004603B (zh) 半导体装置及其制造方法
KR20150068746A (ko) 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant