KR20220075659A - 펨토초 레이저를 이용한 트랜지스터 제작 방법 - Google Patents
펨토초 레이저를 이용한 트랜지스터 제작 방법 Download PDFInfo
- Publication number
- KR20220075659A KR20220075659A KR1020200163978A KR20200163978A KR20220075659A KR 20220075659 A KR20220075659 A KR 20220075659A KR 1020200163978 A KR1020200163978 A KR 1020200163978A KR 20200163978 A KR20200163978 A KR 20200163978A KR 20220075659 A KR20220075659 A KR 20220075659A
- Authority
- KR
- South Korea
- Prior art keywords
- femtosecond laser
- active layer
- thin film
- izo
- oxide active
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000137 annealing Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000008859 change Effects 0.000 claims abstract description 7
- 230000003685 thermal hair damage Effects 0.000 claims abstract description 6
- 239000010409 thin film Substances 0.000 claims description 49
- 230000008569 process Effects 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 12
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 230000003993 interaction Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 73
- 108091006146 Channels Proteins 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- YRKCREAYFQTBPV-UHFFFAOYSA-N acetylacetone Chemical compound CC(=O)CC(C)=O YRKCREAYFQTBPV-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004630 atomic force microscopy Methods 0.000 description 3
- 239000003153 chemical reaction reagent Substances 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- YZZFBYAKINKKFM-UHFFFAOYSA-N dinitrooxyindiganyl nitrate;hydrate Chemical compound O.[In+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O YZZFBYAKINKKFM-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000013532 laser treatment Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- YZYKBQUWMPUVEN-UHFFFAOYSA-N zafuleptine Chemical compound OC(=O)CCCCCC(C(C)C)NCC1=CC=C(F)C=C1 YZYKBQUWMPUVEN-UHFFFAOYSA-N 0.000 description 3
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 241000122205 Chamaeleonidae Species 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- -1 hydroxide ions Chemical class 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 펨토초 레이저를 이용한 트랜지스터 제조 방법에 관한 것으로서, 게이트 하부 전극의 기능을 포함하는 기판 상에 절연막을 형성하는 단계, 상기 절연막 상에 다층 구조의 산화물 활성층을 형성하는 단계, 열 데미지에 따른 구조 변화를 방지하도록, 상기 산화물 활성층에 대해 펨토초 레이저 후공정 어닐링을 진행하는 단계 및 상기 펨토초 레이저 후공정 어닐링 후, 상기 산화물 활성층 상에 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
본 발명에 의하면, 다층구조 산화물 활성층 막 상에 펨토초 레이저 어닐링을 수행한 트랜지스터를 제공함으로써, 가해진 열 데미지를 완화시킬 수 있으며, 미세 공정에 유리하고 레이저와 표면의 상호반응에 따라 산화물 소재의 구조 변화를 방지할 수 있는 효과가 있다.
본 발명에 의하면, 다층구조 산화물 활성층 막 상에 펨토초 레이저 어닐링을 수행한 트랜지스터를 제공함으로써, 가해진 열 데미지를 완화시킬 수 있으며, 미세 공정에 유리하고 레이저와 표면의 상호반응에 따라 산화물 소재의 구조 변화를 방지할 수 있는 효과가 있다.
Description
본 발명은 산화물 박막 트랜지스터에 관한 것으로서, 더욱 상세하게는 산화물 박막 반도체(Oxide thin-film transistors), 디스플레이 백플레인 전자 소자(Display backplane electronic device), 차세대 전자 소자(Next generation electronic device), 용액 공정을 이용한 다적층 IZO 박막 제작(Fabrication of multi-layer channel structure IZO thin-films using solution process), 전기적, 환경적 안정성이 높은 산화물 박막 트랜지스터에 관한 것이다.
액정표시장치(liquid crystal display, LCD)와 같은 평판표시장치(flat panel display, FPD)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다. 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(active matrix) 구동방식이라 하는데 상기 액티브 매트릭스방식에서는 상기 박막 트랜지스터가 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
한편, 일반적인 박막 트랜지스터는 반도체층으로 비정질 실리콘을 이용하여 왔으나, 비정질 실리콘은 전자 이동속도가 느려서 초대형 화면에서는 고해상도 및 고속구동 능력을 실현하기가 어려웠다. 그래서 비정질 실리콘보다 전자 이동속도가 10배 이상 빠른 산화물 박막 트랜지스터가 등장하였고 이것은 최근 UD(ultra definition) 이상의 고해상도 및 240 Hz 이상의 고속구동에 적합한 소자로 각광받고 있다.
액정표시장치는 포토리소그래피와 같은 공정에 의해 제작되는데, 포토리소그래피 공정은 패턴 대상 물질 및 포토레지스트의 증착, 마스크를 이용한 노광, 포토레지스트의 현상, 에칭 등의 일련의 과정을 통해 진행되는 공정이다.
최근, 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In2O3), 아연 산화물(ZnO), 갈륨 산화물(Ga2O3) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공 증착을 대신한 액상기반 공정에 대한 연구가 진행되고 있다.
산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질 상을 보이지만, 매우 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동 유기 발광 다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.
현재 산화물 박막 트랜지스터는 차세대 대면적 디스플레이에 적용하기에는 아직 성능이 낮다. 또한, RMS(Root-mean square) 값이 높고 표면상의 결함이 존재하는 활성층을 포함하고 있고, 활성층 증착 이후 후공정으로 써멀 어닐링(thermal annealing)만을 사용할 때의 불안정성이 있다. 또한, 산화물 트랜지스터는 전기 부하에 약하고, 단층구조로 낮은 밀도의 구조를 가지게 되며, 이러한 단층구조로 인하여 전기적 특성과 전기적 안정성이 낮다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 진공 증착법이 아닌 용액 공정법을 이용하여 산화물 박막을 형성한 산화물 박막 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 용액 공정 기법을 통해 다층 채널 구조로 제작된 IZO(indium-zinc oxide) 트랜지스터를 제작하는데 그 다른 목적이 있다.
또한, 본 발명은 다층 채널 구조를 이용하여 인터페이스 차지 트랩(interface charge trap) 및 백 채널 효과(back-channel effect) 감소로 인한 우수한 전류 리텐션 스테빌러티(current retention stability)의 안정성을 유지하는데 그 다른 목적이 있다.
또한, 본 발명은 펨토초(Femtosecond) 레이저를 이용하여 스팟 형태로 특별한 범위에 레이저를 조사하여 투과하는 층들에 열처리를 함으로써, 가해진 열 데미지를 완화시킬 수 있으며, 미세 공정에 유리하고 레이저와 표면의 상호반응에 따라 산화물 소재의 구조 변화를 방지하는데 그 다른 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명은 펨토초 레이저를 이용한 트랜지스터 제조 방법에 관한 것으로서, 게이트 하부 전극의 기능을 포함하는 기판 상에 절연막을 형성하는 단계, 상기 절연막 상에 다층 구조의 산화물 활성층을 형성하는 단계, 열 데미지에 따른 구조 변화를 방지하도록, 상기 산화물 활성층에 대해 펨토초 레이저 후공정 어닐링을 진행하는 단계 및 상기 펨토초 레이저 후공정 어닐링 후, 상기 산화물 활성층 상에 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
상기 산화물 활성층을 형성하는 단계에서, IZO 박막을 형성하는 공정을 연속으로 3회 반복하여, 3개의 IZO 박막 레이어(layer)가 균일하게 적층되도록 형성하는 방식으로 산화물 활성층을 형성할 수 있다.
본 발명의 일 실시예에서 트랜지스터는 상기 기판, 상기 절연막 및 상기 산화물 활성층의 순서로 적층 면적이 감소하는 계단식 구조로 형성될 수 있다.
본 발명에 의하면, 다층구조 산화물 활성층 막 상에 펨토초 레이저 어닐링을 수행한 트랜지스터를 제공함으로써, 가해진 열 데미지를 완화시킬 수 있으며, 미세 공정에 유리하고 레이저와 표면의 상호반응에 따라 산화물 소재의 구조 변화를 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 펨토초 레이저를 이용한 트랜지스터 제작 방법을 보여주는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 트랜지스터의 제조 공정을 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 트랜지스터의 적층 구조를 도시한 것이다.
도 4는 펨토초 레이저 후공정 어닐링을 처리하지 않은 다적층 IZO 박막층과 펨토초 레이저 후공정 어닐링 처리를 한 다적층 IZO 박막층에 대한 표면 외관을 분석한 결과를 나타낸 것이다.
도 5는 펨토초 레이저 후공정 어닐링을 처리하지 않은 다적층 IZO 박막층과 펨토초 레이저 후공정 어닐링 처리를 한 다적층 IZO 박막층을 기반으로 한 TFT의 출력 특성 곡선을 나타낸 그래프이다.
도 6은 각각 다른 시간으로 펨토초 레이저 후공정 어닐링을 처리한 다적층 IZO TFT의 전류적 안정성을 나타낸 그래프이다.
도 7은 다적층 IZO TFT를 대기 환경에 14일 동안 방치한 다음 전기적 특성을 측정한 결과를 나타낸 그래프이다.
도 2는 본 발명의 일 실시예에 따른 트랜지스터의 제조 공정을 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 트랜지스터의 적층 구조를 도시한 것이다.
도 4는 펨토초 레이저 후공정 어닐링을 처리하지 않은 다적층 IZO 박막층과 펨토초 레이저 후공정 어닐링 처리를 한 다적층 IZO 박막층에 대한 표면 외관을 분석한 결과를 나타낸 것이다.
도 5는 펨토초 레이저 후공정 어닐링을 처리하지 않은 다적층 IZO 박막층과 펨토초 레이저 후공정 어닐링 처리를 한 다적층 IZO 박막층을 기반으로 한 TFT의 출력 특성 곡선을 나타낸 그래프이다.
도 6은 각각 다른 시간으로 펨토초 레이저 후공정 어닐링을 처리한 다적층 IZO TFT의 전류적 안정성을 나타낸 그래프이다.
도 7은 다적층 IZO TFT를 대기 환경에 14일 동안 방치한 다음 전기적 특성을 측정한 결과를 나타낸 그래프이다.
본 명세서에서 개시된 실시 예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 개시에서 제안하고자 하는 실시 예는 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 당해 기술분야에서 통상의 지식을 가진 자에게 실시 예들의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시 예에 대해 구체적으로 설명하기로 한다.
본 명세서에서 사용되는 용어는 개시된 실시 예들의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 명세서의 상세한 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 명세서의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 펨토초 레이저를 이용한 트랜지스터 제작 방법을 보여주는 흐름도이다.
도 1을 참조하면, 본 발명의 트랜지스터 제작 방법은 게이트 하부 전극의 기능을 포함하는 기판(10) 상에 절연막(110)을 형성하는 단계(S110), 절연막(110) 상에 다층 구조의 산화물 활성층(120)을 형성하는 단계(S120), 열 데미지에 따른 구조 변화를 방지하도록, 산화물 활성층(120)에 대해 펨토초(femtosecond) 레이저 후공정 어닐링을 진행하는 단계(S130) 및 펨토초 레이저 후공정 어닐링 후, 산화물 활성층(120) 상에 소스 전극(130)과 드레인 전극(140)을 형성하는 단계(S140)를 포함한다.
산화물 활성층(120)을 형성하는 단계(S120)에서, IZO 박막을 형성하는 공정을 연속으로 3회 반복하여, 3개의 IZO 박막 레이어(layer)가 균일하게 적층되도록 형성하는 방식으로 산화물 활성층(120)을 형성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 트랜지스터의 제조 공정을 도시한 것이고, 도 3은 본 발명의 일 실시예에 따른 트랜지스터의 적층 구조를 도시한 것이다.
도 2 및 도 3을 참조하면, 본 발명의 트랜지스터는 기판(Substrate)(10), 절연막(insulator layer)(110), 산화물 활성층(120), 소스(Source) 전극(electrode) (130), 드레인(Drain) 전극(140)을 포함한다.
본 발명의 일 실시예에서 트랜지스터는 탑 컨택트 바텀 게이트(top-contact bottom-gate) 구조로 제작된다.
기판(10)은 게이트(Gate) 하부 전극의 기능을 포함하고 있다. 본 발명의 일 실시예에서 기판(10)은 N형(N-type)으로 헤비하게(heavily) 도핑된(doped) 600 μm 두께의 실리콘(Si) 웨이퍼 기판으로 구현되며, 게이트 하부 전극으로 사용된다.
절연막(110)은 기판 상에 형성된다. 본 발명의 일 실시예에서 절연막(110)은 기판 상에 SiO2를 성장시키는 방식으로 형성될 수 있다. 예를 들어, 퍼니스(furnace)에서 열 산화(thermal oxidation) 공정을 통해 100 nm의 SiO2를 성장시키는 방식으로 형성될 수 있다.
산화물 활성층(120)은 절연막(110) 상에 형성되고 다층 구조로 형성되어 있다.
소스 전극(130) 및 드레인 전극(140)은 산화물 활성층(120) 상에 형성된다.
도 3의 실시예에서 보는 바와 같이, 본 발명의 트랜지스터는 기판(10), 절연막(110) 및 산화물 활성층(120)의 순서로 적층 면적이 감소하는 계단식 구조로 형성될 수 있다.
본 발명에서 산화물 활성층(120)은 2 레이어(layers) 이상의 IZO(indium-zinc oxide) 박막이 연속하여 적층되는 구조이다.
그리고, 다층 구조의 산화물 활성층(120)이 형성된 후, 펨토초(femtosecond) 레이저 후공정 어닐링(post-annealing)을 진행한다.
본 발명의 일 실시예에서 산화물 활성층(120)은 IZO 박막을 형성하는 공정을 연속으로 3회 반복하여, 3개의 IZO 박막 레이어(layer)가 균일하게 적층되도록 형성될 수 있다. 더 상세하게는, IZO 용액을 1500 rpm의 속도로 스핀 코팅(spin-coating)을 진행하여, 20 ~ 30 nm 두께의 IZO 반도체 박막을 형성하고, 그 후 핫 플레이트(hot plate)에서 400 ℃의 온도에서 1시간 30분 동안 어닐링(annealing)을 실시하는 과정을 통해 IZO 박막을 생성하고, 이러한 과정을 3회 반복하여 균일한 3 레이어의 연속적인 고집적 IZO 박막을 형성한다.
도 3에서 보는 바와 같이, 본 발명의 일 실시예에서 기판(10), 절연막(110) 및 산화물 활성층(120)의 순서로 적층 면적이 감소하는 계단식 구조로 형성될 수 있다.
도 3은 본 발명의 일 실시예에 따라 제작한 산소 플라즈마 표면처리 기반의 3층 다층구조 산화물층(multi-active layers) IZO TFTs의 구조를 나타낸다. 두께가 약 600 μm의 고농도로 도핑된 n형(n-type) 실리콘 웨이퍼 기판이자 게이트 하부 전극으로 사용하였으며, 열산화(Thermal oxidation)를 통해 약 100 nm 두께의 SiO2 레이어를 형성하였다.
반도체 소자 제조 공정 중 발생하는 오염물은 소자의 구조적 형상의 왜곡과 전기적 특성을 저하시키기 때문에, 소자의 성능, 신뢰성 및 수율 등에 큰 영향을 미친다. 따라서 활성층을 증착하기 전, 기판의 세척을 위해 약 60 ml의 sulfuric acid(H2SO4)와 약 20 ml의 hydrogen peroxide(H2O2)를 3:1로 혼합하여 약 60 ℃에서 가열하는 피라냐 세정(piranha cleaning)을 진행함으로써, 유기 오염물을 제거하였다. 이후, 기판에 잔존할 수 있는 피라냐 세정 용액을 제거하기 위해 탈이온수(deionized water)로 약 10분간 세척하였다. 또한 남은 무기, 유기 불순물을 제거하기 위해서, acetone과 isopropyl alcohol(IPA)을 사용하여 초음파 분쇄기(ultra-sonicator)를 통해 오염 물질을 기판으로부터 분리하고 세척하였다. 마지막으로 표면에 잔존하는 수분을 제거하기 위해 저진공 상태인 vacuum oven에서 약 150 ℃로 약 1시간 동안 baking을 진행하였다.
이후, wafer cleaning을 마친 SiO2 절연막 상에 multi-active layer를 제작하기 위해서, 0.1 M의 indium nitrate hydrate [In(NO3)3·xH2O]와 0.1 M의 zinc acetate dihydrate [Zn(CH3COO)2·2H2O]를 사용하여 제조된 전구체 용액의 Zol-gel 반응을 사용하여 IZO 박막을 형성하였다. 안정적인 indium nitrate hydrate 용액을 형성하기 위해서, 시약병에 2-methoxyethanol, acetylacetone, 그리고 NH3를 indium 분말과 혼합시켰다. 이어서, 2-methoxyethanol과 acetylacetone를 또 다른 시약병에 혼합하여 촉진제 역할을 수행하도록 설정한 후 zinc acetate dihydrate 용액을 형성하였다. 이와 같은 2개의 용액을 약 1시간 동안 교반기에서 약 700 rpm의 속도로 60 ℃에서 교반한 후 제작을 완료하였다.
Indium nitrate hydrate 용액과 zinc acetate dihydrate 용액을 1:1 비율로 혼합하였으며, 시약병 안의 용액이 투명한 상태로 변화될 때까지 약 2시간 동안 교반기에서 약 500 rpm의 속도로 27 ℃ (상온)에서 교반한 후 제작을 완료하였다.
위와 같이, 준비한 IZO 용액을 약 30초 동안 약 1,500 rpm의 속도에서 순차적으로 3회 스핀 코팅(spin-coating)을 하여 multi-active layers IZO를 제작하였다. 각각의 IZO 박막을 스핀 코팅하는 사이마다, 핫 플레이트(hot plate)로 약 30분 동안 약 200 ℃의 온도에서 어닐링하였다. 3층의 IZO 박막을 제작하는 과정이 모두 끝난 후에, 마지막으로 핫 플레이트(hot plate)에서 약 2시간 동안 약 200 ℃의 온도에서 하드 베이킹(hard baking)을 실시하여 IZO 박막 상의 불순물을 제거하고 표면상의 결함을 제거하여 경질화시켰다.
이후 열 데미지와 구조 변화를 방지하기 위해 Ti:Sapphire laser system(Coherent, Chameleon Ultra-II)을 사용하여 펨토초 레이저를 다적층 IZO 박막에 각각 약 50, 100, 200초 동안 조사하였다. 평균적으로 약 3 W의 전력에서 약 80 MHz의 높은 반복 속도로 레이저 펄스를 생성하였으며, 중심 파장은 약 800 nm, 펄스폭은 약 140 fs으로 유지하였다. 펨토초 레이저는 공간 필터를 통과한 후 렌즈를 사용하여 빔의 퍼짐을 방지하였다. 이어서, 조사한 빔이 빔 익스팬더를 통과하고 기판이 펨토초 레이저 펄스에 완전히 조사되기 위해서 빔을 적절한 크기로 확산시켰다.
마지막으로 써멀 이베포레이터 시스템(thermal evaporator system)을 이용하여 약 100 nm 두께의 Al 전극을 제작하였고, 트랜지스터의 소스/드레인(source/drain) 전극으로서 다적층 IZO 박막 상부에 증착하였다.
이후, AFM(Atomic force microscopy)을 사용하여 박막 표면 특성을 조사하고, 실온과 암실 상태에서 다적층 IZO TFT의 전기적 성능 변화 비교 분석을 위해, 암실에서 반도체 파라미터 분석기(Keithley, Keithley 4200)를 통해서 각각의 파라미터를 추출하여 전기적 성능을 측정하였다.
도 4는 펨토초 레이저 후공정 어닐링을 처리하지 않은 다적층 IZO 박막층과 펨토초 레이저 후공정 어닐링 처리를 한 다적층 IZO 박막층에 대한 표면 외관을 분석한 결과를 나타낸 것이다.
도 4는 펨토초 레이저 후공정 어닐링을 처리하지 않은 다적층 IZO 박막 층 및 각각 약 50, 100, 200초 동안 처리한 박막 층에 대해서 AFM을 통해 분석한 결과를 나타낸다.
도 4에서 평균 입자 직경(Average grain diameters)은 AFM 소프트웨어를 통해서 측정하였다. 펨토초 레이저 어닐링 시간이 길어질수록 다적층 IZO 박막의 입자 직경은 점차 증가하는 것을 확인할 수 있다. 펨토초 레이저 후공정 어닐링을 처리하지 않은 다적층 IZO 박막 층의 평균 입자 직경은 약 8.3 nm, 50초 동안 펨토초 레이저를 처리한 후의 박막은 약 8.2 nm이었다. 이는 약 50초 동안의 펨토초 레이저 처리가 표면 외관에 명백한 영향을 미치지 않았음을 의미한다. 그러나 각각 약 100, 200초 동안 펨토초 레이저를 처리한 다적층 IZO 박막 층의 평균 입자 직경은 약 11.7, 11.5 nm이며, 펨초토 레이저 시간이 길어질수록 입자 모양이 더 규칙적으로 변화되고 입자 치수가 더 균일해지며 표면이 더욱 부드러워짐을 확인할 수 있다.
도 5는 펨토초 레이저 후공정 어닐링을 처리하지 않은 다적층 IZO 박막층과 펨토초 레이저 후공정 어닐링 처리를 한 다적층 IZO 박막층을 기반으로 한 TFT의 출력 특성 곡선을 나타낸 그래프이다.
도 5 (a)는 펨토초 레이저 후공정 어닐링을 처리하지 않은 다적층 IZO 박막 층 및 각각 50, 100, 200초 동안 처리한 박막 층 기반의 TFT의 출력 특성 곡선을 나타낸다.
도 5 (a)에서 Vds를 0 ~ 30 V까지 step voltage를 각각 0.5 V로 sweep하여 인가했을 때의 Ids를 측정하였으며, gate bias voltage는 0 ~ 30 V까지 step voltage를 10 V씩 하여 인가하였다. 아무 처리를 하지 않은 다적층 IZO TFT는 gate voltage가 0일 때 source-drain current는 거의 0임을 확인할 수 있다. gate voltage가 양의 방향으로 증가하면 채널 층의 전자가 절연 층으로 이동한다. gate voltage가 임계 전압보다 크면 전도성 채널이 형성되기 시작한다. 채널 current는 gate voltage가 증가함에 따라 증가하게 되며, 이는 TFT가 n-type 채널로 작동함을 보여준다.
drain voltage가 서서히 증가하면 TFT는 선형 영역에서 포화 영역으로 변경되어 더 나은 포화 특성을 나타낸다. 이러한 특성은 펨토초 레이저 어닐링 시간에 따라서 약간씩 차이가 존재한다. 약 100초 동안 처리한 TFT의 포화 상태에서 current 이동이 펨토초 레이저를 처리하지 않은 TFT와 약 50초 동안 처리한 TFT보다 상대적으로 우수하다. 이는 축적된 상태에서 작동하는 다적층 IZO TFT로 설명할 수 있으며, drain current는 on-state에서 채널 current와 자기 current로 구성된다. 따라서 자기 저항을 높이는 것은 drain current의 포화 특성을 향상시키는 부분에 있어서 긍정적으로 작용한다. 펨토초 레이저를 약 200초 동안 처리한 TFT는 출력 특성이 하락됨을 보여주고 있는데, 이는 더 오랜 시간 동안 펨토초 레이저를 처리하면 채널 층의 내부 구조가 손상되고 전기적 성능에 직접적인 영향을 미치기 때문이라고 보인다.
도 5 (b)는 펨토초 레이저 후공정 어닐링을 처리하지 않은 다적층 IZO 박막 층 및 각각 약 50, 100, 200초 동안 처리한 박막 층 기반의 TFT의 전달 특성 곡선을 나타낸다.
도 5 (b)에서 Vds = 30 V을 인가한 후 SQRT 처리한 Ids와 Vds의 I-V 곡선을 나타내고 있다. 모든 다적층 IZO TFT는 Vgs 값이 증가할수록 Ids가 off-state에서 on-state로 뚜렷한 전환과 함께 전형적인 n-type 특성을 나타내고 있음을 확인할 수 있다. 이와 같은 전달 특성 곡선을 이용하여 TFT의 전기적 특성 4가지 파라미터를 측정하고 분석하였다. 펨토초 레이저 어닐링을 처리하지 않은 다적층 IZO 및 각각 약 50, 100, 200초 동안 처리한 TFT의 전자 이동도 (Electron mobility)는 약 3.87, 4.93, 5.23, 1.88 cm2/Vs이었다. 또한 on-off 전류 점멸비 (Current ratio)는 각각 약 1.8 × 106, 3.1 × 106, 2.1 × 106, 1.1 × 103이며, 문턱 전압 (Threshold voltage) 값은 각각 약 1.48, 1.67, -0.26, 5.22 V이었다.
마지막으로 문턱 전압 이하에서의 기울기(Subthreshold swing) 값은 각각 약 1.53, 1.11, 0.81, 1.77 V/dec이었다. 결론적으로 펨토초 레이저를 과도하게 처리한 경우에는 다적층 IZO TFT의 전기적 성능이 매우 악화되는 것을 확인할 수 있다.
도 6은 각각 다른 시간으로 펨토초 레이저 후공정 어닐링을 처리한 다적층 IZO TFT의 전류적 안정성을 나타낸 그래프로서, 각각 다른 시간으로 펨토초 레이저 후공정 어닐링을 처리한 다적층 IZO TFT의 전류적 안정성을 나타낸다.
도 6에서 펨토초 레이저 처리를 하지 않은 다적층 IZO TFT의 source-drain current의 감쇠 곡선은 부드럽지 않고 감쇠 법칙을 따르지 않지만, 펨토초 레이저 후공정 어닐링을 처리한 다적층 IZO TFT의 감쇠 곡선은 부드럽고 규칙적으로 감소함을 확인할 수 있다. 각각 펨토초 레이저 어닐링을 약 50, 100초 동안 진행한 다적층 IZO TFT의 source-drain current의 감쇠율은 각각 약 29%와 22% 이다. 또한 시간이 지남에 따라서 포화 징후가 보이고 있으며, 이는 펨토초 레이저 후공정 어닐링 공정이 다적층 IZO TFT의 전기적 안정성을 향상시킨다는 것을 확인할 수 있다.
다적층 IZO TFT가 공기에 노출되면 다적층 IZO 박막이 습기 및 산소와 접촉하게 된다. 양의 voltage는 TFT 채널 층 표면에 음전하를 형성하는 수산화 이온(OH-)을 생성하여 양전하로 캐리어를 억제한다. 이로 인해 다적층 IZO TFT는 정상적으로 작동하지 않게 된다.
도 7은 다적층 IZO TFT를 대기 환경에 14일 동안 방치한 다음 전기적 특성을 측정한 결과를 나타낸 그래프이다.
도 7에서 펨토초 레이저 어닐링 이후 전반적으로 current에 대한 제어 효과가 좋지 않음을 확인할 수 있다. 펨토초 레이저 어닐링을 처리하지 않은 다적층 IZO 및 각각 50, 100, 200초 동안 처리한 TFT의 전자 이동도는 각각 약 0.78, 0.56, 3.82, 1.09 cm2/Vs이었다. 또한 on-off 전류 점멸비는 각각 약 1.0 × 103, 4.4 × 102, 1.5 × 104, 1.9 × 102이며, 문턱 전압 값은 각각 약 -0.32, -0.30, -0.25, -0.68 V이었다. 마지막으로 문턱 전압 이하에서의 기울기 값은 각각 약 1.24, 1.15, 1.60, 1.90 V/dec이었다. 결론적으로 펨토초 레이저를 과도하게 처리한 경우에는 14일 이후에도 다적층 IZO TFT의 전기적 성능이 매우 악화되는 것을 확인할 수 있다.
이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
10 기판
110 절연막
120 산화물 활성층 130 소스 전극
140 드레인 전극
120 산화물 활성층 130 소스 전극
140 드레인 전극
Claims (3)
- 게이트 하부 전극의 기능을 포함하는 기판 상에 절연막을 형성하는 단계;
상기 절연막 상에 다층 구조의 산화물 활성층을 형성하는 단계;
열 데미지에 따른 구조 변화를 방지하도록, 상기 산화물 활성층에 대해 펨토초 레이저 후공정 어닐링을 진행하는 단계; 및
상기 펨토초 레이저 후공정 어닐링 후, 상기 산화물 활성층 상에 소스 전극과 드레인 전극을 형성하는 단계
를 포함하는 트랜지스터 제조 방법.
- 청구항 1에 있어서,
상기 산화물 활성층을 형성하는 단계에서,
IZO 박막을 형성하는 공정을 연속으로 3회 반복하여, 3개의 IZO 박막 레이어(layer)가 균일하게 적층되도록 형성하는 방식으로 산화물 활성층을 형성하는 것을 특징으로 하는 트랜지스터 제조 방법.
- 청구항 1에 있어서,
상기 기판, 상기 절연막 및 상기 산화물 활성층의 순서로 적층 면적이 감소하는 계단식 구조로 형성되는 것을 특징으로 하는 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200163978A KR102431922B1 (ko) | 2020-11-30 | 2020-11-30 | 펨토초 레이저를 이용한 트랜지스터 제작 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200163978A KR102431922B1 (ko) | 2020-11-30 | 2020-11-30 | 펨토초 레이저를 이용한 트랜지스터 제작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220075659A true KR20220075659A (ko) | 2022-06-08 |
| KR102431922B1 KR102431922B1 (ko) | 2022-08-11 |
Family
ID=81981963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200163978A KR102431922B1 (ko) | 2020-11-30 | 2020-11-30 | 펨토초 레이저를 이용한 트랜지스터 제작 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102431922B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080082616A (ko) | 2005-12-02 | 2008-09-11 | 이데미쓰 고산 가부시키가이샤 | Ｔｆｔ 기판 및 ｔｆｔ 기판의 제조 방법 |
| KR20090131904A (ko) * | 2008-06-19 | 2009-12-30 | 경기대학교 산학협력단 | 나노와이어 트랜지스터와 이의 제조방법 |
| KR20150066893A (ko) * | 2013-12-09 | 2015-06-17 | 엘지디스플레이 주식회사 | 유기전계 발광표시장치, 이의 제조방법 및 검사방법 |
| KR20200070703A (ko) * | 2018-12-10 | 2020-06-18 | 충북대학교 산학협력단 | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 |
-
2020
- 2020-11-30 KR KR1020200163978A patent/KR102431922B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080082616A (ko) | 2005-12-02 | 2008-09-11 | 이데미쓰 고산 가부시키가이샤 | Ｔｆｔ 기판 및 ｔｆｔ 기판의 제조 방법 |
| KR20090131904A (ko) * | 2008-06-19 | 2009-12-30 | 경기대학교 산학협력단 | 나노와이어 트랜지스터와 이의 제조방법 |
| KR20150066893A (ko) * | 2013-12-09 | 2015-06-17 | 엘지디스플레이 주식회사 | 유기전계 발광표시장치, 이의 제조방법 및 검사방법 |
| KR20200070703A (ko) * | 2018-12-10 | 2020-06-18 | 충북대학교 산학협력단 | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102431922B1 (ko) | 2022-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101774520B1 (ko) | 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리 | |
| TWI501403B (zh) | A thin film transistor structure, and a thin film transistor and a display device having the same | |
| TWI546974B (zh) | Thin film transistor | |
| KR101603180B1 (ko) | 박막 반도체 물질들을 이용하는 박막 트랜지스터들 | |
| US20090166616A1 (en) | Oxide semiconductor device and surface treatment method of oxide semiconductor | |
| WO2018074083A1 (ja) | 酸化物半導体装置及びその製造方法 | |
| KR102174384B1 (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
| Xu et al. | Enhancing the performance of solution-processed thin-film transistors via laser scanning annealing | |
| KR102431922B1 (ko) | 펨토초 레이저를 이용한 트랜지스터 제작 방법 | |
| KR102431926B1 (ko) | 산화물 박막 트랜지스터 | |
| Choi et al. | Fabrication and characteristics of high mobility InSnZnO thin film transistors | |
| KR102245154B1 (ko) | 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법 | |
| Morita et al. | Amorphous oxide semiconductor adopting back-channel-etch type thin-film transistor | |
| KR102431925B1 (ko) | 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법 | |
| KR102431921B1 (ko) | 산소 플라즈마 처리 기반의 산화물 박막 트랜지스터 및 그 제작 방법 | |
| Wang et al. | P‐2: High Mobility Zinc Oxynitride TFT for AMOLED | |
| KR102290124B1 (ko) | Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법 | |
| KR102431923B1 (ko) | Tft 제작 방법 | |
| KR102431927B1 (ko) | 패시베이션막을 구비하는 박막 트랜지스터 | |
| Shieh et al. | Fabrication of sol-gel-derived zinc oxide thin-film transistor | |
| Lee et al. | Effect of zinc precursors on solution-processed zinc-tin oxide thin-film transistors | |
| Jung et al. | P‐23: Enhancement in the Mobility and the Stability of Solution‐Processed Zinc‐Tin Oxide Thin‐Film Transistors Using Alkali Metal Superoxide | |
| KR20200136988A (ko) | 산화물 반도체층을 포함하는 박막 트랜지스터 | |
| Kulkarni et al. | Indium tungsten oxide thin films for flexible high-performance transistors and neuromorphic electronics | |
| KR20150103543A (ko) | Pdms 패시베이션층을 적용한 알루미늄-인듐 아연 산화물 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 알루미늄-인듐 아연 산화물 반도체 박막트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |