KR102439995B1 - ReRAM 제조 방법 - Google Patents

Abstract

본 발명은 ReRAM 제조 방법에 관한 것으로서, N형으로 헤비하게 도핑된 규소 재질로 구성되어 하부 전극 기능을 포함하는 기판을 제작하는 단계, 상기 기판 상에 절연층을 형성하는 단계, 상기 절연층 상에 비정질 산화물 박막으로 이루어지는 산화물층을 형성하는 단계 및 상기 산화물층 상에 상부 전극을 형성하는 단계를 포함한다.
본 발명에 의하면 산화물 층에 IGZO(Indium-Gallium-Zinc oxide)를 사용한 ReRAM를 제작함으로써, 전기적 특성을 향상시킬 수 있는 효과가 있다.

Description

ReRAM 제조 방법 {Method for manufacturing resistive random access memory}

본 발명은 저항 변화형 메모리(resistive random access memory), 비휘발성 메모리(non-volatile memory), 차세대 메모리(next generation memory), 멤리스터(memristor), 용액 공정을 이용한 다층 채널 구조 IZO 박막 제작(fabrication of multi-layer channel structure IZO thin films using solution process), 전기적, 환경적 안정성이 높은 산화물 저항 변화형 메모리 제조 방법에 관한 것이다.

최근, 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In₂O₃), 아연 산화물(ZnO), 갈륨 산화물(Ga₂O₃), 인듐아연 산화물(InZnO), 아연주석 산화물(Zn), 인듐갈륨아연 산화물(InGaZnO) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공 증착을 대신한 액상 기반 공정에 대한 연구가 진행되고 있다.

산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질 상을 보이지만, 매우 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동유기발광다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.

종래 메모리 구조에서 TiO_{2 -x}는 캐리어(carrier) 역할을 하는 산소 공공(oxygen vacancy)을 이용하여 스위칭(switching) 동작을 구현하나, 이동 과정에서 산소 공공들 간의 제너레이션/리콤비네이션(generation/recombination) 발생으로 인한 캐리어 트랩(carrier trap), 온오프 비(on/off ratio) 감소, 전자 이동도 저하로 메모리의 엔듀런스(endurance) 특성이 열화되는 문제점이 있다. 또한, 종래 메모리에서 산화물 층(oxide layer)는 RMS(Root-mean square) 값이 높고 표면상의 결함이 존재한다는 문제점이 있다.

대한민국 공개특허 10-2008-0082616

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, IGZO(Indium-Gallium-Zinc oxide)의 전자 이동은 ns-오비탈(ns-orbital)을 통해 발생하며 비정질 상태에서도 빠른 전자 이동도를 얻을 수 있고, 메모리의 우수한 저항 스위칭 특성을 구현할 수 있기 때문에, TiO_{2 -x}의 단점을 극복할 수 있는 저항 변화형 메모리(Resistive random access memory, ReRAM)의 전자 재료로서, 산화물 층에 IGZO를 사용하는 ReRAM를 제공하는데 그 목적이 있다.

또한, 본 발명은 RF 마그네트론 스퍼터링 시스템(RF magnetron sputtering system)을 통해 IGZO를 증착한 ReRAM를 제작하는데 그 다른 목적이 있다.

또한, 본 발명은 후 열처리 공정을 통해 반도체 계면에 존재하는 디펙트(defect)를 제거하고 반도체 내 금속과 산소의 결합력을 증가시켜, 전자의 트랩(trap) 밀도 감소에 영향을 미침으로써, 전자 이동도와 같은 전기적 성능을 개선한 ReRAM를 제공하는데 그 목적이 있다.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

이와 같은 목적을 달성하기 위한 본 발명은 ReRAM 제조 방법에 관한 것으로서, N형으로 헤비하게 도핑된 규소 재질로 구성되어 하부 전극 기능을 포함하는 기판을 제작하는 단계, 상기 기판 상에 절연층을 형성하는 단계, 상기 절연층 상에 비정질 산화물 박막으로 이루어지는 산화물층을 형성하는 단계 및 상기 산화물층 상에 상부 전극을 형성하는 단계를 포함한다.

상기 산화물층은 IGZO(Indium-Gallium-Zinc oxide) 박막으로 이루어질 수 있다.

상기 상부 전극은 MoW(Molybdenum tungsten)로 이루어질 수 있다.

상기 절연층은 TiO₂(Titanium dioxide)로 이루어질 수 있다.

본 발명에 의하면 산화물 층에 IGZO(Indium-Gallium-Zinc oxide)를 사용한 ReRAM를 제작함으로써, 전기적 특성을 향상시킬 수 있는 효과가 있다.

또한, 본 발명은 ReRAM에서 후 열처리 공정을 통해 반도체 계면에 존재하는 디펙트(defect)를 제거하고 반도체 내 금속과 산소의 결합력을 증가시켜, 전자의 트랩(trap) 밀도 감소에 영향을 미침으로써, 전자 이동도와 같은 전기적 성능을 개선한다는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 ReRAM의 기호와 구조를 도시한 도면이다.
도 2는 탑 컨택트-보텀 게이트(Top contact-bottom gate) 구조로 형성된 TiO_2-x TFT와 IGZO TFT를 간략한 도식도이다.
도 3은 도 2의 TiO_{2 -x} TFT와 IGZO TFT의 전달 특성(transfer curve)을 도시한 그래프이다.
도 4는 IGZO/TiO₂ 기반 ReRAM의 전반적인 구동 메커니즘을 표현한 것이다.
도 5는 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 IGZO/TiO₂ 기반 ReRAM의 전기적 성능을 측정한 결과를 도시한 그래프이다.
도 6은 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이다.
도 7은 IGZO 층에 대해 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 후의 IGZO 층의 표면적 성능을 분석하기 위해, SEM(scanning electron microscope)을 이용하여 측정한 이미지를 도시한 것이다.
도 8은 IGZO 층에 대해 진행한 후 열처리의 영향을 분석하기 위해, MIOS 구조에서의 전자 이동 메커니즘을 구현한 모식도와 에너지 밴드를 도시한 것이다.
도 9는 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 IGZO/TiO₂ 기반 ReRAM의 C-V 커브(curve)를 측정한 결과를 도시한 그래프이다.
도 10은 본 발명의 일 실시예에 따른 ReRAM의 제조 방법을 보여주는 흐름도이다.

본 명세서에서 개시된 실시 예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 개시에서 제안하고자 하는 실시 예는 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 당해 기술분야에서 통상의 지식을 가진 자에게 실시 예들의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.

본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시 예에 대해 구체적으로 설명하기로 한다.

본 명세서에서 사용되는 용어는 개시된 실시 예들의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 명세서의 상세한 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 명세서의 전반에 걸친 내용을 토대로 정의되어야 한다.

본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다.

명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 1은 본 발명의 일 실시예에 따른 ReRAM의 기호와 구조를 도시한 도면이다.

도 1에서 (a)는 전하와 자속과의 결합에 관련된 비선형 수동 소자임을 나타내는 전기 기호이고, (b)는 MoW/IGZO/TiO₂/Si(MIOS) 기반의 ReRAM 구조를 간략하게 도시한 것이다.

도 1을 참조하면, 본 발명의 ReRAM는 기판(Substrate)(110), 산화물층(Oxide layer)(120), 절연층(130) 및 상부 전극(Top electrode)(140)을 포함한다.

본 발명의 일 실시예에서 기판(110)은 N형(N-type)으로 헤비하게(heavily) 도핑된(doped) 규소(Si) 기판으로 구현될 수 있으며, 하부 전극으로 기능할 수 있다.

절연층(120)은 기판(110) 상에 형성되며, TiO₂(Titanium dioxide)로 이루어질 수 있다.

산화물층(130)은 절연층(120) 상에 형성되며, 비정질 산화물 박막으로 이루어질 수 있다. 본 발명의 일 실시예에서 산화물층(130)은 IGZO(Indium-Gallium-Zinc oxide) 박막으로 이루어질 수 있다.

상부 전극(140)은 산화물층(130) 상에 형성되며, MoW(Molybdenum tungsten)로 이루어질 수 있다.

도 10은 본 발명의 일 실시예에 따른 ReRAM의 제조 방법을 보여주는 흐름도이다.

도 10을 참조하면, 본 발명의 ReRAM의 제조 방법은, N형으로 헤비하게 도핑된 규소 재질로 구성되어 하부 전극 기능을 포함하는 기판을 제작하는 단계(S110), 기판 상에 절연층을 형성하는 단계(S120), 절연층 상에 비정질 산화물 박막으로 이루어지는 산화물층을 형성하는 단계(S130) 및 산화물층 상에 상부 전극을 형성하는 단계(S140)를 포함한다.

본 발명에서 비정질 산화물 박막을 갖는 ReRAM의 실제 제작 과정과 실험 과정을 예시하면 다음과 같다.

본 발명의 실시예에서 ReRAM의 기판(110)으로는 헤비하게 도핑된(heavily doped) n형(n-type) 실리콘(Si) 웨이퍼를 사용하였으며, 두께는 600um로 구현되었다.

기판(110) 표면상의 유기물과 무기물의 불순물들을 제거하기 위해 H₂SO₄와 H₂O₂를 3:1 비율로 하여 60 ℃의 온도로 20분 동안 SPM(sulfuric acid hydrogen peroxide mixture solution) 클리닝(cleaning)을 진행하였으며, 샘플을 탈이온수 (deionized water)와 IPA(acetone, isopropyl alcohol) 솔루션(solution)에 담가 각각 20분 동안 울트라 소니케이션(ultra-sonication)을 마친 후, 진공 오븐 (vacuum oven)에서 1시간 동안 건조시켰다.

기판(110) 상에 절연층(120)을 제작하기 위해서 NCD(LUCIA D100) 사의 원자층 증착 공정 방법(atomic layer deposition, ALD) 시스템을 사용하여 TiO₂(Titanium dioxide)를 증착하였다. ALD 사이클(cycle)은 Ti의 프리커서(precursor)로서 titanium tetraisopropoxide를 주입하며 시작하고, 10초 동안 N₂ 퍼지 가스(purge gas)를 주입하고, 1초 동안 H₂O를 주입하고, 다시 10초 동안 N₂ 퍼지 가스를 주입하는 과정을 1 사이클로 정하여, 1 사이클 당 0.2Å 증착으로 총 1,000 사이클을 반복하여 20 nm 두께의 TiO₂ 박막을 형성하였다.

그리고, SPM 클리닝을 마친 TiO₂ 절연층 위에 산화물층(130)인 IGZO(Indium-Gallium-Zinc oxide) 채널층을 형성하기 위하여, RF 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 이용하여 스퍼터링(sputtering) 공정을 진행하였다. 타겟으로는 직경 3 인치(inch)의 1:1:1 비율의 IGZO(In₂O₃:Ga₂O₃:ZnO) 타겟을 사용하였으며, 타겟과 기판 간의 거리를 8 cm로 설정하였다.

그리고, 챔버(Chamber) 내 불순물을 제거하기 위해 로터리 펌프(rotary pump)와 TMP를 이용하여 챔버 내의 초기 진공도를 3 × 10^-6 torr 이하로 설정하였으며, 이후 30 sccm의 Ar 가스를 주입하여 챔버 내 진공도를 1.5 × 10^-2 torr로 유지하였다.

그리고, 박막의 균일한 증착을 위해 기판을 7 rpm의 속도로 회전시켰으며, RF 파워 제너레이터(power generator)의 RF 파워(power)를 150 W로 인가하여 플라즈마를 발생시켜 20 nm의 IGZO 채널층을 증착하였다.

이후, IGZO 기반의 ReRAM의 특성 최적화를 위한 온도를 확인하기 위해 퍼니스(furnace)의 온도를 평가하였으며, 각각 약 200, 300, 400, 500 ℃의 범위에서 약 1시간 동안 열처리를 진행하여 그 결과를 분석하였다.

열처리를 진행한 이후, 상부 전극(140)을 형성하기 위하여, DC 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 이용하여 MoW(Molybdenum tungsten)의 소스/드레인(source/drain) 전극을 증착하였다. 챔버(Chamber) 내 진공 플라즈마를 발생시키기 위해 DC 파워 서플라이에 DC 150 W를 인가하여 10분 동안 100 nm의 MoW 소스/드레인(source/drain) 전극을 증착하였다. 형성된 MoW 상부 전극의 가로와 세로 길이는 각각 100 × 100 μm의 정사각형 형태를 띄고 있으며, 하나의 웨이퍼(wafer)에 각각 4개의 ReRAM 소자가 배치되었다.

최종적으로 제작한 IGZO/TiO₂ ReRAM의 전기적 성능을 파악하기 위해서 I-V 커브(curve)를 측정하였다. 또한 ReRAM에 응용 가능한 IGZO 산화물 반도체의 최적의 후 열처리 온도 확인을 위해 조성 및 표면 분석, C-V 측정을 통해서 메모리 특성을 확인하였다.

도 2는 탑 컨택트-보텀 게이트(Top contact-bottom gate) 구조로 형성된 TiO_2-x TFT와 IGZO TFT를 간략한 도식도로서, (a)는 TiO_{2 -x} TFT의 도식도이고, (b)는 IGZO TFT의 도식도이다.

도 2에서 두께 600 μm의 헤비하게 도핑된 n형 Si 웨이퍼(heavily doped n-type Si wafer)를 기판이자 게이트(gate) 하부 전극으로 사용하였으며, 각각의 TFT는 두께 100 nm의 SiO₂를 절연막으로 사용하였다. TiO_{2 -x}의 두께는 30 nm이며 ALD를 통해서 증착한 이후, 700 ℃에서 5분 동안 래피드 써멀 어닐링(rapid thermal annealing)을 실시하였다. a-IGZO의 두께는 50 nm이며 RF 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 통해서 증착한 후, 350 ℃에서 1시간 동안 퍼니스(furnace)에서 열처리를 하였다. 각각의 전극은 두께 100 nm의 Al으로 동일하며, 채널의 길이는 200 μm이며, 폭은 2,000 μm이다.

도 3은 도 2의 TiO_{2 -x} TFT와 IGZO TFT의 전달 특성(transfer curve)을 도시한 그래프이다.

도 3의 실험에서 각각 소스-드레인 전압(source-drain voltage, V_ds)를 30 V로 고정하여 바이어스 전압(bias voltage)을 인가하였으며, 게이트 전압(gate voltage, V_gs)를 10~30 V까지 스텝(step) 0.2 V로 설정하여 인가하였을 때의 소스-드레인 전류(source-drain current, I_ds)를 조사하였다.

도 3을 참조하면, IGZO TFT의 일렉트론 모빌러티(electron mobility)는 11.02 cm²/Vs이며, 0.15 cm²/Vs인 TiO_{2 -x} TFT와 비교하여 매우 우수하다.

또한 온/오프 전류비(on/off current ratio) 값은 각각 6.2 × 10⁶, 7.2 × 10³으로 차이가 큰 것을 확인할 수 있다. a-IGZO TFT의 오프 전류 레벨(off current level)은 약 1.0 × 10^-10으로 TiO_{2 -x} TFT와 유사하지만, 온 전류 레벨(on current level)은 약 1.0 × 10^-3으로 7.0 × 10^-7인 TiO_{2 -x} TFT와 비교하여 ReRAM의 특성인 HRS(high resistance state), LRS(low resistance state) 구현이 우수할 것으로 보인다.

도 4는 IGZO/TiO₂ 기반 ReRAM의 전반적인 구동 메커니즘을 표현한 것이다.

도 4에서 ReRAM의 측정 기준으로 헤비하게 도핑된 n형 Si 웨이퍼(heavily doped n-type Si wafer) 기판을 하부 전극으로 사용하였으며, 상부 전극인 MoW 전극에 전압을 인가하여 a-IGZO ReRAM의 구동을 확인하였다.

도 4를 참조하면, 먼저 IGZO 산화물 활성층에 포지티브 바이어스(positive bias) 영역으로 (+) 전압이 인가될 때, 전류는 낮은 값을 유지하다가 특정 임계 전압이 될 때 급격하게 증가하게 되며, 이 과정을 SET 동작으로 명칭한다.

반대로 포지티브 바이어스 영역에서 네가티브 바이어스(negative bias) 영역으로 전압이 인가될 때, 소자의 상태는 (-) 임계 전압에 도달하게 되어 전류 값이 급격하게 감소하게 되고, 이 과정을 RESET 동작이라고 명칭한다.

ReRAM가 이와 같은 과정을 수행하며 IGZO 박막의 상태가 (+) 임계 전압에 도달하게 되면 필라멘트(filament)가 형성되면서 수행 경로 (conducting pathway)가 생성된다. 하지만 (-) 전압이 인가되었을 경우에는 TiO₂ 절연 층의 산소 트랩이 전자의 이동을 막음으로써 필라멘트의 럽쳐(rupture)를 유발시킨다. 이와 같은 과정을 통해서, 인가되는 바이어스에 따라 저항 상태가 변화하며 히스테리시스(hysteresis) 현상을 유도하여 IGZO/TiO₂ ReRAM가 구동하게 된다.

도 5는 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 IGZO/TiO₂ 기반 ReRAM의 전기적 성능을 측정한 결과를 도시한 그래프이다.

도 5에서 측정 장비로는 KEITHLEY사의 모델명 SYSTEM 4200 source meter를 사용하였으며, 2 ~ 4 V를 인가하였을 때의 I-V 커브를 확인하였다.

도 5 (a)의 경우 200 ℃의 범위에서 후 열처리를 진행한 ReRAM의 I-V 커브이며, 0 ~ 4 V에서는 HRS를 보이다가 리버스 스윕(reverse sweep)인 4 V에서 약 2.83 × 10-4 A의 전류 값을 기록하고 LRS로 상태가 전환된다. 그리고, 라이트(Write) 상태에 도달한 ReRAM는 2 V까지 인가된 후, 다시 HRS로 변하게 되며 이레이즈(erase) 상태로 전환되었음을 확인할 수 있다.

도 5 (b)는 300 ℃에서 후열처리를 진행한 ReRAM의 I-V 커브이며, 4 V에서 약 9.82 × 10^-4의 전류 값을 확인하였다.

도 5 (c)는 400 ℃에서 후열처리를 진행한 ReRAM의 I-V 커브이고, 도 5 (d)는 500 ℃에서 후열처리를 진행한 ReRAM의 I-V 커브로서, I-V 커브가 컴플라이언스(compliance)로 설정한 1.00 × 10^-3의 전류 값까지 도달하였다.

또한 ReRAM의 후열처리 온도 상승에 따른 전류 레벨(current level) 증가로 인해 히스테리시스(hysteresis) 특성이 구현됨을 확인하였다.

(a)에서 200 ℃에서 후열처리를 진행한 ReRAM는 (+) 영역에서 완전한 히스테리시스(hysteresis) 곡선 형태를 나타내지 못하며, (b)에서 300 ℃의 경우에는 작은 폭의 히스테리시스(hysteresis) 형태를 띄고 있다.

반면에 (c)에서 후 열처리의 온도가 400 ℃인 경우에는 가장 우수한 형태의 히스테리시스를 확인할 수 있다. 하지만 (d)에서 500 ℃에서 후 열처리한 ReRAM의 I-V 커브는 컴플라이언스 전류 값에는 도달했으나, 오프 전류 레벨(off current level)이 증가하면서 HRS와 LRS의 갭이 줄어들며 히스테리시스 특성이 감소하였다.

즉, 후 열처리 온도가 낮은 범위에서는 IGZO 박막 표면의 디펙트(defect) 및 계면 저항으로 인해 전자가 트랩(trap)되어 있으며, 온도 증가에 따라 트랩 밀도 감소를 통해 캐리어 농도가 증가하면서, 메모리 특성이 개선되는 것을 확인하였다. 따라서 RF 마그네트론 스퍼터링(magnetron sputtering)에 의해 저온 증착된 IGZO 산화물 활성층에 후 열처리 온도를 400 ℃에서 진행했을 때, 캐리어 농도 및 전자의 트랩 밀도 감소를 통해 ReRAM로써 최적의 특성을 확인하였다. 반면 500 ℃ 이상에서 열처리한 경우 IGZO 박막에서 크리스탈이 일부 형성된 불안정한 상태로 인해 히스테리시스 특성이 감소한 것으로 보인다.

도 6은 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이다.

도 6에서 (a)는 200 ℃, (b)는 300 ℃, (c)는 400 ℃, (d)는 500 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이고, (e)는 200, 300, 400, 500 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크를 막대 그래프로 도시한 것이다.

도 6을 참조하면, (c), (e)에서 보는 바와 같이, 전기적 성능 결과가 가장 좋았던 온도 조건인 400 ℃에서 후열처리를 진행하였을 때, O1s 피크에서 산소 공공 피크(O₁)의 비중이 약 78.2 %로 가장 크며, 하이드록사이드(hydroxide) 피크(O₃)의 비중은 약 2.6 %로 가장 작다.

반면 도 6 (a), (e)를 보면, 200 ℃에서 후열처리를 진행한 IGZO 박막의 성분은 전체 O1s 피크에서 O₁ 비중이 약 53.0 %이고, O³의 비중은 약 11.6 %임을 알 수 있다. 이어서 그림 6(b), (e)를 보면, 300 ℃에서 후열처리를 진행한 IGZO 박막의 성분은 O1s 피크에서 O₁의 비중이 약 49.0 %이며 200 ℃ 조건과 비교하면 O₁의 비중이 약 53.0 %에서 49.0 %로 소폭 감소하였고, O₃의 비중은 약 11.6 %에서 약 14.5 %로 증가하였다.

이와 같이 O₁ 피크가 작으며, O₃ 피크가 큰 경우에는 금속-산소 결합의 회복이 충분하게 이루어지지 않은 채로 산소 공공이 잔류하게 되고, 누설 전류의 증가로 인해 ReRAM의 전반적인 전기적 성능이 하락하게 된다. 또한 O₃ 피크가 커지는 경우에는 산소 공공에 수소 이온들이 결합해서 수소와 상대적으로 강하게 결합되어있는 산소 트랩이 증가하게 되고, 전자의 이동을 방해하는 계면 트랩 전하 현상이 더욱 많이 발생하게 된다. 이는 누설 전류 발생에 일조하며 메모리 소자의 전자 이동도를 감소시키는 원인이 되기 때문에, 결과적으로 ReRAM의 전기적 성능을 감소시킨다.

한편 도 6 (d), (e)에서 보는 바와 같이, 후열처리 온도가 500 ℃로 더 높아질 경우, IGZO 박막의 성분은 O1s 피크에서 O₁의 비중이 약 52.7 %로 크게 감소하였고, O₃의 비중은 약 11.2 %로 다시 증가하였다. 이와 같이 O₁의 비중이 작아지고 O₃의 비중이 커지는 경우, 금속-산소 결합에서 떨어져 나온 산소가 상대적으로 농도가 낮은 박막 외부로 확산이 빠르게 진행되어 ReRAM의 전기적 성능 하락에 원인을 제공하게 된다. 결과적으로 이는 후 열처리 온도는 400 ℃가 최적화된 조건임을 증명하는 전기적 실험 결과와 동일하였으며 이를 뒷받침하는 근거가 될 수 있다.

도 7은 IGZO 층에 대해 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 후의 IGZO 층의 표면적 성능을 분석하기 위해, SEM(scanning electron microscope)을 이용하여 측정한 이미지를 도시한 것이다.

도 7은 후 열처리를 각각 200, 300, 400, 500 ℃로 진행한 IGZO 표면적의 성능을 분석하기 위해, SEM(scanning electron microscope)을 이용하여 일렉트론 하이 텐션(electron high tension)을 1.0 kV, I 프로브(probe)를 1.0 nA, 워킹 거리(working distance)를 2.5 mm로 설정하고 측정한 이미지를 나타낸 것이다.

도 7 (a)-(c)에서 보는 바와 같이, 200에서 400 ℃까지 후 열처리 온도가 점차 높아질수록, 작은 타원형의 그레인(grain)의 결정입계(grain boundary)가 임의의 곡선 모양을 띄며 점차 커진다. 하지만 (d)와 같이, 500 ℃에서 후 열처리를 진행한 경우에는 큰 크기의 그레인(grain)과 작은 크기의 그레인(grain)이 한 표면 내에서 공존하는 것을 확인할 수 있으며, 2차 재결정(secondary recrystallization)이 확인된다. 이는 결정립의 성장 과정 중에서 특정한 결정립이 다른 것과 비교하여 급속히 조대화되는 현상을 의미하며, 특히 표면 내에 불순물이 많거나 결정화가 매우 큰 경우에 많이 발생하게 되고 결과적으로 ReRAM의 전기적 성능을 하락시키는 원인이 된다.

또한 후 열처리 온도가 높아질수록 그레인 바운더리(grain boundary)가 점차 뚜렷해지며, 500 ℃에서 후열처리를 진행한 a-IGZO 박막의 경우에는 박막 표면에 힐록(hillock)이 다수 관찰된다. 이는 500 ℃라는 높은 후열처리로 의해, IGZO 박막이 받는 컴프레시브 스트레스(compressive stress)를 릴렉세이션(relaxation)하는 정도가 커짐에 따라서 소형 변형이 더 심하게 발생하여 힐록(hillock)의 크기도 커지게 된 것으로 보인다. 따라서 500 ℃에서 후 열처리를 진행한 IGZO 박막은 크고 작은 여러 힐록이 발생하였기 때문에, 표면의 거칠기도 크게 하락되었다. 산화물 반도체 표면상의 거칠기가 클수록 전자의 이동을 방해하는 인터페이스 트랩 차지(interface trap charge) 현상으로 인한 전류 누설이 더욱 크게 발생하여, 소자의 전반적인 전기적 특성에도 큰 악영향을 미친다. 결과적으로 IGZO 산화물 반도체 층을 증착한 이후 후 열처리 온도를 500 ℃와 같이 너무 높게 진행한 경우에는 악화된 표면 상태를 확인할 수 있으며, 이를 통해서 500 ℃ 이상에서의 후 열처리는 ReRAM의 성능 하락에 큰 영향을 미친다는 것을 확인할 수 있다.

도 8은 IGZO 층에 대해 진행한 후 열처리의 영향을 분석하기 위해, MIOS 구조에서의 전자 이동 메커니즘을 구현한 모식도와 에너지 밴드를 도시한 것이다.

도 8 (a)는 IGZO에 진행한 후열처리의 영향을 분석하기 위해, MIOS 구조에서의 전자 이동 메커니즘을 구현한 모식도이다. IGZO를 후 열처리한 ReRAM의 C-V 특성에서 전류의 크기와 방향은 액티브 레이어(active layer)의 상태에 크게 의존한다. 일반적으로 MIM(metal-insulator-metal) 소자에서 전류는 상부/하부 금속 전극으로부터 절연층의 계면으로 주입된 전자가 양방향으로 흐르며 인가된 바이어스 전압에 의해 방향이 결정된다. 하지만 MIOS 소자는 포지티브 바이어스(positive bias) 전압을 인가한 금속으로부터 IGZO 활성층을 향해 단방향으로 흐른다.

먼저 상부 MoW 금속 전극에 인가된 양의 전압에 의해 IGZO 활성층은 주입된 전자를 이동시켜 전자 이동 경로를 생성하고, a-IGZO/TiO₂의 접촉된 계면으로부터 전자가 축적된 영역(accumulation)을 통해 전자가 주입된다. 주입된 전자는 하부 전극의 전도성에 의해 필라멘트(filament)를 형성하여 메모리를 구동시킨다. 반대로 상부 전극에 네가티브 바이어스(negative bias) 전압을 인가하면 하부 전극으로부터 TiO₂ 절연막에 의해 전달되는 전자는 TiO₂/SiO₂ 계면의 커패시터(capacitor)로 작용하는 전자 고갈 영역(depletion)에 의해 전자 이동 경로가 차단된다. 따라서 전류가 거의 흐르지 않고 네가티브 바이어스(negative bias)에서 정류되어 TiO₂/IGZO의 필라멘트가 럽쳐(rupture)된다.

도 8 (b)는 MIOS 구조에서 각각 포지티브 바이어스와 네가티브 바이어스를 상부 전극에 인가했을 때 들뜬 상태(excited electron)에 의한 전자 이동을 에너지 밴드로 표현한 것이다.

도 8 (b)에서 전자와 정공은 상부 전극에 인가된 전압에 의해 들뜬 상태로 변하게 되고, 들뜬 상태로 변한 전자 혹은 정공은 TiO₂ 절연막을 통과(tunneling)할 수 있는 에너지를 가지게 된다.

도 9는 IGZO 층을 증착한 이후 각각 200, 300, 400, 500 ℃로 후 열처리를 진행한 IGZO/TiO₂ 기반 ReRAM의 C-V 커브(curve)를 측정한 결과를 도시한 그래프이다.

도 9는 IGZO 산화물 반도체 층을 증착한 이후 각각 (a) 200, (b) 300, (c) 400, (d) 500 ℃로 후 열처리를 진행한 IGZO/TiO₂ 기반의 ReRAM에 대해서 0.1초 간격으로 2~4 V 범위에서 C-V 커브를 측정한 결과이다.

도 9에서 주파수는 1 kHz로 설정을 유지하였으며, 인가한 전압에 대해서 y축은 커패시턴스(capacitance) 값을 가장 큰 값으로 나눈 C/Cmax 값을 나타낸다.

도 9 (a)에서 보는 바와 같이, 후열처리를 200 ℃에서 진행한 ReRAM는 반전된 인버전(inversion) 영역에서 C/Cmax 값이 약 0.91이지만 어큐뮬레이션(accumulation) 영역에서는 약 0.99로 아주 미세한 차이가 나는 것을 확인할 수 있다.

또한 도 9 (b)에서 후열처리를 300 ℃에서 진행한 ReRAM의 경우와 도 9 (d)에서 후열처리를 500 ℃에서 진행한 ReRAM의 경우, 인버전(inversion) 영역에서 C/Cmax 값은 약 0.90이며 어큐뮬레이션(accumulation) 영역에서는 약 0.98로 200 ℃에서 후열처리를 진행한 경우와 큰 차이가 없다.

도 9 (a), (b), (d)에서 보는 바와 같이, 후열처리 부족으로 인해 저온에서는 절연막, 고온에서는 도체에 가까운 특성을 가지며 MIM과 유사한 특성을 보이는 것을 확인할 수 있다.

하지만 도 9 (c)에서 보는 바와 같이 400 ℃에서 후열처리를 진행한 ReRAM의 경우, 상부 MoW 전극에 2~0 V를 인가하였을 때 C/Cmax 값은 약 0.45로 현 상태가 인버전(inversion) 구간임을 확인할 수 있다. 이때 산화물 층을 관통하는 전계가 소수 캐리어를 반도체 표면으로 유인할 만큼 충분히 커지게 되는데, 반도체 표면의 전자 농도는 고주파 신호에 응답하지 못하기 때문에 상대적으로 일정하게 유지된다.

이후 0~2 V를 인가하였을 경우, 인가하는 전압이 (-)에서 (+)로 증가하기 때문에 MoW 전극 내의 전자의 에너지는 낮아지고 전극과 산화물 경계 면에는 (+) 전하들이 모이게 된다. 따라서 반도체와 산화물 경계 면 부근에서 대응되는 (-) 전하들이 모이게 되어 정공을 몰아내거나 재결합이 발생하고 경계 면에는 캐리어가 없는 공핍 상태인 디플리션(depletion) 영역이 된다.

2~4 V를 인가하였을 경우에, C/Cmax 값은 약 0.98로 금속과 산화물 반도체 층의 경계 면에는 전자들이 모이게 되고 커패시턴스(capacitance) 값이 증가하는 어큐뮬레이션(accumulation) 영역에 도달하게 된다. 결론적으로 후 열처리를 400 ℃에서 진행한 IGZO 기반 ReRAM의 MoW 전극이 각각 포지티브 바이어스, 네가티브 바이어스 전압으로 인가될 때, C-V 값을 통해 메모리 특성이 최적화되는 것을 확인할 수 있다.

이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.

110 기판 120 절연층
130 산화물층 140 상부 전극

Claims (4)

1. N형으로 헤비하게 도핑된 규소 재질로 구성되어 하부 전극 기능을 포함하는 기판을 제작하는 단계;
   상기 기판 상에 절연층을 형성하는 단계;
   상기 절연층 상에 비정질 산화물 박막으로 이루어지는 산화물층을 형성하는 단계; 및
   상기 산화물층 상에 상부 전극을 형성하는 단계를 포함하며,
   상기 산화물층은 IGZO(Indium-Gallium-Zinc oxide) 박막으로 이루어지고,
   상기 상부 전극은 MoW(Molybdenum tungsten)로 이루어지고,
   상기 절연층은 TiO₂(Titanium dioxide)로 이루어지며,
   상기 TiO₂를 형성함에 있어서, 원자층 증착 공정 방법(atomic layer deposition, ALD) 시스템을 사용하여 TiO₂(Titanium dioxide)를 증착하되, ALD 사이클(cycle)은 Ti의 프리커서(precursor)로서 titanium tetraisopropoxide를 주입하며 시작하고, 10초 동안 N₂ 퍼지 가스(purge gas)를 주입하고, 1초 동안 H₂O를 주입하고, 다시 10초 동안 N₂ 퍼지 가스를 주입하는 과정을 1 사이클로 정하여, 1 사이클 당 0.2Å 증착으로 총 1,000 사이클을 반복하여 20 nm 두께의 TiO₂ 박막을 형성하고,
   상기 IGZO 박막을 형성함에 있어서, RF 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 이용한 스퍼터링(sputtering) 공정을 진행하되, RF 파워 제너레이터(power generator)의 RF 파워(power)를 150 W로 인가하여 플라즈마를 발생시켜 20 nm의 IGZO 채널층을 증착하는 방식으로 상기 IGZO 박막을 형성하고,
   상기 IGZO 박막에 400 ℃에서 후 열처리 공정을 진행하고,
   상기 MoW를 형성함에 있어서, 상기 후 열처리 공정을 진행한 이후, DC 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 이용하여 MoW의 소스/드레인(source/drain) 전극을 증착하되, 챔버 내 진공 플라즈마를 발생시키기 위해 DC 파워 서플라이에 DC 150 W를 인가하여 10분 동안 100 nm의 MoW 소스/드레인(source/drain) 전극을 증착하는 것을 특징으로 하는 ReRAM 제조 방법.
   
2. 삭제
3. 삭제
4. 삭제

Images