KR102592055B1 - 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법 - Google Patents

투명 산화물 비휘발성 저항 변화형 메모리 제작 방법 Download PDF

Info

Publication number
KR102592055B1
KR102592055B1 KR1020210110871A KR20210110871A KR102592055B1 KR 102592055 B1 KR102592055 B1 KR 102592055B1 KR 1020210110871 A KR1020210110871 A KR 1020210110871A KR 20210110871 A KR20210110871 A KR 20210110871A KR 102592055 B1 KR102592055 B1 KR 102592055B1
Authority
KR
South Korea
Prior art keywords
forming
igzo
oxide
substrate
variable memory
Prior art date
Application number
KR1020210110871A
Other languages
English (en)
Other versions
KR20230028958A (ko
Inventor
김성진
이재윤
Original Assignee
충북대학교 산학협력단
김성진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단, 김성진 filed Critical 충북대학교 산학협력단
Priority to KR1020210110871A priority Critical patent/KR102592055B1/ko
Publication of KR20230028958A publication Critical patent/KR20230028958A/ko
Application granted granted Critical
Publication of KR102592055B1 publication Critical patent/KR102592055B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법에 관한 것으로서, 하부 전극 기능을 포함하는 기판을 형성하는 단계, 상기 기판 상에 절연층을 형성하는 단계, 상기 절연층 상에 산화물층을 형성하는 단계 및 상기 산화물층 상에 상부 전극을 형성하는 단계를 포함하되, 상기 기판은 글래스(glass) 재질로 이루어진다.
본 발명에 의하면 산화물 층에 IGZO(Indium-Gallium-Zinc oxide)를 사용한 투명 산화물 비휘발성 저항 변화형 메모리를 제작함으로써, 전기적 특성을 향상시킬 수 있는 효과가 있다.

Description

투명 산화물 비휘발성 저항 변화형 메모리 제작 방법{Transparent oxide non-volatile resistive variable memory}
본 발명은 저항 변화형 메모리(resistive random access memory), 비휘발성 메모리(non-volatile memory), 투명 메모리 디바이스(transparent memory device), 차세대 메모리(next generation memory), 멤리스터(memristor), 스퍼터링 시스템으로 증착한 IGZO 박막 제작(Fabrication of IGZO thin-film deposited by sputtering system), 전기적, 환경적 안정성이 높은 산화물 저항 변화형 메모리에 관한 것이다.
최근 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In2O3), 아연 산화물(ZnO), 갈륨 산화물(Ga2O3), 인듐아연 산화물(InZnO), 아연주석 산화물(Zn), 인듐갈륨아연 산화물(InGaZnO) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공 증착을 대신한 액상 기반 공정에 대한 연구가 진행되고 있다.
산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질 상을 보이지만, 매우 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동유기발광다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.
종래 메모리 구조에서 TiO2 -x는 캐리어(carrier) 역할을 하는 산소 공공(oxygen vacancy)을 이용하여 스위칭(switching) 동작을 구현하나, 이동 과정에서 산소 공공들 간의 제너레이션/리콤비네이션(generation/recombination) 발생으로 인한 캐리어 트랩(carrier trap), 온오프 비(on/off ratio) 감소, 전자 이동도 저하로 메모리의 엔듀런스(endurance) 특성이 열화되는 문제점이 있다. 또한, 종래 메모리의 산화물 층(oxide layer)에서 RMS(Root-mean square) 값이 높고 표면상의 결함이 존재한다는 문제점이 있다. 또한, 저온 스퍼터링(sputtering)으로 제작되는 IGZO 박막은 전극과 산화물 반도체 층의 계면에서 접촉 저항이 발생한다는 문제점이 있다.
대한민국 공개특허 10-2008-0082616
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, IGZO(Indium-Gallium-Zinc oxide)의 전자 이동은 ns-오비탈(ns-orbital)을 통해 발생하며 비정질 상태에서도 빠른 전자 이동도를 얻을 수 있고, 메모리의 우수한 저항 스위칭 특성을 구현할 수 있기 때문에, TiO2 -x의 단점을 극복할 수 있는 저항 변화형 메모리(Resistive random access memory, ReRAM)의 전자 재료로서, 산화물 층에 IGZO를 사용한 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 RF 마그네트론 스퍼터링 시스템(RF magnetron sputtering system)을 통해 IGZO를 증착한 투명 산화물 비휘발성 저항 변화형 메모리를 제작하는데 그 다른 목적이 있다.
또한, 본 발명은 후 열처리 공정을 통해 반도체 계면에 존재하는 디펙트(defect)를 제거하고 반도체 내 금속과 산소의 결합력을 증가시켜, 전자의 트랩(trap) 밀도 감소에 영향을 미침으로써, 전자 이동도와 같은 전기적 성능을 개선한 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법을 제공하는데 그 다른 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명은 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법에 관한 것으로서, 하부 전극 기능을 포함하는 기판을 형성하는 단계, 상기 기판 상에 절연층을 형성하는 단계, 상기 절연층 상에 산화물층을 형성하는 단계 및 상기 산화물층 상에 상부 전극을 형성하는 단계를 포함하되, 상기 기판은 글래스(glass) 재질로 이루어진다.
상기 기판은 ITO(Indium Tin Oxide) 글래스 기판(glass substrate)으로 구현될 수 있다.
상기 산화물층을 형성하는 단계 이후, 열처리를 진행하는 단계를 더 포함할 수 있다.
본 발명에 의하면 산화물 층에 IGZO(Indium-Gallium-Zinc oxide)를 사용한 투명 산화물 비휘발성 저항 변화형 메모리를 제작함으로써, 전기적 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 투명 산화물 비휘발성 저항 변화형 메모리에서 후 열처리 공정을 통해 반도체 계면에 존재하는 디펙트(defect)를 제거하고 반도체 내 금속과 산소의 결합력을 증가시켜, 전자의 트랩(trap) 밀도 감소에 영향을 미침으로써, 전자 이동도와 같은 전기적 성능을 개선한다는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 투명 산화물 비휘발성 저항 변화형 메모리의 구조를 간략하게 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법을 보여주는 흐름도이다.
도 3는 IGZO/TiO2 기반 저항 변화형 메모리(ReRAM)의 전반적인 구동 메커니즘을 표현한 것이다.
도 4은 IGZO 산화물층을 증착한 이후 각각 200, 250, 300, 350 ℃로 후 열처리를 진행한 IGZO/TiO2 기반 저항 변화형 메모리의 전기적 성능을 측정한 결과를 도시한 그래프이다.
도 5는 IGZO 산화물층을 증착한 이후 각각 200, 250, 300, 350 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이다.
도 6는 후열처리를 각각 200, 250, 300, 350 ℃로 진행한 IGZO/TiO2 저항 변화형 메모리의 에너지 밴드갭(energy bandgap)을 분석하기 위하여 측정한 트랜스미턴스/포톤 에너지 그래프(Transmittance/Photon energy graph)이다.
도 7은 후열처리를 각각 350 ℃로 진행한 IGZO/TiO2 저항 변화형 메모리의 리텐션 및 사이클링 테스트(Retention & Cycling test) 결과를 도시한 것이다.
도 8은 후열처리를 각각 350 ℃로 진행한 IGZO/TiO2 저항 변화형 메모리와 a-IGZO 기반 박막 트랜지스터를 하나의 회로로 조합하여 새로 제작한 멤-트랜지스터(Mem-transistor)의 회로도와 트랜스퍼 커브를 도시한 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 투명 산화물 비휘발성 저항 변화형 메모리의 구조를 간략하게 도시한 도면이다.
도 1을 참조하면, 본 발명의 저항 변화형 메모리는 기판(Substrate)(110), 절연층(Insulator layer)(120), 산화물층(Oxide layer)(130) 및 상부 전극(Top electrode)(140)을 포함한다.
본 발명의 일 실시예에서 기판(110)은 ITO(Indium Tin Oxide) 글래스 기판(glass substrate)으로 구현될 수 있으며, 하부 전극으로 기능할 수 있다.
절연층(120)은 기판(110) 상에 형성되며, TiO2(Titanium dioxide)로 이루어질 수 있다.
산화물층(130)은 절연층(120) 상에 형성되며, 비정질 산화물 박막으로 이루어질 수 있다. 본 발명의 일 실시예에서 산화물층(130)은 IGZO(Indium-Gallium-Zinc oxide) 박막으로 이루어질 수 있다.
상부 전극(140)은 산화물층(130) 상에 형성되며, 은(Ag)으로 구성될 수 있다.
도 1의 실시예에서는 Ag/IGZO/TiO2/ITO 글래스(glass) 기반의 MIOS ReRAM 구조를 간략하게 나타내며, 전기 기호는 ReRAM이 전하와 자속과의 결합에 관련된 비선형 수동 소자임을 의미한다. ITO 하부 전극(110) 위에 절연층을 제작하기 위해서 ALD 시스템을 사용하여 약 2 nm의 TiO2를 증착하였다. 그리고, 산화물층(130)을 형성하기 위해서 In:Ga:Zn 조성비가 1:1:1 mol.%로 구성된 타겟 기반의 RF 마그네트론 스퍼터링(magnetron sputtering) 공정을 통해 IGZO 박막(130)을 약 20 nm 두께로 증착하였다. 이후, IGZO 상부에 섀도우 마스크(shadow mask)를 사용하여 이베포레이션(evaporation) 공정을 통해 100 nm 두께의 은(Ag) 소스/드레인(source/drain) 전극을 증착하였다.
도 2는 본 발명의 일 실시예에 따른 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법을 보여주는 흐름도이다.
도 2를 참조하면, 본 발명의 저항 변화형 메모리 제작 방법은 하부 전극 기능을 포함하는 기판(110)을 형성하는 단계(S110), 기판(110) 상에 절연층(120)을 형성하는 단계(S120), 절연층(120) 상에 산화물층(130)을 형성하는 단계(S130) 및 산화물층(130) 상에 상부 전극(140)을 형상하는 단계(S140)를 포함한다. 이때, 기판(110)은 글래스(glass) 재질로 이루어질 수 있으며, 더욱 상세하게는 ITO(Indium Tin Oxide) 글래스 기판(glass substrate)으로 구현될 수 있다.
본 발명의 일 실시예에서 산화물층을 형성하는 단계(S130) 이후, 열처리를 진행하는 단계를 더 포함할 수 있다.
본 발명에서 비정질 산화물 박막을 갖는 저항 변화형 메모리의 실제 제작 과정과 실험 과정을 예시하면 다음과 같다.
본 발명의 실시예에서 저항 변화형 메모리의 기판(110)으로는 ITO(Indium Tin Oxide) 글래스 기판을 사용하였으며, 두께는 150nm로 구현되었다.
표면상의 유기물과 무기물의 불순물들을 제거하기 위해 초청정수(D.I water), 아세톤, IPA에서 각각 15분 동안 초음파 표면 처리를 진행한 후, 진공 오븐(vacuum oven)에서 1시간 동안 건조시켰다.
기판(110) 상에 절연층(120)을 제작하기 위해서 NCD(LUCIA D100) 사의 원자층 증착 공정 방법(atomic layer deposition, ALD) 시스템을 사용하여 TiO2(Titanium dioxide)를 증착하였다. ALD 사이클(cycle)은 Ti의 프리커서(precursor)로서 titanium tetraisopropoxide를 주입하며 시작하고, 10초 동안 N2 퍼지 가스(purge gas)를 주입하고, 1초 동안 H2O를 주입하고, 다시 10초 동안 N2 퍼지 가스를 주입하는 과정을 1 사이클로 정하여, 1 사이클 당 0.2Å 증착으로 총 1,000 사이클을 반복하여 2 nm 두께의 TiO2 박막을 형성하였다.
그리고, SPM 클리닝을 마친 TiO2 절연층 위에 산화물층(130)인 IGZO(Indium-Gallium-Zinc oxide) 채널층을 형성하기 위하여, RF 마그네트론 스퍼터링 시스템(magnetron sputtering system)을 이용하여 스퍼터링(sputtering) 공정을 진행하였다. 타겟으로는 직경 3 인치(inch)의 1:1:1 비율의 IGZO(In2O3:Ga2O3:ZnO) 타겟을 사용하였으며, 타겟과 기판 간의 거리를 8 cm로 설정하였다.
그리고, 챔버(Chamber) 내 불순물을 제거하기 위해 로터리 펌프(rotary pump)와 TMP를 이용하여 챔버 내의 초기 진공도를 3 × 10-6 torr 이하로 설정하였으며, 이후 30 sccm의 Ar 가스를 주입하여 챔버 내 진공도를 1.5 × 10-2 torr로 유지하였다.
그리고, 박막의 균일한 증착을 위해 기판을 7 rpm의 속도로 회전시켰으며, RF 파워 제너레이터(power generator)의 RF 파워(power)를 150 W로 인가하여 플라즈마를 발생시켜 20 nm의 IGZO 채널층을 증착하였다.
이후, IGZO 기반의 저항 변화형 메모리의 특성 최적화를 위한 온도를 확인하기 위해 퍼니스(furnace)의 온도를 평가하였으며, 각각 약 200, 250, 300, 350 °C의 범위에서 약 1시간 동안 열처리를 진행하였고, 그 결과를 분석하였다.
열처리를 진행한 이후, 써멀 이배포레이터(thermal evaporator)를 이용하여 은(Ag) 소스/드레인(source/drain) 전극을 증착하였다.
최종적으로 제작한 IGZO/TiO2 저항 변화형 메모리의 전기적 성능을 파악하기 위해서 I-V 커브(curve)를 측정하였다. 또한 저항 변화형 메모리에 응용 가능한 IGZO 산화물 반도체의 최적의 후 열처리 온도 확인을 위해 조성 및 표면 분석, C-V 측정을 통해서 메모리 특성을 확인하였다.
도 3는 IGZO/TiO2 기반 저항 변화형 메모리(ReRAM)의 전반적인 구동 메커니즘을 표현한 것이다.
도 3에서 ReRAM의 측정 기준으로 ITO 글래스 기판을 하부 전극으로 사용하였으며, 상부 은(Ag) 전극에 전압을 인가하여 a-IGZO ReRAM의 구동을 확인하였다.
먼저 IGZO 산화물 활성층에 포지티브 바이어스(positive bias) 영역으로 (+) 전압이 인가될 때 전류는 낮은 값을 유지하다가 특정 임계 전압이 될 때 급격하게 전류가 증가하게 되며, 이 과정을 SET 동작으로 명칭한다.
반대로 포지티브 바이어스(positive bias) 영역에서 네가티브 바이어스(negative bias) 영역으로 전압이 인가될 때 소자의 상태는 () 임계 전압에 도달하게 되어 전류 값이 급격하게 감소하게 되고, 이 과정을 RESET 동작이라고 명칭한다.
ReRAM이 이와 같은 과정을 수행하며 IGZO 박막의 상태가 (+) 임계 전압에 도달하게 되면 a-IGZO 내부 산소공공(Oxygen vacancy)에 의해 수행 경로(conducting pathway)가 생성된다. 하지만 () 전압이 인가되었을 경우에는 TiO2 절연 층의 산소 트랩이 전자의 이동을 막음으로써 필라멘트(filament)의 럽쳐(rupture)를 유발시킨다. 이와 같은 과정을 통해서, 인가되는 바이어스에 따라 저항 상태가 변화하며 히스테리시스(hysteresis) 현상을 유도하여 IGZO/TiO2 저항 변화형 메모리가 구동하게 된다.
도 4은 IGZO 산화물층을 증착한 이후 각각 200, 250, 300, 350 ℃로 후 열처리를 진행한 IGZO/TiO2 기반 저항 변화형 메모리의 전기적 성능을 측정한 결과를 도시한 그래프이다. 도 4에서 측정 장비로는 KEITHLEY사의 모델명 SYSTEM 4200 source meter를 사용하였으며, 2 ~ 2 V를 인가하였을 때의 I-V 커브를 확인하였다.
도 4에서 (a)는 200 ℃, (b)는 250 ℃, (c)는 300 ℃, (d)는 350 ℃로 각각 후열처리를 진행한 IGZO/TiO2 기반 저항 변화형 메모리의 전기적 성능을 측정한 결과를 도시한 그래프이다.
도 4을 참조하면, 저항 변화형 메모리의 후열처리 온도 상승에 따른 전류레벨(current level) 증가로 인해 히스테리시스(hysteresis) 특성이 구현됨을 확인하였다. (a) 200 ℃에서 후열처리를 진행한 저항 변화형 메모리는 (+) 영역에서 완전한 히스테리시스(hysteresis) 곡선 형태를 나타내지 못하며, (b) 250 ℃의 경우에는 작은 폭의 히스테리시스 형태를 띄고 있다. 그리고, 후열처리의 온도가 (d) 350 ℃인 경우에는 가장 우수한 형태의 히스테리시스를 확인할 수 있다.
후열처리 온도가 낮은 범위에서는 IGZO 박막 표면의 디펙트(defect) 및 계면저항으로 인해 전자가 트랩(trap)되어 있으며, 온도 증가에 따라 트랩 밀도 감소를 통해 캐리어 농도가 증가하면서, 메모리 특성이 개선되는 것을 확인하였다. 따라서 RF 마그네트론 스퍼터링(magnetron sputtering)에 의해 저온 증착된 IGZO 산화물 활성층에 후열처리 온도를 350 ℃에서 진행했을 때, 캐리어 농도 및 전자의 트랩 밀도 감소를 통해 저항 변화형 메모리로서 최적의 특성을 확인하였다. 반면 400 ℃ 이상에서 열처리를 진행할 경우. ITO 및 하부 글래스 기판에 데미지를 줄 위험이 있다.
도 5는 IGZO 산화물층을 증착한 이후 각각 200, 250, 300, 350 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이다.
도 5에서 (a)는 200 ℃, (b)는 250 ℃, (c)는 300 ℃, (d)는 350 ℃로 후 열처리를 진행한 후의 표면 내 O1s 피크(peak)를 XPS(x-ray photoelectron spectroscopy)로 분석한 결과를 도시한 그래프이다.
도 5 (d)에서 보는 바와 같이, 전기적 성능 결과가 가장 좋았던 온도 조건인 350 ℃에서 후열처리를 진행하였을 때, O1s 피크에서 격자 산소 피크(O1)의 비중이 약 65.2 %로 가장 크며, 하이드록사이드(hydroxide) 피크(O3)의 비중은 약 6.1 %로 가장 작다.
반면 도 5 (a)를 보면, 200 ℃에서 후열처리를 진행한 IGZO 박막의 성분은 전체 O1s 피크에서 O1 비중이 약 51.4 %이고 O3의 비중은 약 12.2 %임을 알 수 있다. 이어서 도 5 (b)를 보면, 250 ℃에서 후열처리를 진행한 IGZO 박막의 성분은 O1s 피크에서 O1의 비중이 약 56.5 %이며 200 ℃ 조건과 비교하면 O3의 비중이 약 12.2 %에서 10.6 %로 소폭 감소하였고, O1의 비중은 약 51.4 %에서 약 56.5 %로 증가하였다.
이와 같이 O1 피크가 작으며, O3 피크가 큰 경우에는 금속-산소 결합의 회복이 충분하게 이루어지지 않은 채로 산소 공공이 잔류하게 되고, 누설 전류의 증가로 인해 저항 변화형 메모리의 전반적인 전기적 성능이 하락하게 된다. 또한 O3 피크가 커지는 경우에는 산소 공공에 수소 이온들이 결합해서 수소와 상대적으로 강하게 결합되어있는 산소 트랩이 증가하게 되고, 전자의 이동을 방해하는 계면 트랩 전하 현상이 더욱 많이 발생하게 된다. 이는 누설 전류 발생에 일조하며 메모리 소자의 전자 이동도를 감소시키는 원인이 되기 때문에, 결과적으로 저항 변화형 메모리의 전기적 성능을 감소시킨다.
이와 같이 O1의 비중이 작아지고 O3의 비중이 커지는 경우, 금속-산소 결합에서 떨어져 나온 산소가 상대적으로 농도가 낮은 박막 외부로 확산이 빠르게 진행되어 저항 변화형 메모리의 전기적 성능 하락에 원인을 제공하게 된다. 결과적으로 이는 후열처리 온도 450 ℃가 최적화된 조건임을 증명하는 전기적 실험 결과와 동일하였으며 이를 뒷받침하는 근거가 될 수 있다.
도 6는 후열처리를 각각 200, 250, 300, 350 ℃로 진행한 IGZO/TiO2 저항 변화형 메모리의 에너지 밴드갭(energy bandgap)을 분석하기 위하여 측정한 트랜스미턴스/포톤 에너지 그래프(Transmittance/Photon energy graph)이다.
도 6를 참조하면, 350 °C의 온도로 후열처리를 진행한 IGZO/TiO2 저항 변화형 메모리의 에너지 밴드갭이 약 3.801을 나타내면서 가장 우수한 특성을 보이는 것을 확인할 수 있다.
도 7은 후열처리를 각각 350 ℃로 진행한 IGZO/TiO2 저항 변화형 메모리의 리텐션 및 사이클링 테스트(Retention & Cycling test) 결과를 도시한 것이다.
도 7 (a), (b)의 경우, 처음 셋 또는 리셋 펄스(Set or Reset pulse)를 인가하여 측정한 리텐션 테스트(retention test) 결과이며, 시간이 지나도 상부전극에서 측정되는 전류가 일정한 것을 알 수 있다.
도 7 (c), (d)의 경우, 지속적으로 번갈아가며 셋 펄스(Set pulse)와 리셋 펄스(Reset pulse)를 인가하여 측정한 사이클링 테스트(Cycling test) 결과를 도시한 것이다. 여기서 50차례 이상 셋/리셋 펄스(Set/Reset pulse)가 인가되어도 큰 변화 없이 펄스(pulse)에 따라 셋/리셋(Set/Reset) 결과를 보인 것을 확인 할 수 있다.
도 8은 후열처리를 각각 350 ℃로 진행한 IGZO/TiO2 저항 변화형 메모리와 a-IGZO 기반 박막 트랜지스터를 하나의 회로로 조합하여 새로 제작한 멤-트랜지스터(Mem-transistor)의 회로도와 트랜스퍼 커브를 도시한 것이다.
도 8 (a)는 멤-트랜지스터의 회로도를 도시한 것이고, (b)와 (c)는 두 소자를 이용하여 측정한 트랜스퍼 커브(transfer curve)를 도시한 것이다. 트랜스퍼 커브(Transfer curve)를 측정하기 전, 저항 변화형 메모리의 동작 상태를 변화시켜주는 입력 펄스를 주어 저항 변화형 메모리를 온(On) 또는 오프(Off) 상태로 변화시켜 측정하였다. 측정 결과, 셋 펄스(Set pulse)를 인가하여 저항 변화형 메모리의 상태가 온(On)이 된 경우, 트랜지스터의 게이트(gate)에 인가되는 전압에 따라 정상적으로 드레인(drain)에 전류 값이 측정되었으며, 이상적인 트랜스퍼 커브를 보였다. 그러나, 저항 변화형 메모리에 리셋 펄스(Reset pulse)를 인가하여 상태를 오프(Off)시킨 경우, 저항 변화형 메모리의 내부 저항 값이 매우 크게 변화여 트랜지스터의 게이트에 전압이 인가되어도 드레인에 전류 값이 측정되지 않았다.
이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
110 기판 120 절연층
130 산화물층 140 상부 전극

Claims (3)

  1. 하부 전극 기능을 포함하는 기판을 형성하는 단계;
    상기 기판 상에 절연층을 형성하는 단계;
    상기 절연층 상에 산화물층을 형성하는 단계;
    열처리를 진행하는 단계; 및
    상기 산화물층 상에 상부 전극을 형성하는 단계를 포함하되,
    상기 기판은 150nm 두께의 ITO(Indium Tin Oxide) 글래스 기판(glass substrate)으로 구현되고,
    상기 절연층을 형성하는 단계에서, 원자층 증착 공정 방법(atomic layer deposition, ALD) 시스템을 사용하여 2 nm의 TiO2(Titanium dioxide)를 증착하는 방식으로 상기 절연층을 형성하되, ALD 사이클(cycle)은 Ti의 프리커서(precursor)로서 titanium tetraisopropoxide를 주입하며 시작하고, 10초 동안 N2 퍼지 가스(purge gas)를 주입하고, 1초 동안 H2O를 주입하고, 다시 10초 동안 N2 퍼지 가스를 주입하는 과정을 1 사이클로 정하여, 1 사이클 당 0.2Å 증착으로 총 1,000 사이클을 반복하여 2 nm 두께의 TiO2 박막을 형성하고,
    상기 산화물층을 형성하는 단계에서, RF 마그네트론 스퍼터링 공정을 진행하여 IGZO(Indium-Gallium-Zinc oxide) 채널층을 형성하는 방식으로 상기 산화물층을 형성하고,
    상기 상부 전극을 형성하는 단계에서, 상기 열처리를 진행한 이후, 써멀 이배포레이터(thermal evaporator)를 이용하여 은(Ag)으로 구성된 소스/드레인(source/drain) 전극을 증착하는 방식으로 상기 상부 전극을 형성하고,
    상기 열처리를 진행하는 단계에서, 퍼니스의 온도가 350 ℃인 상태에서 열처리를 진행하며,
    상기 산화물층을 형성하는 단계에서, In:Ga:Zn 조성비가 1:1:1 mol.%로 구성된 타겟 기반의 RF 마그네트론 스퍼터링 공정을 통해 20 nm 두께의 IGZO 박막을 증착하고,
    상기 상부 전극을 형성하는 단계에서, 상기 IGZO 상부에 섀도우 마스크(shadow mask)를 사용하여 이베포레이션(evaporation) 공정을 통해 100 nm 두께의 은(Ag)으로 구성된 소스/드레인(source/drain) 전극을 증착하고,
    상기 IGZO 박막을 증착함에 있어서, 박막의 균일한 증착을 위해 기판을 7 rpm의 속도로 회전시키고, RF 파워 제너레이터(power generator)의 RF 파워(power)를 150 W로 인가하여 플라즈마를 발생시켜 20 nm의 IGZO 채널층을 증착하는 것을 특징으로 하는 저항 변화형 메모리 제작 방법.
  2. 삭제
  3. 삭제
KR1020210110871A 2021-08-23 2021-08-23 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법 KR102592055B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210110871A KR102592055B1 (ko) 2021-08-23 2021-08-23 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210110871A KR102592055B1 (ko) 2021-08-23 2021-08-23 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법

Publications (2)

Publication Number Publication Date
KR20230028958A KR20230028958A (ko) 2023-03-03
KR102592055B1 true KR102592055B1 (ko) 2023-10-23

Family

ID=85510251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210110871A KR102592055B1 (ko) 2021-08-23 2021-08-23 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법

Country Status (1)

Country Link
KR (1) KR102592055B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063966A1 (ja) 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Tft基板及びtft基板の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Journal1 (2020), p1~11. 1부.*
Journal2 (2018), p601~608. 1부.*

Also Published As

Publication number Publication date
KR20230028958A (ko) 2023-03-03

Similar Documents

Publication Publication Date Title
JP5546733B2 (ja) 薄膜トランジスタ及びその製造方法
Yoon et al. Fully transparent non‐volatile memory thin‐film transistors using an organic ferroelectric and oxide semiconductor below 200 C
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
US10468535B2 (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
JP6043244B2 (ja) 薄膜トランジスタ
KR101648684B1 (ko) 박막 트랜지스터
US20200119033A1 (en) Multi-Level Cell Thin-Film Transistor Memory and Method of Fabricating the Same
KR101509115B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 상기 산화물을 구비한 박막 트랜지스터의 반도체층 및 박막 트랜지스터
TWI405335B (zh) 半導體結構及其製造方法
JP2012151469A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012231114A (ja) 配線構造およびスパッタリングターゲット
Liu et al. Investigation of oxygen deficiency-rich/oxygen deficiency-poor stacked TiO2 based resistive random access memory by mist chemical vapor deposition
KR20200069511A (ko) 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법
KR102592055B1 (ko) 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법
KR102574530B1 (ko) 투명 산화물 멤리스터
US20220302386A1 (en) Method for manufacturing a conductive bridging memory device
KR102439995B1 (ko) ReRAM 제조 방법
KR102439994B1 (ko) 비정질 산화물 박막을 갖는 저항 변화형 메모리
KR102439998B1 (ko) 후 열처리 공정을 이용한 저항 변화형 메모리 제조 방법
KR102439996B1 (ko) 산화물 반도체에서 산화물층 제조 장치 및 방법
KR102439997B1 (ko) 산화물 반도체에서 상부 전극 제조 장치 및 방법
Kishore et al. Impact of nonuniform ozone anneal treatment on the resistance levels in an IGZO-ReRAM fabricated on ITO-coated glass substrate
KR20110133317A (ko) 실리콘을 포함하는 산화물 반도체 박막 트랜지스터
Choi et al. Investigation of Multi-Level Cell Characteristic in Amorphous Indium-Gallium-Zinc Oxide Thin-Film-Transistor Based 1T-1R Non-Volatile Memory Device
KR102660923B1 (ko) 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant