TWI405335B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI405335B
TWI405335B TW099130916A TW99130916A TWI405335B TW I405335 B TWI405335 B TW I405335B TW 099130916 A TW099130916 A TW 099130916A TW 99130916 A TW99130916 A TW 99130916A TW I405335 B TWI405335 B TW I405335B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
oxide
nitride
zinc
semiconductor material
Prior art date
Application number
TW099130916A
Other languages
English (en)
Other versions
TW201212230A (en
Inventor
Po Tsun Liu
Yi Teh Chou
Li Feng Teng
fu-hai Li
Han Ping Shieh
Wei Ting Lin
Ming Chin Hung
Chun Ching Hsiao
Jiun Jye Chang
Po Lun Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099130916A priority Critical patent/TWI405335B/zh
Priority to US13/089,282 priority patent/US8609460B2/en
Publication of TW201212230A publication Critical patent/TW201212230A/zh
Application granted granted Critical
Publication of TWI405335B publication Critical patent/TWI405335B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

半導體結構及其製造方法
本發明是有關於一種半導體結構,且特別是有關於一種具有氧化物半導體材料之薄膜電晶體。
近來環保意識抬頭,具有低消耗功率、空間利用效率佳、無輻射、高畫質等優越特性的平面顯示面板(flat display panels)已成為市場主流。常見的平面顯示器包括液晶顯示器(liquid crystal displays)、電漿顯示器(plasma displays)、有機電激發光顯示器(electroluminescent displays)等。以目前最為普及的液晶顯示器為例,其主要是由薄膜電晶體陣列基板、彩色濾光基板以及夾於二者之間的液晶層所構成。在習知的薄膜電晶體陣列基板上,多採用非晶矽(a -Si)薄膜電晶體或低溫多晶矽薄膜電晶體作為各個子畫素的切換元件。近年來,已有研究指出氧化物半導體(oxide semiconductor)薄膜電晶體相較於非晶矽薄膜電晶體,具有較高的載子移動率(mobility),而氧化物半導體薄膜電晶體相較於低溫多晶矽薄膜電晶體,則具有較佳的臨界電壓(threat hold voltage,Vth )均勻性。因此,氧化物半導體薄膜電晶體有潛力成為下一代平面顯示器之關鍵元件。
然而,氧化物半導體材料在大氣環境之中容易受到水氣以及氧氣的影響,而使氧化物半導體材料本身的電性隨著時間飄移。如此一來,將影響氧化物半導體薄膜電晶體的電性表現以及可靠度。
本發明提供一種半導體結構,其可以提昇氧化物半導體薄膜電晶體的電性表現以及可靠度。
本發明提出一種半導體結構,其包括閘極、源極、汲極、氧化物半導體材料以及氧化物半導體氮化物。氧化物半導體材料位於閘極以及源極與汲極之間。氧化物半導體氮化物覆蓋上述之氧化物半導體材料。
本發明提出一種半導體結構的製造方法,此包括在基板形成閘極、源極以及汲極。另外,在閘極以及源極與汲極之間形成氧化物半導體材料,其中形成氧化物半導體材料之方法包括進行沈積程序,且在結束所述沈積程序之前,於沈積程序中通入氮氣以於氧化物半導體材料上方形成氧化物半導體氮化物。
基於上述,由於本發明以連續沈積的方式在氧化物半導體材料上方形成氧化物半導體氮化物,如此氧化物半導體材料便可以受到氧化物半導體氮化物的保護,以免於受到大氣環境之中的氧氣以及水氣的影響。換言之,氧化物半導體氮化物可作為氧化物半導體材料之保護層,因此使用具有所述保護層之氧化物半導體材料的半導體結構具有較佳的可靠度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1C是根據本發明一實施例之半導體結構的製造流程剖面示意圖。請參照圖1A,首先提供基板100。基板100之材質可為玻璃、石英、有機聚合物、不透光/反射材料(例如:導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。根據一實施例,可在基板100之表面上進一步形成一層絕緣層(未繪示),以作為緩衝層。
接著,在基板100上形成閘極G。根據一實施例,形成閘極G之方法例如是先沈積一層導電層(未繪示),之後再以微影以及蝕刻程序圖案化所述導電層,以形成閘極G。另外,在形成閘極G的同時,亦可同時定義出與閘極G電性連接的掃描線(未繪示)。基於導電性的考量,閘極G一般是使用金屬材料。然,本發明不限於此,根據其他實施例,閘極G也可以使用其他導電材料。例如:合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。
之後,在基板100上形成絕緣層102,以覆蓋閘極G。在此,絕緣層102又可稱為閘極絕緣層,其材料包含無機材料(例如:氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。
接著,在絕緣層1O2上連續地形成氧化物半導體材料104以及氧化物半導體氮化物106。根據本實施例,氧化物半導體材料104以及氧化物半導體氮化物106舉例是以連續沈積程序所形成。更詳細來說,形成上述氧化物半導體材料104以及氧化物半導體氮化物106的方法是將基板100移入沈積腔室內,接著進行氧化物半導體材料之沈積程序,以在基板100上之絕緣層102上沈積氧化物半導體材料104。而在上述沈積程序結束之前,於沈積程序中通入氮氣以於氧化物半導體材料104上方形成氧化物半導體氮化物106。上述之沈積程序可為化學氣相沈積程序或是物理氣相沈積程序。
根據本發明之一實施例,上述之沈積程序的製程參數舉例為能量(Power)為1O0W、沉積時間(Depo. Time)為5分鐘(mins)、氬(Ar)流量為1Osccm。另外,在上述沈積程序結束之前所通入的氮氣的流量舉例為2 sccm。
由於氧化物半導體氮化物106主要是作為氧化物半導體材料104的保護層,以使氧化物半導體材料104免於暴露於大氣環境之處。因此氧化物半導體氮化物106的厚度達到將氧化物半導體材料104完全覆蓋即可。因此,在本實施例中氧化物半導體氮化物106的厚度舉例為50 nm,且氧化物半導體材料104的厚度舉例為50 nm。根據其他實施例,氧化物半導體氮化物106之厚度也可以是小於氧化物半導體材料104之厚度。
另外,在本實施例中,上述之氧化物半導體材料104包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)。上述氧化物半導體氮化物106包括氧化銦鎵鋅氮化物(IGZON)、氧化鋅氮化物(ZnON)、氧化錫氮化物(SnON)、氧化銦鋅氮化物(IZON)、氧化鎵鋅氮化物(GZON)、氧化鋅錫氮化物(ZTON)或氧化銦錫氮化物(ITON)。值得一提的是,因氧化物半導體氮化物106的形成方法是在氧化物半導體材料104的沈積程序結束之前通入氮氣,因此氧化物半導體氮化物106與氧化物半導體材料104兩者之氧化物半導體為相同的材料。例如,倘若氧化物半導體材料104包括氧化銦鎵鋅(IGZO),那麼氧化物半導體氮化物106則包括氧化銦鎵鋅氮化物(IGZON)。
值得一提的是,由於氧化物半導體氮化物106與氧化物半導體材料104舉例可在同一沈積腔室內進行,因此氧化物半導體氮化物106與氧化物半導體材料104可以原位(in-situ)沈積程序或是連續沈積程序形成。而由於氧化物半導體氮化物106與氧化物半導體材料104是以原位沈積程序或是連續沈積程序形成,也就是,於基板100上形成氧化物半導體氮化物106與氧化物半導體材料104的過程中,基板100完全沒有離開沈積腔室。因此,氧化物半導體材料104會一直被氧化物半導體氮化物106覆蓋而不會被暴露於大氣環境之中。也就是因為氧化物半導體材料104有氧化物半導體氮化物106的保護,因此可使得氧化物半導體材料104不會受到大氣環境中的水氣以及氧氣的影響,因而能夠保有較佳的電性表現。
之後,圖案化氧化物半導體氮化物106與氧化物半導體材料104,以形成具有島狀圖案的氧化物半導體氮化物106a與氧化物半導體材料104a,如圖1B所示。根據本實施例,圖案化氧化物半導體氮化物106與氧化物半導體材料104的方法例如是採用微影以及蝕刻程序。由於氧化物半導體氮化物106與氧化物半導體材料104是同時圖案化,因此圖案化之後的氧化物半導體氮化物106a與氧化物半導體材料104a具有相同的圖案。
接著,在氧化物半導體氮化物106a上形成源極S以及汲極D。根據一實施例,形成源極S以及汲極D之方法例如是先沈積一層導電層(未繪示),之後再以微影以及蝕刻程序圖案化所述導電層,以形成源極S以及汲極D。另外,在形成源極S以及汲極D的同時,亦可同時定義出與源極S電性連接的資料線(未繪示)。基於導電性的考量,源極S以及汲極D一般是使用金屬材料。然,本發明不限於此,根據其他實施例,源極S以及汲極D也可以使用其他導電材料。例如:合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。
在上述圖1B之步驟之後,所形成的半導體結構稱為薄膜電晶體。所述薄膜電晶體包括閘極G、源極S、汲極D、氧化物半導體材料104a以及氧化物半導體氮化物106a。氧化物半導體材料104a位於閘極G以及源極S與汲極D之間。氧化物半導體氮化物106a覆蓋上述之氧化物半導體材料104a。根據本發明之一實施例,在閘極G上更覆蓋有絕緣層102。
在上述薄膜電晶體中,氧化物半導體材料104a是作為薄膜電晶體的主動層,且氧化物半導體氮化物106a是作為氧化物半導體材料104a的保護層。由於氧化物半導體材料104a受到氧化物半導體氮化物106a的保護,因此可使氧化物半導體材料104a不會暴露在大氣環境之中,使得氧化物半導體材料104a能夠保持良好的電性表現。
上述薄膜電晶體可以作為任何電子裝置的開關元件。舉例來說,上述之薄膜電晶體可以作為顯示器中的畫素結構的開關元件,說明如下。
請參照圖1C,在完成上述之薄膜電晶體之後,可進一步在基板100上形成絕緣層110,其覆蓋薄膜電晶體之源極S以及汲極D。絕緣層110之材料包含無機材料(例如:氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料(例如:聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類、或其它合適的材料、或上述之組合)、或其它合適的材料、或上述之組合。
之後,在絕緣層110中形成接觸窗開口114,暴露出汲極D。形成接觸窗開口114的方法例如是採用微影程序或是微影與蝕刻程序。
接著,在絕緣層110上形成畫素電極112,畫素電極112透過接觸窗開口114與汲極D電性連接。畫素電極112可為穿透畫素電極、反射畫素電極或是半穿透半反射畫素電極。穿透畫素電極之材質包括金屬氧化物,例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。反射畫素電極之材質包括高反射率之金屬材料。
在本實施例中,各元件製程相關參數如下,但非用以侷限本發明:
在上述圖1C之步驟之後,所形成的半導體結構稱為畫素結構,其包括薄膜電晶體以及畫素電極112。薄膜電晶體包括閘極G、源極S、汲極D、氧化物半導體材料104a以及氧化物半導體氮化物106a。氧化物半導體材料104a位於閘極G以及源極S與汲極D之間。氧化物半導體氮化物106a覆蓋上述之氧化物半導體材料104a。畫素電極112與汲極D電性連接。根據本發明之一實施例,在閘極G上更覆蓋有絕緣層102。在畫素電極112與薄膜電晶體之間更設置有絕緣層110。在本實施例中,畫素電極112與汲極D之間是透過接觸窗開口114而電性連接。
承上所述,由於上述之畫素結構的薄膜電晶體是以氧化物半導體材料104a作為主動層,且氧化物半導體材料104a受到氧化物半導體氮化物106a的保護,使得氧化物半導體材料104a不會暴露在大氣環境之中。因此,具有氧化物半導體材料104a與氧化物半導體氮化物106a之薄膜電晶體具有良好的電性表現。如此,以所述薄膜電晶體作為開關元件的畫素結構也因此具有較佳的可靠度。
上述實施例之薄膜電晶體是以底部閘極型薄膜電晶體為例,然本發明不限於此。根據其他實施例,本發明之以氧化物半導體材料104a作為主動層且以氧化物半導體氮化物106a作為保護層之結構也可以應用於頂部閘極型薄膜電晶體。
圖2是薄膜電晶體之汲極電流與閘極電壓的關係圖。請參照圖2,橫軸表示閘極電壓,縱軸表示汲極電流。曲線202表示具有IGZO主動層以及IGZON保護層之薄膜電晶體的汲極電流與閘極電壓的關係曲線,換言之,此薄膜電晶體之IGZO主動層上覆蓋有IGZON保護層。曲線204表示具有IGZO主動層之薄膜電晶體的汲極電流與閘極電壓的關係曲線,換言之,此薄膜電晶體之IGZO主動層上沒有IGZON的保護。
由圖2可知,具有IGZO主動層以及IGZON保護層之薄膜電晶體(曲線202)相較於僅具有IGZO主動層之薄膜電晶體(曲線204)在較低的閘極電壓條件即具有較高的汲極電流。因此可證明具有IGZO主動層以及IGZON保護層之薄膜電晶體具有較佳的電性表現。
圖3與圖4是薄膜電晶體之啟始電壓(或稱起始電壓)與時間的關係圖。在圖3與圖4中,橫軸表示時間,縱軸表示啟始電壓。另外,圖3是顯示具有IGZO主動層之薄膜電晶體的啟始電壓與時間的關係曲線,換言之,此薄膜電晶體之IGZO主動層上沒有IGZON的保護。圖4是顯示具有IGZO主動層以及IGZON保護層之薄膜電晶體的汲極電流與閘極電壓的關係曲線,換言之,此薄膜電晶體之IGZO主動層上覆蓋有IGZON保護層。
由圖3以及圖4可以明顯的看出,圖3的薄膜電晶體的啟始電壓的穩定度以及均勻度較差。圖4的薄膜電晶體的啟始電壓的穩定度以及均勻度較佳。由此可證明,具有IGZO主動層以及IGZON保護層之薄膜電晶體(圖4)具有較佳的電性表現。
綜上所述,由於本發明以連續沈積的方式在氧化物半導體材料上方形成氧化物半導體氮化物,如此氧化物半導體材料便可以受到氧化物半導體氮化物的保護,以免於受到大氣環境之中的氧氣以及水氣的影響。換言之,由於氧化物半導體材料具有氧化物半導體氮化物的保護,因此可使氧化物半導體材料保有較佳的電性表現以及可靠度。因而,使用具有所述保護層之氧化物半導體材料的薄膜電晶體及/或畫素結構具有較佳的可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...基板
102...絕緣層
104,104a...氧化物半導體材料
106,106a...氧化物半導體氮化物
110...絕緣層
112...畫素電極
114...接觸窗
G...閘極
S...源極
D...汲極
圖1A至圖1C是根據本發明一實施例之半導體結構的製造流程剖面示意圖。
圖2是薄膜電晶體之汲極電流與閘極電壓的關係圖。
圖3與圖4是薄膜電晶體之啟始電壓與時間的關係圖。
100...基板
102...絕緣層
104a...氧化物半導體材料
106a...氧化物半導體氮化物
110...絕緣層
112...畫素電極
114...接觸窗
G...閘極
S...源極
D...汲極

Claims (10)

  1. 一種半導體結構,包括:一閘極;一源極以及一汲極;一氧化物半導體材料,位於該閘極以及該源極與汲極之間;以及一氧化物半導體氮化物,實質上位於該氧化物半導體材料上。
  2. 如申請專利範圍第1項所述之半導體結構,其中該氧化物半導體氮化物具有一厚度使得該氧化物半導體氮化物完全覆蓋該氧化物半導體材料。
  3. 如申請專利範圍第2項所述之半導體結構,其中該氧化物半導體氮化物的厚度為50 nm,且該氧化物半導體材料的厚度為50 nm。
  4. 如申請專利範圍第1項所述之半導體結構,其中該氧化物半導體材料包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO),且其中該氧化物半導體氮化物包括氧化銦鎵鋅氮化物(IGZON)、氧化鋅氮化物(ZnON)、氧化錫氮化物(SnON)、氧化銦鋅氮化物(IZON)、氧化鎵鋅氮化物(GZON)、氧化鋅錫氮化物(ZTON)或氧化銦錫氮化物(ITON)。
  5. 如申請專利範圍第1項所述之半導體結構,其中該氧化物半導體氮化物之厚度小於該氧化物半導體材料之厚度。
  6. 如申請專利範圍第1項所述之半導體結構,更包括一畫素電極,其與該汲極電性連接。
  7. 一種半導體結構的製造方法,包括:在一基板上形成一閘極、一源極以及一汲極;以及在該閘極以及該源極與汲極之間形成一氧化物半導體材料,其中形成該氧化物半導體材料之方法包括進行一沈積程序,且在結束該沈積程序之前,於該沈積程序中通入氮氣以於該氧化物半導體材料上方形成一氧化物半導體氮化物。
  8. 如申請專利範圍第7項所述之半導體結構的製造方法,其中該沈積程序中所通入的氮氣的流量為2 sccm,其中該氧化物半導體氮化物的厚度為50 nm,且該氧化物半導體材料的厚度為50 nm。
  9. 如申請專利範圍第7項所述之半導體結構的製造方法,其中該氧化物半導體材料包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO),且其中該氧化物半導體氮化物包括氧化銦鎵鋅氮化物(IGZON)、氧化鋅氮化物(ZnON)、氧化錫氮化物(SnON)、氧化銦鋅氮化物(IZON)、氧化鎵鋅氮化物(GZON)、氧化鋅錫氮化物(ZTON)或氧化銦錫氮化物(ITON)。
  10. 如申請專利範圍第7項所述之半導體結構的製造方法,更包括形成一畫素電極,其與該汲極電性連接。
TW099130916A 2010-09-13 2010-09-13 半導體結構及其製造方法 TWI405335B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099130916A TWI405335B (zh) 2010-09-13 2010-09-13 半導體結構及其製造方法
US13/089,282 US8609460B2 (en) 2010-09-13 2011-04-18 Semiconductor structure and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099130916A TWI405335B (zh) 2010-09-13 2010-09-13 半導體結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201212230A TW201212230A (en) 2012-03-16
TWI405335B true TWI405335B (zh) 2013-08-11

Family

ID=45805759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130916A TWI405335B (zh) 2010-09-13 2010-09-13 半導體結構及其製造方法

Country Status (2)

Country Link
US (1) US8609460B2 (zh)
TW (1) TWI405335B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120241710A1 (en) * 2011-03-21 2012-09-27 Nanyang Technological University Fabrication of RRAM Cell Using CMOS Compatible Processes
US9276041B2 (en) 2012-03-19 2016-03-01 Globalfoundries Singapore Pte Ltd Three dimensional RRAM device, and methods of making same
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
TWI492389B (zh) * 2012-07-13 2015-07-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
TWI567995B (zh) 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
KR102180511B1 (ko) * 2014-02-10 2020-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
CN104362180B (zh) * 2014-10-15 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板和显示装置
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
CN105789284B (zh) * 2016-04-12 2018-08-28 中国科学院宁波材料技术与工程研究所 薄膜晶体管及其制备方法和显示装置
CN106206681B (zh) * 2016-08-15 2019-01-11 中国科学院宁波材料技术与工程研究所 薄膜晶体管及制备方法和交互式显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102311A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, thin film transistor, and display device
TW201025614A (en) * 2008-10-08 2010-07-01 Sony Corp Thin-film transistor and display device
TW201030922A (en) * 2008-09-19 2010-08-16 Semiconductor Energy Lab Display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
WO2005047968A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4386747B2 (ja) * 2004-01-28 2009-12-16 三洋電機株式会社 p型ZnO半導体膜及びその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
CN101393861A (zh) 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2011109011A (ja) * 2009-11-20 2011-06-02 Mitsubishi Heavy Ind Ltd 光電変換装置
JP5621784B2 (ja) * 2009-12-08 2014-11-12 日本電気株式会社 電気化学反応を利用した抵抗変化素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201030922A (en) * 2008-09-19 2010-08-16 Semiconductor Energy Lab Display device
TW201025614A (en) * 2008-10-08 2010-07-01 Sony Corp Thin-film transistor and display device
US20100102311A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, thin film transistor, and display device

Also Published As

Publication number Publication date
TW201212230A (en) 2012-03-16
US8609460B2 (en) 2013-12-17
US20120061661A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
TWI405335B (zh) 半導體結構及其製造方法
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
TWI746074B (zh) 半導體裝置
JP5099740B2 (ja) 薄膜トランジスタ
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US20090278120A1 (en) Thin Film Transistor
US20120181533A1 (en) Thin film transistor array panel
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
TW201131767A (en) Semiconductor device and manufacturing method thereof
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
KR101975929B1 (ko) 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
US9484362B2 (en) Display substrate and method of manufacturing a display substrate
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
TWI597835B (zh) 有機發光顯示器及製造其之方法
TWI577029B (zh) 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
KR20140135655A (ko) 반도체 장치
WO2014131258A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US20170170309A1 (en) Thin film transistor, array substrate and display device having the same, and method thereof
KR102550633B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
CN105514122A (zh) Tft阵列基板及其制造方法
CN101997037B (zh) 半导体结构及其制造方法
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법