CN104362180B - 一种薄膜晶体管及其制作方法、显示基板和显示装置 - Google Patents

一种薄膜晶体管及其制作方法、显示基板和显示装置 Download PDF

Info

Publication number
CN104362180B
CN104362180B CN201410546475.0A CN201410546475A CN104362180B CN 104362180 B CN104362180 B CN 104362180B CN 201410546475 A CN201410546475 A CN 201410546475A CN 104362180 B CN104362180 B CN 104362180B
Authority
CN
China
Prior art keywords
layer
active layer
ohmic contact
film transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410546475.0A
Other languages
English (en)
Other versions
CN104362180A (zh
Inventor
辛龙宝
刘凤娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410546475.0A priority Critical patent/CN104362180B/zh
Publication of CN104362180A publication Critical patent/CN104362180A/zh
Priority to EP15850214.6A priority patent/EP3128558B1/en
Priority to US15/307,362 priority patent/US9761725B2/en
Priority to PCT/CN2015/073358 priority patent/WO2016058312A1/zh
Application granted granted Critical
Publication of CN104362180B publication Critical patent/CN104362180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的实施例提供一种薄膜晶体管及其制作方法、显示基板和显示装置，涉及显示技术领域，解决了现有的薄膜晶体管中的氮氧化锌材料的有源层与源漏极的欧姆接触效果差的问题，提高了有源层与源漏极的欧姆接触性能。同时，提高了显示器的画面的显示效果。该薄膜晶体管包括：有源层、源极和漏极，还包括：欧姆接触层，其中：所述欧姆接触层设置在有源层与所述源极之间和所述有源层与所述漏极之间的位置处；欧姆接触层的材料为氮化锌。本发明应用于显示器的制作技术中。

Description

一种薄膜晶体管及其制作方法、显示基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、显示基板和显示装置。
背景技术
随着需求的不断提高，显示器的制作工艺越来越多，各种不同的制作工艺中可能包含有多种复杂的反应机制。现有的常用的半导体有源层的材料为金属氧化物半导体材料，但是该金属氧化物半导体材料不能很好的适用各种不同工艺的生产条件，会出现电子迁移率低、欧姆接触性差等问题。同时受不同制作工艺的生产环境、电浆处理、污染处理等过程的影响，破坏半导体有源层的性能，甚至使得半导体有源层失去半导体的特性。
为了解决该问题，现有技术中采用氮氧化锌替代金属氧化物作为半导体有源层的材料。但是，氮氧化锌的欧姆接触性能较差，用氮氧化锌形成的半导体有源层与源、漏极的欧姆接触效果较差，通电时会出现源、漏极与半导体有源层电连接效果不好，造成信号的延迟，影响显示器的画面的显示效果。
发明内容
本发明的实施例提供一种薄膜晶体管及其制作方法、显示基板和显示装置，解决了现有的薄膜晶体管中的氮氧化锌材料的有源层与源漏极的欧姆接触效果差的问题，提高了有源层与源漏极的欧姆接触性能。同时，提高了显示器的画面的显示效果。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种薄膜晶体管，所述薄膜晶体管包括有源层、源极和漏极，还包括：欧姆接触层，其中：
所述欧姆接触层设置在所述有源层与所述源极之间和所述有源层与所述漏极之间的位置处；
所述欧姆接触层的材料为氮化锌。
可选的，所述薄膜晶体管还包括：栅绝缘层和栅极，其中：
所述有源层设置在所述基板上；
所述栅绝缘层设置在所述有源层上使得所述有源层部分裸露的位置处；
所述栅极设置在所述栅绝缘层上与所述栅绝缘层对应的位置处；
所述源极和漏极设置在所述欧姆接触层上。
可选的，所述有源层的材料为氮氧化锌。
可选的，所述薄膜晶体管还包括：修饰层，其中：
所述修饰层设置在所述欧姆接触层上，且所述修饰层上与所述源极和所述漏极对应的位置处设置有过孔；
所述修饰层的材料为金属或者非金属氮化物。
可选的，所述有源层的厚度为
可选的，所述源极和漏极的厚度均为
可选的，所述欧姆接触层的厚度小于
可选的，所述修饰层的厚度为
第二方面，提供一种薄膜晶体管的制作方法，所述方法包括：形成有源层、源极和漏极，还包括：
在所述有源层与所述源极之间和所述有源层与所述漏极之间形成欧姆接触层；
所述欧姆接触层的材料为氮化锌。
可选的，所述方法还包括：
采用氮氧化锌材料在所述基板上形成有源层；
在所述有源层上形成使得所述有源层部分裸露的栅绝缘层；
在所述栅绝缘层上形成覆盖所述栅绝缘层的栅极；
在所述欧姆接触层上形成源极和漏极。
可选的，所述在所述有源层与所述源极之间和所述有源层与所述漏极之间形成欧姆接触层，包括：
采用金属氮化物或者非金属氮化物材料在所述有源层与所述源漏极之间的位置处形成氮化物薄膜，以便于所述氮化物薄膜中的氮化物与所述有源层中的氮氧化锌反应形成所述欧姆接触层。
可选的，所述方法还包括：
通过一次构图工艺形成所述栅绝缘层和所述栅极。
第三方面，提供一种显示基板，所述显示基板包括第一方面所述的任一薄膜晶体管。
第四方面，提供一种显示装置，所述显示装置包括第三方面所述的显示基板。
本发明的实施例提供的薄膜晶体管及其制作方法、显示基板和显示装置，通过在有源层与源极之间和有源层与漏极之间的位置制作由氮化锌材料形成的欧姆接触层；相比于现有技术方案中为了保证薄膜晶体管的性能必须使得栅极的面积大于有源层的面积，本发明中由于增加了欧姆接触层，栅极的面积相比于现有技术方案中栅极的面积极大的减小，进而可以有效的减小这样形成的有源层的面积也减小，从而使得源漏极与栅极之间的寄生电容减小，同时氮化锌材料的欧姆接触性能较好，因此用氮化锌形成的欧姆接触层使得源漏极与有源层之间的欧姆接触性较好，解决了现有的薄膜晶体管中的氮氧化锌材料的有源层与源漏极的欧姆接触效果差的问题，提高了有源层与源漏极的欧姆接触性能。同时，提高了显示器的画面的显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的一种薄膜晶体管的结构示意图；
图2为本发明的实施例提供的另一种薄膜晶体管的结构示意图；
图3为本发明的实施例提供的又一种薄膜晶体管的结构示意图；
图4为本发明的实施例提供的一种薄膜晶体管的制作方法的流程示意图；
图5为本发明的实施例提供的另一种薄膜晶体管的制作方法的流程示意图；
图6为本发明的实施例提供的又一种薄膜晶体管的制作方法的流程示意图。
附图标记：1-基板；2-栅极；3-栅绝缘层；4-有源层；5-源极；6-漏极；7欧姆接触层；8-修饰层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的实施例提供一种薄膜晶体管，参照图1所示，该薄膜晶体管包括：基板1、栅极2、栅绝缘层3、有源层4、源极5、漏极6和欧姆接触层7，其中：
欧姆接触层7设置在有源层4与源极5之间和有源层4与漏极6之间的位置处。
欧姆接触层7的材料为氮化锌。
具体的，本实施例中的欧姆接触层采用氮化锌材料来形成，由于氮化锌的欧姆接触性能较好，同时欧姆接触层位于有源层与源漏极之间的位置处。氮化锌可以产生大量的电荷，具有较好的导电性能，这样最终形成的薄膜晶体管中的有源层与源漏极的欧姆接触性能比现有技术中的只是源漏极与有源层接触的结构的源漏极与有源层之间的欧姆接触性能好，使得最终形成的显示器件中不会产生很大的信号时延，避免出现显示器的画面的显示质量不佳的问题。
需要说明的是，本实施例中只是举例说明薄膜晶体管的结构如图1中所示，实际设计中只要保证薄膜晶体管中的源漏极与有源层之间具有氮化锌材料的欧姆接触层即可，有源层可以是在源漏极的上面也可以是在源漏极的下面，薄膜晶体管可以栅极顶接触类型也可以是栅极底接触类型。
其中，基板可以是玻璃基板或石英基板等；栅极可以是采用金属材料等形成的；栅绝缘层可以是采用氮化硅，也可以使用氧化硅和氮氧化硅等形成的。
本发明的实施例提供的薄膜晶体管，通过在有源层与源极之间和有源层与漏极之间的位置制作由氮化锌材料形成的欧姆接触层；相比于现有技术方案中为了保证薄膜晶体管的性能必须使得栅极的面积大于有源层的面积，本发明中由于增加了欧姆接触层，栅极的面积相比于现有技术方案中栅极的面积极大的减小，进而可以有效的减小这样形成的有源层的面积也减小，从而使得源漏极与栅极之间的寄生电容减小，同时氮化锌材料的欧姆接触性能较好，因此用氮化锌形成的欧姆接触层使得源漏极与有源层之间的欧姆接触性较好，解决了现有的薄膜晶体管中的氮氧化锌材料的有源层与源漏极的欧姆接触效果差的问题，提高了有源层与源漏极的欧姆接触性能。同时，提高了显示器的画面的显示效果。
进一步，参照图2所示，该薄膜晶体管的有源层4设置在基板1上。
栅绝缘层3设置在有源层4上使得有源层4部分裸露。
栅极2设置在栅绝缘层3上与栅绝缘层3对应的位置处。
源极5和漏极6设置在欧姆接触层7上。
其中，有源层的材料为氮氧化锌，有源层的厚度为
源极和漏极的厚度均为
欧姆接触层的厚度小于
其中，欧姆接触层可以是通过在有源层与源漏极之间形成的金属氮化物或者非金属氮化物薄膜与有源层中的材料氮氧化锌发生反应后得到的。
具体的，本发明实施例中通过采用如图2中所示的薄膜晶体管的结构，有源层设置在与基板接触的位置，然后依次形成栅绝缘层、栅极，将源极和漏极设置在欧姆接触有源层上与栅绝缘层接触的位置，同时由于欧姆接触层是有源层中的材料氮氧化锌与氮化物薄膜发生反应形成的，并没有额外的增加膜层厚度，相比于现有技术方案中的薄膜晶体管的结构，本发明中的薄膜晶体管的沟道区域的宽度减小，同时保证提高了薄膜晶体管的有源层与源漏极之间的欧姆接触性，极大的缩小了薄膜晶体管的尺寸，节省了生产成本。同时制作过程中采用一次构图工艺形成栅绝缘层和栅极，减少了生产工艺和生产流程。
进一步，参照图3所示，该薄膜晶体管还包括：修饰层8，其中：
修饰层8设置在欧姆接触层7上，且修饰层8上与源极5和漏极6对应的位置处设置有过孔。
修饰层8的材料为金属或者非金属氮化物，优选的修饰层的材料为氮化铝。
修饰层8的厚度为优选的修饰层8的厚度为
具体的，初始形成修饰层时是在整个栅极上制作一层覆盖基板、栅极和有源层的氮化物薄膜，由于氮化物薄膜与有源层直接接触，这样形成修饰层的金属或者非金属氮化物薄膜与形成有源层的氮氧化锌会发生化学反应产生氮化锌，形成为欧姆接触层。因此最终形成的薄膜晶体管中的修饰层不与欧姆接触层所在的位置对应。即欧姆接触层是通过氮化物薄膜与有源层接触位置处反应后形成的。当然，欧姆接触层也可以是采用磁控溅射的方法在栅极上形成一层氮化锌薄膜，然后使用掩膜板通过曝光、显影、刻蚀、剥离等构图工艺处理后在与有源层对应的位置形成的。
本发明的实施例提供的薄膜晶体管，通过在有源层与源极之间和有源层与漏极之间的位置制作由氮化锌材料形成的欧姆接触层；相比于现有技术方案中为了保证薄膜晶体管的性能必须使得栅极的面积大于有源层的面积，本发明中由于增加了欧姆接触层，栅极的面积相比于现有技术方案中栅极的面积极大的减小，进而可以有效的减小这样形成的有源层的面积也减小，从而使得源漏极与栅极之间的寄生电容减小，同时氮化锌材料的欧姆接触性能较好，因此用氮化锌形成的欧姆接触层使得源漏极与有源层之间的欧姆接触性较好，解决了现有的薄膜晶体管中的氮氧化锌材料的有源层与源漏极的欧姆接触效果差的问题，提高了有源层与源漏极的欧姆接触性能。同时，提高了显示器的画面的显示效果。
本发明的实施例提供一种薄膜晶体管的制作方法，参照图4所示，该方法包括以下步骤：
101、在基板上形成有源层、源极和漏极。
具体的，可以利用化学汽相沉积法在基板例如玻璃基板或石英基板上沉积厚度氮氧化锌材料的薄膜，然后对该氮氧化锌薄膜进行一次构图工艺形成有源层，或者沉积一层金属薄膜，该金属薄膜通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。通过构图工艺处理在一定区域形成源极、漏极，最终形成的源极和漏极的厚度在
需要说明的是，本实施例中形成有源层和形成源漏极没有先后顺序之分，可以是先形成有源层之后再形成源漏极，也可以是先形成源漏极之后再形成有源层。
102、在有源层与源极之间和有源层与漏极之间形成欧姆接触层。
具体的，可以采用磁控溅射的方法在基板上沉积一层厚度小于的氮化锌材料薄膜。然后，用掩模板通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成欧姆接触层。
本发明的实施例提供的薄膜晶体管的制作方法，通过采用氮化锌材料在有源层与源极之间和有源层与漏极之间的位置制作欧姆接触层，相比于现有技术方案中为了保证薄膜晶体管的性能必须使得栅极的面积大于有源层的面积，本发明中由于增加了欧姆接触层，栅极的面积相比于现有技术方案中栅极的面积极大的减小，进而可以有效的减小这样形成的有源层的面积也减小，从而使得源漏极与栅极之间的寄生电容减小，同时氮化锌材料的欧姆接触性能较好，因此用氮化锌形成的欧姆接触层使得源漏极与有源层之间的欧姆接触性较好，解决了现有的薄膜晶体管中的氮氧化锌材料的有源层与源漏极的欧姆接触效果差的问题，提高了有源层与源漏极的欧姆接触性能。同时，提高了显示器的画面的显示效果。
本发明的实施例提供一种薄膜晶体管的制作方法。参照图2所示，该方法包括以下步骤：
201、采用氮氧化锌材料在基板上形成有源层。
具体的，可以利用化学汽相沉积法在基板例如玻璃基板或石英基板上沉积厚度氮氧化锌材料的薄膜，然后对该氮氧化锌薄膜进行一次构图工艺形成有源层，即在光刻胶涂覆后，用掩模板对基板进行曝光、显影、刻蚀形成有源层即可。
202、在有源层上形成使得有源层部分裸露的栅绝缘层。
203、在栅绝缘层上形成覆盖栅绝缘层的栅极。
具体的，可以利用化学汽相沉积法或者磁控溅射的方法在有源层上沉积绝缘薄膜，该绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。
进而，可以采用磁控溅射的方法在绝缘薄膜上沉积一层金属薄膜，该金属薄膜通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，用掩模板通过曝光、显影、刻蚀、剥离等一次构图工艺处理该绝缘薄膜和金属薄膜，在有源层上的一定区域形成使得有源层部分裸露的栅绝缘层和栅极。
204、采用金属氮化物或者非金属氮化物材料在有源层与源漏极之间的位置处形成氮化物薄膜，以便于氮化物薄膜中的氮化物与有源层中的氮氧化锌反应形成欧姆接触层。
具体的，可以采用磁控溅射的方法在栅极上沉积一层覆盖基板、栅极和有源层的厚度在的氮化物材料薄膜。然后，氮化物薄膜与有源层中的氮氧化锌发生反应，在有源层的一定区域上形成厚度小于氮化锌薄膜即为欧姆接触层。
205、在欧姆接触层上形成源极和漏极。
具体的，采用和制作栅极类似的方法在欧姆接触层上沉积厚度在的金属薄膜，通过构图工艺处理在一定区域形成源极、漏极。
本发明的实施例提供的薄膜晶体管的制作方法，通过采用氮化锌材料在有源层与源极之间和有源层与漏极之间的位置制作欧姆接触层，相比于现有技术方案中为了保证薄膜晶体管的性能必须使得栅极的面积大于有源层的面积，本发明中由于增加了欧姆接触层，栅极的面积相比于现有技术方案中栅极的面积极大的减小，进而可以有效的减小这样形成的有源层的面积也减小，从而使得源漏极与栅极之间的寄生电容减小，同时氮化锌材料的欧姆接触性能较好，因此用氮化锌形成的欧姆接触层使得源漏极与有源层之间的欧姆接触性较好，解决了现有的薄膜晶体管中的氮氧化锌材料的有源层与源漏极的欧姆接触效果差的问题，提高了有源层与源漏极的欧姆接触性能。同时，提高了显示器的画面的显示效果。
本发明的实施例提供一种薄膜晶体管的制作方法，参照图3所示，该方法包括以下步骤：
301、在基板上形成栅极。
具体的，可以采用磁控溅射的方法在基板例如玻璃基板或石英基板上沉积一层金属薄膜，该金属薄膜通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，用掩模板通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成栅极。
302、在栅极上形成栅绝缘层。
具体的，可以利用化学汽相沉积法在玻璃基板上沉积栅电极绝缘层薄膜。该栅绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。
303、在栅绝缘层上形成有源层。
具体的，可以在栅绝缘层上沉积一层厚度在的氮氧化锌材料，然后通过构图工艺处理形成有源层。
304、在有源层上与源极和漏极对应的位置处形成欧姆接触层。
具体的，可以通过构图工艺在有源层上制作厚度在覆盖有源层欧姆接触区域的金属或者非金属氮化物薄膜，优选的为氮化铝。然后氮化物薄膜与有源层中的氮氧化锌发生反应在有源层与源极和漏极接触的位置处形成厚度小于的氮化锌薄膜即为欧姆接触层。
305、在欧姆接触层上形成源极和漏极。
采用和制作栅金属层类似的方法，在基板上沉积一层类似于栅金属的厚度在金属薄膜。通过构图工艺处理在一定区域形成源极和漏极。
本发明的实施例提供的薄膜晶体管的制作方法，通过采用氮化锌材料在有源层与源极之间和有源层与漏极之间的位置制作欧姆接触层，相比于现有技术方案中为了保证薄膜晶体管的性能必须使得栅极的面积大于有源层的面积，本发明中由于增加了欧姆接触层，栅极的面积相比于现有技术方案中栅极的面积极大的减小，进而可以有效的减小这样形成的有源层的面积也减小，从而使得源漏极与栅极之间的寄生电容减小，同时氮化锌材料的欧姆接触性能较好，因此用氮化锌形成的欧姆接触层使得源漏极与有源层之间的欧姆接触性较好，解决了现有的薄膜晶体管中的氮氧化锌材料的有源层与源漏极的欧姆接触效果差的问题，提高了有源层与源漏极的欧姆接触性能。同时，提高了显示器的画面的显示效果。
本发明的实施例提供一种显示基板，该显示基板包括本发明的实施例中提供的薄膜晶体管。
本发明的实施例提供的显示基板，通过采用氮化锌材料在有源层与源极之间和有源层与漏极之间的位置制作欧姆接触层，相比于现有技术方案中为了保证薄膜晶体管的性能必须使得栅极的面积大于有源层的面积，本发明中由于增加了欧姆接触层，栅极的面积相比于现有技术方案中栅极的面积极大的减小，进而可以有效的减小这样形成的有源层的面积也减小，从而使得源漏极与栅极之间的寄生电容减小，同时氮化锌材料的欧姆接触性能较好，因此用氮化锌形成的欧姆接触层使得源漏极与有源层之间的欧姆接触性较好，解决了现有的薄膜晶体管中的氮氧化锌材料的有源层与源漏极的欧姆接触效果差的问题，提高了有源层与源漏极的欧姆接触性能。同时，提高了显示器的画面的显示效果。
本发明的实施例提供一种显示装置，该显示装置包括本发明的实施例提供的显示基板。
本发明的实施例提供的显示装置，通过采用氮化锌材料在有源层与源极之间和有源层与漏极之间的位置制作欧姆接触层，相比于现有技术方案中为了保证薄膜晶体管的性能必须使得栅极的面积大于有源层的面积，本发明中由于增加了欧姆接触层，栅极的面积相比于现有技术方案中栅极的面积极大的减小，进而可以有效的减小这样形成的有源层的面积也减小，从而使得源漏极与栅极之间的寄生电容减小，同时氮化锌材料的欧姆接触性能较好，因此用氮化锌形成的欧姆接触层使得源漏极与有源层之间的欧姆接触性较好，解决了现有的薄膜晶体管中的氮氧化锌材料的有源层与源漏极的欧姆接触效果差的问题，提高了有源层与源漏极的欧姆接触性能。同时，提高了显示器的画面的显示效果。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种薄膜晶体管，所述薄膜晶体管包括：有源层、源极和漏极，其特征在于，所述薄膜晶体管还包括：欧姆接触层，其中：
所述欧姆接触层设置在所述有源层与所述源极之间和所述有源层与所述漏极之间的位置处；
所述欧姆接触层的材料为氮化锌；
所述有源层的材料为氮氧化锌；
所述薄膜晶体管还包括：修饰层，其中：
所述修饰层设置在所述欧姆接触层上，且所述修饰层上与所述源极和所述漏极对应的位置处设置有过孔；
所述修饰层的材料为金属或者非金属氮化物。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：栅绝缘层和栅极，其中：
所述有源层设置在基板上；
所述栅绝缘层设置在所述有源层上使得所述有源层部分裸露的位置处；
所述栅极设置在所述栅绝缘层上与所述栅绝缘层对应的位置处；
所述源极和漏极设置在所述欧姆接触层上。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，
所述有源层的厚度为
4.根据权利要求1或2所述的薄膜晶体管，其特征在于，
所述源极和漏极的厚度均为
5.根据权利要求1或2所述的薄膜晶体管，其特征在于，
所述欧姆接触层的厚度小于
6.根据权利要求1所述的薄膜晶体管，其特征在于，
所述修饰层的厚度为
7.一种薄膜晶体管的制作方法，所述方法包括：形成有源层、源极和漏极，其特征在于，所述方法还包括：
在所述有源层与所述源极之间和所述有源层与所述漏极之间形成欧姆接触层；
所述欧姆接触层的材料为氮化锌；
所述有源层的材料为氮氧化锌；
还包括：形成修饰层，其中：
在所述欧姆接触层上形成所述修饰层，且在所述修饰层上与所述源极和所述漏极对应的位置处形成有过孔；
所述修饰层的材料为金属或者非金属氮化物。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
采用氮氧化锌材料在基板上形成有源层；
在所述有源层上形成使得所述有源层部分裸露的栅绝缘层；
在所述栅绝缘层上形成覆盖所述栅绝缘层的栅极；
在所述欧姆接触层上形成源极和漏极。
9.根据权利要求7所述的方法，其特征在于，在所述有源层与所述源极之间和所述有源层与所述漏极之间形成欧姆接触层，包括：
采用金属氮化物或者非金属氮化物材料在所述有源层与源漏极之间的位置处形成氮化物薄膜，以便于所述氮化物薄膜中的氮化物与所述有源层中的氮氧化锌反应形成所述欧姆接触层。
10.根据权利要求7所述的方法，其特征在于，所述方法还包括：
通过一次构图工艺形成栅绝缘层和栅极。
11.一种显示基板，其特征在于，所述显示基板包括权利要求1～6任一所述的薄膜晶体管。
12.一种显示装置，其特征在于，所述显示装置包括权利要求11所述的显示基板。
CN201410546475.0A 2014-10-15 2014-10-15 一种薄膜晶体管及其制作方法、显示基板和显示装置 Active CN104362180B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410546475.0A CN104362180B (zh) 2014-10-15 2014-10-15 一种薄膜晶体管及其制作方法、显示基板和显示装置
EP15850214.6A EP3128558B1 (en) 2014-10-15 2015-02-27 Thin film transistor and manufacturing method therefor and display device
US15/307,362 US9761725B2 (en) 2014-10-15 2015-02-27 Thin film transistor display device with zinc nitride ohmic contact layer
PCT/CN2015/073358 WO2016058312A1 (zh) 2014-10-15 2015-02-27 一种薄膜晶体管及其制作方法、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410546475.0A CN104362180B (zh) 2014-10-15 2014-10-15 一种薄膜晶体管及其制作方法、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN104362180A CN104362180A (zh) 2015-02-18
CN104362180B true CN104362180B (zh) 2017-02-22

Family

ID=52529424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410546475.0A Active CN104362180B (zh) 2014-10-15 2014-10-15 一种薄膜晶体管及其制作方法、显示基板和显示装置

Country Status (4)

Country Link
US (1) US9761725B2 (zh)
EP (1) EP3128558B1 (zh)
CN (1) CN104362180B (zh)
WO (1) WO2016058312A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362180B (zh) * 2014-10-15 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板和显示装置
CN105518845A (zh) * 2015-09-15 2016-04-20 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN106898654B (zh) * 2017-03-07 2020-02-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
JP7356815B2 (ja) * 2019-05-14 2023-10-05 トライベイル テクノロジーズ， エルエルシー 薄膜トランジスタ基板及び表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414564A (zh) * 2008-11-24 2009-04-22 上海广电光电子有限公司 低温多晶硅薄膜晶体管的制造方法
CN103474356A (zh) * 2013-09-17 2013-12-25 深圳丹邦投资集团有限公司 一种氮氧锌薄膜的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071045B2 (en) * 2004-05-06 2006-07-04 Chunghwa Picture Tubes, Ltd. Process of manufacturing thin film transistor
KR20090124527A (ko) * 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101281463B1 (ko) * 2010-07-06 2013-07-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
TWI405335B (zh) * 2010-09-13 2013-08-11 Au Optronics Corp 半導體結構及其製造方法
KR101980195B1 (ko) * 2012-05-16 2019-05-21 삼성전자주식회사 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
CN102890378B (zh) 2012-09-17 2015-01-21 京东方科技集团股份有限公司 一种阵列基板及其制造方法
KR101980196B1 (ko) * 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN103199112B (zh) 2013-03-20 2017-02-15 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示面板
CN103219391B (zh) * 2013-04-07 2016-03-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102147849B1 (ko) * 2013-08-05 2020-08-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR20150025621A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104362180B (zh) 2014-10-15 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414564A (zh) * 2008-11-24 2009-04-22 上海广电光电子有限公司 低温多晶硅薄膜晶体管的制造方法
CN103474356A (zh) * 2013-09-17 2013-12-25 深圳丹邦投资集团有限公司 一种氮氧锌薄膜的制备方法

Also Published As

Publication number Publication date
EP3128558A1 (en) 2017-02-08
WO2016058312A1 (zh) 2016-04-21
EP3128558B1 (en) 2021-11-24
US9761725B2 (en) 2017-09-12
EP3128558A4 (en) 2017-11-22
CN104362180A (zh) 2015-02-18
US20170047451A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
US9252285B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
JP2014527288A (ja) アレイ基板、及びその製造方法、液晶パネル、ディスプレー
CN104766803B (zh) Tft的制作方法及tft、阵列基板、显示装置
JP2014131047A (ja) 薄膜トランジスタ、および薄膜トランジスタ表示板
TW201231696A (en) Method of making oxide thin film transistor array, and device incorporating the same
US8199270B2 (en) TFT-LCD array substrate and method of manufacturing the same
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
WO2017173712A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104362180B (zh) 一种薄膜晶体管及其制作方法、显示基板和显示装置
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN103441100B (zh) 显示基板及其制造方法、显示装置
WO2021077673A1 (zh) 阵列基板的制作方法及阵列基板
US20160204267A1 (en) Thin film transistor and method of manufacturing the same
CN103715264A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN101770121A (zh) Tft-lcd阵列基板及其制造方法
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
CN104241296A (zh) 一种阵列基板及其制作方法和显示装置
CN107204377B (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
TWI251349B (en) Method of forming thin film transistor
US11315783B2 (en) Method of fabricating display substrate, display substrate, and display apparatus
CN108766972B (zh) 薄膜晶体管及其制作方法、显示基板
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN106373967A (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant