CN102723365B - 一种薄膜晶体管及其制造方法、阵列基板和显示装置 - Google Patents

一种薄膜晶体管及其制造方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN102723365B
CN102723365B CN201210189693.4A CN201210189693A CN102723365B CN 102723365 B CN102723365 B CN 102723365B CN 201210189693 A CN201210189693 A CN 201210189693A CN 102723365 B CN102723365 B CN 102723365B
Authority
CN
China
Prior art keywords
drain electrode
source electrode
electrode
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210189693.4A
Other languages
English (en)
Other versions
CN102723365A (zh
Inventor
金在光
李小和
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210189693.4A priority Critical patent/CN102723365B/zh
Publication of CN102723365A publication Critical patent/CN102723365A/zh
Priority to PCT/CN2012/084761 priority patent/WO2013181902A1/zh
Application granted granted Critical
Publication of CN102723365B publication Critical patent/CN102723365B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例提供一种薄膜晶体管及其制造方法、阵列基板和显示装置，涉及显示器制造领域，通过两次曝光分别形成源极和漏极，可以实现沟道长度减小，达到提高薄膜晶体管充电能力的目的。一种薄膜晶体管，包括：基板、所述基板上的栅极、覆盖所述栅极的栅绝缘层、位于所述栅绝缘层上方的有源层，在所述有源层上方形成有源极和漏极，覆盖所述源极和漏极的保护层，其中在所述源极和漏极之间形成有第一沟道，所述漏极和所述源极为通过两次构图工艺制作形成。本发明实施例应用于薄膜晶体管及阵列基板制造。

Description

一种薄膜晶体管及其制造方法、阵列基板和显示装置
技术领域
本发明涉及薄膜晶体管液晶显示器制造领域，尤其涉及一种薄膜晶体管及其制造方法、阵列基板和显示装置。
背景技术
在TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)行业中，主要是通过像素电极和公共电极之间产生的电场，来控制液晶分子的转动，达到所要显示画面的效果。像素电极的电位能否达到要求值，主要是由TFT(Thin FilmTransistor，薄膜场效应晶体管，简称薄膜晶体管)的开启电流Ion决定的，理论上式中μ为载流子迁移率，Ci为单位面积的平行板电容，W为沟道宽度，L为沟道长度，VG为栅极电压，Vth为阈值电压。
在现有技术中，发明人发现由于工艺能力的限制，沟道长度很难减小，提高Ion的方法，主要是增大沟道宽度，但是沟道宽度的增加，势必会增加寄生电容，从而增加负载；并且会减少开口率；而且现有技术主要是通过一次曝光的方式同时形成薄膜晶体管的源极和漏极，由于工艺制程能力的限制，源极和漏极之间的距离很难做到较小的值，因此沟道长度的减小也比较困难。
发明内容
本发明的实施例提供一种薄膜晶体管及其制造方法、阵列基板和显示装置，通过两次曝光分别形成薄膜晶体管的源极和漏极，可以实现沟道长度减小，达到提高薄膜晶体管充电能力的目的。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种薄膜晶体管，包括：栅极、覆盖所述栅极的栅绝缘层、位于所述栅绝缘层上方的有源层，在所述有源层上方形成有源极和漏极，覆盖所述源极和漏极的保护层，其中在所述源极和漏极之间的有源层上形成有第一沟道，
所述漏极和所述源极为通过两次构图工艺制作形成。
一方面，提供一种阵列基板，包括上述的任一薄膜晶体管。
一方面、提供一种显示装置，包括上述的阵列基板。
一方面，提供一种薄膜晶体管的制造方法，包括在基板上形成栅极，在所述栅极上方形成栅绝缘层，在所述栅绝缘层上形成有源层，还包括：
制作覆盖所述有源层的第一导电材料层，通过一次构图工艺形成漏极或源极；
制作第二导电材料层，通过一次构图工艺形成对应所述漏极的源极或对应所述源极的漏极；
在所述源极和漏极上方形成保护层。
本发明的实施例提供的薄膜晶体管及其制造方法、阵列基板和显示装置，通过两次曝光分别形成薄膜晶体管的源极和漏极，可以实现沟道长度减小，达到提高薄膜晶体管充电能力的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜晶体管结构示意图；
图2为本发明实施例提供的另一种薄膜晶体管结构示意图；
图3为本发明实施例提供的又一种薄膜晶体管结构示意图；
图4为本发明实施例提供的一种阵列基板结构示意图；
图5为本发明实施例提供的另一种阵列基板结构示意图；
图6为本发明实施例提供的又一种阵列基板结构示意图；
图7为本发明实施例提供的再一种阵列基板结构示意图；
图8为本发明实施例提供的一种薄膜晶体管制造方法的流程示意图；
图9为本发明实施例提供的一种阵列基板制造方法的流程示意图；
图9a～9e为本发明实施例提供的按照如图8所示流程制作的阵列基板制造过程中的结构示意图；
图10为本发明实施例提供的另一种阵列基板制造方法的流程示意图；
图11为本发明实施例提供的又一种阵列基板制造方法的流程示意图。
附图标记：
1-栅极，2-栅绝缘层，3-有源层，4-源极，5-漏极，6像素电极，7-第一沟道，8-保护层，9-辅助漏极，10-公共电极，11-第二沟道。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参照图1所示为本发明实施例提供的一种薄膜晶体管，包括：基板(图中未示出)、基板上的栅极1、覆盖栅极1的栅绝缘层2、位于栅绝缘层2上方的有源层3，在有源层3上方形成有源极4和漏极5，覆盖源极4和漏极5的保护层8，其中在源极4和漏极5之间的有源层3上形成有第一沟道7，
其中漏极5和源极4为通过两次构图工艺制作形成。
当然这里构图工艺所采用的步骤可以为通过曝光、显影、刻蚀、剥离最终在金属薄膜上形成漏极和源极的图形，当然这里的构图工艺也有通过掩膜板直接对材料层进行干刻蚀形成图形的，这里的一次构图工艺以将材料层形成有效的图形为准；这里现有技术中采用通过曝光、显影、刻蚀、剥离的一次构图工艺制作漏极和源极，由于受限于曝光机的精度，在一次构图工艺中通过一次曝光最终形成的源极和漏极之间的沟道长度受限制，现有技术通过一次构图工艺制造的薄膜晶体管的沟道长度一般在4微米以上，而采用两次构图工艺通过两次曝光过程分别形成源极和漏极，这样沟道的长度只是和线宽精度及对位精度有关，这样理论上沟道的长度可以做到无限小，但实际操作中形成的沟道长度可以控制在2微米左右，因此采用两次构图工艺即通过两次曝光分别形成漏极和源极可以实现沟道长度的减小。
本发明的实施例提供一种薄膜晶体管，通过两次曝光分别形成漏极和源极，使得阵列基板的源极和漏极分别形成在不同的层上，可以实现沟道长度减小，提高薄膜晶体管的开启电流，达到提高薄膜晶体管充电能力的目的。
进一步的，如图2和图3所示，上述薄膜晶体管还包括：位于漏极5上方或漏极5下方的辅助漏极9，其中源极4与辅助漏极9之间形成有第二沟道11。此外，由于漏极5和源极4为通过两次构图工艺制作形成，源极4与漏极5之间的第一沟道的长度小于源极4与辅助漏极9之间的第二沟道11的长度；可选的，源极4与辅助漏极9为经过一次构图工艺制作形成；这样通过同一层导电材料制作源极4与辅助漏极9，这样可以节省制作步骤。
以上本发明实施实例提供的薄膜晶体管可以作为开关器件应用，尤其适用于液晶，OLED，电子纸，柔性显示等各类显示装置。
本发明实施例提供的一种阵列基板，参照图4进行说明，其中这里的阵列基板为采用上述实施例中的任一薄膜晶体管。具体的本发明实施例提供的阵列基板，包括：基板；在基板上形成有栅线(图中未示出)和栅极1；在栅线和栅极1上形成栅绝缘层2；栅绝缘层2上形成有源层3；在有源层3上形成有源极4和漏极5，其中源极4和漏极5之间形成有第一沟道7；在栅绝缘层2上还形成有数据线(图中未示出)和与漏极5连接的像素电极4，在基板上还形成有覆盖源极4、漏极5、像素电极6和数据线的保护层8，保护层8上形成有外围过孔(图中未示出)；
优选的，漏极5和像素电极6经过一次构图工艺制作形成；漏极5和源极4为通过两次构图工艺制作形成。
本发明的实施例提供的阵列基板，通过两次曝光分别形成薄膜晶体管的源极和漏极，可以实现沟道宽度减小，达到提高薄膜晶体管充电能力的目的，并且没有额外增加工艺步骤。
进一步的，如图5和图6所示，本发明实施例提供的一种阵列基板还包括：位于漏极5上方或漏极5下方的辅助漏极9，其中源极4与辅助漏极9之间形成有第二沟道11。
图2所示的阵列基板横截面图中辅助漏极9位于漏极5的上方；图3所示的阵列基板横截面图中辅助漏极9位于漏极5的下方，这里辅助漏极9消除源极4和漏极5之间的段差。
进一步的，以图7所示为例，本发明实施例提供的一种阵列基板还包括：形成于保护层上的条状公共电极10。
以上本发明实施实例提供的阵列基板可以适用于不同显示模式包括：TN(Twisted Nematic，扭曲向列)、IPS(In-Plane Switching，平面转换)、AD-SDS(Advanced-Super Dimensional Switching，高级超维场开关，简称为ADS)等各种显示模式。
本发明实施例提供一种显示装置，包括上述的任一阵列基板。该显示装置可以为电子纸、手机、电视、数码相框等等显示设备。
参照图8所示，本发明实施例提供一种薄膜晶体管的制造方法，包括以下步骤：
S101、在基板上形成栅极1，在栅极1上方形成栅绝缘层2。可以使用磁控溅射方法，在基板上制备一层厚度在至的金属薄膜。制作金属薄膜的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等，也可以使用上述几种材料薄膜的组合结构。然后，用掩模版通过曝光、显影、刻蚀、剥离等工艺处理，在基板的一定区域上形成栅极1；然后可以利用化学汽相沉积法在基板上连续沉积厚度为至的栅绝缘层薄膜；栅绝缘层的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。其中，栅极1成膜即金属薄膜的成膜方法具体可以为等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法，栅绝缘层的成膜方法可以采用沉积方式、旋涂方式或滚涂方式。
S102、在栅绝缘层2上形成有源层3。
可以在栅绝缘层上利用化学汽相沉积法沉积厚度为至的非晶硅薄膜和n+非晶硅薄膜，也可以是在栅绝缘层薄膜之上沉积金属氧化物半导体薄膜；用有源层的掩模版对非晶硅薄膜进行曝光，之后对该非晶硅薄膜进行干法刻蚀，在栅极的上方形成有源层。此外，如果是在栅绝缘层薄膜之上沉积金属氧化物半导体薄膜作为有源层，则对金属氧化物薄膜进行一次构图工艺即可形成有源层，即在光刻胶涂覆后，用普通的掩模版对基板进行曝光、显影、刻蚀形成半导体有源层即可。
S103、制作覆盖有源层3的第一导电材料层，通过一次构图工艺形成漏极5或源极4。
采用和栅绝缘层以及有源层相类似的方法，在整个基板的半导体有源层上沉积第一导电材料层，在第一导电材料层上涂覆光刻胶，经过曝光、显影、刻蚀、剥离之后，形成源极4或漏极5，当然这里的第一导电材料层可以采用和栅极相同的材料，此外该薄膜晶体管在用作阵列基板的制作时由于漏极是与像素电极电连接的，因此该第一导电材料层也可以采用与像素电极相同的材料通过同一次构图工艺制作。
S104、制作第二导电材料层，通过一次构图工艺形成对应漏极5的源极4或对应源极4的漏极5。
采用和栅绝缘层以及有源层相类似的方法，在整个基板的有源层上沉积第二导电材料层，在第一导电材料层上涂覆光刻胶，经过曝光、显影、刻蚀、剥离之后，形成漏极5或源极4，当然这里的第二导电材料层可以采用和栅极相同的材料，此外若该步骤形成的是漏极5则该薄膜晶体管在用作阵列基板的制作时由于漏极5是与像素电极电连接的，因此漏极5也可以采用与像素电极相同的材料通过同一次构图工艺制作。
S105、在源极4和漏极5之间形成第一沟道7。
S106、形成覆盖源极4和漏极5的保护层8。
在已形成的源极、漏极、薄膜晶体管沟道区域的图形上，采用化学气相沉积(PECVD)或其他成膜方法，沉积厚度为的保护层，保护层可以选用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。
本发明的实施例提供的薄膜晶体管制作方法，通过两次曝光分别形成漏极和源极，使得阵列基板的源极和漏极分别形成在不同的层上，可以实现沟道长度减小，提高薄膜晶体管的开启电流，达到提高薄膜晶体管充电能力的目的。
此外可选的，该方法还包括：通过和形成源极4的同一次构图工艺形成辅助漏极9，其中源极4与辅助漏极9之间形成有第二沟道11；针对传统的薄膜晶体管制作方法源极和漏极是通过同一次构图工艺制作成型的，而本本发明的实施例中源极和漏极是通过两次构图工艺制作成型，因此两次制作工艺中的掩膜板都需要重新设置，而这里可将辅助漏极当做传统的薄膜晶体管制作方法制作的漏极，则只需重新设置制作本发明实施例提供的薄膜晶体管的漏极使用的掩膜板，而直接采用传统的薄膜晶体管制作方法中制作源极和漏极的掩膜板来制作本发明实施例提供的薄膜晶体管的源极和辅助漏极，因此在实现沟道长度减小的同时相对可以节省成本。
本发明实施例提供的薄膜晶体管制造方法可以直接应用于阵列基板的制造，以下给出了采用上述实施例中提供的薄膜晶体管时的阵列基板的制造方法，如图9所示，包括：
S201、在基板上形成栅线和栅极1。
参照图9a所示，可以使用磁控溅射方法，在基板上制备一层厚度在至的金属薄膜。制作金属薄膜的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等，也可以使用上述几种材料薄膜的组合结构。然后，用掩模版通过曝光、显影、刻蚀、剥离等工艺处理，在基板的一定区域上形成多条横向的栅线和与栅线相连的栅极1，当然这里的基板可以为玻璃基板。其中，栅极1成膜即金属薄膜的成膜方法具体可以为等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法。
S202、制作覆盖栅线和栅极1的栅绝缘层2，在栅绝缘层2上形成有源层3。
参照图9a所示，可以利用化学汽相沉积法在玻璃基板上连续沉积厚度为至的栅绝缘层薄膜和厚度为至的非晶硅薄膜和n+非晶硅薄膜，也可以是在栅绝缘层薄膜之上沉积金属氧化物半导体薄膜。栅绝缘层的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。用有源层的掩模版对非晶硅薄膜进行曝光，之后对该非晶硅薄膜进行干法刻蚀，在栅极的上方形成有源层；栅绝缘层的成膜方法可以采用沉积方式、旋涂方式或滚涂方式。
具体的，如果是在栅绝缘层薄膜之上沉积金属氧化物半导体薄膜作为有源层，则对金属氧化物半导体薄膜进行一次构图工艺即可形成半导体有源层，即在光刻胶涂覆后，用普通的掩模版对基板进行曝光、显影、刻蚀形成有源层即可。
S203、形成覆盖有源层3的第一导电材料层，通过一次构图工艺形成像素电极6和漏极5。
如图9b所示，具体的，采用和栅绝缘层以及半导体有源层相类似的方法，在整个基板的半导体有源层上沉积第一导电材料层。常用的第一导电材料层为ITO(Indium Tin Oxides，铟锡氧化物)或IZO(Indium Zinc Oxide，铟锌氧化物)，厚度在至之间；本实施例采用ITO作为第一导电材料层，在第一导电材料层上涂覆光刻胶，经过曝光、显影、刻蚀、剥离之后，形成像素电极6和漏极5。
S204、形成覆盖像素电极6和漏极5的第二导电材料层，通过一次构图工艺形成源极4和数据线。
如图9c所示，具体的，可以采用和制备栅线类似的方法，在基板上沉积一层类似于栅极金属的厚度在到金属薄膜。通过构图工艺处理在一定区域形成源极4和数据线。
S205、在源极4和漏极5之间形成第一沟道7。
如图9d所示，在半导体有源层3上通过刻蚀工艺在源极和漏极之间形成沟道7。
S206、形成覆盖像素电极6、源极4、漏极5和数据线的保护层8。
如图9e所示，在已形成的数据线、像素电极、源极、漏极、薄膜晶体管沟道区域的图形上，采用化学气相沉积(PECVD)或其他成膜方法，沉积厚度为的保护层，保护层可以选用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。
S207、通过一次构图工艺在保护层8上形成外围过孔。
具体的，此时通过掩模版，利用曝光和刻蚀等构图工艺处理，在像素区域的外围形成用于给栅线或数据线供电的外围过孔(图中未示出)。
本发明的实施例提供的阵列基板的制造方法，通过两次曝光分别形成漏极和源极，使得阵列基板的源极和漏极分别形成在不同的层上，可以实现沟道长度减小，提高薄膜晶体管的开启电流，达到提高薄膜晶体管充电能力的目的。
进一步的，该方法还包括：
S208、在保护层8上形成第三导电材料层，通过一次构图工艺形成公共电极。
其中步骤S201～S208可以用来制造应用于ADS显示模式的阵列基板。以上本发明各实施实例提供的阵列基板的制造方法可以适用于不同显示模式包括：TN(Twisted Nematic，扭曲向列)、IPS(In-PlaneSwitching，平面转换)、AD-SDS(Advanced-Super DimensionalSwitching，高级超维场开关，简称为ADS)等各种显示模式。
本发明另一实施例提供的阵列基板的制造方法，如图10所示，同样采用该方法制造的阵列基板也是包括上述实施例中提供的薄膜晶体管的，包括以下步骤：
S301、在基板上形成栅线和栅极。
S302、制作覆盖栅线和栅极的栅绝缘层，在栅绝缘层上形成有源层。
S303、形成覆盖有源层的第一导电材料层，通过一次构图工艺形成像素电极和漏极。
S304、形成覆盖像素电极和漏极的第二导电材料层，通过一次构图工艺形成源极、数据线和辅助漏极。
S305、在源极和漏极之间形成第一沟道。
S306、形成覆盖像素电极、源极、漏极和数据线的保护层。
S307、通过一次构图工艺在保护层上形成外围过孔。
本发明的实施例提供的阵列基板的制造方法，通过两次曝光分别形成漏极和源极，使得阵列基板的源极和漏极分别形成在不同的层上，可以实现沟道长度减小，提高薄膜晶体管的开启电流，达到提高薄膜晶体管充电能力的目的，并且没有额外增加工艺步骤。
进一步的，以上方法还包括：
S308、在保护层上形成第三导电材料层，通过一次构图工艺形成公共电极。
以上步骤S301～S308中的具体制作过程可参照步骤S201～S208的制作过程，这里不再赘述。
其中步骤S301～S308可以用来制造应用于ADS显示模式的阵列基板。以上本发明各实施实例提供的阵列基板的制造方法可以适用于不同显示模式包括：TN(Twisted Nematic，扭曲向列)、IPS(In-PlaneSwitching，平面转换)、AD-SDS(Advanced-Super DimensionalSwitching，高级超维场开关，简称为ADS)等各种显示模式。
本发明的实施例提供一种阵列基板的制造方法，通过两次曝光分别形成漏极和源极，使得阵列基板的源极和漏极分别形成在不同的层上，可以实现沟道长度减小，提高薄膜晶体管的开启电流，达到提高薄膜晶体管充电能力的目的。
本发明再一实施例提供的阵列基板的制造方法，参照图11所示，同样采用该方法制造的阵列基板也是包括上述实施例中提供的薄膜晶体管的，包括如下步骤：
S401、在基板上形成栅线和栅极。
S402、制作覆盖栅线和栅极的栅绝缘层，在栅绝缘层上形成有源层。
S403、形成覆盖有源层的第一导电材料层，通过一次构图工艺形成源极、数据线和辅助漏极。
S404、形成覆盖源极、数据线和辅助漏极的第二导电材料层，通过一次构图工艺形成漏极和像素电极。
S405、在源极和漏极之间的有源层上形成第一沟道。
S406、形成覆盖像素电极、源极、漏极和数据线的保护层。
S407、通过一次构图工艺在保护层上形成外围过孔。
本发明的实施例提供的阵列基板的制造方法，通过两次曝光分别形成漏极、源极和辅助漏极，使得阵列基板的源极和漏极分别形成在不同的层上，可以实现沟道长度减小，提高薄膜晶体管的开启电流，达到提高薄膜晶体管充电能力的目的，并且没有额外增加工艺步骤。
进一步的，以上方法还包括：
S408、在保护层上形成第三导电材料层，通过一次构图工艺形成公共电极。
以上步骤S401～S408中的具体制作过程可参照步骤S201～S208的制作过程，这里不再赘述。
其中步骤S401～S408可以用来制造应用于ADS显示模式的阵列基板。以上本发明各实施实例提供的阵列基板的制造方法可以适用于不同显示模式包括：TN(Twisted Nematic，扭曲向列)、IPS(In-PlaneSwitching，平面转换)、AD-SDS(Advanced-Super DimensionalSwitching，高级超维场开关，简称为ADS)等各种显示模式。
本发明的实施例提供一种阵列基板的制造方法，通过两次曝光分别形成漏极和源极，使得阵列基板的源极和漏极分别形成在不同的层上，可以实现沟道长度减小，提高薄膜晶体管的开启电流，达到提高薄膜晶体管充电能力的目的。
当然以上给出的阵列基板及其制造方法均是采用了本发明实施例提供的薄膜晶体管，其区别只是由于采用了不同的薄膜晶体管造成的像素电极与漏极的连接方式的不同，当然这里只是示出了几种阵列基板及其制造方法，只要是采用本发明实施例提供的薄膜晶体管及其制造方法制造生产的阵列基板均应在本发明的保护范围内。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种薄膜晶体管，包括：基板、所述基板上的栅极、覆盖所述栅极的栅绝缘层、位于所述栅绝缘层上方的有源层，在所述有源层上方形成有源极和漏极，覆盖所述源极和漏极的保护层，其中在所述源极和漏极之间形成有第一沟道，其特征在于，
所述漏极和所述源极为通过两次构图工艺制作形成；
其中，所述薄膜晶体管不包括辅助漏极。
2.一种阵列基板，其特征在于，包括权利要求1所述的薄膜晶体管，以及像素电极。
3.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管的漏极和所述像素电极经过一次构图工艺制作形成。
4.一种显示装置，其特征在于，包括权利要求2或3所述的阵列基板。
5.一种薄膜晶体管的制造方法，包括在基板上形成栅极，在所述栅极上方形成栅绝缘层，在所述栅绝缘层上形成有源层，其特征在于，还包括：
制作覆盖所述有源层的第一导电材料层，通过一次构图工艺形成漏极或源极；
制作第二导电材料层，通过一次构图工艺形成对应所述漏极的源极或对应所述源极的漏极；
在所述源极和所述漏极之间形成第一沟道；
在所述源极和漏极上方形成保护层；
其中，所述薄膜晶体管的制造方法不包括形成辅助漏极的步骤。
CN201210189693.4A 2012-06-08 2012-06-08 一种薄膜晶体管及其制造方法、阵列基板和显示装置 Expired - Fee Related CN102723365B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210189693.4A CN102723365B (zh) 2012-06-08 2012-06-08 一种薄膜晶体管及其制造方法、阵列基板和显示装置
PCT/CN2012/084761 WO2013181902A1 (zh) 2012-06-08 2012-11-16 薄膜晶体管及其制造方法、阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210189693.4A CN102723365B (zh) 2012-06-08 2012-06-08 一种薄膜晶体管及其制造方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN102723365A CN102723365A (zh) 2012-10-10
CN102723365B true CN102723365B (zh) 2015-06-10

Family

ID=46949082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210189693.4A Expired - Fee Related CN102723365B (zh) 2012-06-08 2012-06-08 一种薄膜晶体管及其制造方法、阵列基板和显示装置

Country Status (2)

Country Link
CN (1) CN102723365B (zh)
WO (1) WO2013181902A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494257A (zh) * 2018-10-26 2019-03-19 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723365B (zh) * 2012-06-08 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN105514032A (zh) * 2016-01-11 2016-04-20 深圳市华星光电技术有限公司 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板
CN108646488A (zh) * 2018-05-18 2018-10-12 信利半导体有限公司 一种液晶显示装置
CN113964191B (zh) * 2021-10-20 2023-06-23 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
JP2008010440A (ja) * 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
TWI330406B (en) * 2006-12-29 2010-09-11 Au Optronics Corp A method for manufacturing a thin film transistor
CN102446913A (zh) * 2010-09-30 2012-05-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN102723365B (zh) * 2012-06-08 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494257A (zh) * 2018-10-26 2019-03-19 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN102723365A (zh) 2012-10-10
WO2013181902A1 (zh) 2013-12-12

Similar Documents

Publication Publication Date Title
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
US9881942B2 (en) Array substrate, manufacturing method thereof and display device
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
KR20140037808A (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
US20150214253A1 (en) Array substrate, manufacturing method thereof and display device
CN101807586B (zh) Tft-lcd阵列基板及其制造方法
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN103441100B (zh) 显示基板及其制造方法、显示装置
CN107464820A (zh) Esl型tft基板及其制作方法
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN109524419A (zh) Tft阵列基板的制作方法
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN108873526B (zh) 阵列基板及其制造方法、显示装置
US10529750B2 (en) LTPS array substrate and method for producing the same
US9048322B2 (en) Display substrate and method of manufacturing the same
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
US9269637B2 (en) Thin film transistor substrate
CN104505372A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN104051472A (zh) 一种显示装置、阵列基板及其制作方法
CN107275343B (zh) 底栅型tft基板的制作方法
CN105870132A (zh) Tft阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150610