CN109494257A - 一种薄膜晶体管及其制造方法、阵列基板、显示装置 - Google Patents
一种薄膜晶体管及其制造方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN109494257A CN109494257A CN201811260510.7A CN201811260510A CN109494257A CN 109494257 A CN109494257 A CN 109494257A CN 201811260510 A CN201811260510 A CN 201811260510A CN 109494257 A CN109494257 A CN 109494257A
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- layer
- source
- tft
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000009413 insulation Methods 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 22
- 238000002360 preparation method Methods 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 abstract description 8
- 238000000059 patterning Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，尤其是涉及一种薄膜晶体管及其制造方法、阵列基板、显示装置，该薄膜晶体管包括：衬底基板；位于衬底基板上的栅极；位于衬底基板上的栅绝缘层，覆盖所述栅极；位于栅绝缘层上方的有源层，所述有源层包括第一凸部与第二凸部；位于所述有源层上方的源极、漏极；所述源极与所述第一凸部电连接，所述漏极与所述第二凸部电连接，所述源极与所述漏极之间对应所述有源层的区域为沟道，通过两次构图工艺制作TFT的源极和漏极，所述沟道通过湿法刻蚀过刻区形成，不仅可使沟道长度缩短，而且可将沟道内AS tail缩减，提升了TFT的电学能及光照稳定性，进而提升了大尺寸面板的充电率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制造方法、阵列基板、显示装置。
背景技术
在薄膜晶体管液晶显示器TFT-LCD(Thin Film Transistor-Liquid CrystalDisplay)中，薄膜晶体管TFT的功能相当于一个开关管。常用的TFT是三端器件，一般在玻璃基板上制备半导体层，在其两端设置与之相连的源极和漏极，利用施加在栅极上的电压来控制源、漏电极间的电流。
TFT器件工作在线性区，沟道相当于一个电阻，电流和沟道宽长比(W/L)呈正比，为了提升大尺寸面板的充电率，需要沟道的电阻够小才能够满足一定的开态电流和一定的充电率，但是由于像素开口率的限制，沟道宽度W不能过大，所以为了增大开态电流，将沟道长度L缩小成为设计大尺寸面板的趋势，而传统方法由于曝光精度限制而影响良率，所以无法实现大尺寸面板的超短沟道TFT。
现有技术制备薄膜晶体管TFT中，在有源层及源漏极金属层边缘会存在一定差异，将有源层突出源漏极金属层的部分称之为非晶硅尾纤AS tail(Amorphous Silicon tail，简称a-Si tail或AS tail)，目前无法避免会产生AS tail。由于AS tail上部没有金属进行遮光，所以当有光照射到TFT上时，则器件电性会恶化，较明显的是漏电流增加，使得器件无法正常关闭，所以缩减AS tail成为TFT当前设计的主流趋势。
因此，需要提供一种新的薄膜晶体管及其制造方法、阵列基板、显示装置，来解决上述问题。
发明内容
本发明提供一种薄膜晶体管及其制造方法、阵列基板、显示装置，能够解决如何缩短TFT沟道长度及缩减AS tail的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种薄膜晶体管，所述薄膜晶体管包括：
衬底基板；
位于所述衬底基板上的栅极；
位于所述衬底基板上的栅绝缘层，覆盖所述栅极；
位于所述栅绝缘层上方的有源层，所述有源层包括第一凸部与第二凸部；
位于所述有源层上方的源极、漏极；所述源极与所述第一凸部电连接，所述漏极与所述第二凸部电连接，所述源极与所述漏极之间对应所述有源层的区域为沟道。
在本发明所述的薄膜晶体管中，所述沟道长度小于2μm。
在本发明所述的薄膜晶体管中，所述源极与所述第一凸部的边缘重合，所述漏极与所述第二凸部的边缘重合。
本发明提供一种薄膜晶体管的制备方法，包括以下步骤：
S10：在衬底基板上依次形成栅极、栅绝缘层、有源层以及第一源漏极金属层；
S20：在所述第一源漏极金属层上形成第一光阻层；
S30：在所述第一源漏极金属层一侧采用所述第一光阻层刻蚀形成过刻区；
S40：在所述第一光阻层与所述有源层表面形成第二源漏极金属层；
S50：剥离所述第一光阻层；
S60：在所述过刻区及所述第二源漏极金属层上形成第二光阻层；
S70：对所述过刻区及所述第二源漏极金属层采用所述第二光阻层刻蚀形成源极及漏极，所述源极与所述漏极之间对应所述有源层的区域为沟道；
S80：对所述有源层采用所述第二光阻层刻蚀清除所述有源层的两端区域；
S90：剥离所述第二光阻层；
S100：对所述有源层采用所述源极、漏极作为掩膜刻蚀形成分别与所述源极、所述漏极电连接的第一凸部与第二凸部。
在本发明所述的薄膜晶体管的制备方法中，所述步骤S10具体包括以下步骤：
S101：在衬底基板上形成所述栅极；
S102：在所述栅极上方形成所述栅绝缘层；
S103：在所述栅绝缘层上形成所述有源层；
S104：在所述有源层上形成所述第一源漏极金属层。
在本发明所述的薄膜晶体管的制备方法中，所述步骤S30中，采用湿法刻蚀方法对所述第一源漏极金属层进行刻蚀处理，在所述第一光阻层下方形成所述过刻区。
在本发明所述的薄膜晶体管的制备方法中，所述步骤S70中采用湿法刻蚀方法对所述过刻区及所述第二源漏极金属层进行刻蚀处理，形成源极与漏极。
在本发明所述的薄膜晶体管的制备方法中，所述步骤S80与步骤S100中采用的刻蚀方法为干法刻蚀方法。
本发明提供一种阵列基板，所述阵列基板包括上述的薄膜晶体管。
本发明提供一种显示装置，所述显示装置包括上述的阵列基板。
本发明的有益效果：本发明通过两次构图工艺制作薄膜晶体管TFT的源极和漏极，所述源极和漏极之间形成沟道，其中，所述沟道通过湿法刻蚀过刻区形成，不仅可使TFT沟道长度缩短，提高了沟道宽长比，而且可将沟道内AS tail缩减，提升了TFT的电学性能及光照稳定性，进而提升了大尺寸面板的充电率。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的制作方法的流程图；
图3-1～3-10为本发明实施例提供的一种薄膜晶体管的制作方法的示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以实例本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]、[竖直]、[水平]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
实施例一
如图1所示为本发明实施例提供的一种薄膜晶体管100的结构示意图，所述薄膜晶体管100包括衬底基板1、栅极2、栅绝缘层3、有源层4、源极8、漏极9；所述栅极2设置于所述衬底基板1上，所述栅绝缘层3设置于所述衬底基板1上并覆盖所述栅极2，所述有源层4设置于所述栅绝缘层3上方，所述有源层4包括第一凸部41与第二凸部42，所述源极8设置于所述第一凸部41上方，所述漏极9设置于所述第二凸部42上方，即所述源极8与所述第一凸部41电连接，所述漏极9与所述第二凸部42电连接，即所述源极8与所述漏极9之间对应所述有源层4的区域形成沟道10，所述沟道10长度小于2μm，与由传统制备工艺制成的薄膜晶体管沟道相比，经过两次构图工艺形成所述源极8及所述漏极9，可使该沟道10的沟道长度大大缩短，有效提高了薄膜晶体管100的电学性能。
由于所述源极8与所述第一凸部41的边缘重合，所述漏极9与所述第二凸部42的边缘重合，因此所述AS tail(图中未示出)的尺寸可缩减为0μm,有效提高了该薄膜晶体管100的光照稳定性。
实施例二
如图2为本发明实施例提供的一种薄膜晶体管100的制作方法的流程图；如图3-1～3-10为本发明实施例提供的一种薄膜晶体管100的制作方法的示意图；该制作方法具体包括以下步骤：
步骤S10：在衬底基板上1依次形成栅极2、栅绝缘层3、有源层4以及第一源漏极金属层51；
首先通过光刻工艺在所述衬底基板上形成栅极2，接着在所述衬底基板1及栅极2上可根据不同的材料择优选择通过沉积、涂敷、溅射等方法依次形成栅绝缘层3、有源层4、第一源漏极金属层51等三层薄膜，具体步骤如下：
S101：在所述衬底基板1上形成所述栅极2；
S102：在所述栅极2上方形成所述栅绝缘层3，所述栅绝缘层3覆盖所述栅极2；
S103：在所述栅绝缘层3上形成所述有源层4；
S104：在所述有源层4上形成所述第一源漏极金属层51。
该步骤与传统的4mask制程相同，通过上述制备方法可得到如图3-1所示的结构。
步骤S20：在所述第一源漏极金属层51上形成第一光阻层61；
如图3-2所示，可在步骤S10中形成的所述第一源漏极金属层51上涂覆一层光阻，利用半色调掩膜版或者灰色调掩膜版对光阻进行曝光以及显影，保留下来的部分光阻形成第一光阻层61，所述第一光阻层61对应部分所述第一源漏极金属层51的区域。
步骤S30：在所述第一源漏极金属层51一侧采用所述第一光阻层61刻蚀形成过刻区7；
如图3-3所示，采用湿法刻蚀方法对所述第一源漏极金属层51进行刻蚀处理，刻蚀掉未被所述第一光阻层61保护的部分所述第一源漏极金属层51，由于湿法刻蚀方法对材料的刻蚀为各向同性，因此在所述第一光阻层61下方形成所述过刻区7。
步骤S40：在所述第一光阻层61与所述栅绝缘层3表面形成第二源漏极金属层52；
在所述第一光阻层61及所述有源层4表面覆盖一层第二源漏极金属层52，所述第二源漏极金属层52可通过沉积、涂敷、溅射等多种方法制备，所述第二源漏极金属层52与所述第一源漏极金属层51可选用相同的材料，因此，制备工艺可采用同一种方式，简化了薄膜晶体管的制备工艺，提高了制作效率，降低了成本。
由于在所述第一光阻层61下方形成有过刻区7，因此当覆盖所述第二源漏极金属层52时，所述第二源漏极金属层52将于所述过刻区7处厚度变薄，进而会发生断裂，形成如图3-4所示的结构。
步骤S50：剥离所述第一光阻层61；
可采用剥离工艺将所述第一光阻层61清除，如步骤S40中所述，由于所述第二源漏极金属层52于所述过刻区7处发生断裂，因此光阻剥离液可从过刻区7处两侧与所述第一光阻层61进行接触，所述第一光阻层61溶解于所述光阻剥离液中。如图3-5为剥离所述第一光阻层61之后的薄膜晶体管的结构示意图。
步骤S60：在所述过刻区7及所述第二源漏极金属层52上形成第二光阻层62；
如图3-6所示，同所述步骤S20中第一光阻层61的制备方法相似，可在所述过刻区7及所述第二源漏极金属层52表面覆盖一层光阻，可利用半色调掩膜版或者灰色调掩膜版对光阻进行曝光以及显影，保留下来的部分光阻形成第二光阻层62，所述第二光阻层62对应所述过刻区7及部分所述第二源漏极金属层52的区域。
步骤S70：对所述过刻区7及所述第二源漏极金属层52采用所述第二光阻层62刻蚀形成源极8及漏极9，所述源极8与所述漏极9之间对应所述有源层4的区域为沟道；
如图3-7所示，同步骤S30中过刻区7的制备方法相似，采用湿法刻蚀方法对所述过刻区7及所述第二源漏极金属层52进行刻蚀处理，刻蚀掉未被所述第二光阻层62保护的部分所述过刻区7及部分所述第二源漏极金属层52，由于湿法刻蚀方法对材料的刻蚀为各向同性，因此在所述第二光阻层62下方可形成源极8与漏极9，所述源极8与漏极9之间对应所述有源层4的区域形成沟道10。由于所述源极8和漏极9通过上述两次构图工艺制作而成，因此所述沟道10的长度可大大缩短，经此制备方法得到的所述沟道10的长度可小于2μm，提升了薄膜晶体管的电学性能，进而大幅提升薄膜晶体管的充电效率。
同时，由于经刻蚀处理后的所述有源层4与所述源极8、所述漏极9的边缘存在一定的差异，所述有源层4存在突出所述源极8、所述漏极9的AS tail区11，由于所述AS tail区11上部没有金属进行遮光，因此当有光线照射到薄膜晶体管上部时，将会使漏电流增加，使得器件无法正常关闭，影响薄膜晶体管的性能。
步骤S80：对所述有源层4采用所述第二光阻层62刻蚀清除所述有源层4的两端区域；
如图3-8所示，可采用干法刻蚀方法，同时以所述第二光阻层62为掩膜对所述有源层4进行刻蚀处理，进而清除所述有源层4的两端区域，使所述有源层4的边缘与所述栅绝缘层3的边缘相重合。
步骤S90：剥离所述第二光阻层62；
同步骤S50中剥离所述第一光阻层61的方法相似，所述第二光阻层62采用剥离工艺，利用光阻剥离液与所述第二光阻层62进行接触，将所述第二光阻层62溶解于所述光阻剥离液中。如图3-9为剥离所述第二光阻层62之后的薄膜晶体管的结构示意图。
步骤S100：对所述有源层4采用所述源极8、漏极9作为掩膜刻蚀形成分别与所述源极8、所述漏极9电连接的第一凸部41与第二凸部42。
如图3-10所示，同步骤S80中的工艺相似，可采用干法刻蚀方法对所述有源层4进行刻蚀处理，但与之不同的地方在于，所述步骤S80中是以所述第二光阻层62为掩膜对所述有源层4进行刻蚀，而本步骤S100则是直接以上述步骤中形成的所述源极8和所述漏极9为掩膜，对所述有源层4进行刻蚀处理，不需要另外提供掩膜板，简化了制备流程。
同时，直接以所述源极和漏极为掩膜进行干法刻蚀处理，由于干法刻蚀方法对材料的刻蚀为各向异性，因此所述有源层经过刻蚀处理之后可形成所述第一凸部41与所述第二凸部42，所述第一凸部的边缘所述源极的边缘重合、所述第二凸部与所述漏极的边缘重合。因此，所述AS tail 11(图中未示出)的长度可缩减至0μm，进而提高了薄膜晶体管的光照稳定性。
实施例三
本发明实施例提供一种阵列基板，该阵列基板包括上述实施例提供的薄膜晶体管。
由于上述薄膜晶体管中通过两次构图工艺制作制作源极与漏极，因此可使薄膜晶体管的沟道长度缩减，提高了沟道宽长比，同时可使沟道内AS tail缩减，使得该薄膜晶体管具有良好的电学性能及光照稳定性，因此，利用该薄膜晶体管的阵列基板同样具有良好的电学性能及光照稳定性。
实施例四
本实施例提供一种显示装置，该显示装置包括实施例五提供的阵列基板。
由于实施例五提供的阵列基板所采用的薄膜晶体管，通过两次构图工艺制作制作源极与漏极，因此可使薄膜晶体管的沟道长度缩减，提高了沟道宽长比，同时可使沟道内AStail缩减，使得利用该薄膜晶体管的阵列基板具有良好的电学性能及光照稳定性。因此，利用该阵列基板的显示装置同样具有良好的电学性能。
在具体实施时，本实施例提供的显示装置可以为液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
衬底基板；
位于所述衬底基板上的栅极；
位于所述衬底基板上的栅绝缘层，覆盖所述栅极；
位于所述栅绝缘层上方的有源层，所述有源层包括第一凸部与第二凸部；
位于所述有源层上方的源极、漏极；所述源极与所述第一凸部电连接，所述漏极与所述第二凸部电连接，所述源极与所述漏极之间对应所述有源层的区域为沟道。
2.根据权利要1所述的薄膜晶体管，其特征在于，所述沟道长度小于2μm。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极与所述第一凸部的边缘重合，所述漏极与所述第二凸部的边缘重合。
4.一种薄膜晶体管的制备方法，其特征在于，包括以下步骤：
S10：在衬底基板上依次形成栅极、栅绝缘层、有源层以及第一源漏极金属层；
S20：在所述第一源漏极金属层上形成第一光阻层；
S30：在所述第一源漏极金属层上采用所述第一光阻层刻蚀形成过刻区；
S40：在所述第一光阻层与所述有源层表面形成第二源漏极金属层；
S50：剥离所述第一光阻层；
S60：在所述过刻区及所述第二源漏极金属层上形成第二光阻层；
S70：对所述过刻区及所述第二源漏极金属层采用所述第二光阻层刻蚀形成源极及漏极，所述源极与所述漏极之间对应所述有源层的区域为沟道；
S80：对所述有源层采用所述第二光阻层刻蚀清除所述有源层的两端区域；
S90：剥离所述第二光阻层；
S100：对所述有源层采用所述源极、漏极作为掩膜刻蚀形成分别与所述源极、所述漏极电连接的第一凸部与第二凸部。
5.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，所述步骤S10具体包括以下步骤：
S101：在所述衬底基板上形成所述栅极；
S102：在所述栅极上方形成所述栅绝缘层；
S103：在所述栅绝缘层上形成所述有源层；
S104：在所述有源层上形成所述第一源漏极金属层。
6.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，所述步骤S30中，采用湿法刻蚀方法对所述第一源漏极金属层进行刻蚀处理，在所述第一光阻层下方形成所述过刻区。
7.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，所述步骤S70中采用湿法刻蚀方法对所述过刻区及所述第二源漏极金属层进行刻蚀处理，形成源极与漏极。
8.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，所述步骤S80与步骤S100中采用的刻蚀方法为干法刻蚀方法。
9.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-3任一项所述的薄膜晶体管。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811260510.7A CN109494257B (zh) | 2018-10-26 | 2018-10-26 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
| PCT/CN2019/071733 WO2020082623A1 (zh) | 2018-10-26 | 2019-01-15 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811260510.7A CN109494257B (zh) | 2018-10-26 | 2018-10-26 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109494257A true CN109494257A (zh) | 2019-03-19 |
| CN109494257B CN109494257B (zh) | 2021-01-01 |
Family
ID=65691687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811260510.7A Active CN109494257B (zh) | 2018-10-26 | 2018-10-26 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109494257B (zh) |
| WO (1) | WO2020082623A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854134A (zh) * | 2019-10-29 | 2020-02-28 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN111129037A (zh) * | 2019-12-25 | 2020-05-08 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| CN113964191A (zh) * | 2021-10-20 | 2022-01-21 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置 |
| US11798487B2 (en) | 2021-03-01 | 2023-10-24 | Hefei Boe Joint Technology Co., Ltd. | Display panel and display device |
| CN117525164A (zh) * | 2024-01-04 | 2024-02-06 | 惠科股份有限公司 | 阵列基板、阵列基板的制备方法及显示面板 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101882630A (zh) * | 2008-09-01 | 2010-11-10 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| CN102646634A (zh) * | 2011-04-29 | 2012-08-22 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板制造方法 |
| CN103489921A (zh) * | 2013-09-29 | 2014-01-01 | 合肥京东方光电科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 |
| CN104157696A (zh) * | 2014-07-16 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置 |
| CN102723365B (zh) * | 2012-06-08 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制造方法、阵列基板和显示装置 |
| CN106229348A (zh) * | 2016-09-22 | 2016-12-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
| CN107591415A (zh) * | 2017-08-29 | 2018-01-16 | 惠科股份有限公司 | 一种阵列基板及其制造方法 |
| CN107768306A (zh) * | 2017-10-12 | 2018-03-06 | 惠科股份有限公司 | 显示面板及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359690B (zh) * | 2007-08-03 | 2011-06-08 | 北京京东方光电科技有限公司 | Tft结构和灰阶掩膜版结构 |
| CN103367166B (zh) * | 2013-07-19 | 2016-01-06 | 京东方科技集团股份有限公司 | 薄膜晶体管制备方法和系统、以及薄膜晶体管、阵列基板 |
| CN106298646B (zh) * | 2016-08-17 | 2019-07-02 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| CN108022875B (zh) * | 2017-11-30 | 2020-08-28 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
-
2018
- 2018-10-26 CN CN201811260510.7A patent/CN109494257B/zh active Active
-
2019
- 2019-01-15 WO PCT/CN2019/071733 patent/WO2020082623A1/zh active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101882630A (zh) * | 2008-09-01 | 2010-11-10 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| CN102646634A (zh) * | 2011-04-29 | 2012-08-22 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板制造方法 |
| CN102723365B (zh) * | 2012-06-08 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制造方法、阵列基板和显示装置 |
| CN103489921A (zh) * | 2013-09-29 | 2014-01-01 | 合肥京东方光电科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 |
| CN104157696A (zh) * | 2014-07-16 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置 |
| CN106229348A (zh) * | 2016-09-22 | 2016-12-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
| CN107591415A (zh) * | 2017-08-29 | 2018-01-16 | 惠科股份有限公司 | 一种阵列基板及其制造方法 |
| CN107768306A (zh) * | 2017-10-12 | 2018-03-06 | 惠科股份有限公司 | 显示面板及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854134A (zh) * | 2019-10-29 | 2020-02-28 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN110854134B (zh) * | 2019-10-29 | 2022-04-26 | Tcl华星光电技术有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN111129037A (zh) * | 2019-12-25 | 2020-05-08 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| US11374026B2 (en) | 2019-12-25 | 2022-06-28 | Tcl China Star Optoelectronics Technology Co., Ltd. | TFT array substrate and manufacturing method thereof |
| US11798487B2 (en) | 2021-03-01 | 2023-10-24 | Hefei Boe Joint Technology Co., Ltd. | Display panel and display device |
| CN113964191A (zh) * | 2021-10-20 | 2022-01-21 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN117525164A (zh) * | 2024-01-04 | 2024-02-06 | 惠科股份有限公司 | 阵列基板、阵列基板的制备方法及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020082623A1 (zh) | 2020-04-30 |
| CN109494257B (zh) | 2021-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109494257A (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN103208491B (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2017054384A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US8298883B2 (en) | Method of forming photoresist burr edge and method of manufacturing array substrate | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| US10192905B2 (en) | Array substrates and the manufacturing methods thereof, and display devices | |
| CN107611139B (zh) | 薄膜晶体管阵列基板及制作方法 | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| CN109459894A (zh) | 像素电极结构及其制作方法 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| WO2015043008A1 (zh) | 薄膜晶体管阵列基板的制造方法 | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| WO2021128462A1 (zh) | Tft 阵列基板及其制作方法 | |
| CN109524356B (zh) | 一种阵列基板的制造方法、阵列基板及显示面板 | |
| CN101236904A (zh) | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 | |
| CN114089571A (zh) | 阵列基板及制作方法和显示面板 | |
| CN104576526A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| WO2014005348A1 (zh) | 一种阵列基板的制作方法、阵列基板和液晶显示装置 | |
| KR20060000983A (ko) | 액정표시장치의 패드 구조 및 그 제조방법 | |
| KR0161466B1 (ko) | 액정표시장치의 제조방법 | |
| US7049163B1 (en) | Manufacture method of pixel structure | |
| CN110854134B (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| CN109037238B (zh) | 阵列基板及阵列基板的制作方法 | |
| CN111725134A (zh) | 一种阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |