CN111129037A - Tft阵列基板及其制作方法 - Google Patents
Tft阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN111129037A CN111129037A CN201911361094.4A CN201911361094A CN111129037A CN 111129037 A CN111129037 A CN 111129037A CN 201911361094 A CN201911361094 A CN 201911361094A CN 111129037 A CN111129037 A CN 111129037A
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- electrode
- drain electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 74
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 162
- 238000002161 passivation Methods 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 239000000835 fiber Substances 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种TFT阵列基板及其制作方法，对于所述制作方法，首先形成源极和漏极，再以源极和漏极边缘作为掩膜对半导体层进行图案化处理以形成非晶硅岛，可使得非晶硅岛的边缘与源极的边缘及漏极的边缘切齐，完全去除了裸露在金属层外的半导体层，可有效降低TFT器件光电敏感性，缩小了非晶硅岛面积，进而缩小了TFT器件尺寸，有利于节省版图，同时可简化工序。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板及其制作方法。
背景技术
随着液晶显示面板趋于大尺寸、高分辨方向发展，为提高高阶产品的显示品味，液晶显示面板的背光照射强度增加，像素尺寸持续减小，因此对液晶显示面板的薄膜晶体管(Thin Film Transistor，TFT)器件提出了更高的要求。
TFT器件为经过多次曝光、显影及刻蚀处理形成的多层薄膜结构，在传统工艺中，TFT器件的形成需要经过5道光罩工艺，在传统的5道光罩工艺中，非晶硅岛和源极、漏极的形成需要采用两道光罩工艺图案化形成，故半导体层和源漏极金属层之间需要一定的对准空间，半导体层需要突出源漏极金属层一部分；然而由于半导体层通常采用光敏材料，在显示面板应用过程中，当折射或反射的光线照射到TFT器件裸露在外的部分半导体层上时，则容易导致TFT器件的漏电流增加，使得像素电压的保持能力较弱。
综上所述，需要提供一种新的TFT阵列基板及其制作方法，来解决上述技术问题。
发明内容
本发明提供的TFT阵列基板及其制作方法，解决了现有的TFT阵列基板由于半导体层和源漏极金属层之间需要一定的对准空间，当折射或反射的光线照射到TFT器件裸露在外的部分半导体层上时，则容易导致TFT器件的漏电流增加，使得像素电压的保持能力较弱的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种TFT阵列基板的制作方法，包括以下步骤：
S10：提供衬底基板，在所述衬底基板上形成第一金属层，采用第一道光罩工艺对所述第一金属层进行图案化处理以形成栅极；
S20：在所述栅极和所述衬底基板上依次形成栅极绝缘层、半导体层以及第二金属层，采用第二道光罩工艺对所述第二金属层进行图案化处理以形成源极和漏极；
S30:采用第三道光罩工艺对所述半导体层进行图案化处理以形成非晶硅岛，所述非晶硅岛的边缘与所述源极的边缘及所述漏极的边缘对齐；
S40：在所述栅极绝缘层、所述源极以及所述漏极上形成钝化层，采用第四道光罩工艺对所述钝化层进行图案化处理，以形成过孔；以及
S50：采用第五道光罩工艺在所述钝化层上图案化形成像素电极，所述像素电极通过所述过孔与所述漏极连接。
根据本发明实施例提供的TFT阵列基板的制作方法，所述步骤S30包括以下步骤：
S301：在所述半导体层、所述源极以及所述漏极上涂覆光阻材料；
S302：采用所述第三道光罩对所述光阻材料曝光显影以形成保护层，所述保护层至少对应于沟道区；以及
S303：刻蚀去除未被所述保护层、所述源极以及所述漏极遮盖的所述半导体层。
根据本发明实施例提供的TFT阵列基板的制作方法，所述半导体层包括非晶硅层和N+非晶硅层，所述步骤S303还包括，刻蚀去除所述沟道区的所述N+非晶硅层以露出所述非晶硅层。
根据本发明实施例提供的TFT阵列基板的制作方法，所述步骤S303包括以下步骤：
S3031：以所述源极和所述漏极为掩膜，采用干法刻蚀工艺去除未被所述保护层、所述源极以及所述漏极遮盖的所述半导体层；
S3032：采用干法刻蚀工艺去除所述保护层；以及
S3033：以所述源极和所述漏极为掩膜，采用干法刻蚀工艺去除所述沟道区的所述N+非晶硅层。
根据本发明实施例提供的TFT阵列基板的制作方法，去除所述沟道区的所述N+非晶硅层的厚度为
根据本发明实施例提供的TFT阵列基板的制作方法，所述步骤S3031、所述步骤S3032以及步骤S3033采用同一道干法刻蚀制程。
根据本发明实施例提供的TFT阵列基板的制作方法，所述步骤S302中，对所述光阻材料曝光显影以形成所述保护层，所述保护层对应于所述源极、所述漏极以及所述沟道区。
根据本发明实施例提供的TFT阵列基板的制作方法，所述第三道光罩为半色调光罩。
本发明实施例提供一种TFT阵列基板，包括：
衬底基板；
栅极，位于所述衬底基板上；
栅极绝缘层，覆盖所述栅极和所述衬底基板；
非晶硅岛，设置于所述栅极绝缘层上；
源极、漏极，设置于所述非晶硅岛上，所述源极和所述漏极之间形成沟道区；
钝化层，设置于所述栅极绝缘层、所述源极以及所述漏极上，所述钝化层上设置有过孔；以及
像素电极，设置于所述钝化层上，所述像素电极通过所述过孔与所述漏极连接；
其中，所述非晶硅岛的边缘与所述源极的边缘及所述漏极的边缘对齐。
根据本发明实施例提供的TFT阵列基板，所述非晶硅岛包括非晶硅层和N+非晶硅层，所述N+非晶硅层对应于所述源极和所述漏极，所述非晶硅层对应于所述源极、所述漏极以及所述沟道区。
本发明的有益效果为：本发明提供的TFT阵列基板及其制作方法，采用五道光罩工艺，首先形成源极和漏极，再以源极和漏极边缘作为掩膜对半导体层进行图案化处理以形成非晶硅岛，去除裸露在源极和漏极外的尾纤，可使得非晶硅岛的边缘与源极的边缘及漏极的边缘切齐，完全去除了裸露在金属层外的半导体层，可有效降低TFT器件光电敏感性，缩小了非晶硅岛面积，进而缩小了TFT器件尺寸，有利于节省版图，同时可简化工序。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种TFT阵列基板的制作方法的流程图；
图2为本发明实施例提供的一种TFT阵列基板的制作方法中的步骤S30的流程图；
图3为本发明实施例提供的一种TFT阵列基板的制作方法中的步骤S303的流程图；
图4A～图4J为本发明实施例提供的一种TFT阵列基板的制作方法的流程结构示意图；
图5为本发明实施例提供的一种TFT阵列基板的截面结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有技术的TFT阵列基板及其制作方法，解决了现有的TFT阵列基板由于半导体层和源漏极金属层之间需要一定的对准空间，当折射或反射的光线照射到TFT器件裸露在外的部分半导体层上时，则容易导致TFT器件的漏电流增加，使得像素电压的保持能力较弱，本实施例能够解决该缺陷。
如图1所示，本发明实施例提供的TFT阵列基板的制作方法，是以采用五道光罩工艺为例进行说明的，所述制作方法包括以下步骤：
S10：提供衬底基板10，在所述衬底基板10上形成第一金属层20，采用第一道光罩工艺对所述第一金属层20进行图案化处理以形成栅极201。
具体地，如图4A所示，可采用物理气相沉积工艺沉积所述第一金属层20，所述第一金属层20的材料可以为铜、铝或钼；如图4B所示，通过第一道光罩工艺对所述第一金属层20进行曝光、显影以及刻蚀处理，以在所述衬底基板10上形成所述栅极201。
S20：在所述栅极201和所述衬底基板10上依次形成栅极绝缘层30、半导体层40以及第二金属层50，采用第二道光罩工艺对所述第二金属层50进行图案化处理以形成源极501和漏极502。
具体地，如图4C所示，在所述栅极201和所述衬底基板10上沉积所述栅极绝缘层30，在所述栅极绝缘层30上沉积所述半导体层40，在所述半导体层40上沉积所述第二金属层50；所述栅极绝缘层30的材料可以为氧化硅或氮化硅，所述半导体层40包括层叠设置的非晶硅层401和N+非晶硅层402，所述非晶硅层401形成于所述栅极绝缘层30上，所述N+非晶硅层402形成于所述非晶硅层401上。
如图4D所示，通过第二道光罩工艺对所述第二金属层50进行图案化处理，首先在所述第二金属层50上涂覆一层光阻材料，并采用半色调掩膜板对所述光阻材料进行曝光、显影，以使光阻材料图案化而形成对应所述源极501和所述漏极502的光阻层60；之后对所述第二金属层50进行湿法刻蚀处理，以形成所述源极501和所述漏极502；最后采用剥离工艺去除所述光阻层60。
S30:采用第三道光罩工艺对所述半导体层40进行图案化处理以形成非晶硅岛40＇，所述非晶硅岛40＇的边缘与所述源极501的边缘及所述漏极502的边缘对齐。
需要说明的是，对所述半导体层40进行图案化处理以形成所述非晶硅岛40＇，包括对所述非晶硅层401和N+非晶硅层402均进行图案化处理，以去除非晶硅层尾纤和N+非晶硅层尾纤。
具体地，如图2所示，所述步骤S30包括以下步骤：
S301：在所述半导体层40、所述源极501以及所述漏极502上涂覆光阻材料。
具体地，第三道光罩工艺中采用的光阻材料可与第一道光罩工艺和第二道光罩工艺中采用的光阻材料相同。
S302：采用所述第三道光罩对所述光阻材料曝光显影以形成保护层70，所述保护层70至少对应于沟道区503。
具体地，如图4E所示，所述保护层70至少覆盖沟所述沟道区503，以避免在后续刻蚀过程中对所述沟道区503造成影响。
进一步地，在该步骤S302中，对所述光阻材料曝光显影以形成所述保护层70，所述保护层70对应于所述源极501、所述漏极502以及所述沟道区503。
S303：刻蚀去除未被所述保护层70、所述源极501以及所述漏极502遮盖的所述半导体层40。
具体地，如图3所示，所述步骤S303具体包括以下步骤：
S3031：以所述源极501和所述漏极502为掩膜，采用干法刻蚀工艺去除未被所述保护层70、所述源极501以及所述漏极502遮盖的所述半导体层40。
具体地，如图4F所示，采用干法刻蚀工艺同时去除位于所述源极501外侧和所述漏极502外侧的所述非晶硅层401和所述N+非晶硅层402，以所述源极501和所述漏极502作为掩膜，无需考虑所述源极501、所述漏极502和所述半导体层40之间的对准空间，便可使所述非晶硅层401和所述N+非晶硅层402的边缘与所述源极501的外边缘以及所述漏极502的外边缘对齐，从而完全去除裸露在所述源极501和所述漏极502之外的非晶硅尾纤和N+非晶硅尾纤，避免折射或反射的光线照射到TFT器件裸露在外的部分所述半导体层40上时，导致TFT器件的漏电流增加的情况发生，进而提高TFT器件的光稳定性。
具体地，相比传统工艺，本发明实施例中，去除未被所述保护层70、所述源极501以及所述漏极502遮盖的所述半导体层40的长度为1um。
S3032：采用干法刻蚀工艺去除所述保护层70。
具体地，如图4G所示，采用干法刻蚀工艺去除所述保护层70。
S3033：以所述源极501和所述漏极502为掩膜，采用干法刻蚀工艺去除所述沟道区503的所述N+非晶硅层402。
具体地，如图4H所示，采用干法刻蚀工艺去除所述沟道区503的所述N+非晶硅层402，以露出所述非晶硅层401，从而完全除去位于所述沟道区503的所述N+非晶硅尾纤，由于无N+非晶硅尾纤的结构可以降低所述源极501和所述漏极502的金属面积，能够缩小TFT器件尺寸，节省版图空间。
其中，去除所述沟道区503的所述N+非晶硅层402的厚度为
可以理解的是，所述步骤S3031、所述步骤S3032以及所述步骤S3033中采用同一道干法刻蚀制程，本发明实施例采用的三道干法刻蚀步骤连续进行，过程中并未插入其他工艺制程，因此可合并为一道制程，从而相比传统的5道光罩工艺制程，可节省一道干法刻蚀制程，简化了工艺。
S40：在所述栅极绝缘层30、所述源极501以及所述漏极502上形成钝化层80，采用第四道光罩工艺对所述钝化层80进行图案化处理，以形成过孔801。
具体地，如图4I所示，可以采用物理气相沉积的方法沉积所述钝化层80，所述钝化层80的材料可以为氧化物、氮化物或者氧氮化合物，然后通过第四道光罩工艺对所述钝化层80进行曝光、显影和刻蚀处理以形成所述过孔801。
S50：采用第五道光罩工艺在所述钝化层80上图案化形成像素电极90，所述像素电极90通过所述过孔801与所述漏极502连接。
具体地，如图4J所示，所述过孔形成后，可通过溅射或热蒸发的方法沉积形成所述透明导电层，然后通过第五道光罩工艺对所述透明导电层进行曝光、显影和刻蚀处理以形成所述像素电极90，所述像素电极90通过所述过孔801与所述漏极502连接。
如图5所示，本发明实施例提供一种TFT阵列基板，包括衬底基板10、栅极201、栅极绝缘层30、非晶硅岛40＇、源极501、漏极502、钝化层80以及像素电极90，其中，所述栅极201位于所述衬底基板10上，所述栅极绝缘层30覆盖所述栅极201和所述衬底基板10，所述非晶硅岛40＇设置于所述栅极绝缘层30上；所述源极501和所述漏极502设置于所述非晶硅岛40＇上，所述源极501和所述漏极502之间形成沟道区503，所述钝化层80设置于所述栅极绝缘层30、所述源极501以及所述漏极502上，所述钝化层80上设置有过孔801，所述像素电极90设置于所述钝化层80上，所述像素电极90通过所述过孔801与所述漏极502连接；
其中，所述非晶硅岛40＇的边缘与所述源极501的边缘及所述漏极502的边缘对齐。
具体地，所述非晶硅岛40＇包括非晶硅层401和N+非晶硅层402，所述N+非晶硅层402对应于所述源极501和所述漏极502，所述非晶硅层401对应于所述源极501、所述漏极502以及所述沟道区503，所述非晶硅层401位于所述衬底基板10上，所述N+非晶硅层402位于所述非晶硅层401上，由于对应所述源极501的外侧和所述漏极502的外侧的所述栅极绝缘层30上无非晶硅尾纤和所述N+非晶硅尾纤，对应所述沟道区503的所述非晶硅层401上无所述N+非晶硅尾纤，因此能够避免折射或反射的光线照射到TFT器件裸露在外的部分所述半导体层40上时，导致TFT器件的漏电流增加的情况发生，进而提高TFT器件的光稳定性，同时能够缩小所述非晶硅岛40＇面积，进而缩小了TFT器件尺寸，有利于节省版图。
有益效果为：本发明实施例提供的TFT阵列基板及其制作方法，采用五道光罩工艺，首先形成源极和漏极，再以源极和漏极边缘作为掩膜对半导体层进行图案化处理以形成非晶硅岛，去除裸露在源极和漏极外的尾纤，可使得非晶硅岛的边缘与源极的边缘及漏极的边缘切齐，完全去除了裸露在金属层外的半导体层，可有效降低TFT器件光电敏感性，缩小了非晶硅岛面积，进而缩小了TFT器件尺寸，有利于节省版图，同时可简化工序。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种TFT阵列基板的制作方法，其特征在于，包括以下步骤：
S10：提供衬底基板，在所述衬底基板上形成第一金属层，采用第一道光罩工艺对所述第一金属层进行图案化处理以形成栅极；
S20：在所述栅极和所述衬底基板上依次形成栅极绝缘层、半导体层以及第二金属层，采用第二道光罩工艺对所述第二金属层进行图案化处理以形成源极和漏极；
S30:采用第三道光罩工艺对所述半导体层进行图案化处理以形成非晶硅岛，所述非晶硅岛的边缘与所述源极的边缘及所述漏极的边缘对齐；
S40：在所述栅极绝缘层、所述源极以及所述漏极上形成钝化层，采用第四道光罩工艺对所述钝化层进行图案化处理，以形成过孔；以及
S50：采用第五道光罩工艺在所述钝化层上图案化形成像素电极，所述像素电极通过所述过孔与所述漏极连接。
2.根据权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述步骤S30包括以下步骤：
S301：在所述半导体层、所述源极以及所述漏极上涂覆光阻材料；
S302：采用所述第三道光罩对所述光阻材料曝光显影以形成保护层，所述保护层至少对应于沟道区；以及
S303：刻蚀去除未被所述保护层、所述源极以及所述漏极遮盖的所述半导体层。
3.根据权利要求2所述的TFT阵列基板的制作方法，其特征在于，所述半导体层包括非晶硅层和N+非晶硅层，所述步骤S303还包括，刻蚀去除所述沟道区的所述N+非晶硅层以露出所述非晶硅层。
4.根据权利要求3所述的TFT阵列基板的制作方法，其特征在于，所述步骤S303包括以下步骤：
S3031：以所述源极和所述漏极为掩膜，采用干法刻蚀工艺去除未被所述保护层、所述源极以及所述漏极遮盖的所述半导体层；
S3032：采用干法刻蚀工艺去除所述保护层；以及
S3033：以所述源极和所述漏极为掩膜，采用干法刻蚀工艺去除所述沟道区的所述N+非晶硅层。
5.根据权利要求4所述的TFT阵列基板的制作方法，其特征在于，去除所述沟道区的所述N+非晶硅层的厚度为
6.根据权利要求4所述的TFT阵列基板的做作方法，其特征在于，所述步骤S3031、所述步骤S3032以及步骤S3033采用同一道干法刻蚀制程。
7.根据权利要求2所述的TFT阵列基板的制作方法，其特征在于，所述步骤S302中，对所述光阻材料曝光显影以形成所述保护层，所述保护层对应于所述源极、所述漏极以及所述沟道区。
8.根据权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述第三道光罩为半色调光罩。
9.一种TFT阵列基板，其特征在于，包括：
衬底基板；
栅极，位于所述衬底基板上；
栅极绝缘层，覆盖所述栅极和所述衬底基板；
非晶硅岛，设置于所述栅极绝缘层上；
源极、漏极，设置于所述非晶硅岛上，所述源极和所述漏极之间形成沟道区；
钝化层，设置于所述栅极绝缘层、所述源极以及所述漏极上，所述钝化层上设置有过孔；以及
像素电极，设置于所述钝化层上，所述像素电极通过所述过孔与所述漏极连接；
其中，所述非晶硅岛的边缘与所述源极的边缘及所述漏极的边缘对齐。
10.根据权利要求9所述的TFT阵列基板，其特征在于，所述非晶硅岛包括非晶硅层和N+非晶硅层，所述N+非晶硅层对应于所述源极和所述漏极，所述非晶硅层对应于所述源极、所述漏极以及所述沟道区。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911361094.4A CN111129037B (zh) | 2019-12-25 | 2019-12-25 | Tft阵列基板及其制作方法 |
| US16/757,420 US11374026B2 (en) | 2019-12-25 | 2020-01-13 | TFT array substrate and manufacturing method thereof |
| PCT/CN2020/071643 WO2021128508A1 (zh) | 2019-12-25 | 2020-01-13 | Tft阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911361094.4A CN111129037B (zh) | 2019-12-25 | 2019-12-25 | Tft阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129037A true CN111129037A (zh) | 2020-05-08 |
| CN111129037B CN111129037B (zh) | 2022-09-09 |
Family
ID=70502637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911361094.4A Active CN111129037B (zh) | 2019-12-25 | 2019-12-25 | Tft阵列基板及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11374026B2 (zh) |
| CN (1) | CN111129037B (zh) |
| WO (1) | WO2021128508A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013096A (zh) * | 2021-03-01 | 2021-06-22 | 重庆先进光电显示技术研究院 | 阵列基板的制备方法及阵列基板 |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057889A (en) * | 1987-07-06 | 1991-10-15 | Katsuhiko Yamada | Electronic device including thin film transistor |
| US5091337A (en) * | 1987-12-26 | 1992-02-25 | Seikosha Co., Ltd. | Method of manufacturing amorphous-silicon thin-film transistors |
| US20020168789A1 (en) * | 2001-05-11 | 2002-11-14 | Au Optronics Corp. | Method to fabricate flat panel display |
| CN1584718A (zh) * | 2003-08-21 | 2005-02-23 | Nec液晶技术株式会社 | 包括用于减少泄漏电流的tft的lcd设备 |
| US7049163B1 (en) * | 2005-03-16 | 2006-05-23 | Chunghwa Picture Tubes, Ltd. | Manufacture method of pixel structure |
| CN101150093A (zh) * | 2007-11-14 | 2008-03-26 | 友达光电股份有限公司 | 像素结构及其制作方法 |
| CN101645417A (zh) * | 2009-09-03 | 2010-02-10 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN101853809A (zh) * | 2003-11-14 | 2010-10-06 | 株式会社半导体能源研究所 | 半导体元件及其制造方法和液晶显示器及其制造方法 |
| CN102263111A (zh) * | 2010-05-28 | 2011-11-30 | 乐金显示有限公司 | 阵列基板及制造该阵列基板的方法 |
| CN103229301A (zh) * | 2011-11-29 | 2013-07-31 | 松下电器产业株式会社 | 薄膜晶体管以及薄膜晶体管的制造方法 |
| CN105140239A (zh) * | 2015-08-10 | 2015-12-09 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 |
| CN105870058A (zh) * | 2016-06-08 | 2016-08-17 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板的制作方法 |
| WO2016201609A1 (zh) * | 2015-06-15 | 2016-12-22 | 北京大学深圳研究生院 | 金属氧化物薄膜晶体管、显示面板及两者的制备方法 |
| CN108198756A (zh) * | 2017-12-26 | 2018-06-22 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制备方法、阵列基板的制备方法 |
| CN108649016A (zh) * | 2018-05-09 | 2018-10-12 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法 |
| CN108735819A (zh) * | 2017-04-13 | 2018-11-02 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制造方法、显示基板 |
| CN109103105A (zh) * | 2018-07-26 | 2018-12-28 | 惠科股份有限公司 | 薄膜晶体管及其制备方法、显示装置 |
| CN109494257A (zh) * | 2018-10-26 | 2019-03-19 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
| CN109524356A (zh) * | 2018-09-03 | 2019-03-26 | 重庆惠科金渝光电科技有限公司 | 一种阵列基板的制造方法、阵列基板及显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3160172B2 (ja) * | 1994-12-27 | 2001-04-23 | シャープ株式会社 | 半導体素子の製造方法および表示装置用基板の製造方法 |
| TWI241637B (en) | 2004-07-08 | 2005-10-11 | Au Optronics Corp | Method for manufacturing polysilicon layer |
| US20090090915A1 (en) * | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| CN105118777A (zh) | 2015-07-01 | 2015-12-02 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及其结构 |
| CN104966720B (zh) | 2015-07-14 | 2018-06-01 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
-
2019
- 2019-12-25 CN CN201911361094.4A patent/CN111129037B/zh active Active
-
2020
- 2020-01-13 WO PCT/CN2020/071643 patent/WO2021128508A1/zh active Application Filing
- 2020-01-13 US US16/757,420 patent/US11374026B2/en active Active
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057889A (en) * | 1987-07-06 | 1991-10-15 | Katsuhiko Yamada | Electronic device including thin film transistor |
| US5091337A (en) * | 1987-12-26 | 1992-02-25 | Seikosha Co., Ltd. | Method of manufacturing amorphous-silicon thin-film transistors |
| US20020168789A1 (en) * | 2001-05-11 | 2002-11-14 | Au Optronics Corp. | Method to fabricate flat panel display |
| CN1584718A (zh) * | 2003-08-21 | 2005-02-23 | Nec液晶技术株式会社 | 包括用于减少泄漏电流的tft的lcd设备 |
| CN101853809A (zh) * | 2003-11-14 | 2010-10-06 | 株式会社半导体能源研究所 | 半导体元件及其制造方法和液晶显示器及其制造方法 |
| US7049163B1 (en) * | 2005-03-16 | 2006-05-23 | Chunghwa Picture Tubes, Ltd. | Manufacture method of pixel structure |
| CN101150093A (zh) * | 2007-11-14 | 2008-03-26 | 友达光电股份有限公司 | 像素结构及其制作方法 |
| CN101645417A (zh) * | 2009-09-03 | 2010-02-10 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN102263111A (zh) * | 2010-05-28 | 2011-11-30 | 乐金显示有限公司 | 阵列基板及制造该阵列基板的方法 |
| CN103229301A (zh) * | 2011-11-29 | 2013-07-31 | 松下电器产业株式会社 | 薄膜晶体管以及薄膜晶体管的制造方法 |
| WO2016201609A1 (zh) * | 2015-06-15 | 2016-12-22 | 北京大学深圳研究生院 | 金属氧化物薄膜晶体管、显示面板及两者的制备方法 |
| CN105140239A (zh) * | 2015-08-10 | 2015-12-09 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 |
| CN105870058A (zh) * | 2016-06-08 | 2016-08-17 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板的制作方法 |
| CN108735819A (zh) * | 2017-04-13 | 2018-11-02 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制造方法、显示基板 |
| CN108198756A (zh) * | 2017-12-26 | 2018-06-22 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制备方法、阵列基板的制备方法 |
| CN108649016A (zh) * | 2018-05-09 | 2018-10-12 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法 |
| CN109103105A (zh) * | 2018-07-26 | 2018-12-28 | 惠科股份有限公司 | 薄膜晶体管及其制备方法、显示装置 |
| CN109524356A (zh) * | 2018-09-03 | 2019-03-26 | 重庆惠科金渝光电科技有限公司 | 一种阵列基板的制造方法、阵列基板及显示面板 |
| CN109494257A (zh) * | 2018-10-26 | 2019-03-19 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013096A (zh) * | 2021-03-01 | 2021-06-22 | 重庆先进光电显示技术研究院 | 阵列基板的制备方法及阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129037B (zh) | 2022-09-09 |
| US20210408069A1 (en) | 2021-12-30 |
| US11374026B2 (en) | 2022-06-28 |
| WO2021128508A1 (zh) | 2021-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8058087B2 (en) | Method for fabricating thin film transistor array substrate | |
| JP5512180B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| JP2012103697A (ja) | アレイ基板及び液晶ディスプレイ | |
| JP2010079302A (ja) | 液晶表示装置のアレイ基板の製造方法 | |
| WO2015055054A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN111129038A (zh) | Tft阵列基板及其制作方法 | |
| WO2013143321A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| KR100772267B1 (ko) | 액정 디스플레이 패널 및 그 제조 방법 | |
| JP5430075B2 (ja) | マスク、それによって薄膜トランジスタを形成する方法及び薄膜トランジスタ | |
| US6391499B1 (en) | Light exposure mask and method of manufacturing the same | |
| CN111129037B (zh) | Tft阵列基板及其制作方法 | |
| KR102278989B1 (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| TW201322342A (zh) | 畫素結構及其製作方法 | |
| CN111446264A (zh) | 阵列基板及其制造方法 | |
| WO2014127573A1 (zh) | Tft阵列基板的制造方法、tft阵列基板及显示装置 | |
| CN110854134B (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| CN109037238B (zh) | 阵列基板及阵列基板的制作方法 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| CN111077706A (zh) | Coa基板及其制作方法 | |
| CN111584424B (zh) | 一种阵列基板制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: TFT array substrate and its fabrication method Effective date of registration: 20221214 Granted publication date: 20220909 Pledgee: Agricultural Bank of China Limited Shenzhen Guangming Sub branch Pledgor: TCL Huaxing Photoelectric Technology Co.,Ltd. Registration number: Y2022980027385 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20231106 Granted publication date: 20220909 Pledgee: Agricultural Bank of China Limited Shenzhen Guangming Sub branch Pledgor: TCL Huaxing Photoelectric Technology Co.,Ltd. Registration number: Y2022980027385 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: TFT array substrate and its fabrication method Effective date of registration: 20231124 Granted publication date: 20220909 Pledgee: Agricultural Bank of China Limited Shenzhen Guangming Sub branch Pledgor: TCL Huaxing Photoelectric Technology Co.,Ltd. Registration number: Y2023980067503 |