CN108198756A - 薄膜晶体管的制备方法、阵列基板的制备方法 - Google Patents
薄膜晶体管的制备方法、阵列基板的制备方法 Download PDFInfo
- Publication number
- CN108198756A CN108198756A CN201711435443.3A CN201711435443A CN108198756A CN 108198756 A CN108198756 A CN 108198756A CN 201711435443 A CN201711435443 A CN 201711435443A CN 108198756 A CN108198756 A CN 108198756A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- preparation
- etching
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 title claims description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 239000010949 copper Substances 0.000 claims abstract description 66
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052802 copper Inorganic materials 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000005516 engineering process Methods 0.000 claims abstract description 30
- 238000001039 wet etching Methods 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 159
- 239000000463 material Substances 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 229910052779 Neodymium Inorganic materials 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- QRJOYPHTNNOAOJ-UHFFFAOYSA-N copper gold Chemical compound [Cu].[Au] QRJOYPHTNNOAOJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000010936 titanium Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910021592 Copper(II) chloride Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 241000416536 Euproctis pseudoconspersa Species 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种薄膜晶体管的制备方法，包括：依次沉积本征半导体层、掺杂半导体层、第一金属层和铜金属层；应用第一次湿刻工艺，刻蚀去除第一区域之外的第一金属层和铜金属层；对铜金属层进行等离子体氧化处理，形成氧化保护膜；应用第一次干刻工艺，刻蚀去除第一区域之外的本征半导体层和掺杂半导体层，形成有源层；应用第二次湿刻工艺，刻蚀去除位于第二区域的第一金属层和铜金属层，形成相互间隔的源电极和漏电极；应用第二次干刻工艺，刻蚀去除第二区域中的掺杂半导体层。在进行第一次干刻工艺之前，在铜金属层的裸露侧壁形成氧化保护膜，防止第一次干刻工艺的刻蚀气体与铜金属层发生化学反应，提高由铜材料形成的源电极和漏电极的品质。
Description
技术领域
本发明涉及显示器技术领域,尤其涉及一种薄膜晶体管的制备方法，还涉及一种阵列基板的制备方法。
背景技术
阵列基板是薄膜晶体管液晶显示器(TFT-LCD)的主要组成之一，在制造阵列基板的过程中，通过减少所使用的光罩(Mask)工艺的数量，可显著减少阵列基板的制造成本，进而能减少TFT-LCD的制造成本。
现有技术中，制造阵列基板的工艺已从最初的7Mask技术发展为目前的4Mask技术，4个Mask分别用于形成：图案化的栅极、图案化的有源层及源/漏电极、像素电极过孔、图案化的像素电极。
其中制作源电极、漏电极和有源层的步骤，是在形成用于制作所述有源层的半导体薄膜和用于制作源电极和漏电极的金属薄膜后进行刻蚀，刻蚀工艺包括两次湿刻工艺和两次干刻工艺。首先应用第一次湿刻工艺刻蚀掉预定形成薄膜晶体管的第一区域之外的金属薄膜；然后应用第一次干刻工艺对预定形成所述薄膜晶体管的第一区域之外的半导体薄膜进行刻蚀；在应用第二次湿刻工艺刻蚀掉沟道区域的金属薄膜；最后再应用第二次干刻工艺刻蚀掉沟道区域的一部分半导体薄膜。
随着显示面板的分辨率升高和尺寸的增大，信号延迟现象将更加严重，降低布线电阻成为一项迫切的需求。铜(Cu)的导电性仅次于银(Ag)，而且原材料价格低廉，被认为是最有希望的低电阻率布线材料，现有技术中已有使用铜作为薄膜晶体管的源/漏电极的材料。在使用铜作为薄膜晶体管的源/漏电极的材料时，使用以上所述的4Mask的工艺过程中，在进行第一次湿刻工艺之后，铜金属薄膜包含有裸露的侧壁，此时再进行第一次干刻工艺时，第一次干刻工艺使用的刻蚀气体中的Cl2会与铜金属发生反应，在铜金属薄膜的裸露侧壁反应生成CuCl2晶粒。图1为现有技术制备得到的铜材料的源/漏电极的电镜图，如图1所示，铜材料的源/漏电极的侧壁表面生长有CuCl2晶粒，最终形成的源电极和漏电极的侧壁表面形貌不佳，形成为凹凸不平的锯齿状表面，影响了源/漏电极的品质，在最终的显示产品会存在mura不良。
发明内容
鉴于现有技术的不足，本发明提供了一种薄膜晶体管的制备方法，其中采用铜金属作为源/漏电极的材料，所述制备方法可以避免铜金属与干刻工艺中的刻蚀气体发生反应，提升源/漏电极的品质。
为了实现上述目的，本发明采用了如下的技术方案：
一种薄膜晶体管的制备方法，其包括在同一道光罩工艺中制备形成有源层、源电极和栅电极的步骤，该步骤包括：
依次沉积形成本征半导体层、掺杂半导体层、第一金属层和铜金属层；
应用第一次湿刻工艺，刻蚀去除第一区域之外的第一金属层和铜金属层；
对所述铜金属层的裸露侧壁进行等离子体氧化处理，使所述铜金属层的裸露侧壁形成氧化保护膜；
应用第一次干刻工艺，刻蚀去除第一区域之外的本征半导体层和掺杂半导体层，形成有源层；
应用第二次湿刻工艺，刻蚀去除位于所述第一区域中的第二区域的第一金属层和铜金属层以及所述氧化保护层，形成相互间隔的源电极和漏电极；
应用第二次干刻工艺，刻蚀去除所述第二区域中的掺杂半导体层，形成位于所述源电极和漏电极与所述有源层之间的欧姆接触层。
其中，应用干刻设备对所述铜金属层的裸露侧壁进行等离子体氧化处理，其工艺条件为：功率为800～20000W，氧化气体为O2，气体流量为300～3000sccm，气压为30～2000mT，时间为20～120s。
其中，所述第一次湿刻工艺和所述应用第二次湿刻工艺的刻蚀液中包括H3PO4、CH3COOH和HNO3。
其中，所述第一次干刻工艺的刻蚀气体为SF6和Cl2，所述第二次干刻工艺的刻蚀气体为SF6和He。
其中，所述本征半导体层的材料为非晶硅，所述掺杂半导体层的材料为N+掺杂的非晶硅。
其中，所述第一金属层的材料选自Mo、Ti和Nd中的一种或两种以上。
其中，所述第一金属层的厚度为
其中，所述铜金属层的厚度为
其中，所述制备方法包括步骤：
S1、应用第一道光罩工艺，在衬底基板上制备形成栅电极；
S2、在所述栅电极上沉积形成栅极绝缘层；
S3、应用第二道光罩工艺，在所述栅极绝缘层上制备形成所述有源层、源电极和漏电极。
本发明还提供了一种阵列基板的制备方法，其包括：
采用如上所述的制备方法在衬底基板上制备形成阵列排布的薄膜晶体管；
在所述薄膜晶体管上制备形成平坦层；
应用第三道光罩工艺，在所述平坦层中形成过孔；
应用第四道光罩工艺，在所述平坦层制备形成图案化的像素电极，所述像素电极通过所述过孔电性连接到所述薄膜晶体管。
本发明实施例中提供的薄膜晶体管的制备方法，采用铜金属作为源/漏电极的材料，并且在同一道光罩工艺中制备形成有源层、源电极和栅电极。其中，在对铜金属层进行第一次湿刻工艺之后，对铜金属层的裸露侧壁进行等离子体氧化处理，使所述铜金属层的裸露侧壁形成氧化保护膜，从而避免了后续的干刻工艺中的刻蚀气体与铜金属层发生化学反应，提高了由铜材料形成的源电极和漏电极的品质，进一步也提升最终产品(液晶显示器)的显示品质。
附图说明
图1是现有技术制备得到的铜材料的源/漏电极的侧壁表面的电镜图；
图2是本发明实施例1的薄膜晶体管的结构示意图；
图3是本发明实施例1的薄膜晶体管的制备方法的工艺流程图；
图4是本发明实施例1中第二道光罩工艺的工艺流程图；
图5a-图5h本发明实施例1的薄膜晶体管的制备方法中，各个步骤得到的器件结构的示例性图示；
图6是本发明实施例1制备得到的铜材料的源/漏电极的侧壁表面的电镜图；
图7是本发明实施例2的阵列基板的制备方法的工艺流程图；
图8a-图8d本发明实施例2的阵列基板的制备方法中，各个步骤得到的器件结构的示例性图示。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
实施例1
本实施例提供了一种薄膜晶体管的制备方法，所述薄膜晶体管是底栅型的薄膜晶体管。如图2所示，所述薄膜晶体管形成于衬底基板1上，其包括栅电极2、栅极绝缘层3、有源层4、欧姆接触层5a、5b以及源电极6a和漏电极6b。具体地，所述栅电极2形成于所述衬底基板1上，所述栅极绝缘层3覆设于所述栅电极2上，有源层4形成于所述栅极绝缘层3上，所述源电极6a和漏电极6b相互间隔地形成于所述有源层4上，所述欧姆接触层5a设置于所述源电极6a和所述有源层4之间，所述欧姆接触层5b设置于所述漏电极6b和所述有源层4之间。其中，所述源电极6a和所述漏电极6b分别包括依次设置于所述欧姆接触层5a、5b上的第一金属层61和铜金属层62。
参阅图3、图4以及图5a-图5h，所述薄膜晶体管的制备方法包括步骤：
S1、应用第一道光罩工艺，在衬底基板上制备形成栅电极。具体地，如图5a所示，提供衬底基板1，在所述衬底基板1上沉积形成栅极金属薄膜20，应用第一道光罩工艺将所述栅极金属薄膜20刻蚀形成图案化的栅电极2。
其中，所述衬底基板1选择为玻璃基板。所述栅极金属薄膜20的材料可以选自钼(Mo)、钛(Ti)和钕(Nd)中的一种或两种以上。所述栅极金属薄膜20的厚度可以选择为
S2、在所述栅电极上沉积形成栅极绝缘层。具体地，如图5b所示，在所述衬底基板1上沉积覆盖所述栅电极2的栅极绝缘层3。
其中，所述栅极绝缘层3的材料为SiOx或SiNx或两者的组合，所述栅极绝缘层3的厚度可以选择为
S3、应用第二道光罩工艺，在所述栅极绝缘层上制备形成所述有源层、源电极和漏电极。如图4所示，该步骤具体包括：
S31、在所述栅极绝缘层上依次沉积形成本征半导体层、掺杂半导体层、第一金属层和铜金属层。具体地，如图5c所示，在所述栅极绝缘层3上依次沉积形成本征半导体层40、掺杂半导体层50、第一金属层61和铜金属层62。
其中，所述本征半导体层40的材料为非晶硅(a-Si)，所述掺杂半导体层50的材料为N+掺杂的非晶硅(N+a-Si)，所述第一金属层61的材料可以选自钼(Mo)、钛(Ti)和钕(Nd)中的一种或两种以上。
其中，所述本征半导体层40的厚度可以选择为所述掺杂半导体层50的厚度可以选择为所述第一金属层61的厚度可以选择为所述铜金属层62的厚度可以选择为
S32、应用第一次湿刻工艺，刻蚀去除第一区域之外的第一金属层和铜金属层。具体地，如图5d所示，在所述铜金属层62的形成光刻胶掩膜版7，所述光刻胶掩膜版7位于所要制备形成薄膜晶体管的第一区域A1中，并且，所述第一区域A1中包含有第二区域A2，所述光刻胶掩膜版7在所述第二区域A2的部分的厚度小于其余部分的厚度。
在形成所述光刻胶掩膜版7之后，在所述光刻胶掩膜版7的保护下，应用第一次湿刻工艺，刻蚀去除所述第一区域A1之外的第一金属层61和铜金属层62，此时，所述铜金属层62的两侧形成有裸露的侧壁62a。
其中，所述第一次湿刻工艺刻蚀液中包括H3PO4、CH3COOH和HNO3。
S33、对所述铜金属层的裸露侧壁进行等离子体(plasma)氧化处理，使所述铜金属层的裸露侧壁形成氧化保护膜。具体地，如图5e所示，应用干刻设备对所述铜金属层62的裸露侧壁62a进行等离子体氧化处理，形成氧化保护膜62b。
其中，进行等离子体氧化处理的工艺条件为：功率选择为800～20000W，氧化气体选择为O2，气体流量选择为300～3000sccm，气压选择为30～2000mT，时间选择为20～120s。进行等离子体氧化处理，所述铜金属层62的裸露侧壁62a上形成CuO保护膜。
S34、应用第一次干刻工艺，刻蚀去除第一区域之外的本征半导体层和掺杂半导体层，形成有源层。具体地，如图5f所示，在所述光刻胶掩膜版7的保护下，应用干刻设备对所述掺杂半导体层50和所述本征半导体层40进行刻蚀处理，刻蚀去除第一区域A1之外的本征半导体层40和掺杂半导体层50，形成有源层4。
其中，所述第一次干刻工艺的刻蚀气体为SF6和Cl2。由于所述铜金属层62的裸露侧壁形成氧化保护膜62b，因此，刻蚀气体中的Cl2不会与所述铜金属层62发生反应。
S35、应用第二次湿刻工艺，刻蚀去除位于所述第一区域中的第二区域的第一金属层和铜金属层以及所述氧化保护层，形成相互间隔的源电极和漏电极。
具体地，如图5g所示，首先对所述光刻胶掩膜版7进行灰化处理，减薄所述光刻胶掩膜版7，去除所述第二区域A2中的光刻胶掩膜版7，暴露出所述铜金属层62。然后在减薄后的光刻胶掩膜版7的保护下，应用第二次湿刻工艺，刻蚀去除所述第二区域A2中铜金属层62和第一金属层61，同时刻蚀去除所述铜金属层62的裸露侧壁的氧化保护膜62b，在所述掺杂半导体层50上位于所述第二区域A2两侧形成相互间隔的源电极6a和漏电极6b。
其中，所述第一次湿刻工艺刻蚀液中包括H3PO4、CH3COOH和HNO3。
S36、应用第二次干刻工艺，刻蚀去除所述第二区域中的掺杂半导体层，形成位于所述源电极和漏电极与所述有源层之间的欧姆接触层。
具体地，如图5h所示，在所述光刻胶掩膜版7的保护下，应用干刻设备对所述掺杂半导体层50进行刻蚀处理，刻蚀去除所述第二区域A2中的掺杂半导体层50，在所述源电极6a和所述有源层4之间形成欧姆接触层5a，在所述漏电极6b和所述有源层4之间形成欧姆接触层5b。
其中，所述第二次干刻工艺的刻蚀气体为SF6和He。在进行第二次干刻工艺时，虽然铜金属层62包含有裸露的侧壁，但是刻蚀气体为SF6和He，不会与铜金属层62发生反应。
最后，在进行第二次干刻工艺之后，剥离去除所述光刻胶掩膜版7，最终获得如图2所示的薄膜晶体管。
图6是本实施例制备得到的铜材料的源/漏电极的侧壁表面的电镜图，如图6所示，源/漏电极的侧壁表面的平整度很高，具有良好的形貌。
本实施例提供的薄膜晶体管的制备方法，采用铜金属作为源/漏电极的材料，并且在同一道光罩工艺中制备形成有源层、源电极和栅电极。其中，相比于现有技术，在对铜金属层进行第一次湿刻工艺之后，对铜金属层的裸露侧壁进行等离子体氧化处理，使所述铜金属层的裸露侧壁形成氧化保护膜(如步骤S33)，从而避免了后续的干刻工艺中的刻蚀气体与铜金属层发生化学反应，提高了由铜材料形成的源电极和漏电极的品质，进一步也提升最终产品(液晶显示器)的显示品质。
实施例2
本实施例提供了一种阵列基板的制备方法，采用四道光罩工艺(4Mask)制备阵列基板。参阅图7以及图8a-图8d，所述阵列基板的制备方法包括步骤：
S100、如图8a所示，在衬底基板1上制备形成阵列排布的薄膜晶体管100。其中，图8a中仅示例性示出了其中的一个薄膜晶体管100。具体地，薄膜晶体管100是采用本发明实施例1提供的制备方法制备形成在所述衬底基板1上，其中包括了应用第一道光罩工艺制备形成栅电极以及应用第二道光罩工艺制备形成所述有源层、源电极和漏电极。
S200、如图8b所示，在所述薄膜晶体管100上制备形成平坦层200。其中，所述平坦层200的材料为SiOx或SiOx或两者的组合。
S300、如图8c所示，应用第三道光罩工艺，在所述平坦层200中形成过孔201。所述过孔201暴露出所述薄膜晶体管100的漏电极。
S300、如图8d所示，应用第四道光罩工艺，在所述平坦层200制备形成图案化的像素电极300，所述像素电极300通过所述过孔201电性连接到所述薄膜晶体管100的漏电极。
综上所述，本发明提供薄膜晶体管的制备方法，其中采用铜金属作为源/漏电极的材料，所述制备方法可以避免铜金属与干刻工艺中的刻蚀气体发生反应，提升源/漏电极的品质。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种薄膜晶体管的制备方法，其特征在于，包括在同一道光罩工艺中制备形成有源层、源电极和栅电极的步骤，该步骤包括：
依次沉积形成本征半导体层、掺杂半导体层、第一金属层和铜金属层；
应用第一次湿刻工艺，刻蚀去除第一区域之外的第一金属层和铜金属层；
对所述铜金属层的裸露侧壁进行等离子体氧化处理，使所述铜金属层的裸露侧壁形成氧化保护膜；
应用第一次干刻工艺，刻蚀去除第一区域之外的本征半导体层和掺杂半导体层，形成有源层；
应用第二次湿刻工艺，刻蚀去除位于所述第一区域中的第二区域的第一金属层和铜金属层以及所述氧化保护层，形成相互间隔的源电极和漏电极；
应用第二次干刻工艺，刻蚀去除所述第二区域中的掺杂半导体层，形成位于所述源电极和漏电极与所述有源层之间的欧姆接触层。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，应用干刻设备对所述铜金属层的裸露侧壁进行等离子体氧化处理，其工艺条件为：功率为800～20000W，氧化气体为O2，气体流量为300～3000sccm，气压为30～2000mT，时间为20～120s。
3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一次湿刻工艺和所述应用第二次湿刻工艺的刻蚀液中包括H3PO4、CH3COOH和HNO3。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一次干刻工艺的刻蚀气体为SF6和Cl2，所述第二次干刻工艺的刻蚀气体为SF6和He。
5.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述本征半导体层的材料为非晶硅，所述掺杂半导体层的材料为N+掺杂的非晶硅。
6.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一金属层的材料选自Mo、Ti和Nd中的一种或两种以上。
7.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，所述第一金属层的厚度为
8.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述铜金属层的厚度为
9.根据权利要求1-8任一所述的薄膜晶体管的制备方法，其特征在于，所述制备方法包括步骤：
S1、应用第一道光罩工艺，在衬底基板上制备形成栅电极；
S2、在所述栅电极上沉积形成栅极绝缘层；
S3、应用第二道光罩工艺，在所述栅极绝缘层上制备形成所述有源层、源电极和漏电极。
10.一种阵列基板的制备方法，其特征在于，包括：
采用如权利要求1-9任一所述的制备方法在衬底基板上制备形成阵列排布的薄膜晶体管；
在所述薄膜晶体管上制备形成平坦层；
应用第三道光罩工艺，在所述平坦层中形成过孔；
应用第四道光罩工艺，在所述平坦层制备形成图案化的像素电极，所述像素电极通过所述过孔电性连接到所述薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711435443.3A CN108198756B (zh) | 2017-12-26 | 2017-12-26 | 薄膜晶体管的制备方法、阵列基板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711435443.3A CN108198756B (zh) | 2017-12-26 | 2017-12-26 | 薄膜晶体管的制备方法、阵列基板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108198756A true CN108198756A (zh) | 2018-06-22 |
| CN108198756B CN108198756B (zh) | 2020-08-28 |
Family
ID=62584345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711435443.3A Active CN108198756B (zh) | 2017-12-26 | 2017-12-26 | 薄膜晶体管的制备方法、阵列基板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108198756B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110364440A (zh) * | 2019-06-12 | 2019-10-22 | 北海惠科光电技术有限公司 | 薄膜晶体管的制造方法、基板及显示装置 |
| CN111129037A (zh) * | 2019-12-25 | 2020-05-08 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| WO2020215411A1 (zh) * | 2019-04-24 | 2020-10-29 | 深圳市华星光电技术有限公司 | 发光面板的制备方法、发光面板及显示装置 |
| WO2020224013A1 (zh) * | 2019-05-09 | 2020-11-12 | 深圳市华星光电技术有限公司 | 一种薄膜电晶体及其制作方法 |
| CN112928027A (zh) * | 2021-02-10 | 2021-06-08 | 昆山龙腾光电股份有限公司 | 薄膜晶体管及其制作方法 |
| WO2021128462A1 (zh) * | 2019-12-26 | 2021-07-01 | Tcl华星光电技术有限公司 | Tft 阵列基板及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100051934A1 (en) * | 2008-08-26 | 2010-03-04 | Jong-Hyun Choung | Thin film transistor array panel and method of manufacturing the same |
| CN101894760A (zh) * | 2010-06-10 | 2010-11-24 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN102881653A (zh) * | 2012-09-28 | 2013-01-16 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及其制造的薄膜晶体管 |
| CN104766859A (zh) * | 2015-04-28 | 2015-07-08 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
-
2017
- 2017-12-26 CN CN201711435443.3A patent/CN108198756B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100051934A1 (en) * | 2008-08-26 | 2010-03-04 | Jong-Hyun Choung | Thin film transistor array panel and method of manufacturing the same |
| CN101894760A (zh) * | 2010-06-10 | 2010-11-24 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
| CN102881653A (zh) * | 2012-09-28 | 2013-01-16 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及其制造的薄膜晶体管 |
| CN104766859A (zh) * | 2015-04-28 | 2015-07-08 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020215411A1 (zh) * | 2019-04-24 | 2020-10-29 | 深圳市华星光电技术有限公司 | 发光面板的制备方法、发光面板及显示装置 |
| US11430818B2 (en) | 2019-04-24 | 2022-08-30 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method of manufacturing light emitting panel, light emitting panel, and display device |
| WO2020224013A1 (zh) * | 2019-05-09 | 2020-11-12 | 深圳市华星光电技术有限公司 | 一种薄膜电晶体及其制作方法 |
| CN110364440A (zh) * | 2019-06-12 | 2019-10-22 | 北海惠科光电技术有限公司 | 薄膜晶体管的制造方法、基板及显示装置 |
| CN111129037A (zh) * | 2019-12-25 | 2020-05-08 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| US11374026B2 (en) | 2019-12-25 | 2022-06-28 | Tcl China Star Optoelectronics Technology Co., Ltd. | TFT array substrate and manufacturing method thereof |
| WO2021128462A1 (zh) * | 2019-12-26 | 2021-07-01 | Tcl华星光电技术有限公司 | Tft 阵列基板及其制作方法 |
| CN112928027A (zh) * | 2021-02-10 | 2021-06-08 | 昆山龙腾光电股份有限公司 | 薄膜晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108198756B (zh) | 2020-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108198756A (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
| US7968000B2 (en) | Etchant composition, and method of fabricating metal pattern and thin film transistor array panel using the same | |
| CN108054176B (zh) | 一种图案化的金属导线和基板的组合 | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| CN105529301B (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
| WO2012063588A1 (ja) | 配線構造 | |
| CN106024608B (zh) | 一种薄膜晶体管及其制作方法、衬底基板及显示装置 | |
| CN101170086A (zh) | 制备薄膜晶体管基底的方法 | |
| CN108550625A (zh) | 一种薄膜晶体管及其制作方法 | |
| CN106783737A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN105655291B (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN105514173B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN106847830A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| TWI586838B (zh) | 金屬圖案的形成方法和陣列基板的製法 | |
| CN109686794A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN104658974A (zh) | 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法 | |
| CN105118864B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN101740524B (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN101419916A (zh) | 薄膜晶体管的制造方法 | |
| CN106373967A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106340457A (zh) | 薄膜晶体管及制作方法、显示面板 | |
| CN108766972A (zh) | 薄膜晶体管及其制作方法、显示基板 | |
| CN105765709B (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| KR101136165B1 (ko) | 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |