CN108054176B - 一种图案化的金属导线和基板的组合 - Google Patents

一种图案化的金属导线和基板的组合 Download PDF

Info

Publication number
CN108054176B
CN108054176B CN201810026111.8A CN201810026111A CN108054176B CN 108054176 B CN108054176 B CN 108054176B CN 201810026111 A CN201810026111 A CN 201810026111A CN 108054176 B CN108054176 B CN 108054176B
Authority
CN
China
Prior art keywords
weight
layer
copper
etchant composition
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810026111.8A
Other languages
English (en)
Other versions
CN108054176A (zh
Inventor
朴弘植
李旺宇
金俸均
郑钟铉
林永祐
金奎布
徐源国
申贤哲
韩筵昊
李骐范
曹三永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108054176A publication Critical patent/CN108054176A/zh
Application granted granted Critical
Publication of CN108054176B publication Critical patent/CN108054176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种图案化的金属导线和基板的组合，所述基板具有在其上形成的所述金属导线，所述金属导线包括：包含铟和锌的氧化物层；以及铜基层，设置在所述包含铟和锌的氧化物层之上或之下，其中，所述包含铟和锌的氧化物层的氧化锌量等于或高于按重量计10％并且低于按重量计约35％。用于蚀刻铜基配线层的湿法蚀刻组合物，包含按重量计约40％至按重量计约60％之间的磷酸、按重量计约1％至按重量计约10％之间的硝酸、按重量计约3％至按重量计约15％之间的乙酸、按重量计约0.01％至按重量计约0.1％之间的铜离子化合物、按重量计约1％至按重量计约10％之间的硝酸盐、按重量计约1％至按重量计约10％之间的乙酸盐，和余量的水。

Description

一种图案化的金属导线和基板的组合
本申请是申请日为2013年6月26日，申请号为201310260941.4，发明名称为“一种图案化的金属导线和基板的组合”的发明专利申请的分案申请。
技术领域
本发明的公开涉及金属配线(布线，wiring)蚀刻剂组合物，涉及用蚀刻剂组合物形成的金属配线并且涉及制造显示基板的方法。更具体地，示范性实施方式涉及用于蚀刻包含铜作为主要成分的金属配线层的蚀刻剂组合物，涉及通过使用蚀刻剂组合物形成的金属配线和使用蚀刻剂组合物制造显示基板的方法。
背景技术
通常，平面或曲面的显示器(例如，液晶显示器或LCD)包括显示基板，该基板具有完整形成于其上的图案化的配线用于相互连接电路如薄膜晶体管(“TFT”)，其中后者被用作用于驱动相应的像素、显示器件单元的开关元件。更具体地，所谓的，可以在不同的金属配线层中提供栅极线和数据线作为分别连接到这些TFT中的一些用于控制相应像素电极充电和放电的信号线。然而更具体地，栅极线被配置为用于传送相应的栅极驱动信号并且数据线被配置为用于传送用于各自TFT的各自的栅极端子和源极端子的相应的源驱动信号。
随着显示装置的显示面积尺寸增加并且也随着顾客对具有较高分辩率的显示装置需求的增长，栅极线的长度和数据线的长度增加，然而同时栅极线和数据线的宽度趋向于降低，并且作为结果，如从信号提供源点至位于栅极线或数据线的远端的TFT所见的，电阻不希望地增加了。更具体地，不希望的电阻-电容(“RC”)信号延迟因数变得更大。为了降低相关的RC信号延迟问题，形成包含具有相对较低电阻的金属的栅极线和数据线。例如，铜或铜基(copper based)合金是具有这种相对较低电阻的金属。当用于形成栅极线和数据线时，Cu基材料表现出优异的电导率并且具有与比方说铝或铬相比低得多的电阻。此外，作为自然资源铜是相对丰富的。然而，在大规模生产制作显示板期间，Cu和Cu基导电层对由化学氧化剂蚀刻表现出不希望的大的抗性，与铝或铬对蚀刻的抗性相比，其对蚀刻的抗性显著更高。因此，为了以生产速度蚀刻Cu基导电层，需要显著较强的(更具腐蚀性的)氧化剂用于蚀刻这种铜基导电层从而在各自的金属配线层中形成期望的图案化的信号线。
在现有方法中，虽然包含强氧化剂的铜蚀刻剂在用于蚀刻各个铜层是有效的，但是它们腐蚀性相当高以致于它们容易损伤在先前处理中形成的底层图案。对该问题的一个解决方案是用包含过硫酸类(persulfuric acid-based)化合物的蚀刻剂作为主要蚀刻成分来替代有时用于铜的湿法蚀刻的常规的过氧化物类(peroxide-based)蚀刻剂，这个目的是当蚀刻铜层时，降低对在先前处理中预先形成的图案的损伤性蚀刻。然而，当在室温下存储时，这种过硫酸类蚀刻剂趋向于不稳定，并且在由预定的蚀刻剂溶液的量可以处理的基板最大量方面它们是受限的。
此外，当尝试努力通过增加信号线的厚度来降低RC延迟问题时，由常规蚀刻剂形成的铜配线可能会发展为不希望地小(更尖锐)，通过增加配线横截面的基部的尺寸补偿基础锥角，从而不希望地降低了显示器件像素区域的开孔率(opening ratio)(开口率，aperture ratio)。
可以理解该技术部分的背景意在提供用于理解此处公开的技术的有用的背景，并且因此，技术背景部分可以包含想法、概念或认可，其不是在此处公开的主题的相应的发明日期之前由相关领域技术人员已知的或领会的内容的部分。
发明内容
此处提供了可用于使铜基层图案化的蚀刻剂组合物，该蚀刻剂组合物在室温下具有高储存稳定性并能够提高每单位体积蚀刻剂处理的基板数，并且该蚀刻剂组合物能够理想地提高所形成导线的横截面的基础锥角(例如，所形成的配线的梯形横截面的基础锥角)。
也提供了包含由蚀刻剂组合物蚀刻的Cu基导体的金属配线。
也提供了使用蚀刻剂组合物制造显示基板的方法。
根据示范性实施方式，图案化的金属导线包括包含铟和锌的氧化物层以及设置在包含铟和锌的氧化物层之上或之下的铜基层。包含铟和锌的氧化物层的氧化锌量等于或高于按重量计10％并且低于按重量计约35％。
在一个实施方式中，在铜基层之上设置包含铟和锌的氧化物层。
在一个实施方式中，铜基层的厚度在约
Figure BDA0001544990810000021
至约3μm之间，并且包含铟和锌的氧化物层的厚度在约
Figure BDA0001544990810000031
至约
Figure BDA0001544990810000032
之间。
在一个实施方式中，铜基层的厚度在约1μm至约3μm之间。
在一个实施方式中，设置在铜层之上的包含铟和锌的氧化物层的氧化锌量等于或高于按重量计10％并且低于按重量计约35％。
在一个实施方式中，铜基层的导线的横截面轮廓的基础锥角等于或大于约50°，并且在一个外形(species)中在约60°至约85°之间。
在一个实施方式中，在铜基层之下设置包含铟和锌的氧化物层。
在一个实施方式中，金属导线进一步包括设置在铜基层之下的钛层。
根据本发明公开的实施方式，蚀刻剂组合物可以蚀刻由铜或铜合金、由钼、由镍、由钴、由氧化铟锌(铟锌氧化物)、由氧化镓锌、氧化锌铝、氧化铟锡、氧化铟镓锌、无定形氧化铟锡、铜合金、钼镍合金或钼钴合金组成的单金属层，或其多层变体。
在室温下蚀刻剂组合物具有高贮藏性，并且每单位存储的蚀刻剂溶液可以用于相对较大数量的基板。
此外，蚀刻剂组合物可以防止损害包含玻璃、氧化硅、氮化硅等的基础基板。
此外，蚀刻剂组合物可以蚀刻包含铜和氧化物的多个层。因此，可以提高用于显示基板的制造工艺的生产力。
此外，可以增大具有基本上是梯形的横截面并且作为蚀刻图案的一部分形成的导线的基础锥角，从而可以降低导线的基础厚度。因此，可以实现用于显示基板的低电阻导线，并且可以提高像素的开孔率。
附图说明
参照附图，通过描述它们的示范性实施方式，上述和其它特征及优点将变得更明显，其中：
图1至10是示出根据本公开的示范性实施方式的制造显示器基板的方法的横截面视图；
图11至15是示出由根据本发明公开的实施例的蚀刻剂组合物形成的金属图案的横截面的扫描电子显微镜(SEM)图像。
具体实施方式
在下文中，参照附图将详细地说明蚀刻剂组合物、使用该蚀刻剂组合物形成的金属导线和使用该蚀刻剂组合物制造显示基板的方法。
蚀刻剂组合物
根据示范性实施方式的蚀刻剂组合物包含磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)、铜离子化合物(Cu-X)、硝酸盐(Y-NO3)、乙酸盐(Z-CH3CO2)、以及其余部分的去离子水。蚀刻剂组合物可进一步包含氟代金属酸(fluorometallic acid)。在下文中，将进一步详细地描述蚀刻剂组合物的每个组份。
磷酸
蚀刻剂组合物的磷酸组份可以与铜反应从而蚀刻铜基导电层。例如，依照以下反应磷酸可以氧化铜：
3Cu+2H3PO4→Cu3(PO4)2+3H2
已经发现，基于蚀刻剂组合物的总重量，当磷酸(H3PO4)的量低于按重量计约40％时，铜基层的蚀刻速度显著降低或不能均匀蚀刻该铜基层。另一方面，已经发现当磷酸的量大于按重量计约60％时，蚀刻剂组合物趋向于过快蚀刻，因此难以控制蚀刻速度和/或由蚀刻剂组合物蚀刻的铜层的均匀性。此外，已经发现当磷酸的量大于按重量计约60％并且当将蚀刻剂组合物施用至包含铜层的多层化的导电层时，可能形成不希望的侧蚀(undercut)。
因此，通过这些发现，基于蚀刻剂组合物的总重量，本公开的蚀刻剂组合物优选包含按重量计约40％至约70％之间的磷酸(H3PO4)。更优选地，基于蚀刻剂组合物的总重量，磷酸的量可以是按重量计约40％至按重量计约55％之间。
硝酸
蚀刻剂组合物中的硝酸组份(HNO3)可以与铜基层中的铜反应从而蚀刻该铜基层。例如，依照以下反应硝酸可以氧化铜：
Cu+4HNO3→Cu(NO3)2+2H2O+2NO2
已经发现，基于蚀刻剂组合物的总重量，当硝酸(HNO3)的量低于按重量计约1％时，铜层的蚀刻速度过低，并且铜层是非均匀蚀刻的。当铜层是均匀蚀刻时，可能显示不希望的斑点。与此相反，已经发现当硝酸(HNO3)的量大于按重量计约10％时，硝酸与包含的磷酸(H3PO4)结合过度蚀刻铜层，使得难以控制被蚀刻的铜层的蚀刻速度。因此，已经发现，基于蚀刻剂组合物的总重量，蚀刻剂组合物可以优选包含按重量计约1％至按重量计约10％之间的硝酸(HNO3)。
乙酸
在蚀刻剂组合物中乙酸作为缓冲液起作用以使得可以控制对铜层的反应速度。
已经发现基于蚀刻剂组合物的总重量，当乙酸(CH3COOH)的量低于按重量计约3％时，铜层的蚀刻速度过度提高，使得难以控制被蚀刻的铜层的蚀刻速度。另一方面，已经发现当乙酸的量大于按重量计约15％时，蚀刻速度可能降低，并且可能提高不希望的偏斜(skew)。因此，已经发现基于蚀刻剂组合物的总重量，蚀刻剂组合物可以优选包含按重量计约3％至按重量计约15％的乙酸(CH3COOH)。
铜离子化合物
在蚀刻处理的早期铜离子化合物(Cu-X)可以防止过度蚀刻现象。
已经发现基于蚀刻剂组合物的总重量，当铜离子化合物的量低于按重量计约0.01％时，在刻蚀处理的早期铜层可能被过度蚀刻。另一方面，已经发现当铜离子化合物的量大于按重量计约0.1％时，可能不希望地降低了蚀刻速度。因此，已经发现基于蚀刻剂组合物的总重量，蚀刻剂组合物可以优选包含按重量计约0.01％至按重量计约0.1％之间的铜离子化合物(Cu-X)。
与有效水络合的铜离子化合物(Cu-X)的实例可以包括CuSO4·5H2O、CuSO4·3H2O、Cu(NO3)2·3H2O、Cu2P2O7·3H2O等。这些化合物可以每一种单独地或以它们的不同组合使用。
硝酸盐
随着刻蚀处理的进行，在蚀刻混合物浴中铜离子的量增加并且组合物的硝酸组份(HNO3)可能被铜离子的增加量分解。所包含的硝酸盐有助于抑制硝酸(HNO3)的不希望的分解并且由此维持蚀刻剂组合物的蚀刻速度。
已经发现基于蚀刻剂组合物的总重量，当硝酸盐(Y-NO3)的量低于按重量计约1％时，可能不希望地降低蚀刻速度。另一方面，已经发现当硝酸盐的量大于按重量计约10％时，将引起硝酸盐的减少从而降低了制造可靠性。因此，已经发现基于蚀刻剂组合物的总重量，蚀刻剂组合物可以优选包含按重量计约1％至按重量计约10％之间的硝酸盐(Y-NO3)，并且更优选包含按重量计约5％至按重量计约10％之间的硝酸盐。
硝酸盐(Y-NO3)的实例可以包括NH4NO3、NaNO3、KNO3、LiNO3、Mg(NO3)2、Al(NO3)3、Zn(NO3)2、Fe(NO3)3、Ni(NO3)2、Ca(NO3)2等。这些硝酸盐可以单独使用或以它们的不同组合使用。
乙酸盐
蚀刻剂组合物中的乙酸盐可以控制铜层的蚀刻速度。
已经发现基于蚀刻剂组合物的总重量，当乙酸盐的量低于按重量计约1％时，难以控制被蚀刻的铜层的蚀刻速度。另一方面，已经发现当乙酸盐的量低于按重量计10％时，铜层是非均匀蚀刻的。因此，已经发现基于蚀刻剂组合物的总重量，蚀刻剂组合物可以优选包含按重量计约1％至按重量计约10％之间的乙酸盐(Z-CH3CO2)，并且更优选按重量计约3％至按重量计约5％之间的乙酸盐。
乙酸盐(Z-CH3CO2)的实例可以包括CH3CO2NH4、CH3CO2Na、CH3CO2K、Mg(CH3CO2)2、Ca(CH3CO2)2、Al(CH3CO2)3、CH3CO2Li等。这些乙酸盐可以单独使用或以它们的不同组合使用。例如，乙酸盐可以具有相当于用于制造半导体器件的去离子水的纯度。
氟代金属酸
蚀刻剂组合物中的氟代金属酸可以增加被蚀刻的铜层中形成的导线的横截面的基础锥角。
已经发现当氟代金属酸的量大于按重量计1％时，铜层是非均匀蚀刻的。因此，已经发现基于蚀刻剂组合物的总重量，蚀刻剂组合物可以优选包含按重量计至多约1％的氟代金属酸。
氟代金属酸的实例可以包括H2SiF6、HBF4、H2TiF6、H2ZrF6等。这些氟代金属酸可以单独使用或以它们的不同组合使用。
水
所使用的水优选由去离子水构成。例如，水可以具有用于制造半导体微器件的水的纯度，并且具有，例如，等于或者大于约18MΩ/cm的电阻率。水的量可以相当于除磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)、铜离子化合物(Cu-X)、硝酸盐(Y-NO3)、乙酸盐(Z-CH3CO2)和氟金属酸以外的蚀刻剂组合物其余部分的量。例如，在蚀刻剂组合物中水的量可以在按重量计约20％至按重量计约50％之间。
蚀刻剂组合物可以用于蚀刻单层导电薄膜，如主要由选自以下之中的一种所组成的薄膜：铜、钼、镍、钴、氧化铟锌、氧化镓锌、氧化锌铝、氧化铟锡、氧化铟镓锌、无定形氧化铟锡、铜合金、钼镍合金或钼钴合金的一种作为主要组成。可替代的或另外的，公开的蚀刻剂组合物可以用于蚀刻具有两个或多个用于单层导电薄膜的所述导体的多层导电薄膜。
已经发现在室温下(约25℃)下蚀刻剂组合物具有高贮藏性，并且较之相同预定体积的常规蚀刻剂，预定体积的本发明的蚀刻剂组合物可以用于蚀刻更多数量的基板
此外，本公开的蚀刻剂组合物可以蚀刻包含铜和氧化铜的多层薄膜，并且可以增加蚀刻导线的基础锥角从而可以增加配线的横截面积而不增加配线的厚度。
此外，蚀刻剂组合物可以防止对包含玻璃、二氧化硅、氮化硅的基础基板或类似种类基础基板的损伤。
金属配线和制造显示基板的方法
在下文中，参考附图将更充分地说明根据本发明公开的示范性实施方式的金属配线和制造显示基板的方法。
图1至10是示出根据本公开的示范性实施方式的制造显示基板的方法的横截面视图。显示基板可以是用于显示器件的TFT阵列基板。根据示范性实施方式的金属配线可以用于定义显示设备的栅极线或数据线。
参照图1，在基础基板110上形成数据配线多层272-274。基础基板110的实例可以包括玻璃基板、石英基板、硅基板、塑料基板等。
数据配线多层包括上覆盖层(capping layer)272、铜层274和下覆盖(屏障)层276。例如，上覆盖层272和下覆盖层276可以包含阻止铜向外迁移的氧化物，并且铜层274包含铜或铜合金。氧化物的实例可以包括氧化铟锌、氧化镓锌、氧化锌铝、氧化铟锡、氧化铟镓锌等。优选地，氧化物可以包括包含铟和锌的氧化物如氧化铟锌、氧化铟镓锌等。
铜层274的厚度可以在约
Figure BDA0001544990810000071
至约3μm之间，并且优选约1μm至约3μm之间。当铜层274的厚度大于或等于约1μm时，金属配线的电阻降低从而可以提高显示器件的响应速度。与常规的蚀刻剂组合物相比，根据本公开的示范性实施方式的蚀刻剂组合物可以有利于蚀刻厚度大于或等于约1μm的铜层。特别地，蚀刻剂组合物可以增加通过蚀刻具有大于或等于约1μm厚度的铜层形成的所得到的导体的横截面轮廓的基础锥角(图2中的θ)，并且可以减少所得到的图案与其规划位置的偏斜。
上覆盖层272和下覆盖层276的厚度可以是约
Figure BDA0001544990810000073
至约
Figure BDA0001544990810000072
上覆盖层272和下覆盖层276的莫氏硬度优选大于铜层274的硬度，优选地，等于或大于约4.0。
当上覆盖层272和下覆盖层276包括包含铟和锌的氧化物时，可以适当调节氧化锌的量用于改善金属配线的轮廓。例如，已经发现当氧化锌的量等于或大于按重量计约35％时，上覆盖层272或下覆盖层276的侧蚀刻可能不是均匀的，或者可能损伤基础基板110。当氧化锌的量少于按重量计约10％时，蚀刻比率过低使得在实际时间量内难以完成蚀刻过程。因此，含铟和锌的氧化物层中氧化锌的量可以优选等于或高于按重量计10％并且低于按重量计约35％。
可以通过溅射法等形成铜层274。可以通过化学气相沉积法(CVD)、等离子体增强的化学气相沉积法(PECVD)等形成上覆盖层272和下覆盖层276。
在另一个实施方式中，可以省略上覆盖层和/或下覆盖层。例如，数据配线层可以具有包括铜层和设置在铜层之下的钛层的双层结构、包括铜层和设置在铜层之上并包含铟和锌的氧化物层的双层结构、或包括铜层和设置在铜层之下并包含铟和锌的氧化物层的双层结构。
在另一个实施方式中，数据配线层可以具有三层结构，其包括铜层、设置在铜层之上并包含铟和锌的氧化物层、以及设置在铜层之下的钛层的，或者四层结构，其包括铜层、设置在铜层之上并包含铟和锌的氧化物层、设置在铜层之下的钛层、以及设置在钛层之下并包含铟和锌的氧化物层。
参照图2，通过根据本公开的蚀刻剂组合物使数据配线层图案化以形成数据线DL。例如，在图1的上覆盖层272之上涂覆光致抗蚀剂组合物以形成具有符合数据线DL期望形状的光致抗蚀剂图案。连续蚀刻未由光致抗蚀剂图案覆盖的上覆盖层272、铜层274和下覆盖层276，以形成数据线DL。
在相同的过程中由相同的蚀刻剂组合物蚀刻上覆盖层272、铜层274和下覆盖层276。因此，较之使用常规铜蚀刻剂可生产的数据线，数据线DL可以具有相对较大的基础锥角。因此，显示器件的开孔率(开口率)可以增加，这是因为由于增大的基础锥角使得所形成的数据线的横截面增加，从而无须增加梯形或相似配线的基础部分的尺寸以补偿更加尖锐的(远低于90度)基础锥角。可以将基础锥角定义为由所形成的导线横截面的下(基础)表面和侧壁面所形成的角。例如，通过使用本文中公开的蚀刻剂组合物，可以将铜基配线层的锥角θ，或更具体地图案化的数据线DL的锥角θ制成等于或大于约50°，优选在约60°至约85°之间。因此，可以降低形成的导线横截面的基础尺寸并且可以理想地提高与显示基板的光通道开孔相关的开口率。
可以通过喷雾法、浸涂法等提供所使用的蚀刻剂组合物。依照上述提供的说明，蚀刻剂组合物可以包含磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)、铜离子盐(Cu-X)、硝酸盐(Y-NO3)、乙酸盐(Z-CH3CO2)和去离子(DI)水。依照上述提供的说明书，当数据金属层包括钛层时，蚀刻剂组合物可以进一步包含氟金属酸。可替代地，可以用不同于上文详细说明的蚀刻剂组合物的另外的蚀刻剂组合物蚀刻钛层。用于蚀刻钛层的单独的蚀刻剂组合物可以包含氟化物和水。氟化物的实例可以包括HF、NH4F、NH4HF2等。
对于铜部分所使用的蚀刻剂组合物可以与根据上述详细说明的实施方式在前面说明的蚀刻剂组合物基本相同。因此，将省略任何重复的说明。
图案化的数据线DL包括上覆盖层172、下覆盖层176和设置在上覆盖层172和下覆盖层176之间的金属层174。在形成数据配线层之后或在蚀刻数据配线层之后，可以由刷子来清洁在其上具有数据线DL或另一个这种铜基金属配线层的基础基板110。
参照图3，形成数据线绝缘层113以覆盖图案化的数据线DL(示出一个)。然后，在数据绝缘层113上设置第一平面化层115。随后，在第一平面化层115上设置遮光层240(例如，黑底形成层)。此后在遮光层240上设置缓冲层250，并在缓冲层250上设置半导体氧化物层220。因此在基础基板110上连续形成图3示出的层。可以用于数据绝缘层113的材料的实例可以包括氮化硅、氧化硅、氧化铝等。绝缘层113的厚度可以在约
Figure BDA0001544990810000091
至约
Figure BDA0001544990810000092
之间。
在形成绝缘层113之后，在数据绝缘层113上涂覆诸如包含粘合剂树脂的有机平面化组合物。粘合剂树脂的实例可以包括高耐热性的丙烯酸树脂、酚醛树脂等。可以通过旋涂法涂覆平面化组合物。可以通过加热或UV固化组合物以形成第一平面化层115。第一平面化层115优选具有足以使基板的上表面平面化的较大的厚度。
遮光层240可以包含金属、合金、绝缘无机材料、有机材料等。优选地，可以用于遮光层240的材料的实例可以包括氧化硅、硅锗合金、锗、氧化钛等。更优选地，遮光层240包含硅锗(SiGe)合金。
遮光层240的厚度可以在约
Figure BDA0001544990810000093
至约
Figure BDA0001544990810000094
之间，并且优选在约
Figure BDA0001544990810000095
至约
Figure BDA0001544990810000096
之间。当遮光层240的厚度等于或大于约
Figure BDA0001544990810000097
时，遮光层240可以具有相对较高的光密度。
可以用于缓冲层250的材料的实例可以包括绝缘氧化物如氧化硅、氧化铝、氧化铪、氧化钇等。缓冲层250的厚度可以在约
Figure BDA0001544990810000098
至约1μm之间。
在缓冲层250上形成半导体氧化物层220。半导体氧化物层220可以包含半导体金属氧化物。例如，半导体金属氧化物可以包括锌、铟、镓、锡、钛、磷的氧化物或它们的各种组合。特别地，半导体金属氧化物可以包括氧化锌(ZnO)、氧化锌锡(ZTO)、氧化锌铟(ZInO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)等。
可以通过化学气相沉积法(CVD)方法、等离子体增强的化学气相沉积法(PECVD)方法、溶液涂覆方法等形成半导体氧化物层220。
参照图4，使半导体氧化物层220图案化以形成半导体氧化物图案区域222。例如，在半导体氧化物层220之上形成光致抗蚀剂图案PR之后，通过将光致抗蚀剂图案PR用作掩模(mask)来蚀刻半导体氧化物层220的暴露部分。因此，缓冲层250的上表面是部分暴露的。
此后，通过将光致抗蚀剂图案PR用作掩模连续蚀刻缓冲层250和遮光层240以形成过渡图案150和遮光图案140。随后，除去光致抗蚀剂图案PR。其结果是，当从顶部俯视时看出，半导体氧化物图案化区域222、过渡图案150和遮光图案140具有基本上相同的尺寸和相同的形状。
参照图5，在图4结构的顶部，以列举的次序形成栅极绝缘层262-264和栅极金属层282-286。
栅极绝缘层包括上栅极绝缘层262和下栅极绝缘层264。下栅极绝缘层264接触半导体氧化物图案222。因此，下栅极绝缘层264优选包含具有相对较少氢的材料。例如，下栅极绝缘层264可以包含绝缘氧化物如氧化硅、氧化铝、氧化铪、氧化钇等，并且下栅极绝缘层264的厚度可以在约
Figure BDA0001544990810000101
至约
Figure BDA0001544990810000102
之间。在下栅极绝缘层264上形成上栅极绝缘层262。上栅极绝缘层262可以包含氮化硅等，并且上栅极绝缘层262的厚度可以在约
Figure BDA0001544990810000104
至约
Figure BDA0001544990810000103
之间。
在一个实施方式中，栅极绝缘层具有如上述的多层结构。可替代地，栅极绝缘层可以具有包含绝缘氧化物如氧化硅的单层结构。
栅极金属层包括上覆盖层282、金属层284和下覆盖层286。例如，上覆盖层282和下覆盖层286可以包含氧化物如IZO，并且金属层284可以包含金属如铜。栅极线金属层可以具有与数据线金属层基本上相同的构造。因此，将省略任何重复的说明。在另一个实施方式中，栅极线金属层可以具有与数据线金属层不同的结构。例如，栅极线金属层可以具有包括铜基层和设置在铜基层之下的钛基阻挡层的双层结构。
参照图6，将栅极线金属层图案化以形成从相应的栅极线GL完整分支的各自的栅极电极GE(仅显示一对)。
例如，在上覆盖层282上涂覆光致抗蚀剂组合物以形成具有相当于栅极线GL和栅极电极GE的形状的光致抗蚀剂图案。此后，连续蚀刻不被光致抗蚀剂图案覆盖的上覆盖层282、金属层284和下覆盖层286以形成栅极线GL和栅极电极GE。
优选地，在相同的过程中使用相同的蚀刻剂组合物蚀刻上覆盖层282、金属层284和下覆盖层286。因此，栅极线GL可以具有相对较大的基础锥角从而理想地提高显示基板的开孔率。
参照图7，通过将栅极电极GE和栅极线GL用作掩模使上栅极绝缘层262和下栅极绝缘层264图案化以形成栅极绝缘体图案160。因此，栅极绝缘体图案160可以具有与栅极线GL和栅极电极GE基本相同的尺寸和相同的形状。
在使栅极绝缘层图案化的过程中，半导体氧化物图案222是暴露的。然而，半导体氧化物222包含与栅极绝缘层不同的材料。因此，用于使栅极绝缘层图案化的手段(例如，蚀刻剂)具有关于栅极绝缘层的蚀刻选择性，并且当蚀刻栅极绝缘层时基本上不蚀刻半导体氧化物图案222。
此后，由半导体氧化物图案222形成通道122、源极(source electrode)124和漏极(drain electrode)126。特别地，不被栅极电极GE和栅极绝缘体图案160覆盖的部分半导体氧化物图案222，被转变为源极124和漏极126。
例如，可以等离子体处理半导体氧化物图案222以形成源极124和漏极126。例如，使半导体氧化物图案222的暴露部分经受含有H2、He、PH3、NH3、SiH4、CH4、C2H2、B2H6、CO2、GeH4、H2Se、H2S、Ar、N2、N2O、CHF3等的等离子体气体PT。因此，包含在半导体氧化物图案222中的至少部分半导体材料被还原以形成金属导体。因此，半导体氧化物图案222的被还原部分形成源极124和漏极126，并且由栅极电极GE和栅极绝缘体图案160覆盖的部分半导体氧化物图案222保持不变以便充当所形成的晶体管的通道区域122。
可替代地，可以在还原气体的气氛中加热半导体氧化物图案222或可以进行离子注入(例如，重掺杂)以形成更具导电性的源极124和漏极126。
参照图8，形成钝化层117以覆盖栅极电极GE、栅极线GL、源极124、漏极126、和第一平面化层115。随后在钝化层117上形成第二平面化层119。
钝化层117可以包含氮化硅、氧化硅、氧化铝等。第二平面化层119使基板的表面平面化。可以在钝化层117上旋涂光致抗蚀剂组合物以形成第二平面化层119。
参照图9，使数据绝缘层113、第一平面化层115、钝化层117和第二平面化层119图案化以形成如示出的多个接触孔。
例如，将数据绝缘层113、第一平面化层115和钝化层117和第二平面化层119图案化以形成暴露部分数据线DL的第一接触孔CH1，并且使钝化层117和第二平面化层119图案化以形成暴露部分源极124的第二接触孔CH2，以及暴露部分漏极126的第三接触孔CH3。
特别地，将第二平面化层119(其可以是光致抗蚀剂)暴露于掩蔽的固化灯下。此后，将显影剂施用至第二平面化层119以除去适当的曝光部分或非曝光部分(取决于PR是正显影或负显影类别)以使第二平面化层119图案化。通过将第二平面化层119用作掩模蚀刻钝化层117、数据绝缘层113和第一平面化层115以形成第一至第三接触孔CH1、CH2和CH3。
参照图10，在图案化的第二平面化层119上形成透明导电层。可以用于透明导电层的材料的实例可以包括IZO、ITO等。
使透明导电层图案化以形成连接电极130和像素电极PE。连接电极130通过第一接触孔CH1接触数据线DL，并且通过第二接触孔CH2接触源极124。像素电极PE通过第三接触孔CH3接触漏极124。
根据所描述的实施方式，可以由相同的蚀刻剂组合物来蚀刻具有多层结构的信号线路配线层以提高生产力。此外，改善信号导线的横截面的基础锥角以实现具有相对较大横截面积的低电阻导线。
在下文中，将参考实施例和比较例的实验结果来解释根据示范性实施方式的蚀刻剂组合物的效果。
制备蚀刻剂组合物
根据以下表1制备包含以下的蚀刻剂组合物：磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)、作为铜离子化合物的Cu(NO3)2·3H2O、作为氟金属酸的H2TiF6、作为硝酸盐的KNO3、作为乙酸盐的CH3CO2NH4、和DI水。
表1
Figure BDA0001544990810000121
实验1用于评估蚀刻剂组合物的蚀刻性能
在玻璃基板上连续的沉积包括约
Figure BDA0001544990810000122
的钛层、约
Figure BDA0001544990810000123
的铜层和光致抗蚀剂图案的样品。将表1中实施例1至8的蚀刻剂组合物喷雾到每个样品上，并且用于以相对于终点检测(EPD)所需时间的60％来过度蚀刻铜层并以相对于EPD所需时间的60％来过度蚀刻钛层。测定对每个样品的蚀刻速度，并通过使用扫描电子显微镜(SEM)图像测定CD偏斜和锥角。由以下表2示出由此得到的结果。在下文中，将CD偏斜定义为光致抗蚀剂图案的末端(侧壁)和蚀刻铜层的末端(侧壁)之间的距离。在表2中，双环符号◎代表了在约0.7μm至约1.3μm之间的CD偏斜和约
Figure BDA0001544990810000124
至约
Figure BDA0001544990810000125
Figure BDA0001544990810000126
的蚀刻速度。单环符号○代表了约0.4μm至约0.7μm或约1.3μm至约1.6μm之间的CD偏斜和约
Figure BDA0001544990810000131
至约
Figure BDA0001544990810000132
或约
Figure BDA0001544990810000133
至约
Figure BDA0001544990810000134
的蚀刻速度。三角形符号△代表了不多于约0.4μm或不少于约1.6μm的CD偏斜，和不高于约
Figure BDA0001544990810000135
或不低于约
Figure BDA0001544990810000138
的蚀刻速度。
表2
蚀刻速度 CD偏斜 锥角(°)
实施例1 ○ △ 80
实施例2 ◎ ◎ 47
实施例3 ◎ △ 75
实施例4 ○ △ 56
实施例5 ◎ ◎ 68
实施例6 △ △ -
实施例7 ◎ ◎ 68
实施例8 ◎ ◎ 68
参照表2，可以注意到，与由使用以下的蚀刻剂组合物获得的样品相比：(a)包含按重量计约59％的磷酸的实施例1、(b)包含按重量计约4％的硝酸盐的实施例2、(c)包含按重量计约4％的硝酸的实施例4和(D)包含按重量计约7％的乙酸的实施例6，由使用包含按重量计约50％的磷酸、按重量计约7％的硝酸盐、按重量计约5％的硝酸和按重量计约4％的乙酸盐的实施例5的蚀刻剂组合物获得的样品具有更优越的性能。
实验2用于评估蚀刻剂组合物的蚀刻性能
在约25℃下将实施例5的蚀刻剂组合物保存预定储存时间。此后，将蚀刻剂组合物喷雾至包含约
Figure BDA0001544990810000136
的钛层、约
Figure BDA0001544990810000137
的铜层和光致抗蚀剂图案的每个样品上，样品被连续的沉积在玻璃基板上，以相对于EPD所需时间的60％过度蚀刻铜层并且以相对于EPD所需时间的60％过度蚀刻钛层。测定对每个样品的EPD时间，并通过使用扫描电子显微镜(SEM)图象测定CD偏斜和锥角。由以下表3示出由此得到的结果。
表3
保存时间 0天 1周 2周 3周 8周 12周
EPD(秒) 56.9 59.4 59.3 58.9 58.8 59.1
CD偏斜(μm) 0.773 0.750 0.843 0.820 0.820 0.843
锥角(°) 62 62 63 63 67 64
参照表3，即使提高实施例5的蚀刻剂组合物的保存时间，蚀刻速度、CD偏斜和锥角没有发生大的改变。因此，可以注意到蚀刻剂组合物具有良好的储存稳定性。
实验3用于评估蚀刻剂组合物的蚀刻性能
随着实施例5的蚀刻剂组合物的铜离子浓度改变，将蚀刻剂组合物喷雾至包含被连续沉积在玻璃基板上的约
Figure BDA0001544990810000142
的钛层、约
Figure BDA0001544990810000143
的铜层和光致抗蚀剂图案的每个样品上，以相对于EPD所需时间的30％过度蚀刻铜层并且以相对于EPD所需时间的30％过度蚀刻钛层。测定对每个样品的EPD时间，并通过使用扫描电子显微镜(SEM)图像测定CD偏斜和锥角。由以下表4示出由此得到的结果。
表4
铜离子浓度(ppm) 0 2,000 4,000 6,000 8,000 10,000 12,000
EPD(秒) 58.7 62.2 61.9 65.0 72.1 78.4 78.3
CD偏斜(μm) 0.398 0.375 0.328 0.351 0.398 0.398 0.469
锥角(°) 62 62 61 64 62 62 62
参照表4，即使提高蚀刻剂组合物中的铜离子浓度，蚀刻速度、CD偏斜和锥角的变化不大。因此，可以注意到，对于重复使用，蚀刻剂组合物具有改善的可靠性。
实验4用于评估蚀刻剂组合物的蚀刻性能
制备以下样品：样品1，包括在玻璃基板上连续沉积的约
Figure BDA0001544990810000144
的IZO层、约
Figure BDA0001544990810000145
的铜层、约
Figure BDA0001544990810000146
的IZO层和光致抗蚀剂图案；样品2，包括在玻璃基板上连续沉积的约
Figure BDA0001544990810000147
的IZO层、约
Figure BDA0001544990810000148
的铜层、约
Figure BDA0001544990810000149
的IZO层和光致抗蚀剂图案；以及样品3，包括在玻璃基板上连续沉积的约
Figure BDA00015449908100001410
的IZO层、约
Figure BDA00015449908100001411
的铜层、约
Figure BDA00015449908100001412
的IZO层和光致抗蚀剂图案。
将实施例8的蚀刻剂组合物喷雾至样品1至3的每一个，以相对于EPD所需时间的60％过度蚀刻IZO层和铜层。测定对每个样品的蚀刻速度、并通过使用扫描电子显微镜(SEM)图像测定CD偏斜和锥角。由以下表5示出由此得到的结果。
表5
Figure BDA0001544990810000141
实验5用于评估蚀刻剂组合物的蚀刻性能
制备包括在玻璃基板上连续沉积的约
Figure BDA0001544990810000151
的IZO层和光致抗蚀剂图案的样品。样品的每个IZO层具有不同的氧化锌量。
将实施例8的蚀刻剂组合物喷雾至每个样品，以相对于EPD所需时间的60％过度蚀刻IZO层。测定每个样品的蚀刻速度，并且通过使用SEM图像观察获得的图案。通过以下表6示出了由此获得的结果。在表6中，根据侧面蚀刻的均匀性、对基础基板的损伤等评估蚀刻状态，并且○代表了“很好”、△代表了“良好”并且X代表了“不好”。
表6
Figure BDA0001544990810000152
参照表6，当氧化锌量等于或高于按重量计约60％时，蚀刻速度过分提高，并且当氧化锌量等于或高于按重量计约35％时，蚀刻状态劣化。因此，可以注意到，蚀刻剂组合物可以优选用于蚀刻具有低于按重量计约35％的氧化锌量的IZO层。
实验6用于评估蚀刻剂组合物的蚀刻性能
制备并通过实施例8的蚀刻剂组合物蚀刻包括在玻璃基板上连续沉积的约
Figure BDA0001544990810000153
的IZO层、约
Figure BDA0001544990810000154
的铜层、约
Figure BDA0001544990810000155
的IZO层和光致抗蚀剂图案的样品。观察样品的蚀刻状态。
图11是包括具有按重量计约5％的氧化锌量的IZO层的、以相对于EPD的50％过度蚀刻获得的样品的SEM图像。图12是包括具有按重量计约10％的氧化锌量的IZO层的、以相对于EPD的50％过度蚀刻获得的样品的SEM图像。图13是包括具有按重量计约25％的氧化锌量的IZO层的、以相对于EPD的50％过度蚀刻获得的样品的SEM图像。图14是包括具有按重量计约10％的氧化锌量的IZO层的、以相对于EPD的100％过度蚀刻获得的样品的SEM图像。图15是包括具有按重量计约25％的氧化锌量的IZO层的、以相对于EPD的150％过度蚀刻获得的样品的SEM图像。
参照图11至图15，随着IZO层中氧化锌量提高，上部IZO层的突出长度缩短。此外，即使IZO层中氧化锌量提高，随着蚀刻时间增长，上部IZO层的突出长度缩短。
因此，从横剖面视图可以注意到，通过调节IZO层中氧化锌量或蚀刻时间可以改善导线的轮廓。
上述是说明本教导并且不应该被解释为限制它们。尽管已经描述了一些示范性实施方式，从上述本领域技术人员将容易地领会在示范性实施方式中许多修改是可能的而没有实质性背离本发明的公开的新颖性教导和优点。因此，意在将所有这些修改包括在本教导的范围内。在权利要求中，装置(方法)加功能(means-plus-function)项目意在覆盖本文中所描述的实施所列举功能的结构，并不仅是结构等价物而且也是功能上等价的结构。

Claims (15)

1.一种用于刻蚀包括铜层的金属层的刻蚀剂组合物，包括：
按重量计40％至按重量计60％的磷酸；
按重量计1％至按重量计10％的硝酸；
按重量计3％至按重量计15％的乙酸；
按重量计0.01％至按重量计0.1％的铜离子化合物；
按重量计1％至按重量计10％的硝酸盐；
按重量计1％至按重量计10％的乙酸盐；和
余量的水。
2.根据权利要求1所述的刻蚀剂组合物，其中，所述铜离子化合物包括选自由CuSO4·5H2O、CuSO4·3H2O、Cu(NO3)2·3H2O和Cu2P2O7·3H2O组成的组中的至少一种。
3.根据权利要求1所述的刻蚀剂组合物，其中，所述硝酸盐包括选自由NH4NO3、NaNO3、KNO3、LiNO3、Mg(NO3)2、Al(NO3)3、Zn(NO3)2、Fe(NO3)3、Ni(NO3)2和Ca(NO3)2组成的组中的至少一种。
4.根据权利要求1所述的刻蚀剂组合物，其中，所述乙酸盐包括选自由CH3CO2NH4、CH3CO2Na、CH3CO2K、Mg(CH3CO2)2、Ca(CH3CO2)2、Al(CH3CO2)3和CH3CO2Li组成的组中的至少一种。
5.根据权利要求1所述的刻蚀剂组合物，进一步包括按重量计至多1％的氟代金属酸。
6.根据权利要求5所述的刻蚀剂组合物，其中，所述氟代金属酸包括选自由H2SiF6、HBF4、H2TiF6和H2ZrF6组成的组中的至少一种。
7.根据权利要求1所述的刻蚀剂组合物，其中，所述铜层包括铜或铜合金。
8.一种制造显示基板的方法，所述方法包括：
在基础基板上形成包括铜层的金属层；
在所述金属层上形成光致抗蚀剂图案；和
为具有所述金属层和所述光致抗蚀剂图案的所述基础基板提供刻蚀剂组合物以部分除去所述金属层从而形成信号线，其中所述刻蚀剂组合物包括：按重量计40％至按重量计60％的磷酸；按重量计1％至按重量计10％的硝酸；按重量计3％至按重量计15％的乙酸；按重量计0.01％至按重量计0.1％的铜离子化合物；按重量计1％至按重量计10％的硝酸盐；按重量计1％至按重量计10％的乙酸盐；和余量的水。
9.根据权利要求8所述的方法，其中，所述金属层进一步包括设置在所述铜层之上包含铟和锌的氧化物层。
10.根据权利要求9所述的方法，其中，设置在所述铜层之上的所述包含铟和锌的氧化物层的氧化锌量等于或高于按重量计10％并且低于按重量计35％。
11.根据权利要求8所述的方法，其中，所述金属层进一步包括设置在所述铜层之下的包含铟和锌的氧化物层。
12.根据权利要求11所述的方法，其中，设置在所述铜层之下的所述包含铟和锌的氧化物层的氧化锌量等于或高于按重量计10％并且低于按重量计35％。
13.根据权利要求8所述的方法，其中，所述铜层的锥角大于或等于50°，所述铜层的所述锥角为由刻蚀后所形成的横截面的下表面和侧壁面所形成的角。
14.根据权利要求13所述的方法，其中，所述铜层的所述锥角为60°至85°。
15.根据权利要求8所述的方法，其中，所述铜层包括铜或铜合金。
CN201810026111.8A 2012-10-05 2013-06-26 一种图案化的金属导线和基板的组合 Active CN108054176B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0110660 2012-10-05
KR1020120110660A KR101953215B1 (ko) 2012-10-05 2012-10-05 식각 조성물, 금속 배선 및 표시 기판의 제조방법
CN201310260941.4A CN103715177A (zh) 2012-10-05 2013-06-26 一种图案化的金属导线和基板的组合

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310260941.4A Division CN103715177A (zh) 2012-10-05 2013-06-26 一种图案化的金属导线和基板的组合

Publications (2)

Publication Number Publication Date
CN108054176A CN108054176A (zh) 2018-05-18
CN108054176B true CN108054176B (zh) 2022-04-08

Family

ID=48366143

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810026111.8A Active CN108054176B (zh) 2012-10-05 2013-06-26 一种图案化的金属导线和基板的组合
CN201310260941.4A Pending CN103715177A (zh) 2012-10-05 2013-06-26 一种图案化的金属导线和基板的组合

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310260941.4A Pending CN103715177A (zh) 2012-10-05 2013-06-26 一种图案化的金属导线和基板的组合

Country Status (5)

Country Link
US (1) US20140097006A1 (zh)
EP (1) EP2717315B1 (zh)
JP (2) JP2014078700A (zh)
KR (1) KR101953215B1 (zh)
CN (2) CN108054176B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044337B2 (ja) * 2012-12-28 2016-12-14 三菱瓦斯化学株式会社 インジウムとガリウムおよび酸素、またはインジウムとガリウムと亜鉛および酸素からなる酸化物のエッチング液およびエッチング方法
WO2015160006A1 (ko) * 2014-04-16 2015-10-22 피에스테크놀러지(주) 은 또는 마그네슘용 식각 조성물
KR102282955B1 (ko) * 2015-02-23 2021-07-28 동우 화인켐 주식회사 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102381288B1 (ko) * 2015-03-04 2022-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6565517B2 (ja) * 2015-09-09 2019-08-28 凸版印刷株式会社 配線基板、半導体装置、および液晶表示装置
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel
KR102520574B1 (ko) * 2016-03-29 2023-04-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102121262B1 (ko) 2017-01-20 2020-06-10 도판 인사츠 가부시키가이샤 표시 장치 및 표시 장치 기판
WO2018225114A1 (ja) * 2017-06-05 2018-12-13 凸版印刷株式会社 半導体装置、表示装置、及びスパッタリングターゲット
CN107354467A (zh) * 2017-06-19 2017-11-17 江阴润玛电子材料股份有限公司 一种环保型金属去除液
US11499236B2 (en) * 2018-03-16 2022-11-15 Versum Materials Us, Llc Etching solution for tungsten word line recess
KR102223681B1 (ko) * 2018-05-30 2021-03-08 삼성디스플레이 주식회사 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법
EP3850123B1 (en) 2018-09-12 2024-01-03 FUJIFILM Electronic Materials U.S.A, Inc. Etching compositions
CN109585297A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板
KR102553455B1 (ko) * 2018-12-27 2023-07-07 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 사용한 패턴 형성 방법
CN110007536A (zh) * 2019-04-01 2019-07-12 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及显示面板
CN110112102B (zh) * 2019-05-10 2021-07-06 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
CN110579509A (zh) * 2019-09-27 2019-12-17 西南交通大学 一种基于IGZO纳米颗粒的ppb级别硫化氢气体传感器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101451241A (zh) * 2007-12-07 2009-06-10 株式会社东进世美肯 用于图案化薄膜晶体管—液晶装置中的电路的蚀刻剂组合物
JP2009144180A (ja) * 2007-12-11 2009-07-02 Tosoh Corp エッチング用組成物及びエッチング方法
JP2010242124A (ja) * 2009-04-01 2010-10-28 Tosoh Corp エッチング用組成物及びエッチング方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5189846A (ja) * 1975-02-05 1976-08-06 Aruminiumupataannokeiseiho
JP4738705B2 (ja) * 2002-05-17 2011-08-03 出光興産株式会社 配線材料及びそれを用いた配線基板
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
CN100365737C (zh) * 2002-05-17 2008-01-30 出光兴产株式会社 布线材料和使用该材料的布线板
WO2005068185A1 (en) * 2004-01-13 2005-07-28 Ube Industries, Ltd. Polyimide-metal laminated body and polyimide circuit board
US7550769B2 (en) * 2004-06-11 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and semiconductor device
KR101160823B1 (ko) * 2004-08-24 2012-06-29 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
CN101283388B (zh) * 2005-10-05 2011-04-13 出光兴产株式会社 Tft基板及tft基板的制造方法
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101299131B1 (ko) * 2006-05-10 2013-08-22 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 식각 조성물
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP5559956B2 (ja) * 2007-03-15 2014-07-23 東進セミケム株式会社 薄膜トランジスタ液晶表示装置のエッチング液組成物
KR20100098409A (ko) * 2007-11-22 2010-09-06 간또 가가꾸 가부시끼가이샤 에칭액 조성물
JP4727702B2 (ja) * 2008-09-11 2011-07-20 株式会社 日立ディスプレイズ 液晶表示装置、及びその製造方法
KR101520921B1 (ko) * 2008-11-07 2015-05-18 삼성디스플레이 주식회사 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조 방법
JP5308206B2 (ja) * 2009-03-27 2013-10-09 株式会社ジャパンディスプレイ 表示装置製造方法
CN102033343B (zh) * 2009-09-25 2012-09-19 北京京东方光电科技有限公司 阵列基板及其制造方法
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101640471B1 (ko) * 2010-06-22 2016-07-18 엘지디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR101909139B1 (ko) * 2011-02-07 2018-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101778296B1 (ko) * 2011-04-01 2017-09-14 삼성디스플레이 주식회사 식각액, 이를 이용한 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101451241A (zh) * 2007-12-07 2009-06-10 株式会社东进世美肯 用于图案化薄膜晶体管—液晶装置中的电路的蚀刻剂组合物
JP2009144180A (ja) * 2007-12-11 2009-07-02 Tosoh Corp エッチング用組成物及びエッチング方法
JP2010242124A (ja) * 2009-04-01 2010-10-28 Tosoh Corp エッチング用組成物及びエッチング方法

Also Published As

Publication number Publication date
US20140097006A1 (en) 2014-04-10
EP2717315B1 (en) 2019-01-02
JP2014078700A (ja) 2014-05-01
JP2017199930A (ja) 2017-11-02
KR20140044552A (ko) 2014-04-15
CN103715177A (zh) 2014-04-09
EP2717315A1 (en) 2014-04-09
JP6375026B2 (ja) 2018-08-15
CN108054176A (zh) 2018-05-18
KR101953215B1 (ko) 2019-03-04

Similar Documents

Publication Publication Date Title
CN108054176B (zh) 一种图案化的金属导线和基板的组合
US8921230B2 (en) Etchant composition, and method of manufacturing a display substrate using the same
US7968000B2 (en) Etchant composition, and method of fabricating metal pattern and thin film transistor array panel using the same
TWI474487B (zh) 氧化物半導體薄膜電晶體結構與其製作方法
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
EP1916702A2 (en) Method of manufacturing a thin-film transistor substrate
TW201809356A (zh) 含銀薄膜的蝕刻液組合物及利用其的顯示基板
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN103227148A (zh) 一种阵列基板制备方法及阵列基板和显示装置
TW201627535A (zh) 銀蝕刻液組合物及利用其之顯示基板
TWI586838B (zh) 金屬圖案的形成方法和陣列基板的製法
JP4655281B2 (ja) 薄膜配線層
KR20140082186A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN104766877B (zh) 阵列基板、阵列基板的制造方法及显示装置
TW201812102A (zh) 用於銀層的蝕刻溶液組合物、使用其製作金屬圖案的方法和製作顯示基板的方法
CN103094204A (zh) 制造液晶显示装置的阵列基板的方法
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
CN102666780B (zh) 蚀刻液及电子元件制造方法
CN105321826B (zh) 半导体装置的制造方法以及半导体装置
JP2012188691A (ja) Ｔｉ合金配線膜および電極、並びにＴｉ合金スパッタリングターゲット
CN109385281B (zh) 含银膜蚀刻液组合物及利用其的导电图案形成方法
CN106997903A (zh) 薄膜晶体管及其制作方法
US8637399B2 (en) Etching composition, method of forming a metal pattern and method of manufacturing a display substrate
CN111155092B (zh) 银薄膜蚀刻液组合物、蚀刻方法及金属图案的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant