KR20100098409A - 에칭액 조성물 - Google Patents

에칭액 조성물 Download PDF

Info

Publication number
KR20100098409A
KR20100098409A KR1020107013662A KR20107013662A KR20100098409A KR 20100098409 A KR20100098409 A KR 20100098409A KR 1020107013662 A KR1020107013662 A KR 1020107013662A KR 20107013662 A KR20107013662 A KR 20107013662A KR 20100098409 A KR20100098409 A KR 20100098409A
Authority
KR
South Korea
Prior art keywords
film
etching
amorphous oxide
metal film
alloys
Prior art date
Application number
KR1020107013662A
Other languages
English (en)
Inventor
마사히토 마츠바라
카즈요시 이노우에
코키 야노
유키 이가라시
Original Assignee
간또 가가꾸 가부시끼가이샤
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 간또 가가꾸 가부시끼가이샤, 이데미쓰 고산 가부시키가이샤 filed Critical 간또 가가꾸 가부시끼가이샤
Publication of KR20100098409A publication Critical patent/KR20100098409A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Al, Al합금 등으로 이루어진 금속막과 각종 비정질 산화물막을 포함하는 적층막에서 비정질 산화물막 상의 금속막을 선택적으로 에칭하는 에칭액 조성물을 제공하는 것이다. 상기 과제는, 비정질 산화물막과 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어진 금속막을 포함하는 적층막으로부터 해당 금속막을 선택적으로 에칭하는 에칭액 조성물에 있어서, 알칼리를 함유하는 수용액으로 이루어진 상기 에칭액 조성물에 의해 해결된다.

Description

에칭액 조성물{ETHING SOLUTION COMPOSITION}
본 발명은 비정질 산화물막과 알루미늄, 알루미늄 합금 등으로 구성된 금속막을 포함한 적층막에서 해당 금속막을 선택적으로 에칭하는 에칭액 조성물에 관한 것이다. 또한, 본 발명은 상기 에칭액 조성물을 이용하여 에칭된 적층막, 이를 포함하는 액정 표시판, 액정 표시 장치 및 이의 제조 방법에 관한 것이다. 나아가, 본 발명은 이러한 에칭액 조성물을 가진 반도체 소자, 집적회로 전극 등의 미세 전자 부품 등의 제작에 사용되는 에칭방법, 패턴 형성 방식 박막 트랜지스터 제조 방법에 관한 것이다.
박막 트랜지스터 표시판 제조에 있어서, 표시판 시야각을 넓히고, 동영상 응답속도를 빠르게 하는 방법으로 모서리 전개 스위칭(FFS, Fringe Field Switching) 및 평면 정렬 스위칭(IPS, In-Plane Switching)방식 등의 시스템이 사용되고 있으며, 이러한 시스템은 제조 공정에서 투명 전극의 금속 박막을 선택적으로 에칭하는 공정이 요구된다.
또한, 최근에는 전자 기기의 소형화, 경량화 및 저전력화가 진행되는 가운데, 디스플레이 분야에서는 인듐(In), 갈륨(Ga), 아연(Zn)을 포함하여 구성된 산화물(IGZO) 반도체를 주목하고 있다. IGZO의 비정질 산화물 반도체의 멤브레인은 저온 수지 필름에 성막이 가능하기 때문에 향후 경량 휴대용 전자 제품에의 응용이 검토되고 있다.
투명도전막 상의 금속 박막은 알루미늄(Al) 또는 알루미늄 합금 및 몰리브데넘(Mo) 또는 몰리브데넘 합금이 주로 사용되고 있으며, 투명도전막으로는 인듐 주석 산화물(ITO, Indium Tin Oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 등이 일반적으로 사용되고 있다.
종래, Al, Al합금, Mo, Mo합금, ITO 및 IZO 등에 사용되고 있는 에칭액은 산성 에칭액, 중성 에칭액 및 알칼리성 에칭액으로 분류된다. Al은 양성 화합물이며, 산성 에칭액에도, 알칼리성 에칭액에도 용해되고, 또한 산화성 중성 에칭액에도 용해된다. Mo은 양성 화합물은 아니지만, 산화제를 포함하는 산성 에칭액, 산화제를 포함하는 알칼리성 에칭액 및 산화제를 포함하는 중성 에칭액에 용해된다. ITO는 제조 방법에 의해 결정성이 달라 결정성이 높으면 왕수 등 한정된 강산에만 용해가 되지만, 일반적으로 사용되고 있는 것은 상온의 스퍼터링으로 형성할 수 있는 비정질상의 ITO이며, 산성 에칭액 및 알칼리성 에칭액에도 용해된다. IZO는 비정질상의 IZO뿐이며, 산성 에칭액 및 알칼리성 에칭액에 용해된다. 산화아연은 양성 화합물이며, 산성 에칭액 및 알칼리성 에칭액에 용해된다. 산성 에칭액에 대해서는 많은 보고가 있으나, Al, Al합금, Mo, Mo합금, ITO, IZO 및 산화아연을 용해하는 것이 보통이고, 높은 선택성으로 투명도전막 상에 금속막을 에칭하는 방법은 보고된 바가 없다.
특히, 투명도전막 금속에 대하여 이하의 기술이 개시되어 있다. ITO막은 제법에 의해 결정성이 달라 스퍼터링에 의해 상온에서 α(비정질)ITO가 형성되는 것으로 알려져 있다. 한편, IZO는 300 ℃ 이하의 스퍼터링에 의해 비정질상이 형성된다. 이러한 비정질 상태의 막은 옥살산 및 인산, 초산 및 질산으로 구성된 혼합산 등의 약산 에칭액에 용해된다(특허 문헌 1). 특히, α-ITO막에 관하여는 폴리술폰산 및 폴리옥시에틸렌-폴리옥시프로필렌 블록코폴리어로 이루어진 군으로부터 선택되는 1종 또는 2종 이상의 화합물을 함유하는 에칭액을 사용하여 투명도전막을 에칭하는 방법이 제안되고 있다(특허 문헌 2).
패턴이 있는 레지스트/Mo/Al/Mo/IZO 기판 등의 3층 적층의 에칭액에 있어서, 30 ~ 45 중량%의 인산, 15 ~ 35 중량%의 질산, 유기산 및 양이온 성분을 포함한 용액에 의해 일괄 에칭하는 방법이 보고되고 있다(특허 문헌 1). 또한, 인산, 초산 및 질산으로 구성된 혼합산을 사용하여 Mo과 Al의 적층막을 에칭하는 경우, Al 및 Mo의 에칭속도에 차이가 있기 때문에 Al 및 Mo에 다른 조성의 혼합산을 사용하는 기술이 보고되어 있다(특허 문헌 3). 또한, Al합금의 배합 비율을 최적화함으로써 옥살산 용액이 녹아 없어져 ITO와 Al의 적층막의 에칭을 개량하는 기술도 보고되고 있다(특허 문헌 4). 그러나 산성 에칭액을 사용하여 투명도전막 상에 금속을 에칭하는 방법은 아직 보고되고 있지 않다.
따라서 FFS-LCD의 제조 방법에서 결정화한 ITO(p-ITO)가 사용되고 있지만, p-ITO 에칭의 특성은 비정상적으로 낮기 때문에 에칭 후에 ITO의 잔사가 빠져나가므로 그 위에 금속 박막을 성막하여도 ITO 잔사가 단락의 원인이 된다. 따라서 잔사가 남아있어도 단락이 일어나지 않는 새로운 FFS-LCD의 제조 방법이 제안되고 있다(특허 문헌 5). 그러나 이 방법은 게이트 절연막을 부분적으로 패터닝하는 공정이 증가하기 때문에 새로운 마스크의 변경이 필요함 등에 따라 제조 비용이 증대된다.
한편, 투명도전막 상의 금속막은 알칼리성 용액에 용해되지만, 일반적으로 투명도전막 상의 금속막의 에칭에 알칼리성 용액이 사용되는 예는 적다. 그 제1의 이유로는, 알루미늄과 ITO의 적층막이 알칼리에 닿는 경우, 알루미늄이 산화되고 ITO가 환원되는 것이 고려된다. 이러한 이유로 포지티브(positive)형 레지스트 박리액에 어떤 알칼리성 수용액에 의한 영향을 피하기 위한 산화제로서 알칼리성 수용액에 질산염을 첨가하는 기술이 보고되고 있다(특허 문헌 6). 제2의 이유로는, 금속과 투명도전막이 각각 알칼리에 용해되는 것이 고려된다. 예를 들면, Al을 수산화 암모늄에 의해 용해시키는 기술이 보고되고 있고(특허 문헌 7), Mo에도 산화제를 포함하는 알칼리성 수용액에 의해 에칭되는 것이 보고되고 있다(특허 문헌 8).
또한, 산화아연은 양성 화합물이며, 암모니아수에 용해되는 것이 알려져 있다(특허 문헌 9). 또한, IZO 및 ITO에 있어서는 pH가 13.5를 초과하면 알카노아민 수용액에 의해 침식되기 쉬운 것으로 보고되어 있다(특허 문헌 10). 이와 같이, 산성 에칭액뿐만 아니라 알칼리성 에칭액에 대해서도 종래 투명도전막과 금속막의 적층막에 있어서 금속을 선택적으로 에칭하는 에칭액은 알려져 있지 않다.
한편, 종래, 제작시 In, Ga, Zn을 포함하여 구성된 비정질 산화물 반도체 막 위의 금속막에 패터닝은 리프트 오프(Lift-off)법으로 진행되어왔다(비특허 문헌 1). 하지만, 상기 리프트 오프법은 포토레지스트의 내열성이 작기 때문에 고온 처리 공정이 필요한 경우에 해당 포토레지스트가 녹아 변형될 수 있다. 또한, 포토레지스트를 제거하는 공정에서 피증착막의 패턴의 끝이 말려 올라갈 수 있다.
일반적으로, 비정질 산화물 반도체막 상의 금속 박막의 에칭은 인산-질산-초산의 혼합산, 질산 세륨 암모늄 수용액 등이 사용되고 있다. 그러나, 상기와 같은 산성계 에칭액에는 Ga, Zn 및 Sn으로 이루어진 군 중에서 선택되는 적어도 1종과 In을 포함하여 구성된 산화물(IGZO, IZO, ITZO)의 비정질 산화물 반도체막 상의 금속막을 에칭시킬 때 공존하는, Ga, Zn 및 Sn으로 이루어진 군 중에서 선택되는 적어도 1종과 인듐을 포함하여 구성된 산화물(IGZO, IZO, ITZO)의 비정질 산화물로 이루어진 반도체막에도 같은 에칭속도로 에칭될 수 있다.
특허 문헌 1:일본특허공개 2005-277402호 공보
특허 문헌 2:일본특허 제3345408호 공보
특허 문헌 3:일본특허공개 2000-31111호 공보
특허 문헌 4:일본특허공개 2006-210033호 공보
특허 문헌 5:일본특허공개 2002-90781호 공보
특허 문헌 6:특허 제2875553호 공보
특허 문헌 7:특허 제2599485호 공보
특허 문헌 8:일본특허공개 평10-307303호 공보
특허 문헌 9:일본특허공개 평10-229212호 공보
특허 문헌 10:일본특허 제3611618호 공보
특허 문헌 11:일본특허공개 2005-258115호 공보
비특허 문헌 1:K. Nomura et al., Nature, Vol. 432, 25 Nov 2004, pp. 488-492
비특허 문헌 2: Applied Physics Letters, 11 Sep 2006, Vol. 89, No. 11, pp. 112123-1 - 112123-3
따라서, 본 발명의 목적은 Al, Al합금 등으로 구성된 금속막과 각종 비정질 산화물막을 포함하는 적층막에 있어서, 비정질 산화물막 상의 금속막을 선택적으로 에칭하는 에칭액 조성물을 제공하는 것이다.
본 발명자들은 상기 과제 해결하기 위하여 검토를 수행한 결과, 알칼리성 에칭액 조성물에 있어서, Al 및 Al합금 등으로 구성된 금속막과 IZO 등으로 구성된 비정질 산화물막 사이에 높은 에칭 선택비를 얻을 수 있는 것을 발견하였다.
이러한 에칭방법을 사용한 패턴 형성 방법 및 박막 트랜지스터 제조 방법을 사용하면, 소자 특성의 편차를 억제하고 소자 특성의 안정성, 균일성을 높일 수 있다.
즉, 본 발명은 비정질 산화물막과 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어진 군으로부터 선택되는 적어도 1종의 금속막을 포함하는 적층막에서 해당 금속막을 선택적으로 에칭하는 에칭액 조성물에 있어서, 알칼리를 함유한 수용액으로 이루어진 상기 에칭액 조성물에 관한 것이다.
또한, 본 발명은 적층막이 Mo, Mo합금, Ti과 Ti합금으로 이루어진 군으로부터 선택되는 적어도 1종의 금속막을 포함하는, 해당 금속막을 동시에 에칭하는 상기 에칭액 조성물에 관한 것이다.
나아가, 본 발명은 알칼리가 암모니아인 상기 에칭액 조성물에 관한 것이다.
또한, 본 발명은 추가로 산화제를 함유하는 상기 에칭액 조성물에 관한 것이다.
나아가, 본 발명은 산화제가 과산화수소인 상기 에칭액 조성물에 관한 것이다.
또한, 본 발명은 비정질 산화물막이 투명도전막 또는 비정질 산화물 반도체 막이고, 상기 투명도전막이 α-ITO, IZO, 산화아연 또는 산화주석을 포함하는 투명 도전막이며, 상기 비정질 산화물 반도체 막은 갈륨, 아연 및 주석으로 이루어진 군으로부터 선택되는 적어도 1종 및 인듐을 포함하는 비정질 산화물 반도체 막인 상기 에칭액 조성물에 관한 것이다.
나아가, 본 발명은 에칭액 조성물 중의 암모니아 농도가 0.01 ~ 25 중량%인 에칭액 조성물에 관한 것이다.
또한, 본 발명은 에칭액 조성물 중의 과산화수소 농도가 0.01 ~ 20 중량%인 에칭액 조성물에 관한 것이다.
나아가, 본 발명은 비정질 산화물막이 갈륨, 아연 및 주석으로 이루어진 군으로부터 선택되는 적어도 1종과 인듐을 포함하여 비정질 산화물 반도체 막이고, 에칭액 조성물 중의 암모니아 농도가 0.01 ~ 5 중량%인 에칭액 조성물에 관한 것이다.
또한, 본 발명은 비정질 산화물막이 갈륨, 아연 및 주석으로 이루어진 군으로부터 선택되는 적어도 1종과 인듐을 포함하는 비정질 산화물 반도체 막이고, 에칭액 조성물 중의 과산화수소의 농도가 0.01 ~ 10 중량%인 상기 에칭액 조성물에 관한 것이다.
나아가, 본 발명은 액정 표시판의 제조에 사용되는 상기 에칭액 조성물에 관한 것이다.
또한, 본 발명은 FFS 또는 IPS 모드의 액정 표시판, 또는 반투과반반사형 액정 표시판의 제조에 사용되는 상기 에칭액 조성물에 관한 것이다.
나아가, 본 발명은 비정질 산화물막과 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어진 군으로부터 선택되는 적어도 1종으로 이루어진 금속막을 포함하는 적층막에서 있어서 상기 에칭액 조성물을 사용하여 해당 금속막을 선택적으로 에칭하는 상기 적층막에 관한 것이다.
또한, 본 발명은 상기 적층막을 갖는 액정 표시판에 관한 것이다.
나아가, 본 발명은 상기 액정 표시판을 갖는 액정 표시 장치에 관한 것이다.
또한, 본 발명은 비정질 산화물막과 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어진 군으로부터 선택되는 적어도 1종으로 이루어진 금속막을 포함하는 적층막의 에칭방법에 있어서 상기 에칭액 조성물에 의하여 해당 금속막을 선택적으로 에칭하는 것을 특징으로 하는 상기 에칭방법에 관한 것이다.
나아가, 본 발명은 적층막이 Mo, Mo합금, Ti 및 Ti합금으로 이루어진 군으로부터 선택되는 적어도 1종으로 이루어진 금속막을 포함하고 해당 금속막을 동시에 에칭하는 상기 에칭방법에 관한 것이다.
또한, 본 발명은 비정질 산화물막 상의 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어진 군으로부터 선택되는 적어도 1종의 층을 포함하는 금속막의 패턴 형성 방법에 있어서, 비정질 산화물막을 형성하는 공정, 상기 비정질 산화물막 위에 금속막을 형성하는 공정 및 상기 에칭액 조성물에 의하여 상기 비정질 산화물막 상의 금속막에 선택 에칭을 실시하는 에칭 공정을 포함하는 것을 특징으로 하는 상기 패턴 형성 방법에 관한 것이다.
나아가, 본 발명은 에칭액 조성물을 사용한 에칭 공정을 포함하는 액정 표시판의 제조 방법에 관한 것이다.
또한, 본 발명은 소스와 드레인 전극, 게이트 전극, 게이트 절연층 및 반도체 층을 형성하는 공정을 포함하는 박막 트랜지스터 제조 방법에 있어서 상기 반도체 층을 형성하는 공정이
비정질 산화물막을 형성하는 공정,
상기 비정질 산화물막 상에 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어진 군으로부터 선택되는 적어도 1종 층을 포함하는 금속막을 형성하는 공정 및
상기 에칭액 조성물에 의해서 상기 비정질 산화물막 상의 금속막의 선택 에칭을 실시하는 에칭 공정
을 포함하는 것을 특징으로 하는 상기 박막 트랜지스터의 제조 방법에 관한 것이다.
본 발명에 의하면, 암모니아수 등의 알칼리성 에칭액 조성물을 사용함에 의해서 일반적인 Al 또는 Al합금 및 Mo 또는 Mo합금의 에칭액인 인산, 질산 및 초산 등으로 이루어진 산성 에칭액에선 얻을 수 없었던 비정질 산화물막과 Al 및 Al합금 등의 금속막과의 사이에서 높은 선택비를 얻을 수 있다. 본 발명의 에칭액 조성물은 비정질 산화물막을 포함하는 적층막에도 사용될 수 있지만 특히, 종래의 에칭액 조성물에서 에칭되는 비정질 투명도전막을 포함하는 적층막에 사용하는 것이 유효하다.
도 1은 금속막과 투명 도전막이 있는 적층 필름을 포함하는 액정 표시판의 일예를 나타내는 단면도이다.
도 2는 하부 게이트(Bottom gate)형 박막 트랜지스터(TFT)의 단면 개략도이다.
도 3은 하부 게이트형 TFT의 제조 방법을 나타내는 도면이다.
도 4는 본 발명의 에칭액 조성물을 사용하여 투명도전막을 에칭시 침지시간에 대한 저항값의 변화를 나타내는 그래프이다.
도 5는 본 발명의 에칭액 조성물을 사용하여 에칭시 하부 게이트형 TFT의 단면 개략도이다.
도 6은 하부 게이트형 TFT의 특성을 나타내는 그래프이다.
도 7은 인산·초산·질산의 혼합산의 에칭액 조성물을 사용하여 에칭시 하부 게이트형 TFT의 단면 개략도이다.
본 발명의 에칭액 조성물은 비정질 산화물막과 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금 등으로 이루어지는 금속막(제1의 금속막)을 포함하는 적층막으로부터 제1의 금속막을 선택적으로 에칭하는 에칭액 조성물이다. 제1의 금속막은 단일막 또는 2종 이상의 막이 적층될 수 있다. 본 발명의 에칭액 조성물은 특히 Al막 또는 Al합금막에 바람직하게 사용될 수 있다. Al합금으로는 AlNd, AlNi, AlCr, AlFe, AlTi, AlCe 등이 예시된다. Cu합금으로는 CuMo, CuZr, CuMn, CuAu, CuMg, CuAl, CuSi, CuNi, CuTi, CuCo 등이 예시된다. Ag합금으로는 AgMo, AgZr, AgSi, AgGe, AgCu, AgSn, AgBi, AgPd, AgNd, AgPdCu 등이 예시된다. 또한, 적층막은 Al 금속의 산화를 방지하기 위하여 Mo, Mo합금(MoW, MoN, MoNb, MoAg, MoTi, MoZr, MoV, MoCr 등), Ti, Ti합금(TiN, TiV, TiW, TiMo 등) 등의 제2의 금속막을 보다 더 포함할 수 있고, 해당하는 제2의 금속막도 상기 제1의 금속막과 동시에 일괄 에칭할 수 있다. 특히, Mo막 또는 MoW막에 바람직하게 사용될 수 있다. 제2의 금속막은 단일막 또는 2종 이상의 막일 수 있고 또한, 비정질 산화물막 상에 직접 접하여 설치될 수 있고 Al, Al합금 등으로부터 이루어지는 제1의 금속막을 개입시켜 해당하는 제1의 금속막 상에 설치될 수 있으며 또한, 비정질 산화물막 상에 제2의 금속막, 제1의 금속막과 제2의 금속막이 순차적으로 적층될 수 있다.
비정질 산화물막에는 투명도전막 및 비정질 산화물 반도체 막이 포함하는다.
투명도전막은 특별히 한정되지 않으나, p-ITO 뿐만 아니라, α-ITO, IZO, 산화아연, 산화주석 등을 포함하는 투명도전막일 수 있다. 본 발명의 에칭액 조성물은 특히, α-ITO, IZO, 산화아연, 산화주석 등에 바람직하게 사용될 수 있다.
본 발명에 사용되는 비정질 산화물 반도체막은 Ga, Zn 및 Sn의 적어도 1종과 In을 포함한다.
이하의 설명에서는 기술을 간결하게 하기 위해 In, Ga 및 Zn을 포함하는 산화물(In-Ga-Zn-O)은 이후 IGZO로 기재한다. 마찬가지로 In 및 Zn을 포함하는 산화물(In-Zn-O)은 이후 IZO로 기재하고, In, Sn 및 Zn을 포함하는 산화물(In-Sn-Zn-O)은 ITZO로 기재한다.
본 발명에 사용되는 비정질 산화물 반도체막은 Al, Sb, Cd, Ge, P, As, N 및 Mg로부터 선택되는 불순물의 1종 이상이 IZO, IGZO, ITZO 등에 첨가될 수 있다. 다만, 이 경우, 반도체 막의 특성에 악영향을 미치는 경우가 있으므로 허용되는 상기 불순물의 함유량은 10 원자% 이하이다.
본 발명에 대해서는 Ga, Zn 및 Sn의 적어도 1종과 In 및 산소(O)와의 합계가 90 원자% 이상이 바람직하고, 95 원자% 이상이 보다 바람직하고, 최적으로는 99 원자% 이상이다.
또한, 본 발명에 사용되는 IGZO에 있어서, Ga 원자 및 Zn 원자는 적어도 5 원자% 이상 포함하는 것이 바람직하고, 10 원자% 이상 포함하는 것이 보다 바람직하다. 또한 IGZO의 Ga 원자와 Zn 원자는 최대 40 원자% 미만으로 포함하는 것이 보다 바람직하다.
또한, 본 발명에 사용되는 IZO에 있어서, Zn 원자는 적어도 20 원자% 이상 포함하는 것이 바람직하고, 30 원자% 이상 포함하는 것이 보다 바람직하고, 70 원자% 미만 포함하는 것이 바람직하다.
또는, 본 발명에 사용되는 ITZO에있어서, Sn원자는 적어도 2 원자% 이상 포함하는 것이 바람직하고, 5 원자% 이상 포함하는 것이 보다 바람직하다. Sn 원자는 많아도 20 원자% 미만 포함하는 것이 바람직하고, 15 원자% 미만 포함하는 것이 보다 바람직하다. 또한, Zn 원자는 적어도 20 원자% 이상 포함하는 것이 바람직하고, 30 원자% 이상 포함하는 것이 보다 바람직하고, 70 원자% 미만 포함하는 것이 바람직하다.
본 발명에 사용되는 비정질 산화물 반도체막 소재로는 전자 캐리어 농도가 1018/cm3미만의 비정질인 산화물 반도체가 바람직하다. 또한, 본 발명에 있어서, 해당 비정질 산화물로는 비정질 산화물막 중에 IGZO, IZO, ITZO등의 미세 결정 영역을 포함할 수 있다. 구체적으로는 상기 비정질 산화물막은 In-Ga-Zn-O를 포함하여 구성된 것이며, 만일 결정이라면, 그 조성이 InGaO3(ZnO)m(m은 2 내지 6의 자연수)로 표현된다. 또한, 상기 비정질 산화물막은 In-Zn-O를 포함하여 구성된 것이며, 만일 결정이라면, 그 조성이 In2O3(ZnO)m(m은 2 내지 6의 자연수)으로 표현된다. 또한, 상기 비정질 산화물막은 In-Sn-Zn-O를 포함하여 구성되는 것이며, 만일 결정이라하면, 그 조성이 InGaO3(ZnO)m(m은 2 내지 6의 자연수) 또는 Sn2ZnO3, SnZn2O4로 표현된다.
본 발명의 에칭액은 특히 Al막 또는 Al합금에 바람직하게 사용될 수 있다. Al합금으로는 AlNd, AlNi, AlCr, AlFe, AlTi, AlCe 등이 예시된다. Cu합금으로는 CuMo, CuZr, CuMn, CuAu, CuMg, CuAl, CuSi, CuNi, CuTi, CuCo 등이 예시된다. Ag합금으로는 AgMo, AgZr, AgSi, AgGe, AgCu, AgSn, AgBi, AgPd, AgNd, AgPdCu 등을 예시할 수 있다. 또한, 적층막은 Al의 산화를 방지하기 위해서, Mo, Mo합금(MoW, MoNb, MoAg, MoTi, MoZr, MoCr 등), Ti, Ti합금(TiW, TiMo, TiN 등)의 제2의 금속막을 포함할 수 있고, 이들 제2의 금속막의 단독막일 수 있다. 해당 제2의 금속막과 동시에 제1의 금속막도 일괄 에칭할 수 있다.
상기 금속막은 해당 비정질 산화물 반도체막 위에 형성되어 얻는다. 구체적으로는 2층 구조의 기판/IZO/금속막, 기판/IGZO/금속막, 기판/ITZO/금속막에 대해 바람직하게 선택 에칭이 된다. 특히, 기판/IGZO/금속막, 기판/ITZO/금속막에 대해 더욱 바람직하게 선택 에칭이 된다.
에칭속도를 높여 산화물 반도체와 금속막 사이의 바람직한 에칭 선택비를 얻기 위해서는 과산화수소, 과망간산 칼륨, 과황산 암모늄, 퍼옥소 이황화 암모늄 등의 산화제를 첨가하는 것이 바람직하다. 산화제를 첨가함에 따라 Mo, Mo합금, Cu, Cu합금, Ag, Ag합금, Mo, Mo합금, Ti, Ti합금 등의 금속막의 에칭을 촉진할 수 있다.
본 발명의 에칭액 조성물은 FFS, IPS 모드 등의 액정 표시판 또는 반투과반 반사형 액정 표시판 제조시 적층막을 에칭하는 공정에 사용할 수 있다. 이러한 적층막은 구체적으로는 도 1에 나타낸 바와 같이 유리 등의 기판 위에 투명도전막, Al, Al합금 등의 금속 배선의 막 및 Mo, MoW합금 등의 산화 방지막을 적층한 적층막을 들 수 있다.
본 발명의 에칭액 조성물은 알칼리를 함유한다. 본 발명에 사용되는 알칼리는 에칭액 조성물을 알칼리성이 되도록 할 수 있고, 유기 알칼리 또는 무기 알칼리일 수 있다. 유기 알칼리로는 TMAH(수산화테트라메틸암모늄) 등을 들 수 있다. 무기 알칼리로는 암모니아, NaOH, KOH, NaHCO3 등을 들 수 있다. 이 중 암모니아가 특히 바람직하다. 본 발명의 에칭액 조성물은 상기 알칼리 및 용매로부터 주로 구성된다. 용매는 수성 용매가 바람직하고, 특히 물이 바람직하다.
에칭액 조성물의 pH는 바람직하게는 7 ~ 12이며, 보다 바람직하게는 8 ~ 11이다. pH가 낮으면, Al의 에칭이 진행되지 않고, pH가 높으면 레지스트가 벗겨지게 된다.
에칭액 조성물 중의 알칼리의 농도는 바람직하게는 0.01 ~ 25 중량%이고, 보다 바람직하게는 1 ~ 10 중량%이다. 알칼리의 농도가 0.01 중량% 미만인 경우, Al의 에칭이 진행되지 않고, 25 중량%를 초과하는 경우에는, 레지스트가 벗겨져 버리는 경우가 있다. 에칭액 조성물이 암모니아수의 경우, 알칼리의 농도는 바람직하게는 0.01 ~ 25 중량%이고, 보다 바람직하게는 1 ~ 10 중량%이고, 더욱더 바람직하게는 1 ~ 7 중량%이다.
비정질 산화물 반도체막을 포함한 적층막에 사용되는 경우, 에칭액 조성물 중의 알칼리 농도는 바람직하게는 0.01 ~ 5 중량%이고, 보다 바람직하게는 1 ~ 5 중량%이다. 알칼리의 농도가 5 중량%를 초과하는 경우, 금속막과 비정질 산화물 반도체 막의 선택 에칭이 어려워지는 경우가 있다.
에칭액 조성물이 암모니아의 경우, 알칼리의 농도는 바람직하게는 0.01 ~ 5 중량%이고, 보다 바람직하게는 1 ~ 5 중량%이고, 더욱더 바람직하게는 1 ~ 4 중량%이다.
알칼리의 농도를 상기 본 발명의 농도 범위로 조정함으로써, IGZO 대 금속막, IZO 대 금속막 및 ITZO 대 금속막의 에칭 선택비는 각각 10 내지 100이 된다. 선택비가 10 이상이면, 대체로 선택적인 에칭이 가능해 진다. 또한, 일부 비정질 산화물 반도체 막의 상부가 에칭되어도, 반도체 특성에는 큰 영향은 없다. 이 경우, 에칭되는 비정질 산화물 반도체 막의 두께는 적어도 30% 미만으로 억제한다. 보다 바람직하게는 20% 미만, 더욱더 바람직하게는 10% 미만으로 억제하는 것이 좋다.
또한, 본 발명은 상기 IZO, IGZO, ITZO 등의 인듐 산화물 반도체 막을 반도체 활성층으로 사용하여, 반도체 소자를 제조하는 경우에는 생산 수득률을 향상시킬 수 있다. 특히 대면적 기판상에 반도체 소자를 제조하는 경우에 유효하다.
본 발명의 에칭 공정에서는 네거티브(negative) 레지스트나 포지티브(positive) 레지스트를 사용할 수 있다. 포지티브 레지스트를 에칭 마스크로 사용하는 경우, 암모니아를 포함하는 에칭액 조성물은 해당 포지티브 레지스트를 박리할 위험이 있으므로, 장시간의 침지 에칭은 바람직하지 않다. 따라서, 암모니아의 농도가 20 중량%와 같이 높은 용액을 사용하는 경우에는 에칭 시간은 30분 이하가 바람직하고, 15분 이하가 보다 바람직하다.
레지스트 박리 문제를 해결하기 위해, 에칭 마스크의 소재로는 알칼리액에 내성이 강한 네거티브 레지스트, 예를 들어, 감광성 폴리이미드를 사용하는 것이 바람직하다.
본 발명의 에칭액 조성물은 에칭속도를 높여 비정질 산화물막과 금속막 사이의 바람직한 에칭 선택비를 얻기 위해 추가로 과산화수소, 과망간산 칼륨, 과황산 암모늄, 퍼옥소 이황산 암모늄 등의 산화제를 함유하는 것이 바람직하다. 산화제로는, 과산화수소가 바람직하다. 에칭액 조성물에 산화제를 첨가함에 따라 Mo, Mo합금, Cu, Cu합금, Ag, Ag합금, Ti, Ti합금 등으로 이루어지는 금속막의 에칭을 촉진할 수 있다.
에칭액 조성물 중의 산화제의 농도는 바람직하게는 0.01 ~ 20 중량%이고, 보다 바람직하게는 1 ~ 10 중량%이다. 0.01 중량% 미만에서는 과산화수소의 첨가 효과가 없고, 금속막의 에칭속도를 높이지 못하고, 비정질 산화물막과의 선택 에칭을 할 수 없게 되는 경우가 있다. 20 중량% 이상에서는 금속막 표면이 산화되거나, 상기 금속막 표면이 부도체화 되는 경우가 있다.
산화제가 과산화수소의 경우, 에칭액 조성물중의 과산화수소 농도는 바람직하게는 0.01 ~ 20 중량%이고, 보다 바람직하게는 1 ~ 10 중량%이고, 더욱더 바람직하게는 1 ~ 5 중량%이다.
본 발명의 에칭액 조성물은 비정질 산화물막 상에 형성된 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어진 군으로부터 선택되는 적어도 1종의 금속막을 선택적으로 에칭한다. 에칭액 조성물을 액정 표시판, 액정 표시 장치 등의 에칭 공정에 사용되기 위해서는 금속막 아래에 형성된 비정질 산화물막을 가능한 손상하지 않는 것이 바람직하고, 이를 위한 에칭 선택비(금속막의 에칭속도/비정질 산화물막의 에칭속도)는 바람직하게는 2 이상, 보다 바람직하게는 5 이상, 더욱더 바람직하게는 10 이상이다.
본 발명의 에칭액 조성물은 본 발명의 효과를 저해하지 않는 범위 내에서 필요에 따라서 추가로 킬레이트제, 계면활성제 등의 다른 성분을 더 포함할 수 있다. 킬레이트제로는 EDTA(에틸렌디아민테트라아세트산) 및 DTPA(디에틸렌트리아민펜타아세트산), 이의 염 등을 들 수 있다. 이러한 킬레이트제는 과산화수소의분해를 억제하는 효과를 나타낸다. 또한, 계면활성제는 비이온계 계면활성제 또는 음이온계 계면활성제가 바람직하다.
본 발명의 에칭 공정에 있어서 에칭액 조성물의 온도는 실온(약 20 ℃)일 수 있다. 한편, IZO, IGZO, ITZO와 같은 비정질 산화물 반도체막의 열전도도는 온도에 따라 크게 변화하기 때문에, 에칭 공정 중에 되도록 온도를 변화시키지 않는 것이 바람직하다. 또한, 에칭액 조성물의 온도가 높으면 상기 암모니아 및 수분이 증발하여 농도 변화가 일어나기 때문에 에칭 공정의 온도는 60 ℃ 이하로 하는 것이 바람직하고, 50 ℃ 이하로 하는 것이 보다 바람직하다.
이하, 본 발명의 에칭 공정이 사용되어 얻은 박막 트랜지스터의 구성에 대해 설명한다.
도 2는 하부 게이트형 박막 트랜지스터(TFT)의 단면 개략도이다. 도 2에서 나타낸바와 같이 1은 유리, 석영 유리, 표면에 절연 층을 형성하는 실리콘 등의 기판이다. 4, 5는 각각, Al, Al합금, Cu, Cu합금, Ag, Ag합금, Mo, Ti로 이루어지는 군으로부터 선택되는 적어도 1종으로 구성되는 금속막으로 이루어지는 소스 전극 및 드레인 전극이다. 6은 IGZO, ITZO, IZO 등의 비정질 산화물 반도체막으로부터 이루어지는 반도체층(활성층 또는 채널층으로 불린다)이다. 또한, 3은 유전체 재료로 이루어지는 게이트 절연층, 2는 Al, Al합금, Cu, Cu합금, Ag, Ag합금, Mo, Ti으로 이루어진 군으로부터 선택되는 적어도 1종으로 구성되는 금속막으로부터 구성되는 게이트 전극이다. L은 채널 길이이다. 본 발명의 에칭 공정은 Al, Al합금, Cu, Cu합금, Ag, Ag합금, Mo, Ti로부터 되는 군으로부터 선택된 적어도 1개로부터 되는 금속막으로 이루어지는 드레인 전극 및 소스 전극의 에칭 시에 매우 바람직하게 사용된다.
(박막 트랜지스터 제조 방법)
이하 도 3을 참조하여, 하부 게이트형 TFT의 제조방법에 대해 설명한다.
도 3(a)에 나타낸 바와 같이, 기판 1로, 예를 들면, 500 μm 두께의 유리(Corning1737, 유리 전이 온도 640 ℃)를 사용한다. 그리고, 기판 표면에, 예를 들면, 막두께 250 nm의 Al/막두께 50 nm의 Mo적층막을 스팩터법으로 성막한다. 다음으로, 인산·초산·질산의 혼합산에 의해 에칭하고 패터닝을 실시해 Al/Mo금속막의 게이트 전극(2)을 형성한다.
도 3(b)에 나타낸 바와 같이, 게이트 전극(2) 상에 스팩터에 의해 SiO2를 성막하고, 게이트 절연층(3)을 막두께 300 nm로 성막하고, 이어서 IGZO막을 IGZO 산화물 타겟을 사용하여 스팩터법으로 막두께 50 nm로 성막한다. 상기 IGZO막으로는 전자 캐리어 농도가 1018/cm3 미만인 것을 사용하는 것이 바람직하다. 또한, 공기중 200 ~ 300 ℃에서 10 ~ 100분 정도 열처리하는 것이 바람직하다.
이 후, 레지스트 패턴을 형성 한 다음, 옥살산(2 wt%) 수용액에서 에칭하고, 산화물 반도체의 아일랜드를 형성한다.
도 3(c)는, Mo/Al/Mo의 적층막을 각각 50 nm/200 nm/50 nm 두께로 성막하여, 레지스트 패턴을 형성하고, 산화제를 포함한 알칼리성 에칭액 조성물, 구체적으로는 암모니아(3 중량%), 과산화수소(5 중량%)의 수용액에서 Mo/Al/Mo적층막을 에칭한다. 산화제를 포함한 알칼리성의 에칭액 조성물에 의해서 Mo/Al/Mo적층막으로 이루어지는 소스·드레인 전극을 형성한다. 이때, 실온에서 암모니아 농도가 3 중량%이고, 과산화수소의 농도가 5 중량%인 수용액을 사용하는 경우, IGZO 대 Mo/Al/Mo적층막의 에칭 선택비는 10：1이다. 즉, Mo/Al/Mo적층막의 에칭속도가 충분히 크고, IGZO의 에칭속도가 충분히 작기 때문에, Mo/Al/Mo는 선택적으로 에칭되고, IGZO는 거의 에칭 되지 않는다.
금속막은 Cu, Cu합금, Ag, Ag합금, Mo, Ti로 이루어지는 군으로부터 선택된 적어도 1종으로 이루어지는 금속막 등도 바람직하게 사용된다.
실리콘 산화막(SiO2) 대신에 게이트 절연막(3)으로서 질화 산화 실리콘막(SiNOx), 산화 하프늄막(HfO2), 산화 하프늄 알루미늄막(HfAlOx), 질화 산화 하프늄 실리콘막(HfSiONx), 산화 이트륨막(Y2O3) 등을 유전체 재료로 사용할 수 있다. 이들 유전재료는 유전율이 높고, 게이트 절연층에 바람직하게 사용된다.
이와 같이, 활성층이 인듐을 포함한 산화물로 구성되는 박막 트랜지스터(TFT)가 제조된다.
본 발명을 이하의 실시예에 의해 더욱더 상세하게 설명하지만, 본 발명은 이러한 실시예로 한정되는 것은 아니다.
실시예 1
200 ml 비커에 암모니아수(29 중량%) 48.3 g과 과산화수소(31 중량%) 9.7 g, 물 142 g를 첨가하여, 암모니아 7 중량%, 과산화수소 1.5 중량%의 수용액 200 g으로 이루어지는 에칭액 조성물을 제조하였다.
(평가 실험 1)
제조된 알칼리성 에칭액 조성물에 패턴이 있는 포지티브 레지스트/Al(2000 Å)/Mo(500 Å)/IZO(500 Å)/유리로 이루어진 기판을 넣고 육안으로 Al/Mo적층막의 에칭 시간을 측정하여 Al/Mo적층막의 에칭속도를 구하였다. 결과를 표 1에 나타내었다.
실시예 2 ~ 15
암모니아 및 과산화수소의 농도를 표 1에 나타내는 농도로 하는 것을 제외하고, 실시예 1과 동일한 방법으로 에칭액 조성물을 제조하였다. 제조된 에칭액 조성물에 대해서, 실시예 1과 동일한 방법으로 평가 실험 1을 실시하여 Al/Mo적층막의 에칭속도를 구하였다. 결과를 표 1에 나타내었다.
에칭액 암모니아
(중량%)		 과산화수소
(중량%)		 물
(중량%)		 액체온도
( ℃)		 에칭속도
(Å/min.)
실시예 1 7 1.5 91.5 40 1667
실시예 2 7 20 73 40 500
실시예 3 7 15 78 40 739
실시예 4 7 10 83 40 987
실시예 5 7 5 88 40 1974
실시예 6 7 1 92 40 2885
실시예 7 7 0.5 92.5 40 2055
실시예 8 7 0.1 92.9 40 1705
실시예 9 25 1.5 73.5 40 1364
실시예 10 15 1.5 83.5 40 2055
실시예 11 5 1.5 93.5 40 2500
실시예 12 3 1.5 95.5 40 2308
실시예 13 1 1.5 97.5 40 1536
실시예 14 3 3 94 40 1765
실시예 15 14 15 71 40 670
비교예 1 ~ 4
암모니아 및 과산화수소 대신에, 인산, 질산 및 초산을 사용하여 표 2에 나타내는 농도를 제외하고, 실시예 1과 동일한 방법으로 에칭액 조성물을 제조하였다. 제조한 에칭액 조성물에 대해서, 실시예 1과 같이 평가 실험 1을 실시하여, Al/Mo적층막의 에칭속도를 구했다. 결과를 표 2에 나타내었다.
에칭액 인산
(중량%)		 질산
(중량%)		 초산
(중량%)		 물
(중량%)		 액체온도
( ℃)		 에칭속도
(Å/min.)
비교예 1 73.3 2.7 6.7 17.3 30 1667
비교예 2 50 5 30 15 30 882
비교예 3 50 0.5 40 9.5 30 714
비교예 4 30 10 40 20 30 556
(평가 실험 2)
실시예 1, 14 ~ 15 및 비교예 1 ~ 4의 에칭액 조성물을 사용하여 IZO막을 에칭하고, 막두께를 측정하는것으로써 에칭속도 및 에칭 선택비를 측정하였다. 결과를 표 3에 나타내었다.
에칭액 Al/Mo
에칭속도(Å/min)		 IZO
에칭속도(Å/min)		 Al/Mo 및 IZO의
선택비
실시예 1 1667 21 79.3 : 1
실시예 14 1765 36 49 : 1
실시예 15 670 59 11.3 : 1
비교예 1 1667 880 1.9 : 1
비교예 2 882 1050 0.84 : 1
비교예 3 714 690 1 : 1
비교예 4 556 1030 0.5 : 1
실시예 16
암모니아 7 중량%가 되도록 암모니아와 물을 첨가한 것을 제외하고, 실시예 1과 동일한 방법으로 표 4에 나타내는 에칭액 조성물을 제조하였다.
에칭액 암모니아
(중량%)		 과산화수소
(중량%)		 물
(중량%)		 액체온도
( ℃)
실시예 16 7 0 93 40
(평가 실험 3)
실시예 1 및 표 4에 나타내는 실시예 16의 에칭액 조성물 Al, Cu, IZO, p-ITO 또는 α-ITO막에 대한 에칭속도를 측정하였다. 결과를 표 5에 나타내었다. 또한, 에칭 선택비는 표 6에 나타내었다.

에칭액		 Al
에칭속도
(Å/min.)		 Cu
에칭속도
(Å/min.)		 IZO
에칭속도
(Å/min.)		 p-ITO
에칭속도
(Å/min.)		 α-ITO
에칭속도
(Å/min.)
실시예 1 700 54780 21 68 111
실시예 16 328 - 66 91 148
에칭액 Al과 IZO의
선택비		 Al과 p-ITO의
선택비		 Al과 α-ITO의
선택비		 Cu와
IZO의
선택비		 Cu와 p-ITO의
선택비		 Cu와 α-ITO의
선택비
실시예 1 33.3 : 1 10.3 : 1 6.3 : 1 2609 : 1 5318 : 1 494.1 : 1
실시에 16 5.0 : 1 3.6 : 1 2.2 : 1 - - -
상기와 같이, 종래의 산계 에칭액에서는 Al/Mo과 IZO의 선택비가 0.5 ~ 1.9:1이며, 30초 정도의 에칭으로 대부분의 IZO막이 소실됐다. 한편, 본 발명의 알칼리계 에칭액 조성물을 사용하는 것에 의해서, 투명도전막의 에칭을 억제할 수 있어 2 이상의 에칭 선택비를 얻을 수 있었다. 또한, Al과의 선택적인 에칭은 α-ITO, p-ITO 등에서도 가능하였다.
실시예 1의 에칭액 조성물에 침지하는 것에 의한 저항값의 변화를 도 4에 나타내었다.
상기와 같이 본 발명의 알칼리성 에칭액 조성물은 저항값의 변화가 거의 없어, 액정 장치는 물론 PDP, EL발광 표시장치, 터치 패널, 태양전지 등의 투명 전극으로서 매우 적합하다.
실시예 17
200 ml의 비커에 암모니아수(29 중량%) 34.5g과, 과산화수소(31 중량%) 9.7g과 물 155.8 g을 넣어, 암모니아 5 중량%, 과산화수소 1.5 중량%의 수용액 200 g으로 이루어지는 에칭액 조성물을 제조하였다.
(평가 실험 4)
제조된 알칼리성 에칭액 조성물에 패턴이 있는 포지티브 레지스트/Al(200 nm)/Mo(50 nm)/산화물 반도체(In/(In+Ga+Zn)=0.40, Ga/(In+Ga+Zn)=0.15, Zn/(In+Ga+Zn)=0.45(50 nm)/열산화막(300 nm)이 있는 하드 도프 실리콘 기판)로 이루어지는 기판을 침지시킨 후 육안으로 Al/Mo적층막의 에칭 시간을 측정하여, Al/Mo적층막의 에칭속도를 구하고 결과를 하기 표 7에 나타내었다.
실시예 18 ~ 26
암모니아 농도 및 과산화수소 농도를 표 7에 나타낸 농도로 하는 것을 제외하고는 실시예 17과 동일한 방법으로, 에칭액 조성물을 제조하였다. 제조한 에칭액 조성물에 대하여 실시예 17과 동일한 평가 실험을 실시하여 Al/Mo적층막의 에칭속도를 구했다. 결과를 하기 표 7에 나타내었다.
에칭액 암모니아
(중량%)		 과산화수소
(중량%)		 액체온도
( ℃)		 에칭속도
(nm/min.)
실시예 17 5 1.5 40 167
실시예 18 4 10.0 40 99
실시예 19 4 5.0 40 197
실시예 20 4 1.0 40 289
실시예 21 4 0.5 40 206
실시예 22 4 0.1 40 108
실시예 23 4 1.5 40 250
실시예 24 3 1.5 40 231
실시예 25 1 1.5 40 156
실시예 26 3 3.0 40 177
(평가 실험 5)
실시예 24 ~ 26의 에칭액 조성물을 사용하여 IGZO막(In/(In+Ga+Zn)=0.40, Ga/(In+Ga+Zn)=0.15, Zn/(In+Ga+Zn)=0.45)을 에칭하고 막두께를 측정하는 것에 의해 에칭속도 및 에칭 선택비를 측정하였다. 결과를 표 8에 나타내었다.
에칭액 Al/Mo막의
에칭속도(nm/min)		 IGZO막의
에칭속도(nm/min)		 Al/Mo과 IGZO의
선택비
실시예 27 실시예 24 231 2.5 92 : 1
실시예 28 실시예 25 177 4.0 44 : 1
실시예 29 실시예 26 67 6.5 10 : 0
(평가 실험 6)
실시예 24 ~ 26의 에칭액 조성물을 사용하여 ITZO막(In/(In+Sn+Zn)=0.45, Sn/(In+Sn+Zn)=0.10, Zn/(In+Sn+Zn)=0.45)을 에칭하고, 막두께를 측정하는 것에 의해 에칭속도 및 에칭 선택비를 측정하였다. 결과를 표 9에 나타내었다.
에칭액 Al/Mo막의
에칭속도(nm/min)		 ITZO막의
에칭속도(nm/min)		 Al/Mo과 ITZO의
선택비
실시예 30 실시예 24 231 0.2 1155 : 1
실시예 31 실시예 25 177 0.4 442 : 1
실시예 32 실시예 26 67 0.5 134 : 0
(평가 실험 7)
실시예 24 ~ 26의 에칭액 조성물을 사용하여 IZO막(In/(In+Zn)=0.65, Zn/(In+Zn)=0.35)을 에칭하고, 막두께를 측정하여 에칭속도 및 에칭 선택비를 측정하였다. 결과를 표 10에 나타내었다.
에칭액 Al/Mo막의
에칭속도(nm/min)		 IZO막의
에칭속도(nm/min)		 Al/Mo과 IZO의
선택비
실시예 33 실시예 24 231 2.3 100 : 1
실시예 34 실시예 25 177 3.6 49 : 1
실시예 35 실시예 26 67 5.4 12 : 0
실시예 36
열산화막(300 nm)이 있는 하드 도프 실리콘 기판으로 이루어지는 기판상에 ITZO막(In/(In＋Sn＋Zn)=0.45, Sn/(In＋Sn＋Zn)=0.10, Zn/(In＋Sn＋Zn)=0.45)을 스퍼터에 의해 50 nm로 성막한 후, 공기 중에서 300 ℃, 1시간의 열처리를 실시하였다. 상기 기판에 Mo/Al막을 각각 50 nm/200 nm두께로 성막하고, 레지스트를 도포한 후, 80 ℃에서 프리베이크를 실시하고, 소스·드레인 전극 형상을 형성하기 위한 마스크를 통하여 노광을 실시한 후, TMAH에서 현상 후, 130 ℃에서 포스트베이크를 실시하여, 실시예 24의 에칭액 조성물에서 소스·드레인 전극을 형성하여(도 5), 채널길이：200 μm, 채널 폭：500 μm의 박막 트랜지스터 소자를 제조하고, Keithley Instrument 사제 반도체 특성 평가 장치 4200-SCS를 사용하여, 반도체 특성을 평가한 결과, On/Off값=109, 전계 효과 이동도=25 cm2/V·sec, 역치 전압(Vth)=7 V, S값=0.8이었다. 이로부터 박막 트랜지스터로서 충분한 기능(도 6)을 하는 것을 확인하였다.
상기에서 얻은 ITZO막(In/(In＋Sn＋Zn)=0.45, Sn/(In＋Sn＋Zn)=0.10, Zn/(In＋Sn＋Zn)=0.45)의 X선 회절로 결정성을 보았지만, 피크는 관찰되지 않고, 비정질인 것으로 확인되었다. 또한, Hall 측정(동양 Technica사：RESITEST8300)에 의해, 캐리어 밀도를 추측한 결과, 캐리어 밀도는 2×1016/cm3로 확인되었다.
비교예 5
열산화막(300 nm)이 있는 하드 도프 실리콘 기판상에, IGZO막(In/(In+Ga+Zn)=0.40, Ga/(In+Ga+Zn)=0.15, Zn/(In+Ga+Zn)=0.45)을 스팩터에 의해 50 nm로 성막한 후, 공기 중에서 300 ℃, 1 시간의 열처리를 실시하였다. 상기 기판에 Mo/Al막을 각각 50 nm/200 nm 두께로 성막하고, 레지스트 도포한 후, 80 ℃에서 프리베이크를 실시하고, 소스·드레인 전극 형상을 형성하기 위한 마스크를 통해 노광을 실시한 후, TMAH에서 현상 후, 130 ℃에서 포스트베이크를 실시하여, 인산·초산·질산의 혼합산의 에칭액 조성물에서 소스·드레인 전극을 형성해, 채널길이：200 μm, 채널폭：500 μm의 박막 트랜지스터 소자의 형성을 시도하였지만, 채널부의 IGZO막은 모두 에칭되어 박막 트랜지스터 소자를 형성하지 못하였다(도 7).
본 발명의 에칭액 조성물은 Al, Al합금 등으로 이루어진 금속막과 각종 비정질 산화물막과의 적층막에 대한 것이고, 비정질 산화물막 상의 금속막을 선택적으로 에칭할 수 있어 종래 할 수 없었던 비정질 투명도전막을 높은 선택비로 얻을 수 있어 FFS, IPS 모드 등의 액정 표시판 또는 반투과반반사형 액정 표시판을 제조할 때에 사용할 수 있다. 또한, 본 발명의 에칭액 조성물은 저항값의 변화가 거의 없으므로, 액정 장치는 물론 PDP, EL발광 표시장치, 터치 패널, 태양전지 등의 투명 전극에도 사용할 수 있다.
1. 유리
2. 게이트 전극
3. 게이트 절연층
4. 금속막(소스 전극)
5. 금속막(드레인 전극)
6. 반도체층
7. 하드 도프 실리콘(Si) 기판

Claims (20)

  1. 비정질 산화물막과 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어진 군으로부터 선택되는 적어도 1종의 금속막을 포함하는 적층막에서 해당 금속막을 선택적으로 에칭하는 에칭액 조성물에 있어서, 알칼리를 함유한 수용액으로 이루어진 에칭액 조성물.
  2. 제 1항에 있어서, 적층막이 Mo, Mo합금, Ti 및 Ti합금으로 이루어진 군으로부터 선택되는 적어도 1종의 금속막을 포함하고, 해당 금속막도 동시에 에칭하는 에칭액 조성물.
  3. 제 1항 또는 제 2항에 있어서, 알칼리가 암모니아인 에칭액 조성물.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 추가로 산화제를 함유하는 에칭액 조성물.
  5. 제 4항에 있어서, 산화제는 과산화수소인 에칭액 조성물.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 비정질 산화물막이 투명도전막 또는 비정질 산화물 반도체막이고, 상기 투명도전막이 α-ITO, IZO, 산화아연 또는 산화주석을 포함하는 투명 도전막이며, 비정질 산화물 반도체막은 갈륨, 아연 및 주석으로 이루어진 군으로부터 선택되는 적어도 1종 및 인듐을 포함하는 비정질 산화물 반도체막인 에칭액 조성물.
  7. 제 6항에 있어서, 에칭액 조성물 중의 암모니아의 농도가 0.01 ~ 25 중량%인 에칭액 조성물.
  8. 제 6항에 있어서, 에칭액 조성물 중의 과산화수소 농도가 0.01 ~ 20 중량%인 에칭액 조성물.
  9. 제 6항에 있어서, 비정질 산화물막이 갈륨, 아연 및 주석으로 이루어진 군으로부터 선택되는 적어도 1종과 인듐을 포함하는 비정질 산화물 반도체막이고, 에칭액 조성물 중의 암모니아의 농도가 0.01 ~ 5 중량%인 에칭액 조성물.
  10. 제 6항에 있어서, 비정질 산화물막이 갈륨, 아연 및 주석으로 이루어진 군으로부터 선택되는 적어도 1종과 인듐을 포함하는 비정질 산화물 반도체막이고, 에칭액 조성물 중의 과산화수소의 농도가 0.01 ~ 10 중량%인 에칭액 조성물.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서, 액정 표시판의 제조에 사용되는 에칭액 조성물.
  12. 제 1항 또는 제 2항에 있어서, FFS이나 IPS 형태의 액정표시판 또는 반투과반반사형 액정 표시판의 제조에 사용되는 에칭액 조성물.
  13. 비정질 산화물막과 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속막을 포함하는 적층막에 있어서, 제 1항 내지 제 12항 중 어느 한 항의 에칭액 조성물을 사용하여 해당 금속막을 선택적으로 에칭하는 것을 특징으로 하는 적층막.
  14. 제 13항의 적층막을 갖는 액정 표시판.
  15. 제 14항의 액정 표시판을 갖는 액정 표시장치.
  16. 비정질 산화물막과 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어진 군으로부터 선택되는 적어도 1종으로 이루어진 금속막을 포함하는 적층막 에칭방법에 있어서, 제 1항 내지 제 12항 중 어느 한 항의 에칭액 조성물에 의하여 해당 금속막을 선택적으로 에칭하는 것을 특징으로 하는 에칭방법.
  17. 제 16항에 있어서, 적층막이 Mo, Mo합금, Ti 및 Ti합금으로 이루어진 군으로부터 선택되는 적어도 1종의 금속막을 포함하고, 해당 금속막을 동시에 에칭하는 에칭방법.
  18. 비정질 산화물막 상의 Al, Al합금, Cu, Cu합금, Ag 및 Ag합금으로 이루어진 군으로부터 선택되는 적어도 1종의 막을 포함하는 금속막의 패턴 형성 방법에 있어서, 비정질 산화물막을 형성하는 공정, 비정질 산화물막 상의 금속막을 형성하는 공정, 및 제 1항 내지 제 12항 중 어느 한 항의 에칭액 조성물에 의해서 상기 비정질 산화물막 상의 금속막에 선택 에칭을 실시하는 에칭 공정을 포함하는 것을 특징으로하는 패턴 형성 방법.
  19. 제 1항 내지 제 12항 중 어느 한 항의 에칭액 조성물을 사용한 에칭 공정을 포함하는 액정 표시판의 제조 방법.
  20. 소스와 드레인 전극, 게이트 전극, 게이트 절연층 및 반도체층을 형성하는 공정을 포함한 박막 트랜지스터의 제조 방법에 있어서, 상기 반도체층의 형성 공정이 비정질 산화물막을 형성하는 공정, 상기 비정질 산화물막 상에 Al, Al합금, Cu, Cu합금 Ag 및 Ag합금으로 이루어진 군으로부터 선택되는 적어도 1종의 막을 포함하는 금속막을 형성하는 공정 및 제 1항 내지 제 12항 중 어느 한 항의 에칭액 조성물에 의해서 상기 비정질 산화물막 상의 금속막의 선택 에칭을 실시하는 에칭 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR1020107013662A 2007-11-22 2008-11-21 에칭액 조성물 KR20100098409A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007303428 2007-11-22
JPJP-P-2007-303428 2007-11-22

Publications (1)

Publication Number Publication Date
KR20100098409A true KR20100098409A (ko) 2010-09-06

Family

ID=40667573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107013662A KR20100098409A (ko) 2007-11-22 2008-11-21 에칭액 조성물

Country Status (6)

Country Link
US (1) US20100320457A1 (ko)
JP (1) JP5642967B2 (ko)
KR (1) KR20100098409A (ko)
CN (1) CN101952485A (ko)
TW (1) TW200938660A (ko)
WO (1) WO2009066750A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140044552A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR20140138571A (ko) 2012-10-15 2014-12-04 피에스테크놀러지(주) 은 또는 마그네슘 박막제거용 세정 조성물
KR101530459B1 (ko) * 2012-02-28 2015-06-19 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
KR20150143409A (ko) * 2013-04-23 2015-12-23 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리 및 몰리브덴을 포함하는 다층막의 에칭에 사용되는 액체 조성물, 및 그 액체 조성물을 이용한 기판의 제조방법, 그리고 그 제조방법에 의해 제조되는 기판

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
EP2365417A3 (en) * 2010-03-08 2015-04-29 Semiconductor Energy Laboratory Co, Ltd. Electronic device and electronic system
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102112065B1 (ko) * 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103053027A (zh) * 2010-08-03 2013-04-17 夏普株式会社 薄膜晶体管基板
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI416737B (zh) 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
JP5782727B2 (ja) * 2011-02-04 2015-09-24 大日本印刷株式会社 タッチパネルセンサ製造方法およびエッチング方法
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
JP5788701B2 (ja) * 2011-04-11 2015-10-07 関東化学株式会社 透明導電膜用エッチング液組成物
KR101901721B1 (ko) * 2011-07-26 2018-09-28 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리/몰리브덴계 다층 박막용 에칭액
JP5865634B2 (ja) * 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102637591B (zh) * 2012-05-03 2015-05-27 广州新视界光电科技有限公司 一种氧化物半导体上电极层的刻蚀方法
JP2014022657A (ja) * 2012-07-20 2014-02-03 Fujifilm Corp エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
KR20140065616A (ko) * 2012-11-19 2014-05-30 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
JP5382892B2 (ja) * 2012-12-27 2014-01-08 メック株式会社 エッチング方法
US9484211B2 (en) * 2013-01-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etchant and etching process
US9490133B2 (en) 2013-01-24 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Etching apparatus
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
KR101433857B1 (ko) * 2013-07-05 2014-08-26 연세대학교 산학협력단 과산화수소를 이용한 산화물 박막 형성 방법 및 산화물 박막 트랜지스터 제조 방법
JP6261926B2 (ja) 2013-09-18 2018-01-17 関東化學株式会社 金属酸化物エッチング液組成物およびエッチング方法
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
CN105899713B (zh) * 2014-01-14 2018-01-12 塞克姆公司 选择性金属/金属氧化物刻蚀方法
TWI536464B (zh) 2014-01-15 2016-06-01 友達光電股份有限公司 電晶體及其製造方法
US9904386B2 (en) 2014-01-23 2018-02-27 3M Innovative Properties Company Method for patterning a microstructure
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20170060282A1 (en) * 2014-03-25 2017-03-02 3M Innovative Properties Company Method of selectively etching a metal layer from a microstructure
US10168805B2 (en) 2014-08-18 2019-01-01 3M Innovative Properties Company Conductive layered structure and methods of making same
JP6531612B2 (ja) * 2014-11-27 2019-06-19 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP6657770B2 (ja) 2014-11-27 2020-03-04 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP2017143108A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI640656B (zh) * 2016-03-24 2018-11-11 Daxin Materials Corporation 鹼性蝕刻液組成物及應用其之蝕刻方法
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
KR20180093798A (ko) 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
CN106887424B (zh) * 2017-03-17 2020-11-24 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
SG11201908791SA (en) * 2017-03-31 2019-10-30 Kanto Kagaku Etchant composition for etching titanium layer or titanium-containing layer, and etching method
US20190067397A1 (en) * 2017-08-28 2019-02-28 HKC Corporation Limited Display panel and method for manufacturing the same
EP3723132B1 (en) 2017-12-05 2022-08-24 Sony Group Corporation Imaging element, laminate-type imaging element, and solid-state imaging device
KR102630349B1 (ko) 2018-01-30 2024-01-29 램 리써치 코포레이션 패터닝에서 주석 옥사이드 맨드렐들 (mandrels)
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
TWI803616B (zh) * 2018-04-20 2023-06-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
TWI646222B (zh) * 2018-04-25 2019-01-01 達興材料股份有限公司 用於蝕刻一含銅或銅合金層及含鉬或鉬合金層的多層薄膜之蝕刻液組成物及利用此蝕刻液組成物之蝕刻方法以及利用該蝕刻方法以製造顯示裝置或含igzo半導體的方法
JPWO2020012276A1 (ja) * 2018-07-09 2021-08-12 株式会社半導体エネルギー研究所 半導体装置
EP3888120A4 (en) * 2018-11-30 2022-11-02 Applied Materials, Inc. METHODS FOR PATTERNING METALLIC LAYERS
JP7233217B2 (ja) * 2018-12-28 2023-03-06 関東化学株式会社 酸化亜鉛および銀を有する積層膜の一括エッチング液組成物
WO2020263757A1 (en) 2019-06-27 2020-12-30 Lam Research Corporation Alternating etch and passivation process
KR20210094188A (ko) * 2020-01-20 2021-07-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US11492709B2 (en) * 2020-04-14 2022-11-08 Entegris, Inc. Method and composition for etching molybdenum
CN114669292B (zh) * 2022-04-20 2023-08-11 东华大学 单原子原位负载非晶态氧化物陶瓷纳米纤维的制备方法
CN115679328B (zh) * 2022-10-14 2023-08-25 湖北兴福电子材料股份有限公司 一种高蚀刻速率与深宽比的铝蚀刻液制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3860423A (en) * 1973-08-24 1975-01-14 Rca Corp Etching solution for silver
JPS5435140A (en) * 1977-08-23 1979-03-15 Matsushita Electric Ind Co Ltd Etching solution of copper
JPS56102581A (en) * 1980-01-17 1981-08-17 Yamatoya Shokai:Kk Etching solution of copper
JPH084084B2 (ja) * 1987-05-18 1996-01-17 日本電信電話株式会社 アルミ膜のエツチング方法
JPS63303084A (ja) * 1987-06-04 1988-12-09 New Japan Radio Co Ltd チタン用エッチング液
JPH06310492A (ja) * 1993-04-23 1994-11-04 Fuji Xerox Co Ltd チタン系薄膜のエッチング液及び半導体装置の製造方法
JPH08232083A (ja) * 1995-02-24 1996-09-10 Fuji Electric Co Ltd 表面弾性波デバイスの製造方法
TW294831B (ko) * 1995-04-26 1997-01-01 Handotai Energy Kenkyusho Kk
US6200910B1 (en) * 1996-06-25 2001-03-13 Texas Instruments Incorporated Selective titanium nitride strip
US6184960B1 (en) * 1998-01-30 2001-02-06 Sharp Kabushiki Kaisha Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
JP2000012512A (ja) * 1998-06-25 2000-01-14 Toshiba Corp 半導体基板表面の加工方法
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
KR100364831B1 (ko) * 2000-03-20 2002-12-16 엘지.필립스 엘시디 주식회사 몰리브덴 금속막용 에칭 용액
KR20020002052A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치의 제조방법
EP1187225B1 (en) * 2000-09-08 2006-11-15 Kanto Kagaku Kabushiki Kaisha Etching liquid composition
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100440343B1 (ko) * 2002-04-03 2004-07-15 동우 화인켐 주식회사 고 선택성 은 식각용액-1
WO2003104900A2 (en) * 2002-06-07 2003-12-18 Mallinckrodt Baker Inc. Microelectronic cleaning compositions containing oxidizers and organic solvents
SG114747A1 (en) * 2004-02-25 2005-09-28 Mitsubishi Gas Chemical Co Etching composition for laminated film including reflective electrode and method for forming laminated wiring structure
US7329365B2 (en) * 2004-08-25 2008-02-12 Samsung Electronics Co., Ltd. Etchant composition for indium oxide layer and etching method using the same
KR101191405B1 (ko) * 2005-07-13 2012-10-16 삼성디스플레이 주식회사 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7982215B2 (en) * 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530459B1 (ko) * 2012-02-28 2015-06-19 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
US9099440B2 (en) 2012-02-28 2015-08-04 Boe Technology Group Co., Ltd. Manufacturing method of array substrate, array substrate and display
KR20140044552A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR20140138571A (ko) 2012-10-15 2014-12-04 피에스테크놀러지(주) 은 또는 마그네슘 박막제거용 세정 조성물
KR20150143409A (ko) * 2013-04-23 2015-12-23 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리 및 몰리브덴을 포함하는 다층막의 에칭에 사용되는 액체 조성물, 및 그 액체 조성물을 이용한 기판의 제조방법, 그리고 그 제조방법에 의해 제조되는 기판

Also Published As

Publication number Publication date
WO2009066750A1 (ja) 2009-05-28
TW200938660A (en) 2009-09-16
CN101952485A (zh) 2011-01-19
JP5642967B2 (ja) 2014-12-17
JPWO2009066750A1 (ja) 2011-04-07
US20100320457A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
JP5642967B2 (ja) エッチング液組成物
KR102121805B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
US7960289B2 (en) Etching method, pattern forming process, thin-film transistor fabrication process, and etching solution
KR101095993B1 (ko) 산화물의 에칭 방법
US7960730B2 (en) Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
US20120319112A1 (en) Thin film transistor, thin film transistor panel and methods for manufacturing the same
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US20130048994A1 (en) Low-resistance conductive line, thin film transistor, thin film transistor panel, and method for manufacturing the same
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
KR101926274B1 (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR101800803B1 (ko) 식각액 및 전자소자 제조방법
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ
KR20200054873A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
JPH11264995A (ja) 液晶表示装置の製造方法
JPWO2019106896A1 (ja) 薄膜トランジスタ
KR102590698B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
JP6637783B2 (ja) 薄膜トランジスタ
KR20190057018A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
CN110117792B (zh) 金属层用蚀刻剂组合物和制造导电图案的方法
KR101182013B1 (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판을 구비한 표시 디바이스
KR102659176B1 (ko) 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법
JP7070130B2 (ja) 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ
KR101926279B1 (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20200054859A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application