KR101901721B1 - 구리/몰리브덴계 다층 박막용 에칭액 - Google Patents

구리/몰리브덴계 다층 박막용 에칭액 Download PDF

Info

Publication number
KR101901721B1
KR101901721B1 KR1020147003581A KR20147003581A KR101901721B1 KR 101901721 B1 KR101901721 B1 KR 101901721B1 KR 1020147003581 A KR1020147003581 A KR 1020147003581A KR 20147003581 A KR20147003581 A KR 20147003581A KR 101901721 B1 KR101901721 B1 KR 101901721B1
Authority
KR
South Korea
Prior art keywords
copper
etching
acid
semiconductor layer
oxide semiconductor
Prior art date
Application number
KR1020147003581A
Other languages
English (en)
Other versions
KR20140044908A (ko
Inventor
사토시 오카베
토모유키 아다니야
타케토 마루야마
Original Assignee
미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 filed Critical 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Publication of KR20140044908A publication Critical patent/KR20140044908A/ko
Application granted granted Critical
Publication of KR101901721B1 publication Critical patent/KR101901721B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 (A) 과산화수소, (B) 불소원자를 함유하지 않는 무기산, (C) 유기산, (D) 탄소수 2~10이면서, 아미노기와, 아미노기 및 수산기 중에서 선택되는 적어도 하나의 기를 갖는 아민 화합물, (E) 아졸류, 및 (F) 과산화수소 안정제를 포함하고, pH가 2.5~5인 것을 특징으로 하는, 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치에 있어서 구리/몰리브덴계 다층 박막을 선택적으로 에칭할 수 있는 에칭액, 및 이를 이용한, 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치로부터의, 구리/몰리브덴계 다층 박막의 선택적 에칭방법에 관한 것이다.

Description

구리/몰리브덴계 다층 박막용 에칭액{ETCHANT FOR COPPER/MOLYBDENUM-BASED MULTILAYER THIN FILM}
본 발명은, 구리/몰리브덴계 다층 박막용 에칭액에 관한 것이다.
종래부터, 액정표시장치에서는, 화소를 구성하는 표시영역에, 박막 트랜지스터 TFT(Thin Film Transistor)를 이용한 구조의 액티브 매트릭스 방식이, 텔레비전을 포함한 많은 용도로 채용되고 있다. 그리고, 이 TFT에서는 일반적으로 반도체층에 아몰퍼스 실리콘이, 배선재료에 알루미늄(Al) 또는 알루미늄 합금(Al합금)이 사용되고 있다. 그러나, 디스플레이의 대형화 및 고해상도화에 따라, 이들과 같은 재료의 경우에는 전계효과 이동도나 배선저항 등의 특성에 기인한 신호지연 문제가 발생하여, 균일한 화면 표시가 곤란해지는 경향이 있다.
이 때문에, 최근에는, TFT의 반도체층에, 투명한 산화물 반도체의 적용이 검토되고 있다. 예를 들어, 인듐(In), 갈륨(Ga), 아연(Zn)으로 구성되는 산화물 반도체(IGZO); 산화아연(ZnO)계 산화물 반도체; 또는 아연(Zn) 주석(Sn) 복합산화물(ZTO)계 산화물 반도체를 이용하여, 종래보다 전계효과 이동도가 높은 표시장치의 연구, 제안이 이루어져 있다. (예를 들어, 특허문헌 1-3). 그러나, 산화물 반도체 재료는, 일반적으로 배선재료인 금속을 에칭하는 산성 또는 알칼리성의 에칭액 어느 쪽이든 용해하기 쉽다는 경향이 있다.
예를 들어, 이 IGZO를 반도체 재료로서 이용하여, 종래의 배선재료인 알루미늄 또는 알루미늄 합금과 조합한 경우, IGZO가 산용액 등에 의해 에칭되기 쉽기 때문에, 해당 배선재료를 패터닝하기 위한 에칭액을 접촉하면 IGZO 반도체층이 손상하여 전기적 특성에 변화가 생긴다. 그 때문에, 도 2에 나타내는 바와 같이 IGZO 반도체층(9) 상에 있는 소스 전극(6a)과 드레인 전극(6b) 사이의 채널 영역을 보호하기 위해 에칭 스토퍼층(10)을 배치하여, IGZO 반도체층(9)의 손상을 효과적으로 방지하고 있다.
그러나, 이러한 소위 에치 스토퍼형 TFT 구조는, 에치 스토퍼층 형성을 위해 제조공정수가 증가하거나, 채널 영역의 폭이 제한되어 TFT 소자 설계의 자유도가 크게 제한되는 등의 과제가 있으므로, 도 3에 나타내는 바와 같은 채널 에치형 TFT 구조가 바람직하다. 또한, 배선재료인 알루미늄 및 알루미늄 합금 자체의 저항값이 높기 때문에, IGZO 등의 산화물 반도체의 특성을 충분히 살릴 수 없다는 것이 우려된다.
이에, 보다 저항이 낮은 재료인 구리(Cu)나 구리를 주성분으로 하는 배선과의 조합을 위한 검토가 이루어지고 있다. 그러나, 구리는 저항이 낮다는 이점을 갖는 한편, 게이트 배선으로 이용하는 경우에는 유리 등의 기판과 구리의 밀착성이 충분하지 않거나, 또한 소스·드레인 배선으로 이용하는 경우에는 그 하지가 되는 반도체층으로의 확산이 발생하는 경우가 있다는 문제가 있다. 이를 방지하기 위해, 유리 등의 기판과의 밀착성이 높아, 실리콘 반도체로의 확산이 발생하기 어렵고, 배리어성까지도 겸비한 금속을 배치한 배리어막의 적층의 검토가 이루어지고 있으며, 해당 금속으로서 몰리브덴(Mo)이 주목을 받고 있다.
이러한 구리나 구리를 주성분으로 하는 구리합금을 포함하는 적층막은, 스퍼터법 등의 성막 프로세스에 의해 유리 등의 기판 상에 성막하고, 이어서 레지스트 등을 마스크로 하여 에칭하는 에칭공정을 거쳐 전극패턴이 된다. 그리고, 이 에칭공정의 방식으로는 에칭액을 이용하는 습식(웨트)과 플라즈마 등의 에칭가스를 이용하는 건식(드라이)이 있다. 여기서, 습식(웨트)에서 이용되는 에칭액에 요구되는 성능은, (i) 산화물 반도체층에 대한 손상이 적을 것 외에, (ii) 높은 가공정도(加工精度), (iii) 에칭 잔사가 적을 것, (iv) 에칭 편차가 적을 것, (v) 에칭 대상이 되는 구리를 포함한 배선재료의 금속의 용해에 대하여, 에칭성능이 안정적일 것(배스 수명의 연장효과) 등에 더하여, 디스플레이의 대형화 및 고해상도화에 대응하기 위하여, (vi) 에칭 후의 배선 단면형상을 소정의 범위 내로 하는, 에칭 후의 양호한 배선 단면형상을 얻는 것이 요구된다. 보다 구체적으로는, 도 4에 나타나는 구리배선 단부(端部)의 에칭면과 하층의 기판이 이루는 각도(테이퍼각)가 30~60°의 순테이퍼 형상, 레지스트 단부에서부터 배선 밑에 마련되는 배리어막과 접하는 배선 단부까지의 거리(CD 손실(loss))가 1.2㎛ 이하, 바람직하게는 1㎛ 이하인 것이 요구된다.
구리나 구리를 주성분으로 하는 구리합금을 포함하는 적층막의 에칭공정에서 이용되는 에칭액으로는, 예를 들어, 중성염과 무기산과 유기산 중에서 선택되는 적어도 하나와 과산화수소, 과산화수소 안정제를 포함하는 에칭용액(예를 들어, 특허문헌 4), 과산화수소, 유기산, 인산염, 2종류의 질소함유 첨가제, 불화 화합물 및 물을 소정량 함유하는 에칭용액(예를 들어, 특허문헌 5) 등이 제안되어 있다. 또한, 아몰퍼스 산화물막과 Al, Al합금 등으로 이루어진 금속막을 포함하는 적층막으로부터, Al, Al합금 등으로 이루어진 금속막을 선택적으로 에칭하는 에칭액 조성물(예를 들어, 특허문헌 6)이 제안되어 있다.
그러나, 어느 쪽이든 에칭 후의 배선 단면형상이 충분히 만족스럽지는 않았으며, 그 결과, 디스플레이의 대형화 및 고해상도화에 충분 대응하지 못하는 경우가 있었다. 또한, 특허문헌 5에 개시되는 에칭용액은, 불화 화합물을 함유하고 있으며, IGZO와 같은 산화물 반도체층에 대한 손상도 크고, 또한 환경대책의 관점으로부터도 충분히 만족하는 것은 아니었다.
국제공개 제2009/075281호 공보 일본특허공개 2010-4000호 공보 일본특허공개 2010-248547호 공보 일본특허공개 2002-302780호 공보 일본특허공개 2004-193620호 공보 국제공개 제2009/066750호 공보
본 발명은, 이러한 상황 하에 이루어진 것으로, IGZO와 같은 산화물 반도체층에 대한 데미지를 저감시킨 구리/몰리브덴계 다층 박막용 에칭액, 및 이를 이용한 산화물 반도체층에 대한 구리/몰리브덴계 다층 박막의 선택적인 에칭방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 목적을 달성하기 위해 예의 연구를 거듭한 결과, 에칭액에 있어서, (A) 과산화수소, (B) 불소원자를 함유하지 않는 무기산, (C) 유기산, (D) 아민 화합물, (E) 아졸류, 및 (F) 과산화수소 안정제라는 특정 조합으로 배합하고, 또한 pH 2.5~5의 범위 내로 함으로써, 그 목적을 달성할 수 있음을 발견하였다.
본 발명은, 이러한 지견에 기초하여 완성한 것이다. 즉, 본 발명의 요지는 하기와 같다.
[1] 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치에 있어서 구리/몰리브덴계 다층 박막을 선택적으로 에칭할 수 있는 에칭액으로서, (A) 과산화수소, (B) 불소원자를 함유하지 않는 무기산, (C) 유기산, (D) 탄소수 2~10이면서, 아미노기와, 아미노기 및 수산기 중에서 선택되는 적어도 하나의 기를 갖는 아민 화합물, (E) 아졸류, 및 (F) 과산화수소 안정제를 포함하고, pH가 2.5~5인 것을 특징으로 하는, 에칭액.
[2] (B) 무기산이, 황산 및/또는 질산인, 제1항에 기재된 에칭액.
[3] (C) 유기산이, 숙신산, 글리콜산, 유산, 말론산 및 말산 중에서 선택되는 적어도 1종인, 제1항 또는 제2항에 기재된 에칭액.
[4] (D) 아민 화합물이, 에탄올아민, 1-아미노-2-프로판올, 및 N,N-디에틸-1,3-프로판디아민 중에서 선택되는 적어도 1종인, 제1항~제3항 중 어느 한 항에 기재된 에칭액.
[5] (E) 아졸류가, 5-아미노-1H-테트라졸인, 제1항~제4항 중 어느 한 항에 기재된 에칭액.
[6] (F) 과산화수소 안정제가, 페닐요소인, 제1항~제5항 중 어느 한 항에 기재된 에칭액.
[7] 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치에 있어서 구리/몰리브덴계 다층 박막을 선택적으로 에칭할 수 있는 에칭액으로서, (A) 과산화수소를 3~10질량%, (B) 불소원자를 함유하지 않는 무기산을 0.01~5질량%, (C) 유기산을 1~15질량%, (D) 탄소수 2~10이면서, 아미노기와, 아미노기 및 수산기 중에서 선택되는 적어도 하나의 기를 갖는 아민 화합물을 1~10질량%, (E) 아졸류를 0.001~1질량%, 및 (F) 과산화수소 안정제를 0.01~0.5질량%를 포함하고, pH값이 2.5~5인 것을 특징으로 하는, 에칭액.
[8] 구리이온이, 미리 100~8000ppm 추가로 포함되는, 제1항~제7항 중 어느 한 항에 기재된 에칭액.
[9] 산화물 반도체층이, 인듐, 갈륨 및 아연 중 적어도 하나를 포함하는 산화물 반도체층인, 제1항~제8항 중 어느 한 항에 기재된 에칭액.
[10] 산화물 반도체층이, 인듐, 갈륨 및 아연으로 구성되는 산화물 반도체(IGZO) 층인, 제9항에 기재된 에칭액.
[11] 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치를, 제1항~제10항 중 어느 한 항에 기재된 에칭액에 접촉시키는 것을 특징으로 하는, 반도체 장치로부터의 구리/몰리브덴계 다층 박막의 선택적인 에칭방법.
[12] 산화물 반도체층이, 인듐, 갈륨 및 아연 중 적어도 하나를 포함하는 산화물 반도체층인, 제11항에 기재된 에칭방법.
[13] 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치를, 제1항~제10항 중 어느 한 항에 기재된 에칭액에 접촉시키는 것을 특징으로 하는, 반도체 장치의 제조방법.
[14] 산화물 반도체층이, 인듐, 갈륨 및 아연 중 적어도 하나를 포함하는 산화물 반도체층인, 제13항에 기재된 제조방법.
본 발명에 따르면, 구리/몰리브덴계 다층 박막의 에칭공정에 있어서, IGZO 반도체층 등의 산화물 반도체층에 대한 데미지가 적고, 에칭 후의 가공정도가 높고, 에칭 잔사나 편차가 적어, 배스 수명을 연장시키며, 또한 에칭 후의 양호한 배선 단면형상을 얻음으로써 디스플레이의 대형화 및 고해상도화에 대응할 수 있는 에칭액, 및 이를 이용한 구리/몰리브덴계 다층 박막의 에칭방법을 제공할 수 있다. 또한, 해당 에칭방법에 의해, 구리/몰리브덴계 다층 박막을 갖는 배선을, 선택적으로, 또한 일괄적으로 에칭을 행할 수 있다. 또한, 에칭 스토퍼층의 형성이 불필요해지므로, 높은 생산성으로 얻을 수 있고, 나아가 에칭 후의 배선 단면형상을 양호하게 할 수 있다.
도 1은, 반도체층에 아몰퍼스 실리콘을 이용한 TFT 단면구조의 모식도이다.
도 2는, 반도체층에 IGZO를 이용한 에치 스토퍼형 TFT 단면구조의 모식도이다.
도 3은, 반도체층에 IGZO를 이용한 채널 에치형 TFT 단면구조의 모식도이다.
도 4는, 본 발명의 에칭액을 이용하여 에칭했을 때의, 구리/몰리브덴계 다층 박막을 갖는 배선 단면의 모식도이다.
[구리/몰리브덴계 다층 박막용 에칭액]
본 발명의 에칭액은, 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치에 있어서의 구리/몰리브덴계 다층 박막의 선택적인 에칭에 이용되며, (A) 과산화수소, (B) 불소원자를 함유하지 않는 무기산, (C) 유기산, (D) 탄소수 2~10이면서, 아미노기와, 아미노기 및 수산기 중에서 선택되는 적어도 하나의 기를 갖는 아민 화합물, (E) 아졸류, 및 (F) 과산화수소 안정제를 포함하고, pH가 2.5~5인 것을 특징으로 하는 것이다.
《(A) 과산화수소》
본 발명의 에칭액에서 이용되는 과산화수소는 산화제로서 구리배선을 산화하는 기능을 가지며, 또한 몰리브덴에 대해서는 산화 용해하는 기능을 갖는다. 이 에칭액 중의 과산화수소의 함유량은, 3~10질량%가 바람직하고, 4.5~7.5질량%가 보다 바람직하다. 과산화수소의 함유량이 상기 범위 내에 있다면, 과산화수소의 관리가 용이해지고, 또한 적당한 에칭속도를 확보할 수 있어, 에칭량의 제어가 용이해지므로 바람직하다.
《(B) 불소원자를 포함하지 않는 무기산》
본 발명의 에칭액에서 이용되는 불소원자를 포함하지 않는 무기산은, (A) 과산화수소에 의해 산화한 구리의 용해에 기여하는 것으로서, 본 발명에 서는 환경 대책의 관점으로부터 불소원자를 포함하지 않는 산이 채용된다. 불소원자를 포함하지 않는 무기산으로는 황산, 질산, 염산, 인산, 차아인산, 탄산, 설파민산, 붕산 등을 바람직한 것으로 들 수 있으며, 이들은 단독으로, 혹은 복수를 혼합하여 이용할 수 있다. 그 중에서도 황산, 질산이 바람직하다.
에칭액 중의 (B) 무기산의 함유량은, 0.01~5질량%가 바람직하고, 0.01~3질량%가 보다 바람직하다. 무기산의 함유량이 상기 범위 내에 있다면, 적당한 에칭속도가 얻어지며, 또한 에칭 후의 양호한 배선 단면형상을 얻을 수 있다.
《(C) 유기산》
본 발명의 에칭액으로 이용되는 유기산은, 구리 및 몰리브덴의 에칭, 및 몰리브덴 유래의 잔사의 제거에 기여한다. 이 에칭액 중의 유기산의 함유량은, 1~15질량%가 바람직하고, 5~13질량%가 보다 바람직하다. 유기산의 함유량이 상기 범위 내에 있다면, 구리 및 몰리브덴의 에칭, 및 몰리브덴 유래의 잔사의 제거가 충분히 이루어지고, 또한 에칭 후의 양호한 배선 단면형상을 얻을 수 있다. 또한, 에칭 후에 함유되는 구리이온의 마스킹제로서도 기능하므로, 구리에 의한 과산화수소의 과잉 분해를 억제할 수 있다.
유기산으로는, 탄소수 1~18의 지방족 카르본산, 탄소수 6~10의 방향족 카르본산 이외에, 탄소수 1~10의 아미노산 등을 바람직한 것으로 들 수 있다.
탄소수 1~18의 지방족 카르본산으로는, 포름산, 아세트산, 프로피온산, 유산, 글리콜산, 디글리콜산, 피루브산, 말론산, 부티르산, 하이드록시부티르산, 주석산, 숙신산, 말산, 말레산, 푸마르산, 길초산, 글루타르산, 이타콘산, 아디프산, 카프론산, 구연산, 프로판트리카르본산, trans-아코니트산, 에난트산, 카프릴산, 라우르산, 미리스트산, 팔미트산, 스테아린산, 올레산, 리놀레산, 리놀렌산 등을 바람직하게 들 수 있다.
탄소수 6~10의 방향족 카르본산으로는, 안식향산, 살리실산, 만델산, 프탈산, 이소프탈산, 테레프탈산 등을 바람직하게 들 수 있다.
또한, 탄소수 1~10의 아미노산으로는, 카르바민산, 알라닌, 글리신, 아스파라긴, 아스파라긴산, 사르코신, 세린, 글루타민, 글루타민산, 4-아미노부티르산, 이미노디부티르산, 아르기닌, 류신, 이소류신, 니트릴로삼아세트산 등을 바람직하게 들 수 있다.
유기산으로는, 상기한 유기산 중에서, 아세트산, 숙신산, 알라닌, 구연산, 말산, 유산, 글리콜산, 주석산, 말론산, 글리신, 글루타르산, 말레산, trans-아코니트산이 바람직하고, 그 중에서도 숙신산, 말산, 유산, 글리콜산, 및 말론산이 특히 바람직하고, 이들은 단독으로 또는 복수를 조합하여 이용할 수 있다.
《(D) 아민 화합물》
본 발명의 에칭액으로 이용되는 아민 화합물은, 에칭 후의 양호한 배선 단면형상에 기여하고, 탄소수 2~10이면서, 아미노기와, 아미노기 및 수산기 중에서 선택되는 적어도 하나의 기를 갖는 화합물이다.
이러한 아민 화합물로는, 에틸렌디아민, 트리메틸렌디아민, 테트라메틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민, N,N-디메틸-1,3-프로판디아민, N,N-디에틸-1,3-프로판디아민, 1,3-디아미노부탄, 2,3-디아미노부탄, 펩타메틸렌디아민, 2,4-디아미노펜탄, 헥사메틸렌디아민, 헵타메틸렌디아민, 옥타메틸렌디아민, 노나메틸렌디아민, N-메틸에틸렌디아민, N,N-디메틸에틸렌디아민, 트리메틸에틸렌디아민, N-에틸에틸렌디아민, N,N-디에틸에틸렌디아민, 트리에틸에틸렌디아민, 1,2,3-트리아미노프로판, 히드라진, 트리스(2-아미노에틸) 아민, 테트라(아미노메틸) 메탄, 디에틸렌트리아민, 트리에틸렌테트라민, 테트라에틸펜타민, 헵타에틸렌옥타민, 노나에틸렌데카민, 디아자비시클로운데센 등의 폴리아민;
에탄올아민, N-메틸에탄올아민, N-메틸디에탄올아민, N-에틸에탄올아민, N-아미노에틸에탄올아민, N-프로필에탄올아민, N-부틸에탄올아민, 디에탄올아민, 트리에탄올아민, 1-아미노-2-프로판올, N-메틸이소프로판올아민, N-에틸이소프로판올아민, N-프로필이소프로판올아민, 2-아미노프로판-1-올, N-메틸-2-아미노-프로판-1-올, N-에틸-2-아미노-프로판-1-올, 1-아미노프로판-3-올, N-메틸-1-아미노프로판-3-올, N-에틸-1-아미노프로판-3-올, 1-아미노부탄-2-올, N-메틸-1-아미노부탄-2-올, N-에틸-1-아미노부탄-2-올, 2-아미노부탄-1-올, N-메틸-2-아미노부탄-1-올, N-에틸-2-아미노부탄-1-올, 3-아미노부탄-1-올, N-메틸-3-아미노부탄-1-올, N-에틸-3-아미노부탄-1-올, 1-아미노부탄-4-올, N-메틸-1-아미노부탄-4-올, N-에틸-1-아미노부탄-4-올, 1-아미노-2-메틸프로판-2-올, 2-아미노-2-메틸프로판-1-올, 1-아미노펜탄-4-올, 2-아미노-4-메틸펜탄-1-올, 2-아미노헥산-1-올, 3-아미노헵탄-4-올, 1-아미노옥탄-2-올, 5-아미노옥탄-4-올, 1-아미노프로판-2,3-디올, 2-아미노프로판-1,3-디올, 트리스(옥시메틸) 아미노메탄, 1,2-디아미노프로판-3-올, 1,3-디아미노프로판-2-올, 2-(2-아미노에톡시) 에탄올, 2-(2-아미노에틸아미노) 에탄올, 디글리콜아민 등의 알칸올아민을 바람직한 것으로 들 수 있으며, 이들을 단독으로 또는 복수를 조합하여 이용할 수 있다. 이들 중에서도, 에탄올아민, 1-아미노-2-프로판올, N,N-디에틸-1,3-프로판디아민이 특히 바람직하다.
본 발명의 에칭액 중의 아민 화합물의 함유량은, 1~10질량%가 바람직하고, 2~7질량%가 보다 바람직하다. 아민 화합물의 함유량이 상기 범위 내에 있다면, 에칭 후의 양호한 배선 단면형상을 얻을 수 있다.
《(E) 아졸류》
본 발명의 에칭액으로 이용되는 아졸류로는, 1H-벤조트리아졸, 5-메틸-1H-벤조트리아졸, 3-아미노-1H-트리아졸 등의 트리아졸류; 1H-테트라졸, 5-메틸-1H-테트라졸, 5-페닐-1H-테트라졸, 5-아미노-1H-테트라졸 등의 테트라졸류; 1H-이미다졸, 1H-벤조이미다졸 등의 이미다졸류; 1,3-티아졸, 4-메틸티아졸 등의 티아졸류 등을 바람직하게 들 수 있다. 이들 중, 테트라졸류가 바람직하고, 그 중에서도 5-아미노-1H-테트라졸이 바람직하다.
에칭액 중의 아졸류의 함유량은, 0.001~1질량%가 바람직하고, 0.001~0.5질량%가 보다 바람직하다. 아졸류의 함유량이 상기 범위 내에 있다면, 에칭 후의 CD 손실의 증대를 억제하면서, 에칭 후의 양호한 배선 단면형상을 얻을 수 있다.
《(F) 과산화수소 안정제》
본 발명의 에칭액은, 과산화수소 안정제를 함유한다. 과산화수소 안정제로는, 통상, 과산화수소 안정제로서 사용되는 것이라면 제한 없이 사용 가능하지만, 페닐요소, 알릴요소, 1,3-디메틸요소, 티오요소 등의 요소계 과산화수소 안정제 이외에, 페닐아세트산아미드, 페닐에틸렌글리콜 등을 바람직한 것으로 들 수 있으며, 그 중에서도 페닐요소가 바람직하다.
본 발명의 에칭액 중의 (F) 과산화수소 안정제의 함유량은, 그 첨가효과를 충분히 얻는 관점으로부터, 0.01~0.5질량%가 바람직하고, 0.01~0.3질량%가 보다 바람직하다.
《pH》
본 발명의 에칭액은, pH 2.5~5인 것을 필요로 한다. pH 2.5 미만이면 몰리브덴이 에칭 용해될 때에 생성되는 몰리브덴 산화물이 용해되기 어려워지고, 그 결과, 에칭 후에 몰리브덴 산화물 유래의 잔사가 발생하여, 누설(leak)의 원인이 되어 전기특성이 저하되는 경우가 있다. 또한, IGZO와 같은 산화물 반도체층에 대한 손상도 커지므로 바람직하지 않다. 또한, pH 5보다 크면, (A) 과산화수소의 안정성이 저하되어, 구리배선의 에칭속도가 감소하고, 배스 수명도 감소하게 된다. 이러한 관점으로부터, 본 발명의 에칭액의 pH는, 2.5~5가 바람직하다.
《구리이온》
본 발명의 에칭액은, 사용 초기부터 에칭성능을 향상시키기 위한 목적으로, 미리 구리이온을 함유시키는 것이 바람직하다. 구리이온은, 에칭액에 구리분말이나 황산구리, 질산구리 등의 구리염을 첨가함으로써, 에칭액 중에 함유시킬 수 있다.
에칭액 중의 구리이온의 농도는, 100ppm 이상이 바람직하고, 200ppm 이상이 보다 바람직하다. 또한, 농도의 상한은, 에칭성능이 저하되지 않는 한 제한은 없으나, 배스 수명 등을 고려할 때, 8000ppm 이하가 바람직하고, 6000ppm 이하가 더 바람직하고, 특히 2000ppm 이하가 보다 바람직하다.
《기타 성분》
본 발명의 에칭액은, 상기한 (A)~(F) 성분 이외에, 물, 기타 에칭액에 통상 이용되는 각종 첨가제를 에칭액의 효과를 저해하지 않는 범위에서 포함한다. 물로는, 증류, 이온교환처리, 필터처리, 각종 흡착처리 등에 의해, 금속이온이나 유기 불순물, 파티클 입자 등이 제거된 것이 바람직하고, 특히 순수, 초순수가 바람직하다. 첨가제로는, 예를 들어, 구리이온 용해시의 안정성을 향상시키는 효과가 있는, 각종 배위자나 킬레이트제를 이용할 수 있다. 또한 예를 들어, pH의 조정을 위해, pH 조정제를, pH의 안정화를 위해, 완충제를 이용할 수도 있다.
[구리/몰리브덴계 다층 박막의 에칭방법]
본 발명의 에칭방법은, 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치에 있어서의 구리/몰리브덴계 다층 박막의 선택적인 에칭방법으로서, 본 발명의 에칭액, 즉 (A) 과산화수소, (B) 불소원자를 함유하지 않는 무기산, (C) 유기산, (D) 탄소수 2~10이면서, 아미노기와, 아미노기 및 수산기 중에서 선택되는 적어도 하나의 기를 갖는 아민 화합물, (E) 아졸류, 및 (F) 과산화수소 안정제를 포함하고, pH가 2.5~5인 구리/몰리브덴계 다층 박막용 에칭액을 이용하는 것을 특징으로 하며, 에칭 대상물과 본 발명의 에칭액을 접촉시키는 공정을 갖는다. 본 발명의 에칭방법에 의해, 산화물 반도체층에 대하여, 구리/몰리브덴계 다층 박막을 선택적으로, 또한 일괄적으로 에칭을 행할 수 있고, 그리고 에칭 후의 양호한 배선 단면형상을 얻을 수 있다.
본 발명의 에칭방법에서는, 예를 들어 도 4에 나타나는 바와 같은, 유리기판 상에, 몰리브덴계 재료로 이루어진 배리어막과 구리 또는 구리를 주성분으로 하는 재료로 이루어진 구리배선을 순서대로 적층하여 이루어진 구리/몰리브덴계 다층 박막 상에, 추가로 레지스트를 도포하고, 원하는 패턴 마스크를 노광 전사하고, 현상하여 원하는 레지스트 패턴을 형성한 것과 함께, 산화물 반도체층을 구비하는 반도체 장치를 에칭 대상물로 한다. 또한, 구리/몰리브덴계 다층 적층막 상에 추가로 몰리브덴을 배치하는 소위 몰리브덴/구리/몰리브덴계 다층 적층막과 같은 샌드위치 구조를 형성한 것과 함께, 산화물 반도체층을 구비하는 반도체 장치도 에칭 대상물이 될 수 있다. 한편, 이러한 구리/몰리브덴계 다층 박막은, 플랫 패널 디스플레이 등의 표시 디바이스 등의 배선에 바람직하게 이용되는 것이다.
구리배선은, 구리 또는 구리를 주성분으로 하는 재료(예를 들어, 구리합금) 에 의해 형성되어 있다면 특별한 제한은 없으며, 해당 배리어막을 형성하는 몰리브덴계 재료로는, 몰리브덴(Mo) 금속 또는 Mo계 합금 등을 들 수 있다.
산화물 반도체층으로는, 아연(Zn), 주석(Sn), 인듐(In), 갈륨(Ga) 또는 하프늄(Hf)의 산화물 또는 이들 2종 이상의 복합산화물로서, 산화물 반도체로 공지된 것, 예를 들어, ZnO, SnO, In-Ga-Zn 산화물(IGZO), Zn-Sn 산화물(ZTO), In-Zn 산화물(IZO(등록상표)), In-Hf-Zn 산화물, In-Ga 산화물(IGO) 또는 In-Sn-Zn 산화물(ITZO(등록상표)) 등을 들 수 있다.
에칭 대상물에 에칭액을 접촉시키는 방법에는 특별한 제한은 없으며, 예를 들어 에칭액을 적하(매엽 스핀처리)나 스프레이 등의 형식에 의해 대상물에 접촉시키는 방법이나, 대상물을 에칭액에 침지시키는 방법 등의 습식(웨트) 에칭방법을 채용할 수 있다. 본 발명에서는, 스프레이 등의 형식에 의해 대상물에 접촉시키는 방법, 대상물을 에칭액에 침지하여 접촉시키는 방법이 바람직하게 채용된다.
에칭액의 사용온도로는, 20~60℃의 온도가 바람직하고, 특히 30~50℃가 바람직하다. 에칭액의 온도가 20℃ 이상이면, 에칭속도가 너무 느려지지 않으므로, 생산효율이 현저하게 저하되는 경우가 없다. 한편, 60℃ 미만의 온도이면, 액 조성 변화를 억제하여, 에칭조건을 일정하게 유지할 수 있다. 에칭액의 온도를 높임에 따라, 에칭속도는 상승되나, 에칭액의 조성 변화를 작게 억제하는 것 등도 고려한 다음에, 적당히 최적의 처리온도를 결정하면 된다.
본 발명의 에칭방법에 있어서, 에칭액에 포함되는 과산화수소는, 상기와 같은 구리나 몰리브덴의 산화 용해 등에 소비되고, 또한, 이 용해된 구리나 몰리브덴이 과산화수소의 분해를 촉진시키므로, 과산화수소 농도의 저하에 기인한 에칭액의 성능 저하가 발생하는 경우가 있다. 이러한 경우에는, 적당히 (A) 과산화수소 및 (C) 유기산을 동시에, 혹은 따로따로 첨가함으로써 배스 수명을 연장시킬 수 있다.
실시예
다음에, 본 발명을 실시예를 통해 더욱 자세하게 설명하나, 본 발명은 이들 예로 한정되는 것은 전혀 아니다.
(에칭 후의 구리/몰리브덴계 다층 박막의 단면의 관찰)
실시예 및 비교예에서 얻어진, 에칭을 행한 후의 구리/몰리브덴계 다층 박막 시료의 단면을 주사형 전자현미경(「S5000형(모델번호) 」; Hitachi제)을 이용하여 관찰배율 30000배(가속전압 2kV, 가속전류 10μA) 로 관찰하였다. 얻어진 SEM 화상을 토대로 도 4에서 나타는 테이퍼각, CD 손실(㎛)을 얻었다.
테이퍼각, CD 손실(㎛), 및 IGZO 반도체층의 에칭속도는, 표 1에 기재된 기준범위 내에 있으면 합격으로 하여, 에칭액의 성능을 판단하였다.
(에칭 잔사의 평가)
실시예 및 비교예에서 얻어진, 에칭을 행한 후의 구리/몰리브덴계 다층 박막 시료의 표면을 주사형 전자현미경(「S5000형(모델번호) 」; Hitachi제)을 이용하여 관찰배율 50000배(가속전압 2kV, 가속전류 10μA) 로 관찰하고, 해당 시료의 잔사를 하기 기준으로 평가하였다.
○: 잔사가 전혀 확인되지 않음
△: 잔사가 약간 확인되었으나, 배선성능에 대한 영향은 없으므로 실용상 문제없음
×: 현저한 잔사가 확인됨
(IGZO 반도체층의 에칭평가)
IGZO 반도체를 갖는 유리기판을 이용하여, 실시예 및 비교예에 나타나는 에칭액에 35℃에서 1~60분간 침지하고, 형광 X선 분석장치(「SEA1200VX(모델번호) 」; SII NanoTechnology Inc.제) 에 의해 침지 전후의 막두께를 측정함으로써, 이 차분으로부터 산화물 반도체의 에칭속도(Å/min.) 를 측정하고, 표 1에 기재된 기준범위 내이면 합격으로 하여, 에칭액의 IGZO 반도체층에 대한 저부식성을 판단하였다.
Figure 112014013435522-pct00001
제작예 1(구리/몰리브덴계 다층 박막의 제작)
유리를 기판으로 하고, 몰리브덴(Mo)을 스퍼터하여 몰리브덴으로 이루어진 배리어막을 형성하고, 이어서 구리를 스퍼터하여 구리배선을 형성하고, 이어서 레지스트를 도포하고, 패턴 마스크를 노광 전사 후, 현상하여, 패턴을 형성한 구리/몰리브덴계 다층 박막을 제작하였다. 또한, 몰리브덴/구리/몰리브덴의 삼층막에 대해서는, 상술한 작성방법에서의 레지스트 도포 전에, 구리배선 상에 몰리브덴을 스퍼터로 몰리브덴층을 형성시키는 것을 제외하고는, 상술한 방법과 동일하게 실시하였다.
실시예 1~5(에칭액 조성 및 평가결과)
표 2에 나타나는 에칭액 중에, 저농도영역(200-1000ppm, Cu저농도영역이라 표기하기도 함) 및 고농도영역(3000-4000ppm, Cu고농도영역이라 표기하기도 함)의 구리이온 농도(Cu농도라 표기하기도 함)이 되도록 구리분말을 용해하였다. 이 에칭액으로, 제작예에서 얻어진 구리/몰리브덴계 다층 박막을, 샤워 분무에 의해 35℃에서 에칭하는 작업을 행하고, 얻어진 에칭 후의 구리/몰리브덴계 다층 박막 시료에 대하여, 이 테이퍼각, CD 손실(㎛)을 SEM 관찰을 통해 얻었다.
또한, 레지스트가 패터닝되어 있지 않은 영역의 에칭 대상물이, 육안으로 에칭되었다고 판단한 시간을 저스트 에칭(Just Etching) 시간으로 하고, 이 저스트 에칭시간으로부터 40~100%의 범위 내의 임의의 비율로 길게 에칭처리(오버에칭) 한 시간을 에칭시간으로 하여 설정하였다(예를 들어, 저스트 에칭타임 100초일 때, 50%의 오버에칭이라면, 그 에칭시간은 150초가 된다). 에칭액 조성 및 평가결과를 표 2에 나타낸다.
Figure 112014013435522-pct00002
*1: Mitsubishi Gas Chemical Company, Inc.제
*2: Wako Pure Chemical Industries, Ltd.제
*3: 5-아미노-1H-테트라졸, Wako Pure Chemical Industries, Ltd.제
*4: 페닐요소, Wako Pure Chemical Industries, Ltd.제
실시예 6 및 7
실시예 4에서, 사용하는 에칭액4에 미리 구리이온 농도가 200ppm(실시예 6), 6000ppm(실시예 7)이 되도록 구리분말을 첨가하는 것을 제외하고는, 실시예 4와 동일하게 에칭을 행하였다. 에칭으로 얻어진 구리/몰리브덴계 다층 박막의 테이퍼각, CD 손실(㎛), 잔사의 평가를 표 3에 나타낸다. 또한, 표 3에는 실시예 4의 에칭액4(미리 구리분말을 첨가하지 않음) 에 의한 에칭으로 얻어진 구리/몰리브덴계 다층 박막의 테이퍼각, CD 손실(㎛), 잔사의 평가도 동시에 나타내었다.
Figure 112014013435522-pct00003
실시예 4에서, 사용하는 에칭액 4에 미리 구리분말을 표 4에 나타난 농도가 되도록 첨가하고, 에칭의 대상막이 몰리브덴/구리/몰리브덴의 3층막인 것을 제외하고는, 실시예 4와 동일한 에칭조작을 하여, 각각을 실시예 8 및 9로 하였다. 한편, 실시예 8의 에칭온도를 32℃로 하였다. 얻어진 몰리브덴/구리/몰리브덴계 다층 박막의 테이퍼각, CD 손실(㎛), 잔사의 평가를 표 4에 나타낸다.
Figure 112014013435522-pct00004
비교예 1~5
실시예 1에서, 에칭액을 표 5에 나타내는 배합의 것을 이용하는 것을 제외하고는, 실시예 1과 동일한 방법으로, 에칭을 행하였다. 얻어진 구리/몰리브덴계 다층 박막의 테이퍼각, CD 손실(㎛), 잔사의 평가를 표 5에 나타낸다.
Figure 112014013435522-pct00005
*5: Cu고농도영역에서, 배선 단면형상에 있어서, 하층의 몰리브덴이 상층의 구리보다 선택적으로 에칭되는, 언더컷이 발생함
*6: 에칭되지 않음
*7: 레지스트가 필링됨
실시예 1~5, 비교예 1~6의 조성에 있어서, IGZO 반도체층의 에칭속도의 측정방법에 따라 얻어진 IGZO 반도체층의 에칭속도를 표 6에 나타낸다.
Figure 112014013435522-pct00006
본 발명의 에칭액을 이용한 실시예는, 에칭 후의 배선 단면형상이 양호하였으며, 또한 잔사의 평가의 점에서도 우수한 결과를 나타내었다. 한편, (B) 성분을 포함하지 않는 에칭액을 이용한 비교예 1에서는, 배선 단면형상에 있어서, 하층의 몰리브덴이 상층의 구리보다 선택적으로 에칭되는, 소위 언더컷이 발생하였다. (B)~(F) 성분을 포함하지 않는 에칭액을 이용한 비교예 2 및 3에서는, 에칭이 진행되지 않거나, 혹은 레지스트가 박리되어 버려, 이들 에칭액은 실용할 수 없음 확인되었다. 또한, pH가 본원발명의 규정 범위 밖인 에칭액을 이용한 비교예 4에서는 CD 손실이 1보다 크고, (D) 성분을 포함하지 않는 에칭액을 이용한 비교예 5에서는, 하층의 몰리브덴이 선택적으로 에칭되어, 에칭 단면(端面)이 순(順) 테이퍼로 되지 않고, 일부 테이퍼각이 90도를 초과하는 역(逆) 테이퍼가 되어 버려, 배선 단면형상의 점에서 문제를 발생시키는 것이 확인되었다.
미리 구리이온을 200ppm, 혹은 6000ppm을 함유시킨 에칭액을 이용한 실시예 6 및 7의 에칭 후의 배선 단면형상은, 실시예 4(미리 구리분말을 첨가하지 않은 에칭액)에서의 에칭 후의 배선 단면형상보다 양호하여, 잔사의 평가의 점에서도 양호한 것이 확인되었다. 즉, 본 발명의 에칭액에 미리 구리이온을 첨가하면, 에칭액의 사용 초기부터, 양호한 성능을 발현하는 것이 확인되었다.
또한, IGZO의 에칭속도에 대해서는, 실시예 1~5 모두 합격 기준 내이고, 구리/몰리브덴계 다층 박막의 에칭성능과 양립하고 있는 것이 확인되었다.
산업상 이용가능성
본 발명의 에칭액은, IGZO와 같은 산화물 반도체층에 실질적인 데미지를 주지 않고, 구리/몰리브덴계 다층 박막의 에칭에 호적하게 이용할 수 있다. 상기 에칭액을 이용한 에칭방법은, IGZO와 같은 산화물 반도체층에 대하여, 구리/몰리브덴계 다층 박막을 갖는 배선을 선택적으로, 또한 일괄적으로 에칭할 수 있고, 에칭 후의 배선 단면형상을 양호하게 할 수 있으므로, 높은 생산성을 달성할 수 있다.
1 유리
2 게이트 전극
3 게이트 절연막
4 i층(아몰퍼스 실리콘)
5 n+층(아몰퍼스 실리콘)
6a 소스 전극
6b 드레인 전극
7 보호층
8 투명 전극
9 IGZO 반도체층
10 에칭 스토퍼층

Claims (14)

  1. 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치에 있어서 구리/몰리브덴계 다층 박막을 선택적으로 에칭할 수 있는 에칭액으로서, (A) 과산화수소, (B) 불소원자를 함유하지 않는 무기산, (C) 유기산, (D) 탄소수 2~10이면서, 아미노기와, 아미노기 및 수산기 중에서 선택되는 적어도 하나의 기를 갖는 아민 화합물, (E) 아졸류, 및 (F) 과산화수소 안정제를 포함하고, pH가 2.5~5인 것을 특징으로 하는, 에칭액.
  2. 제1항에 있어서,
    (B) 무기산이, 황산 및/또는 질산인, 에칭액.
  3. 제1항에 있어서,
    (C) 유기산이, 숙신산, 글리콜산, 유산, 말론산 및 말산 중에서 선택되는 적어도 1종인, 에칭액.
  4. 제1항에 있어서,
    (D) 아민 화합물이, 에탄올아민, 1-아미노-2-프로판올, 및 N,N-디에틸-1,3-프로판디아민 중에서 선택되는 적어도 1종인, 에칭액.
  5. 제1항에 있어서,
    (E) 아졸류가, 5-아미노-1H-테트라졸인, 에칭액.
  6. 제1항에 있어서,
    (F) 과산화수소 안정제가, 페닐요소인, 에칭액.
  7. 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치에 있어서 구리/몰리브덴계 다층 박막을 선택적으로 에칭할 수 있는 에칭액으로서, (A) 과산화수소를 3~10질량%, (B) 불소원자를 함유하지 않는 무기산을 0.01~5질량%, (C) 유기산을 1~15질량%, (D) 탄소수 2~10이면서, 아미노기와, 아미노기 및 수산기 중에서 선택되는 적어도 하나의 기를 갖는 아민 화합물을 1~10질량%, (E) 아졸류를 0.001~1질량%, 및 (F) 과산화수소 안정제를 0.01~0.5질량%를 포함하고, pH값이 2.5~5인 것을 특징으로 하는, 에칭액.
  8. 제1항에 있어서,
    구리이온이, 미리 100~8000ppm 추가로 포함되는, 에칭액.
  9. 제1항에 있어서,
    산화물 반도체층이, 인듐, 갈륨 및 아연 중 적어도 하나를 포함하는 산화물 반도체층인, 에칭액.
  10. 제9항에 있어서,
    산화물 반도체층이, 인듐, 갈륨 및 아연으로 구성되는 산화물 반도체(IGZO) 층인, 에칭액.
  11. 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치를, 제1항 내지 제10항 중 어느 한 항에 기재된 에칭액에 접촉시키는 것을 특징으로 하는, 반도체 장치로부터의 구리/몰리브덴계 다층 박막의 선택적인 에칭방법.
  12. 제11항에 있어서,
    산화물 반도체층이, 인듐, 갈륨 및 아연 중 적어도 하나를 포함하는 산화물 반도체층인, 에칭방법.
  13. 산화물 반도체층과 구리/몰리브덴계 다층 박막을 구비하는 반도체 장치를, 제1항 내지 제10항 중 어느 한 항에 기재된 에칭액에 접촉시키는 것을 특징으로 하는, 반도체 장치의 제조방법.
  14. 제13항에 있어서,
    산화물 반도체층이, 인듐, 갈륨 및 아연 중 적어도 하나를 포함하는 산화물 반도체층인, 제조방법.
KR1020147003581A 2011-07-26 2012-07-25 구리/몰리브덴계 다층 박막용 에칭액 KR101901721B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-163198 2011-07-26
JP2011163198 2011-07-26
PCT/JP2012/068853 WO2013015322A1 (ja) 2011-07-26 2012-07-25 銅／モリブデン系多層薄膜用エッチング液

Publications (2)

Publication Number Publication Date
KR20140044908A KR20140044908A (ko) 2014-04-15
KR101901721B1 true KR101901721B1 (ko) 2018-09-28

Family

ID=47601161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147003581A KR101901721B1 (ko) 2011-07-26 2012-07-25 구리/몰리브덴계 다층 박막용 에칭액

Country Status (6)

Country Link
US (1) US9365770B2 (ko)
JP (1) JP6036691B2 (ko)
KR (1) KR101901721B1 (ko)
CN (1) CN103717787B (ko)
TW (1) TWI531639B (ko)
WO (1) WO2013015322A1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555884B (zh) * 2011-08-22 2016-11-01 東友精細化工有限公司 配線形成方法及銅基金屬膜用蝕刻液組合物
JP6044337B2 (ja) * 2012-12-28 2016-12-14 三菱瓦斯化学株式会社 インジウムとガリウムおよび酸素、またはインジウムとガリウムと亜鉛および酸素からなる酸化物のエッチング液およびエッチング方法
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
CN105121705B (zh) * 2013-04-23 2017-08-04 三菱瓦斯化学株式会社 包含铜和钼的多层膜的蚀刻中使用的液体组合物、和使用该液体组合物的基板的制造方法、以及通过该制造方法制造的基板
WO2015002272A1 (ja) * 2013-07-05 2015-01-08 和光純薬工業株式会社 エッチング剤、エッチング方法およびエッチング剤調製液
CN105359257B (zh) * 2013-07-09 2018-03-06 三菱瓦斯化学株式会社 从由铟、镓、锌以及氧组成的氧化物(igzo)的表面清洗和去除含铜附着物的液体组合物以及使用了该液体组合物的igzo表面的清洗方法，以及利用该清洗方法清洗的基板
TWI510676B (zh) * 2013-07-10 2015-12-01 Daxin Materials Corp Metal etchant compositions for etching copper and molybdenum and their use for etching Metal etching method for copper and molybdenum
KR102279498B1 (ko) * 2013-10-18 2021-07-21 주식회사 동진쎄미켐 금속 배선 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
TWI495762B (zh) * 2013-11-01 2015-08-11 Daxin Materials Corp 蝕刻液組成物及蝕刻方法
JP6424559B2 (ja) * 2013-11-22 2018-11-21 三菱瓦斯化学株式会社 エッチング用組成物及びそれを用いたプリント配線板の製造方法
JP6128404B2 (ja) * 2013-11-25 2017-05-17 パナソニックＩｐマネジメント株式会社 多層膜用エッチング液とエッチング濃縮液およびエッチング方法
CN105899713B (zh) * 2014-01-14 2018-01-12 塞克姆公司 选择性金属/金属氧化物刻蚀方法
KR102148879B1 (ko) * 2014-01-22 2020-08-27 동우 화인켐 주식회사 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102198338B1 (ko) * 2014-03-03 2021-01-04 동우 화인켐 주식회사 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
JP5866566B2 (ja) * 2014-04-25 2016-02-17 パナソニックＩｐマネジメント株式会社 モリブデンと銅を含む多層膜用エッチング液とエッチング濃縮液およびエッチング方法
KR102255577B1 (ko) * 2014-08-25 2021-05-25 엘지디스플레이 주식회사 식각액 조성물
JP6494254B2 (ja) * 2014-11-18 2019-04-03 関東化學株式会社 銅、モリブデン金属積層膜エッチング液組成物、該組成物を用いたエッチング方法および該組成物の寿命を延ばす方法
JP6531612B2 (ja) * 2014-11-27 2019-06-19 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP6657770B2 (ja) * 2014-11-27 2020-03-04 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
CN104498951B (zh) * 2014-12-11 2017-05-17 深圳新宙邦科技股份有限公司 一种双氧水系铜钼合金膜用蚀刻液
JP6516214B2 (ja) * 2015-03-20 2019-05-22 パナソニックＩｐマネジメント株式会社 多層膜用エッチング液とエッチング濃縮液およびエッチング方法
KR102293675B1 (ko) * 2015-03-24 2021-08-25 동우 화인켐 주식회사 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
CN105140131A (zh) * 2015-07-15 2015-12-09 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法
WO2017086758A1 (ko) * 2015-11-19 2017-05-26 오씨아이 주식회사 구리 식각용 조성물 및 과산화수소계 금속 식각용 조성물
KR102493276B1 (ko) * 2015-12-21 2023-01-30 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 구리 및 몰리브덴을 포함하는 다층박막을 에칭하는 액체 조성물, 및 이것을 이용한 에칭방법, 그리고 표시 디바이스의 제조방법
KR102455790B1 (ko) * 2015-12-22 2022-10-19 주식회사 이엔에프테크놀로지 구리 식각액 조성물
TWI726995B (zh) * 2016-02-17 2021-05-11 易安愛富科技有限公司 蝕刻液組合物
CN107236956B (zh) * 2016-03-28 2020-04-17 东友精细化工有限公司 用于铜基金属层的蚀刻剂组合物及用其制造显示设备的阵列基板的方法
JP6777420B2 (ja) * 2016-04-21 2020-10-28 関東化学株式会社 単層膜または積層膜のエッチング組成物または前記組成物を用いたエッチング方法
KR102603630B1 (ko) * 2016-04-25 2023-11-17 동우 화인켐 주식회사 표시장치용 어레이 기판의 제조방법
CN107690488B (zh) * 2016-09-09 2019-03-01 松下知识产权经营株式会社 多层膜用蚀刻液和蚀刻浓缩液及蚀刻方法
CN107012465B (zh) * 2017-03-28 2019-09-03 江苏和达电子科技有限公司 一种铜蚀刻液及其应用
CN106757033B (zh) * 2017-03-28 2019-01-04 江苏和达电子科技有限公司 一种铜或铜合金的选择性蚀刻液
JP7074127B2 (ja) * 2017-03-31 2022-05-24 三菱瓦斯化学株式会社 圧延銅箔の表面処理液及び表面処理方法並びに圧延銅箔の製造方法
KR102435551B1 (ko) * 2017-06-20 2022-08-25 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
CN107564809B (zh) * 2017-08-04 2019-11-12 深圳市华星光电半导体显示技术有限公司 Igzo膜层的蚀刻液及其蚀刻方法
JP6949125B2 (ja) * 2017-08-31 2021-10-13 富士フイルム株式会社 薬液の精製方法、及び、薬液
KR20190027019A (ko) * 2017-09-04 2019-03-14 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
CN109415818A (zh) * 2018-03-23 2019-03-01 松下知识产权经营株式会社 铜厚膜用蚀刻液
JP7230908B2 (ja) * 2018-04-24 2023-03-01 三菱瓦斯化学株式会社 銅箔用エッチング液およびそれを用いたプリント配線板の製造方法ならびに電解銅層用エッチング液およびそれを用いた銅ピラーの製造方法
JP7367700B2 (ja) 2018-11-20 2023-10-24 三菱瓦斯化学株式会社 銅および銅合金を選択的にエッチングするためのエッチング液およびそれを用いた半導体基板の製造方法
CN110219003B (zh) * 2019-07-01 2021-08-24 江苏和达电子科技有限公司 用于蚀刻由铜层及钼层构成的金属层的蚀刻液及其应用
CN110714200A (zh) * 2019-10-29 2020-01-21 深圳市华星光电技术有限公司 含铜金属层的蚀刻方法、薄膜晶体管、显示装置及蚀刻剂
CN111472003B (zh) * 2020-05-27 2022-09-20 湖北兴福电子材料股份有限公司 一种铜制程面板中调节蚀刻锥角的蚀刻液及调节方法
CN112080747B (zh) * 2020-09-02 2021-10-08 Tcl华星光电技术有限公司 蚀刻钼/铜/钼或钼合金/铜/钼合金三层金属配线结构的蚀刻液组合物及其应用
CN112663064A (zh) * 2020-12-16 2021-04-16 江苏艾森半导体材料股份有限公司 一种铜钼金属蚀刻液及其制备方法和应用
CN113192974B (zh) * 2021-04-07 2023-02-28 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN113613413A (zh) * 2021-07-30 2021-11-05 东莞市科佳电路有限公司 一种硅麦腔体线路板的加工方法
CN114016031B (zh) * 2021-10-22 2024-05-17 深圳市松柏实业发展有限公司 快速蚀刻液及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002302780A (ja) * 2000-12-20 2002-10-18 Lg Phillips Lcd Co Ltd エッチング溶液及びエッチング溶液でパターン形成された銅配線を有する電子機器用アレー基板
JP2010232486A (ja) * 2009-03-27 2010-10-14 Nagase Chemtex Corp エッチング用組成物

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4264679B2 (ja) 1999-04-09 2009-05-20 三菱瓦斯化学株式会社 プリント配線板の製造方法
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
JP2002141666A (ja) 2000-10-31 2002-05-17 Mitsubishi Gas Chem Co Inc 多層銅張板の製造方法
JP2004137586A (ja) * 2002-10-21 2004-05-13 Mitsubishi Chemicals Corp エッチング液及びエッチング方法
KR100505328B1 (ko) * 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
US7435356B2 (en) * 2004-11-24 2008-10-14 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Abrasive-free chemical mechanical polishing compositions and methods relating thereto
JP2009076601A (ja) * 2007-09-19 2009-04-09 Nagase Chemtex Corp エッチング溶液
CN101952485A (zh) 2007-11-22 2011-01-19 出光兴产株式会社 蚀刻液组合物
CN103258857B (zh) 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
KR100958006B1 (ko) 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5724157B2 (ja) 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
JP5685204B2 (ja) 2010-01-28 2015-03-18 三菱瓦斯化学株式会社 銅／チタン系多層薄膜用エッチング液
EP2537960B1 (en) * 2010-02-15 2015-04-01 Mitsubishi Gas Chemical Company, Inc. ETCHING SOLUTION and etching method FOR MULTILAYER THIN FILM HAVING COPPER LAYER AND MOLYBDENUM LAYER CONTAINED THEREIN

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002302780A (ja) * 2000-12-20 2002-10-18 Lg Phillips Lcd Co Ltd エッチング溶液及びエッチング溶液でパターン形成された銅配線を有する電子機器用アレー基板
JP2010232486A (ja) * 2009-03-27 2010-10-14 Nagase Chemtex Corp エッチング用組成物

Also Published As

Publication number Publication date
JP6036691B2 (ja) 2016-11-30
TW201311868A (zh) 2013-03-16
KR20140044908A (ko) 2014-04-15
US9365770B2 (en) 2016-06-14
CN103717787A (zh) 2014-04-09
US20140162403A1 (en) 2014-06-12
WO2013015322A1 (ja) 2013-01-31
JPWO2013015322A1 (ja) 2015-02-23
CN103717787B (zh) 2016-08-24
TWI531639B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
KR101901721B1 (ko) 구리/몰리브덴계 다층 박막용 에칭액
JP5051323B2 (ja) 銅層及びモリブデン層を含む多層薄膜用エッチング液
JP6128404B2 (ja) 多層膜用エッチング液とエッチング濃縮液およびエッチング方法
JP5866566B2 (ja) モリブデンと銅を含む多層膜用エッチング液とエッチング濃縮液およびエッチング方法
JP6167444B1 (ja) 多層膜用エッチング液とエッチング濃縮液およびエッチング方法
JP6516214B2 (ja) 多層膜用エッチング液とエッチング濃縮液およびエッチング方法
KR102128276B1 (ko) 인듐과 아연과 주석 및 산소로 이루어진 산화물의 에칭용 액체 조성물 및 에칭방법
JP2016108659A (ja) 液体組成物およびこれを用いたエッチング方法
KR20140086826A (ko) 적어도 인듐 및 갈륨을 포함하는 산화물의 에칭액 및 에칭 방법
KR102148851B1 (ko) 아연과 주석을 포함하는 산화물의 에칭액 및 에칭방법
KR102493276B1 (ko) 구리 및 몰리브덴을 포함하는 다층박막을 에칭하는 액체 조성물, 및 이것을 이용한 에칭방법, 그리고 표시 디바이스의 제조방법
CN111902569B (zh) 蚀刻液
JP6350008B2 (ja) 少なくともインジウム、ガリウム、亜鉛およびシリコンを含む酸化物のエッチング液およびエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant