KR102148851B1 - 아연과 주석을 포함하는 산화물의 에칭액 및 에칭방법 - Google Patents

아연과 주석을 포함하는 산화물의 에칭액 및 에칭방법 Download PDF

Info

Publication number
KR102148851B1
KR102148851B1 KR1020167014840A KR20167014840A KR102148851B1 KR 102148851 B1 KR102148851 B1 KR 102148851B1 KR 1020167014840 A KR1020167014840 A KR 1020167014840A KR 20167014840 A KR20167014840 A KR 20167014840A KR 102148851 B1 KR102148851 B1 KR 102148851B1
Authority
KR
South Korea
Prior art keywords
acid
etching
mass
etching solution
zinc
Prior art date
Application number
KR1020167014840A
Other languages
English (en)
Other versions
KR20160105777A (ko
Inventor
마리 시게타
쿠니오 유베
Original Assignee
미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 filed Critical 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Publication of KR20160105777A publication Critical patent/KR20160105777A/ko
Application granted granted Critical
Publication of KR102148851B1 publication Critical patent/KR102148851B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H01L31/1888—Manufacture of transparent electrodes, e.g. TCO, ITO methods for etching transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 아연과 주석을 포함하는 산화물의 에칭에 있어서 호적한 에칭레이트를 갖고, 이 산화물의 용해에 대하여 에칭레이트의 변화가 작고, 또한 석출물의 발생이 없고, 게다가 배선재료에 대한 부식성이 무시할 수 있을 정도로 작고, 패턴형상의 직선성이 우수한 에칭액을 제공한다. 본 발명에서는, (A)황산, 질산, 염산, 메탄설폰산, 과염소산, 또는 이들의 염으로 이루어진 군으로부터 선택되는 1종 이상, 및 (B)옥살산 또는 그 염과 물을 포함하고, pH값이 -1~1인 에칭액을 이용한다.

Description

아연과 주석을 포함하는 산화물의 에칭액 및 에칭방법{ETCHING LIQUID FOR OXIDE CONTAINING ZINC AND TIN, AND ETCHING METHOD}
본 발명은, 액정 디스플레이(LCD)나 일렉트로 루미네선스 디스플레이(LED) 등의 표시 디바이스에 사용되는 적어도 아연과 주석을 포함하는 산화물의 에칭액 및 이것을 이용한 에칭방법에 관한 것이다.
액정디스플레이나 일렉트로 루미네선스 디스플레이 등의 표시 디바이스의 반도체층으로서 아몰퍼스실리콘이나 저온폴리실리콘이 널리 이용되는데, 디스플레이의 대화면화, 고정세화, 저소비전력화 등을 배경으로 각종의 산화물 반도체재료의 개발이 이루어지고 있다.
산화물 반도체재료는, 예를 들어 인듐·갈륨·아연산화물(IGZO) 등을 들 수 있고, 전자이동도가 높으며, 리크전류가 작은 등의 특장을 갖는다. IGZO 이외에도, 보다 특성이 우수한 산화물 반도체재료로서, 인듐·갈륨산화물(IGO), 갈륨·아연산화물(GZO), 아연·주석산화물(ZTO), 인듐·아연·주석산화물(IZTO), 인듐·갈륨·아연·주석산화물(IGZTO) 등, 다양한 조성의 산화물 반도체재료가 검토되고 있다.
일반적으로 산화물 반도체재료는, 스퍼터링법 등의 성막프로세스를 이용하여 유리 등의 기판 상에 박막으로서 형성된다. 이어서 레지스트 등을 마스크로 하여 에칭함으로써 전극패턴이 형성된다. 이 에칭공정에는 습식(웨트법)과 건식(드라이법)이 있는데, 웨트법에서는 에칭액이 사용된다.
산화물 반도체재료 중에서도, 적어도 아연과 주석을 포함하는 산화물은 내약품성이 우수하므로, 다른 주변재료의 성막공정이나 에칭공정에 있어서 각종 약품이나 가스에 노출되어도 안정적이라는 특징을 갖는다. 그러나 한편, 적어도 아연과 주석을 포함하는 산화물은 웨트에칭 등에 의한 가공이 곤란하다는 과제가 있다.
웨트에칭에 의해 산화물 반도체재료의 패턴형성을 할 때는, 이하 (1)~(5)에 나타낸 성능이 에칭액에 요구된다.
(1) 호적한 에칭레이트(E.R.)를 갖는 것.
(2) 산화물이 에칭액에 용해되었을 때, 에칭레이트의 변동이 작은 것. 즉, 안정적으로 장기간의 사용에 견디고, 약액수명이 긴 것.
(3) 산화물의 용해시에 석출물이 발생하지 않는 것.
(4) 배선 등의 주변재료를 부식시키지 않는 것.
(5) 에칭 후의 산화물반도체의 패턴형상(테이퍼각, 직선성, 잔사제거성)이 양호한 것.
산화물 반도체재료의 에칭레이트는, 10nm/min 이상이 바람직하고, 보다 바람직하게는 20nm/min 이상, 더욱 바람직하게는 30nm/min 이상이다. 또한, 10000nm/min 이하가 바람직하고, 보다 바람직하게는 5000nm/min 이하, 더욱 바람직하게는 2000nm/min 이하이다. 그 중에서도, 10~10000nm/min가 바람직하고, 보다 바람직하게는 20~5000nm/min, 더욱 바람직하게는 30~2000nm/min이다. 에칭레이트가 10~10000nm/min일 때, 높은 생산효율을 유지하고, 또한 안정적으로 에칭조작을 행할 수 있다.
또한, 에칭에 수반하여 에칭액 중의 산화물농도는 증가한다. 이에 따른 에칭레이트의 저하 혹은 변화가 작은 것이 요구된다. 에칭액을 이용하여 산화물 반도체층의 에칭을 행함에 있어서, 이것은 공업생산을 효율적으로 행함에 있어서 매우 중요하다.
또한, 산화물 반도체재료가 용해된 에칭액 중에 석출물이 발생하면, 에칭처리 후의 기판 상에 잔사로서 잔존할 가능성이 있다. 이 잔사는, 그 후의 각종 성막공정에 있어서 보이드의 발생, 밀착성 불량, 누전이나 단선을 유인하는 원인으로도 될 수 있다. 이들 결과, 표시 디바이스로서의 특성이 불량해질 우려가 있다.
또한, 산화물 반도체재료가 용해된 에칭액 중에 석출물이 발생하면, 이 석출물이 에칭액의 순환용으로 마련된 필터에 막히고, 그 교환이 번잡하며, 비용상승으로 이어질 우려도 있다.
이 때문에, 비록 에칭액으로서의 성능이 아직 남아 있어도, 이 석출물이 발생하기 전에 에칭액을 폐기해야 하고, 결과적으로 에칭액의 사용기간이 짧아지며, 에칭액의 비용이 증대하기도 한다. 나아가, 폐액처리비용도 증대한다.
예를 들어 옥살산을 포함하는 에칭액을 이용하여 산화아연을 에칭하면, 옥살산아연이 고형물로서 석출된다는 큰 과제가 있다. 일반적인 옥살산을 포함하는 에칭액에서는, 용해된 아연의 농도가 10질량ppm 정도로 석출물이 발생한다(비교예 1, 2).
따라서, 에칭액 중에 아연이 용해되었을 때도 석출물이 발생하지 않는 것이 요구된다. 구체적인 아연의 용해량으로는, 10질량ppm 이상인 것이 바람직하다. 보다 바람직하게는 100질량ppm 이상, 특히 1000질량ppm 이상이 보다 바람직하다.
또한, 상한은 한정되지 않으나, 안전하고 안정적인 에칭조작을 행하기 위하여 5000질량ppm 이하가 바람직하고, 보다 바람직하게는 4000질량ppm 이하, 더 나아가 3000질량ppm 이하가 특히 바람직하다.
일반적으로 액정디스플레이 등의 표시 디바이스에 이용되는 배선재료로는, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo) 및 티탄(Ti) 등을 들 수 있다. 산화물 반도체재료의 에칭시에 에칭액이 이들 배선재료에 접촉될 가능성이 있으므로, 배선재료에 대한 부식이 무시할 수 있는 것, 혹은 낮은 것이 바람직하다. 배선재료에 대한 에칭레이트는 구체적으로는 3nm/min 이하가 바람직하다. 보다 바람직하게는 2nm/min 이하, 더욱 1nm/min 이하가 특히 바람직하다.
에칭 후의 산화물반도체의 패턴형상으로서, 구체적으로는, 테이퍼각(반도체층 단부의 에칭면과 하지층면의 각도)이 10°~80°인 것이 바람직하다. 도 5는, 에칭처리 후의 반도체층을 단면에서 관찰했을 때의 모식도이다. 하지층(3) 상에 반도체층(2) 및 레지스트(1)가 적층되어 있고, 레지스트(1)에 의해 반도체층(2)이 패터닝되어 있다. 여기서, 반도체층 단부의 에칭면과 하지층면의 각도를 테이퍼각(4)이라 한다. 테이퍼각은, 보다 바람직하게는 15°~75°, 특히 20°~70°가 바람직하다. 테이퍼각이 이 범위보다 큰 경우에는, 그 위에 적층했을 때의 커버리지가 나빠진다는 문제가 발생한다. 테이퍼각이 이 범위보다 작은 경우에는(도 3 참조), 직선성(반도체층 단부를 수직 상방에서 봤을 때의 직선형상)이 악화되는 경향이 있다(도 4 참조).
또한, 에칭 후의 산화물반도체의 패턴형상은, 직선성의 최대오차가 0.2μm 이하인 것이 바람직하다. 보다 바람직하게는 0.15μm 이하, 0.1μm 이하가 더욱 바람직하다. 직선성이 나쁜 경우에는, 반도체층의 폭에 오차가 발생하므로 바람직하지 않다. 도 6은, 에칭처리하고, 레지스트를 박리한 후의 반도체층을 수직상방의 표면에서 관찰했을 때의 모식도이다. 도면 중, 왼쪽부터 차례로, 하지층(5), 에칭처리에 의해 형성된 반도체층의 테이퍼부(6), 반도체층(7)이다. 에칭처리에 의해 패터닝된 반도체층 단부의 경계선(8)의 직선성(도면 중, 점선으로 표시)으로부터의 오차(9)의 최대값이 「직선성의 최대오차」이다.
또한 에칭 후의 산화물 반도체층이 제거된 하지층 상에, 잔사(산화물의 잔여물이나 석출물 등)가 발생하지 않는 것이 바람직하다(도 2 참조).
ZTO의 에칭액으로서 특허문헌 1에는, 염산과 질산을 주성분으로 한 에칭액이 알려져 있다.
또한, 특허문헌 2에서는, ZTO를 옥살산 등의 유기산의 수용액 또는 할로겐계나 질산계 등의 무기산의 수용액으로 에칭하는 것이 가능하다고 여겨지고 있다.
또한, 특허문헌 3에서는, 인듐산화물을 포함하는 막을, (a)옥살산, (b)나프탈렌설폰산축합물 또는 그 염, (c)염산, 황산, 수용성 아민 및 이들 염 중 적어도 1종, 그리고, (d)물을 함유하는 조성을 특징으로 한 에칭액을 개시하고 있다.
또한, 특허문헌 4에는, 인듐·주석산화물(ITO) 및 인듐·아연산화물(IZO)을 주성분으로 한 투명도전막의 에칭액으로서, (a)옥살산, (b)염산, 및 (c)계면활성제를 함유하는 조성을 특징으로 한 에칭액을 개시하고 있다.
미국특허출원 제2009/75421호 명세서 일본특허공개 2010-248547호 공보 국제공개 제2008/32728호 일본특허공개 2010-103214호 공보
그러나, 특허문헌 1의 에칭액에서는 배선재료에 대한 부식이 우려된다(비교예 3 및 4 참조).
특허문헌 2의 옥살산을 포함하는 에칭액에서는, 옥살산염이 석출된다(비교예 1 및 2 참조). 또한, 무기산을 포함하는 에칭액에서는, 배선재료에 대한 부식이 우려된다(비교예 3 및 4 참조).
특허문헌 3 및 4에는, ZTO의 에칭특성에 대한 기재는 없다.
이러한 상황하, 아연 및 주석을 포함하는 산화물의 에칭에 있어서 호적한 에칭레이트를 갖고, 이 산화물이 용해되어도 에칭레이트의 저하 및 변화가 작고, 또한 산화물의 용해시에 석출물의 발생이 없으며, 더 나아가 알루미늄, 구리, 티탄 등의 배선재료에 대한 부식성이 작고, 패턴형상의 직선성이 우수한 에칭액을 제공하는 것이 요구되고 있다.
즉 본 발명은, 상기 과제를 해결하기 위하여 예의 검토하여 완성한 것이며, 적어도 아연과 주석을 포함하는 산화물을 에칭하기 위한 에칭액으로서, (A) 황산, 질산, 염산, 메탄설폰산, 과염소산, 또는 이들의 염으로 이루어진 군으로부터 선택되는 1종 이상, 및 (B) 옥살산 또는 그 염과 물을 포함하고, pH값이 -1~1인 에칭액을 이용하여 처리함으로써, 그 목적을 달성할 수 있는 것을 발견하여 완성한 것이다.
본 발명은 하기와 같다.
1. 적어도 아연과 주석을 포함하는 산화물을 에칭하기 위한 에칭액으로서,
(A) 황산, 질산, 염산, 메탄설폰산, 과염소산, 또는 이들의 염으로 이루어진 군으로부터 선택되는 1종 이상, 및 (B) 옥살산 또는 그 염과 물을 포함하고, pH값이 -1~1인 에칭액.
2. 추가로 (C)카르본산(옥살산을 제외함)을 포함하는, 제1항에 기재된 에칭액.
3. (C)카르본산이, 아세트산, 글리콜산, 말론산, 말레산, 숙신산, 사과산, 주석산, 글리신 및 구연산으로 이루어진 군으로부터 선택되는 1종 이상인, 제2항에 기재된 에칭액.
4. (D)폴리설폰산 화합물을 추가로 포함하는, 제1항 내지 제3항 중 어느 한 항에 기재된 에칭액.
5. (D)폴리설폰산 화합물이 나프탈렌설폰산포르말린축합물 및 그 염, 폴리옥시에틸렌알킬에테르황산염, 및 폴리옥시에틸렌알킬페닐에테르황산염으로 이루어진 군으로부터 선택되는 1종 이상인, 제4항에 기재된 에칭액.
6. 에칭액이 (E)아연을 농도 10~5000질량ppm의 범위에서 추가로 포함하는, 제1항 내지 제5항 중 어느 한 항에 기재된 에칭액.
7. 에칭 후의 패턴에 있어서의 테이퍼각이 10°~80°인, 제1항 내지 제6항 중 어느 한 항에 기재된 에칭액.
8. (A) 황산, 질산, 메탄설폰산, 염산, 과염소산, 또는 이들의 염으로 이루어진 군으로부터 선택되는 1종 이상을 0.5~30질량%, 및 (B) 옥살산 또는 그 염 0.1~10질량%와 물(잔부)을 포함하고, pH값이 -1~1인 에칭액과, 적어도 아연과 주석을 포함하는 산화물을 포함하는 기판을 접촉시켜, 적어도 아연과 주석을 포함하는 산화물을 에칭하는 방법.
9. 에칭액이 (C)카르본산(옥살산을 제외함) 0.1~15질량%를 추가로 포함하는, 제8항에 기재된 에칭하는 방법.
(C)카르본산은, 아세트산, 글리콜산, 말론산, 말레산, 숙신산, 사과산, 주석산, 글리신 및 구연산으로 이루어진 군으로부터 선택되는 1종 이상인 것이 바람직하다.
10. 에칭액이 (D)폴리설폰산 화합물 0.0001~10질량%를 추가로 포함하는, 제8항 또는 제9항에 기재된 에칭하는 방법.
(D)폴리설폰산 화합물은, 나프탈렌설폰산포르말린축합물 및 그 염, 폴리옥시에틸렌알킬에테르황산염, 및 폴리옥시에틸렌알킬페닐에테르황산염으로 이루어진 군으로부터 선택되는 1종 이상인 것이 바람직하다.
11. 에칭액이 (E)아연을 농도 10~5000질량ppm의 범위에서 추가로 포함하는, 제8항 내지 제10항 중 어느 한 항에 기재된 에칭하는 방법.
12. 에칭 후의 패턴에 있어서의 테이퍼각이 10°~80°인, 제8항 내지 제11항 중 어느 한 항에 기재된 에칭하는 방법.
13. 제8항 내지 제12항 중 어느 한 항에 기재된 방법에 의해 제조된 표시 디바이스.
본 발명의 바람직한 태양에 의하면, 적어도 아연과 주석을 포함하는 산화물을 에칭하기 위하여 본원 발명의 에칭액을 이용함으로써, 호적한 에칭레이트를 갖고, 게다가 패턴형상이 우수하며, 아연과 주석을 포함하는 산화물의 용해에 대하여 에칭레이트의 저하나 변화가 작고, 또한 석출물의 발생이 없으며, 더 나아가 배선재료에 대한 부식성도 작으므로 장기간, 안정적으로 호적한 에칭조작을 행할 수 있고, 또한 에칭 후의 패턴형상의 직선성이 우수하다는 효과를 나타낼 수 있다.
도 1은 실시예 2의 약액을 이용하여 에칭한 ZTO의 단면을 주사형 전자현미경(SEM)에 의해 관찰한 도면이다.
도 2는 실시예 2의 약액을 이용하여 에칭처리한 후, 레지스트를 박리하고, SEM에 의해 상방에서 ZTO(우) 및 유리기판(좌)을 관찰한 도면이다.
도 3은 비교예 3의 약액을 이용하여 에칭한 ZTO의 단면을 SEM에 의해 관찰한 도면이다.
도 4는 비교예 3의 약액을 이용하여 에칭처리한 후, 레지스트를 박리하고, SEM에 의해 상방에서 ZTO(우) 및 유리기판(좌)을 관찰한 도면이다.
도 5는 에칭처리 후의 반도체층을, 단면에서 관찰했을 때의 모식도이다.
도 6은 에칭처리하고, 레지스트를 박리한 후의 반도체층을, 연직상방의 표면에서 관찰했을 때의 모식도이다.
본 발명의 아연과 주석을 포함하는 산화물은, 아연과 주석을 포함하는 산화물이면 특별히 제한되는 것은 없고, 또한 아연 및 주석 이외의 원소를 1종 이상 포함해도 상관없다.
산화물 중에 포함되는 아연 및 주석의 함유량은, 각각 1질량% 이상이 바람직하고, 보다 바람직하게는 3질량% 이상, 더욱 바람직하게는 10질량% 이상이다. 아연 및 주석 이외의 금속원소의 함유량은, 각각 10질량% 이하가 바람직하고, 보다 바람직하게는 3질량% 이하, 더욱 바람직하게는 1질량% 이하이다.
본원 발명의 에칭액은, (A) 황산, 질산, 염산, 메탄설폰산, 과염소산, 또는 이들의 염으로 이루어진 군으로부터 선택되는 1종 이상, 및 (B) 옥살산 또는 그 염과 물을 포함하고, pH값이 -1~1인 에칭액이다.
본 발명의 에칭액은, (A)로서, 황산, 질산, 메탄설폰산, 염산, 과염소산, 또는 이들의 염으로 이루어진 군으로부터 선택되는 1종 이상을 포함한다. 구체적으로는, 황산, 발연황산, 황산암모늄, 황산수소암모늄, 황산수소나트륨, 황산수소칼륨, 질산, 질산암모늄, 메탄설폰산, 염산, 과염소산 등이 바람직하고, 보다 바람직하게는 황산, 질산, 메탄설폰산, 염산, 과염소산이며, 더욱 바람직하게는 황산, 질산, 메탄설폰산이며, 특히 황산이 바람직하다. 또한, (A)성분에서 선택되는 산 또는 그 염의 농도는, 산환산의 농도로 0.5질량% 이상이 바람직하고, 보다 바람직하게는 1질량% 이상, 더욱 바람직하게는 2질량% 이상이다. 또한, 30질량% 이하가 바람직하고, 보다 바람직하게는 20질량% 이하, 더욱 바람직하게는 15질량% 이하이다. 그 중에서도, 0.5~30질량%가 바람직하고, 보다 바람직하게는 1~20질량%, 더욱 바람직하게는 2~15질량%이다. 0.5~30질량%일 때, 양호한 에칭레이트가 얻어진다.
본 발명의 에칭액에 포함되는 (B)옥살산으로는, 옥살산이온을 공급할 수 있으면 특별히 제한은 없다. 또한, (B)성분에서 선택되는 옥살산이온의 농도는, 옥살산 환산으로 0.1질량% 이상이 바람직하고, 보다 바람직하게는 0.5질량% 이상, 더욱 바람직하게는 1질량% 이상이다. 또한, 10질량% 이하가 바람직하고, 보다 바람직하게는 7질량% 이하, 더욱 바람직하게는 5질량% 이하이다. 그 중에서도, 0.1~10질량%가 바람직하고, 보다 바람직하게는 0.5~7질량%, 더욱 바람직하게는 1~5질량%이다. 0.1~10질량%일 때, 양호한 에칭레이트가 얻어진다.
본 발명에서 사용되는 물은, 증류, 이온교환처리, 필터처리, 각종 흡착처리 등에 의해, 금속이온이나 유기불순물, 파티클입자 등이 제거된 물이 바람직하고, 특히 순수, 초순수가 바람직하다. 또한, 물의 농도는, 바람직하게는 10질량% 이상, 보다 바람직하게는 20질량% 이상, 더욱 바람직하게는 30질량% 이상이다. 그 경우, 물의 농도는 각종 약제를 제외한 잔부이다.
본 발명의 에칭액에는, 추가로 (C)로서, 옥살산을 제외한 카르본산을 포함할 수 있다.
구체적인 카르본산으로는, 카르본산이온(단 옥살산이온을 제외함)을 공급할 수 있는 것이면 특별히 제한은 없다. 카르본산이온은, 아연 및 주석으로 이루어진 산화물을 에칭하는 액체조성물의 안정성을 향상시키고, 에칭속도의 조절기능을 갖는다. 예를 들어 탄소수 1~18의 지방족 카르본산, 탄소수 6~10의 방향족 카르본산 외에, 탄소수 1~10의 아미노산 등을 바람직하게 들 수 있다.
탄소수 1~18의 지방족 카르본산으로서, 포름산, 아세트산, 프로피온산, 유산, 글리콜산, 디글리콜산, 피루브산, 말론산, 부티르산, 하이드록시부티르산, 주석산, 숙신산, 사과산, 말레산, 푸마르산, 길초산, 글루타르산, 이타콘산, 카프론산, 아디프산, 구연산, 프로판트리카르본산, trans-아코니트산, 에난트산, 카프릴산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 올레산, 리놀산, 리놀렌산 또는 이들의 염이 바람직하다.
더욱 바람직한 카르본산은 아세트산, 글리콜산, 유산, 말론산, 말레산, 숙신산, 사과산, 주석산, 구연산 또는 이들의 염이며, 특히 바람직하게는 아세트산, 말레산, 사과산, 구연산이다. 또한, 이들은 단독으로 또는 복수를 조합하여 이용할 수 있다.
(C)카르본산(단 옥살산을 제외함) 또는 그 염의 농도는 카르본산 환산의 농도로, 바람직하게는 0.1질량% 이상, 보다 바람직하게는 1질량% 이상, 더욱 바람직하게는 3질량% 이상이다. 또한, 바람직하게는 15질량% 이하, 보다 바람직하게는 12질량% 이하, 더욱 바람직하게는 10질량% 이하이다. 그 중에서도, 바람직하게는 0.1~15질량%, 보다 바람직하게는 1~12질량%, 더욱 바람직하게는 3~10질량%이다. 0.1~15질량%일 때, 배선재료에 대한 부식을 작게 억제할 수 있다.
본 발명의 에칭액은, pH값이 -1~1의 범위이다. 보다 바람직한 pH값은 -0.7~0.7이고, 더욱 바람직한 pH값은 -0.5~0.5이다.
또한 본 발명의 에칭액은, 필요에 따라 pH조정제를 함유할 수 있다. pH조정제는 에칭성능에 영향을 미치지 않는 것이면 특별히 제한은 없으나, (A)성분으로서의 기능을 갖는 황산, 메탄설폰산이나, (C)성분인 카르본산(단 옥살산을 제외함)을 이용하여 조정하는 것도 가능하다. 나아가 pH조정제로서, 암모니아수, 아미드황산 등을 이용할 수도 있다.
본 발명의 에칭액은, 필요에 따라 (D)성분으로서, 폴리설폰산 화합물을 함유할 수 있다. 폴리설폰산 화합물은, 나프탈렌설폰산포르말린축합물 및 그 염, 폴리옥시에틸렌알킬에테르황산염, 및 폴리옥시에틸렌알킬페닐에테르황산염 등이 바람직하다. 나프탈렌설폰산포르말린축합물은 Demol(デモ―ル) N(Kao Corporation), LAVELIN(ラベリン) FP(DKS Co. Ltd.), POLITY(ポリティ) N100K(Lion Corporation) 등의 상품명으로 시판되고 있다.
(D)폴리설폰산 화합물의 농도는, 바람직하게는 0.0001질량% 이상, 더욱 바람직하게는 0.001질량% 이상이다. 또한, 바람직하게는 10질량% 이하, 더욱 바람직하게는 5질량% 이하이다. 그 중에서도, 0.0001~10질량%의 범위가 바람직하고, 더욱 바람직하게는, 0.001~5질량%이다.
본 발명의 바람직한 태양에 의하면, 본 발명의 에칭액은, 아연성분이 용해되어도, 석출이나 에칭특성의 변화가 일어나지 않는다. 필요에 따라, (E)성분으로서, 아연을 함유할 수 있다. 아연은, 아연과 주석을 포함하는 산화물이 용해되었을 때의 에칭레이트의 변동을 더욱 억제하는 기능을 갖는다. 아연은, 아연이온을 공급할 수 있는 것이면 특별히 제한은 없다. 구체적으로는, 황산아연, 질산아연, 염화아연 등의 염을 이용할 수도 있고, 금속아연, 아연과 주석을 포함하는 산화물이나 산화아연을 용해할 수도 있다.
(E)아연으로서의 농도는, 바람직하게는 10질량ppm 이상, 보다 바람직하게는 100질량ppm 이상, 더욱 바람직하게는 1000질량ppm 이상이다. 또한, 바람직하게는 5000질량ppm 이하, 보다 바람직하게는 4000질량ppm 이하, 더욱 바람직하게는 3000질량ppm 이하이다. 그 중에서도, 바람직하게는 10~5000질량ppm, 보다 바람직하게는 100~4000질량ppm, 더욱 바람직하게는 1000~3000질량ppm이다. 10~5000질량ppm일 때, 에칭레이트의 변동을 더욱 줄일 수 있다.
본 발명의 에칭액은 상기한 성분 외에, 에칭액에 통상 이용되는 각종 첨가제를 에칭액의 효과를 저해하지 않는 범위에서 포함할 수 있다. 예를 들어, 용매나 pH완충제 등을 이용할 수 있다.
본 발명의 에칭방법에서는, 적어도 아연(Zn)과 주석(Sn)을 포함하는 산화물을 에칭대상물로 한다. 아연과 주석의 합계함유량에 대한 아연의 함유량의 비(원자비, Zn÷(Zn+Sn)으로 계산되는 값)는, 반도체특성의 관점에서 0.3 이상이 바람직하나, 이에 한정되는 것은 아니다.
본 발명의 에칭방법은, 본 발명의 에칭액, 즉 (A)황산, 질산, 메탄설폰산, 과염소산, 또는 이들의 염으로 이루어진 군으로부터 선택되는 1종 이상, 및 (B)옥살산 또는 그 염과 물을 포함하고, pH값이 -1~1인 에칭액과 에칭대상물을 접촉시키는 공정을 갖는 것이다. 본 발명의 에칭방법에 의해, 연속적으로 에칭조작을 실시했을 때도 석출물의 발생을 방지할 수 있다. 또한, 에칭레이트의 변화가 작으므로, 장기간 안정적으로 에칭조작을 행할 수 있다.
본 발명의 에칭방법에 있어서 에칭대상물의 형상에 제한은 없으나, 플랫패널디스플레이의 반도체재료로서 이용한 경우는, 박막인 것이 바람직하다. 예를 들어 산화규소의 절연막 상에 아연·주석산화물(ZTO)의 박막을 형성하고, 그 위에 레지스트를 도포하고, 원하는 패턴마스크을 노광전사하고, 현상하여 원하는 레지스트패턴을 형성한 것을 에칭대상물로 한다. 에칭대상물이 박막인 경우, 그 막두께는 1~1000nm의 범위에 있는 것이 바람직하다. 보다 바람직하게는 5~500nm이며, 특히 바람직하게는 10~300nm이다. 또한 에칭대상물은, 조성이 상이한 2개 이상의 산화물의 박막으로 이루어진 적층구조일 수도 있다. 그 경우, 조성이 상이한 2개 이상의 산화물의 박막으로 이루어진 적층구조를 일괄적으로 에칭할 수 있다.
에칭대상물과 에칭액의 접촉온도(즉, 에칭대상물과 접촉할 때의 에칭액의 온도)는, 10℃ 이상이 바람직하고, 보다 바람직하게는 15℃ 이상, 더욱 바람직하게는 20℃ 이상이다. 또한, 접촉온도는 70℃ 이하가 바람직하고, 보다 바람직하게는 60℃ 이하, 더욱 바람직하게는 50℃ 이하이다. 특히 10~70℃의 온도가 바람직하고, 15~60℃가 보다 바람직하고, 20~50℃가 특히 바람직하다. 10~70℃의 온도범위시, 양호한 에칭레이트가 얻어진다. 나아가 상기 온도범위에서의 에칭조작은 장치의 부식을 억제할 수 있다. 에칭액의 온도를 높임으로써, 에칭레이트는 상승되나, 물의 증발 등에 의한 에칭액의 농도변화가 커지는 것 등도 고려한 다음, 적당히 호적한 처리온도를 결정하면 된다.
본 발명의 에칭방법에 있어서, 에칭시간은 특별히 제한되지 않으나, 아연(Zn)과 주석(Sn)을 포함한 산화물의 에칭이 완료되어 하지가 노출될 때까지의 저스트 에칭(ジャストエッチング)시간은, 통상 0.01~30분 정도가 바람직하고, 보다 바람직하게는 0.03~10분, 더욱 바람직하게는 0.05~5분, 특히 바람직하게는 0.1~2분이다.
에칭대상물에 에칭액을 접촉시키는 방법에는 특별히 제한은 없고, 예를 들어 에칭액을 적하(매엽스핀처리)나 스프레이 등의 형식에 의해 대상물에 접촉시키는 방법, 또는 대상물을 에칭액에 침지시키는 방법 등 통상의 웨트에칭방법을 채용할 수 있다.
실시예
이하에 본 발명의 실시예와 비교예에 의해 그 실시형태와 효과에 대하여 구체적으로 설명하나, 본 발명은 이들 실시예로 한정되는 것은 아니다.
pH 값 측정방법
pH값은, HORIBA, Ltd.의 pH/ION미터를 이용하고, 교반되어 있는 에칭액에 전극을 침지하여, 22℃에서 측정하였다. pH측정장치의 pH값의 조제는 pH2 및 7의 표준액을 이용하여 행하였다.
SEM 관찰
SEM관찰에 이용한 측정기기는, Hitachi제 전계방출형 주사형 전자현미경 S-5000H이다. 측정조건은, 가속전압 2.0kV, 인출전압 4.2kV, 에미션전류 10μA로 하였다.
아연·주석산화물 ( ZTO ) 박막/유리기판의 제작
산화아연과 산화주석을 분쇄, 혼합, 소결한 아연·주석산화물의 타겟을 이용하여, 유리기판 상에 스퍼터링법에 의해 아연과 주석의 원자비 0.7의 아연·주석산화물의 박막(막두께: 100nm)을 성막하였다.
레지스트패턴부착 / 아연·주석산화물 박막/유리기판의 제작
상기 서술한 아연·주석산화물의 박막 위에, 포토레지스트를 도포, 노광, 현상하여, 레지스트패턴을 형성한 아연·주석산화물의 박막을 제작하였다.
평가(판정)
1. 에칭레이트의 측정
유리기판 상에 형성한 아연·주석산화물(ZTO)의 박막(막두께 100nm)에 대하여, 표 1 및 표 2에 나타낸 에칭액을 이용하여 에칭처리하였다. 에칭처리는, 상기 ZTO막/유리기판을 35℃로 유지한 에칭액에 20초~60초간 침지하고, 그 후 순수로 세정한 후 건조하였다. 이어서, 에칭처리 전후의 ZTO막의 막두께를 광학식 막두께측정장치 n&k Analyzer 1280(n&k Technology Inc.제)을 이용하여 측정하고, 그 막두께차를 에칭시간으로 나눔으로써 에칭레이트(초기 에칭레이트)를 산출하였다. 평가결과는 이하의 기준에 따랐다.
E: 에칭레이트 30nm/min~200nm/min
G: 에칭레이트 20nm/min~30nm/min 미만, 또는 201nm/min~500nm/min
F: 에칭레이트 10nm/min~20nm/min 미만, 또는 501nm/min~1000nm/min
P: 에칭레이트 10nm/min 미만, 또는 1001nm/min 이상
또한, 여기서의 합격은 E, G 및 F이다.
2. 산화물용해성의 확인
표 1 및 표 2에 나타낸 에칭액에, 아연·주석산화물(ZTO)을 소정농도(아연농도로서 10, 100, 혹은 1000질량ppm)가 되도록 용해하고, 불용물의 유무를 육안으로 관찰하였다. 평가결과는 이하의 기준에 따랐다.
합격은 E, G 및 F이다.
E: 아연농도로서 1000질량ppm 첨가 후, 완전히 용해.
G: 아연농도로서 100질량ppm 첨가 후, 완전히 용해.
F: 아연농도로서 10질량ppm 첨가 후, 완전히 용해.
P: 아연농도로서 10질량ppm 첨가 후, 불용물 있음.
3. 산화물용해 후의 에칭레이트 변화의 측정
표 1 및 표 2에 나타낸 에칭액에, ZTO를 아연농도로서 1000질량ppm이 되도록 용해한 후에, 상기 1과 동일한 방법으로 에칭레이트를 측정하였다. ZTO용해 전후에서의, 에칭레이트의 변화량을 산출하였다. 평가결과를 이하의 기준으로 표기하였다.
E: 에칭레이트 변화량 5nm/min 이하
G: 에칭레이트 변화량 5nm/min 초과~10nm/min 이하
P: 에칭레이트 변화량 10nm/min 초과
또한, 여기서의 합격은 E 및 G이다.
4. 패턴형상의 평가
레지스트패턴을 형성한 아연·주석산화물의 박막(막두께 100nm)을, 표 1 및 표 2에 나타낸 에칭액을 이용하여 에칭처리하였다. 에칭처리는, 35℃에 있어서 딥방식으로 실시하였다. 에칭시간은 에칭에 요하는 시간(저스트 에칭시간)의 2배의 시간(100% 오버에칭조건)으로 하였다. 또한, 저스트 에칭시간은 ZTO막의 막두께를 「1. 에칭레이트의 측정」에서 측정한 에칭레이트로 나눔으로써 산출하였다(후술하는 실시예 2의 경우, 저스트 에칭시간=ZTO의 막두께 100[nm]/에칭레이트 35[nm/min]=2.857[min]=171초가 되고, 따라서 100% 오버에칭조건에서의 처리시간은 171초×2=342초가 된다). 에칭 후의 기판은, 물로 세정하고, 질소가스를 분사하여 건조시킨 후, 주사형 전자현미경(「S5000H형(형번)」; Hitachi제)으로 관찰을 행하고, 평가결과는 이하의 기준으로 판정하였다.
각 항목의 합격은 G이다.
테이퍼각
G: 테이퍼각 10~80°
P: 테이퍼각 0~10° 미만 혹은 80° 초과
직선성
G: 직선성의 오차 0.2μm 이하
P: 직선성의 오차 0.2μm 초과
잔사제거성
G: 잔사가 없음
P: 잔사가 있음
5. 배선재료의 에칭레이트의 측정(부식성)
유리기판 상에 스퍼터링법에 의해 성막한 구리(Cu)/티탄(Ti) 적층막, 알루미늄(Al) 단층막, 몰리브덴(Mo) 단층막 및 Ti 단층막을 이용하여, 표 1 및 표 2에 나타낸 에칭액에 의한 Cu, Al, Mo, Ti의 에칭레이트를 측정하였다. 에칭처리는, 상기 금속막/유리기판을 35℃로 유지한 에칭액에 침지하는 방법으로 행하였다. 에칭처리 전후의 금속막의 막두께를 형광X선 분석장치 SEA1200VX(Seiko Instruments Inc.제)를 이용하여 측정하고, 그 막두께차를 에칭시간으로 나눔으로써 에칭레이트를 산출하였다. 평가결과를 이하의 기준으로 표기하였다.
E: 에칭레이트 1nm/min 미만
G: 에칭레이트 1nm/min~2nm/min 미만
P: 에칭레이트 2nm/min 이상
또한, 여기서의 합격은 E 및 G이다.
실시예 1
용량 100ml의 폴리프로필렌용기에 A성분으로서 70% 질산(Wako Pure Chemical Industries, Ltd.제) 14.3g 및 순수 84.0g을 투입하였다. 또한 B성분으로서 옥살산(Wako Pure Chemical Industries, Ltd.제) 1.7g을 첨가하였다. 이것을 교반하여 각 성분을 잘 혼합하고, 에칭액을 조제하였다(합계중량은 100.0g). 얻어진 에칭액의 질산의 배합량은 10질량%이며, 옥살산의 배합량은 1.7질량%이다. 또한, pH값은 -0.1이었다.
이 에칭액을 이용하여, 상기 1~5의 평가를 실시하였다. 결과를 표 1에 정리하였다.
에칭레이트는 66nm/min이고, ZTO 2200질량ppm(아연농도로서 1000질량ppm)을 첨가해도 액은 투명하며, 불용해분은 없었다. ZTO(아연농도로서 1000질량ppm) 첨가 후의 pH값은 -0.1이고, 에칭레이트는 61nm/min이고, 변화량은 작아 E판정(5nm/min)이었다. 배선재료(Cu)의 E.R.은 G판정이고, Mo, Al, Ti는 E판정이었다.
실시예 2
실시예 1의 질산 대신에 황산을 10질량%로 한 것 이외는, 실시예 1과 동일한 방법으로 에칭액을 조제하고, 이 에칭액을 이용하여 상기의 평가를 실시하였다. 얻어진 결과를 표 1에 나타낸다. 또한, 패터닝형상을 SEM관찰한 결과를 도 1, 2에 나타낸다. 단면도(도 1)에서 테이퍼각은 25°로 G판정이 되고, 표면도(패턴을 상방부에서 관찰한 도면(도 2))에서 직선성 및 잔사제거성에 있어서도 G판정이었다.
도면에 나타낸 단면도는, 레지스트에 의해 패터닝한 기판을 나누고, 그 단면을 관찰한 도면이다. 또한, 표면도는 레지스트를 박리한 후, 상방부에서 배선부(우) 기판(좌)을 관찰한 도면이다.
실시예 3~6
실시예 1의 질산 대신에 메탄설폰산을 15질량%(실시예 3), 염산을 10질량%(실시예 4), 황산 7질량%와 질산 5질량%(실시예 5), 또는 황산 10질량%와 과염소산 15질량%(실시예 6)로 한 것 이외는, 실시예 1과 동일한 방법으로 에칭액을 조제하고, 이 에칭액을 이용하여 상기의 평가를 실시하였다. 얻어진 결과를 표 1에 나타낸다.
실시예 7
실시예 1의 A성분 및 B성분의 농도를 2배로 한 것 이외는, 실시예 1과 동일한 방법으로 에칭액을 조제하고, 이 에칭액을 이용하여 상기의 평가를 실시하였다. 얻어진 결과를 표 1에 나타낸다.
실시예 8
질산농도 10질량%, 옥살산농도 1.7질량%, C성분으로서 글리신 5질량%로 한 것 이외는, 실시예 1과 동일한 방법으로 에칭액을 조제하고, 이 에칭액을 이용하여 상기의 평가를 실시하였다. 얻어진 결과를 표 1에 나타낸다.
실시예 9
황산농도를 10질량%, 옥살산농도 1.7질량%, C성분으로서 구연산농도를 5질량%로 한 것 이외는, 실시예 1과 동일한 방법으로 에칭액을 조제하고, 이 에칭액을 이용하여 상기의 평가를 실시하였다. 얻어진 결과를 표 1에 나타낸다.
실시예 10
황산농도 10질량%, 옥살산농도 1.7질량%, 라벨린(ラべリン) FP(DKS Co. Ltd.)를 0.1질량%로 한 것 이외는, 실시예 1과 동일한 방법으로 에칭액을 조제하고, 이 에칭액을 이용하여 상기의 평가를 실시하였다. 얻어진 결과를 표 1에 나타낸다.
비교예 1, 2
에칭액을 옥살산농도 3.4질량%(비교예 1), 또는 1.7질량%(비교예 2)로 한 것 이외는, 실시예 1과 동일한 방법으로 에칭액을 조제하고, 이 에칭액을 이용하여 상기의 평가를 실시하였다. 얻어진 결과를 표 2에 나타낸다.
비교예 3, 4, 5
에칭액을 염산 10질량%(비교예 3), 질산 20질량%(비교예 4), 말레산 10질량%(비교예 5)로 한 것 이외는, 실시예 1과 동일한 방법으로 에칭액을 조제하고, 이 에칭액을 이용하여 상기의 평가를 실시하였다. 얻어진 결과를 표 2에 나타낸다. 또한 비교예 3의 에칭조작 후의 SEM관찰에 의한 패터닝형상을 도 3, 4에 나타낸다. 10질량%의 염산을 이용하여 패터닝하면, 단면도에서 테이퍼각은 5°로 P판정이 되고, 표면도에서 직선성은 나쁘고, 잔사제거성도 불충분하다는 점에서 P판정이었다.
상기 실시예 1~10에서 본 발명의 에칭액은, 아연 및 주석을 포함하는 산화물을 호적한 에칭레이트로 에칭할 수 있고, 산화물의 용해에 대하여 에칭레이트의 변화가 작고, 석출물의 발생도 없어, 에칭처리가 가능한 것을 알 수 있었다. 나아가, 배선재료에 대한 부식성도 작고, 패턴형상이 우수하여, 공업생산에서 사용되는 에칭액으로서 우수한 성능을 갖는 것을 알 수 있었다.
한편, 비교예 1~2, 5에서는 아연·주석산화물(ZTO) 용해능이 낮고(산화물을 아연농도로서 10질량ppm 미만밖에 용해하지 못함), 에칭레이트의 변화량은 평가할 수 없었다. 또한, 비교예 3~4에서는 에칭레이트는 비교적 양호하나, 배선재료인 Cu나 Mo, Al의 에칭레이트가 크고, 부식성이 있었다. 또한, 패턴형상도 불량하였다.
[표 1]
Figure 112016053635137-pct00001
[표 2]
Figure 112016053635137-pct00002

산업상의 이용가능성
본 발명의 에칭액은, 아연 및 주석을 포함하는 산화물을 호적한 에칭레이트로 에칭할 수 있고, 산화물의 용해에 대하여 에칭레이트의 변화가 작고, 석출물의 발생도 없으며, 배선재료에 대한 부식성도 작다. 본 발명의 에칭액은, 약액수명이 긴 것을 기대할 수 있으므로, 약액사용시의 비용의 저감, 및 환경부하를 대폭 낮추는 메리트도 높다.
1 레지스트
2 반도체층
3 하지층
4 테이퍼각
5 하지층
6 에칭처리에 의해 형성된 반도체층의 테이퍼부
7 반도체층
8 에칭처리에 의해 패터닝된 반도체층 단부의 경계선
9 반도체층의 직선성으로부터의 오차

Claims (20)

  1. 적어도 아연과 주석을 포함하는 산화물을 에칭하기 위한 에칭액으로서,
    (A) 황산, 질산, 메탄설폰산, 염산, 과염소산, 또는 이들의 염으로 이루어진 군으로부터 선택되는 1종 이상,
    (B) 옥살산 또는 그 염,
    물, 및
    (E) 아연을 포함하고,
    상기 (E) 아연의 농도는 10~5000질량ppm이고, pH값이 -1~1인 에칭액.
  2. 제1항에 있어서,
    (C)카르본산(옥살산을 제외함)을 추가로 포함하는, 에칭액.
  3. 제2항에 있어서,
    (C)카르본산이, 아세트산, 글리콜산, 말론산, 말레산, 숙신산, 사과산, 주석산, 글리신 및 구연산으로 이루어진 군으로부터 선택되는 1종 이상인, 에칭액.
  4. 제1항에 있어서,
    (D)폴리설폰산 화합물을 추가로 포함하는, 에칭액.
  5. 제2항에 있어서,
    (D)폴리설폰산 화합물을 추가로 포함하는, 에칭액.
  6. 제4항에 있어서,
    (D)폴리설폰산 화합물이 나프탈렌설폰산포르말린축합물 및 그 염, 폴리옥시에틸렌알킬에테르황산염, 및 폴리옥시에틸렌알킬페닐에테르황산염으로 이루어진 군으로부터 선택되는 1종 이상인, 에칭액.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1항 내지 제6항 중 어느 한 항에 있어서,
    에칭 후의 패턴에 있어서의 테이퍼각이 10°~80°인, 에칭액.
  12. (A) 황산, 질산, 메탄설폰산, 염산, 과염소산, 또는 이들의 염으로 이루어진 군으로부터 선택되는 1종 이상을 0.5~30질량%,
    (B) 옥살산 또는 그 염 0.1~10질량%,
    물(잔부), 및
    (E) 아연을 포함하고,
    상기 (E)아연의 농도는 10~5000질량ppm이고, pH값이 -1~1인 에칭액과, 적어도 아연과 주석을 포함하는 산화물을 포함하는 기판을 접촉시켜, 적어도 아연과 주석을 포함하는 산화물을 에칭하는 방법.
  13. 제12항에 있어서,
    에칭액이 (C)카르본산(옥살산을 제외함) 0.1~15질량%를 추가로 포함하는, 에칭하는 방법.
  14. 제12항에 있어서,
    에칭액이 (D)폴리설폰산 화합물 0.0001~10질량%를 추가로 포함하는, 에칭하는 방법.
  15. 제13항에 있어서,
    에칭액이 (D)폴리설폰산 화합물 0.0001~10질량%를 추가로 포함하는, 에칭하는 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제12항 내지 제15항 중 어느 한 항에 있어서,
    에칭 후의 패턴에 있어서의 테이퍼각이 10°~80°인, 에칭하는 방법.
KR1020167014840A 2014-01-07 2014-12-16 아연과 주석을 포함하는 산화물의 에칭액 및 에칭방법 KR102148851B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014000847 2014-01-07
JPJP-P-2014-000847 2014-01-07
PCT/JP2014/083273 WO2015104962A1 (ja) 2014-01-07 2014-12-16 亜鉛とスズを含む酸化物のエッチング液およびエッチング方法

Publications (2)

Publication Number Publication Date
KR20160105777A KR20160105777A (ko) 2016-09-07
KR102148851B1 true KR102148851B1 (ko) 2020-08-27

Family

ID=53523800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167014840A KR102148851B1 (ko) 2014-01-07 2014-12-16 아연과 주석을 포함하는 산화물의 에칭액 및 에칭방법

Country Status (6)

Country Link
US (1) US9824899B2 (ko)
JP (1) JP6384490B2 (ko)
KR (1) KR102148851B1 (ko)
CN (1) CN105874570B (ko)
TW (1) TWI634195B (ko)
WO (1) WO2015104962A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128276B1 (ko) * 2014-02-17 2020-06-30 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 인듐과 아연과 주석 및 산소로 이루어진 산화물의 에칭용 액체 조성물 및 에칭방법
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
KR102558691B1 (ko) * 2018-03-23 2023-07-25 주식회사 동진쎄미켐 인산염을 포함하지 않는 ITO / Ag 다중막 식각액 조성물
KR102654172B1 (ko) * 2019-03-13 2024-04-03 주식회사 이엔에프테크놀로지 은-함유 금속막용 식각액 조성물
CN113773840B (zh) * 2021-08-13 2022-08-02 晶瑞电子材料股份有限公司 一种蚀刻液及其制备方法和应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103214A (ja) * 2008-10-22 2010-05-06 Hayashi Junyaku Kogyo Kk 導電膜用エッチング液組成物
JP2011049602A (ja) 2006-09-13 2011-03-10 Nagase Chemtex Corp エッチング液組成物

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3611618B2 (ja) 1995-02-08 2005-01-19 出光興産株式会社 非晶質導電膜のパターニング方法
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP2001269859A (ja) * 2000-03-27 2001-10-02 Jsr Corp 化学機械研磨用水系分散体
KR100761602B1 (ko) * 2000-11-29 2007-10-04 미츠비시 가스 가가쿠 가부시키가이샤 습식에칭제 조성물
JP2002367974A (ja) 2001-06-04 2002-12-20 Mitsubishi Gas Chem Co Inc 透明導電膜用エッチング剤組成物
CN1918672B (zh) * 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
WO2006075506A1 (ja) 2005-01-11 2006-07-20 Idemitsu Kosan Co., Ltd. 透明電極及びその製造方法
JP2008541447A (ja) * 2005-05-13 2008-11-20 サッチェム，インコーポレイテッド 酸化物の選択的な湿式エッチング
US8524123B2 (en) * 2005-09-01 2013-09-03 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
KR101276966B1 (ko) * 2005-11-21 2013-06-19 이데미쓰 고산 가부시키가이샤 투명 도전막 및 그것을 이용한 기판, 전자 기기 및 액정표시 장치
JP4816250B2 (ja) * 2006-05-25 2011-11-16 三菱瓦斯化学株式会社 エッチング液組成物及びエッチング方法
US20090075421A1 (en) * 2007-09-19 2009-03-19 Hewlett-Packard Development Company, L.P. Wet etching of zinc tin oxide thin films
JP2009075421A (ja) 2007-09-21 2009-04-09 Epson Imaging Devices Corp 液晶装置、及び電子機器
JP2009235438A (ja) * 2008-03-26 2009-10-15 Toagosei Co Ltd エッチング液、該エッチング液を用いたエッチング方法および被エッチング基板
JP5724157B2 (ja) * 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
JP5845501B2 (ja) * 2011-10-06 2016-01-20 日本表面化学株式会社 透明導電性薄膜積層体のエッチング液
JP2013084860A (ja) * 2011-10-12 2013-05-09 Tdk Corp 縦型トランス
WO2013094233A1 (ja) * 2011-12-21 2013-06-27 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049602A (ja) 2006-09-13 2011-03-10 Nagase Chemtex Corp エッチング液組成物
JP2010103214A (ja) * 2008-10-22 2010-05-06 Hayashi Junyaku Kogyo Kk 導電膜用エッチング液組成物

Also Published As

Publication number Publication date
TWI634195B (zh) 2018-09-01
US20160329217A1 (en) 2016-11-10
KR20160105777A (ko) 2016-09-07
CN105874570A (zh) 2016-08-17
JPWO2015104962A1 (ja) 2017-03-23
US9824899B2 (en) 2017-11-21
JP6384490B2 (ja) 2018-09-05
CN105874570B (zh) 2020-07-28
TW201529808A (zh) 2015-08-01
WO2015104962A1 (ja) 2015-07-16

Similar Documents

Publication Publication Date Title
KR102128276B1 (ko) 인듐과 아연과 주석 및 산소로 이루어진 산화물의 에칭용 액체 조성물 및 에칭방법
KR102168512B1 (ko) 적어도 인듐 및 갈륨을 포함하는 산화물의 에칭액 및 에칭 방법
KR101901721B1 (ko) 구리/몰리브덴계 다층 박막용 에칭액
KR102148851B1 (ko) 아연과 주석을 포함하는 산화물의 에칭액 및 에칭방법
KR102077506B1 (ko) 아연, 주석 및 산소로 실질적으로 이루어진 산화물의 에칭액 및 에칭방법
JP6350008B2 (ja) 少なくともインジウム、ガリウム、亜鉛およびシリコンを含む酸化物のエッチング液およびエッチング方法
KR20160028998A (ko) 인듐, 갈륨, 아연, 및 산소로 이루어진 산화물(ｉｇｚｏ)의 표면으로부터 구리를 포함하는 부착물을 세정·제거하는 액체 조성물, 및 그 액체 조성물을 이용한 ｉｇｚｏ표면의 세정방법, 그리고 그 세정방법에 의해 세정되는 기판

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)