TW201529808A - 含有鋅與錫之氧化物的蝕刻液及蝕刻方法 - Google Patents

含有鋅與錫之氧化物的蝕刻液及蝕刻方法 Download PDF

Info

Publication number
TW201529808A
TW201529808A TW104100011A TW104100011A TW201529808A TW 201529808 A TW201529808 A TW 201529808A TW 104100011 A TW104100011 A TW 104100011A TW 104100011 A TW104100011 A TW 104100011A TW 201529808 A TW201529808 A TW 201529808A
Authority
TW
Taiwan
Prior art keywords
acid
etching
zinc
mass
tin
Prior art date
Application number
TW104100011A
Other languages
English (en)
Other versions
TWI634195B (zh
Inventor
Mari SHIGETA
Kunio Yube
Original Assignee
Mitsubishi Gas Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co filed Critical Mitsubishi Gas Chemical Co
Publication of TW201529808A publication Critical patent/TW201529808A/zh
Application granted granted Critical
Publication of TWI634195B publication Critical patent/TWI634195B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H01L31/1888—Manufacture of transparent electrodes, e.g. TCO, ITO methods for etching transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供一種蝕刻液，於含有鋅與錫之氧化物之蝕刻有理想的蝕刻速率，且對於該氧化物之溶解，蝕刻速率之變化小，無析出物產生，且向配線材料之腐蝕性為能忽視的程度地小，圖案形狀之直線性優異。本發明中，使用含有(A) 選自於由硫酸、硝酸、鹽酸、甲磺酸、過氯酸、或該等之鹽構成之群組中之1種以上，及(B)草酸或其鹽、與水，且pH値為-1~1之蝕刻液。

Description

含有鋅與錫之氧化物的蝕刻液及蝕刻方法
本發明係關於使用在液晶顯示器(LCD)、電致發光顯示器(LED)等顯示裝置的至少含有鋅與錫之氧化物的蝕刻液及使用此蝕刻液之蝕刻方法。
作為液晶顯示器、電致發光顯示器等顯示裝置之半導體層，廣泛使用非晶矽、低溫多晶矽，但以顯示器之大畫面化、高精細化、低耗電化等為背景，已開發各種氧化物半導體材料。
氧化物半導體材料例如銦・鎵・鋅氧化物(IGZO)等，有電子移動度高、漏電流小等的特點。IGZO以外，作為特性更優良的氧化物半導體材料，已有人探討銦・鎵氧化物(IGO)、鎵・鋅氧化物(GZO)、鋅・錫氧化物(ZTO)、銦・鋅・錫氧化物(IZTO)、銦・鎵・鋅・錫氧化物(IGZTO)等各種組成的氧化物半導體材料。
一般，氧化物半導體材料係使用濺鍍法等成膜處理而以薄膜形式形成在玻璃等基板上。然後，將光阻等作為遮罩進行蝕刻以形成電極圖案。於此蝕刻步驟，有濕式(wet method)與乾式(dry method)，於濕法係使用蝕刻液。 氧化物半導體材料之中，至少含有鋅與錫之氧化物由於耐藥品性優異，有即使於其他周邊材料之成膜步驟、蝕刻步驟暴露於各種藥品、氣體仍為安定的特性。但至少含有鋅與錫之氧化物有難以利用濕蝕刻等進行加工的課題。 當利用濕蝕刻形成氧化物半導體材料之圖案時，對於蝕刻液要求有以下(1)~(5)所示之性能。 (1)有理想的蝕刻速率(E.R.)。 (2)氧化物溶於蝕刻液時，蝕刻速率之變動小。亦即，能安定地耐長期間使用，藥液壽命長。 (3)氧化物溶解時不發生析出物。 (4)不腐蝕配線等周邊材料。 (5)蝕刻後之氧化物半導體之圖案形狀(推拔角、直線性、殘渣除去性)良好。
氧化物半導體材料之蝕刻速率為10nm/min以上較理想，更佳為20nm/min以上，又更佳為30nm/min以上。又，10000nm/min以下較理想，更佳為5000nm/min以下，又更佳為2000nm/min以下。其中，10~10000nm/min較理想，更佳為20~5000nm/min，又更佳為30~2000nm/min。蝕刻速率為10~10000nm/min時，能維持高生產效率且安定地實施蝕刻操作。
又，伴隨蝕刻，蝕刻液中之氧化物濃度增加。希望因此所致之蝕刻速率降低或變化小。在使用蝕刻液實施氧化物半導體層之蝕刻為前提時，此對於以良好效率進行工業生產極重要。 又，若溶有氧化物半導體材料的蝕刻液中發生析出物，蝕刻處理後之基板上可能以殘渣形式殘留。此殘渣於之後的各種成膜步驟可能會成為誘發空隙(void)發生、密合性不良、漏電、斷線的原因。該等結果恐導致就顯示裝置而言的特性變得不良。 又，溶有氧化物半導體材料之蝕刻液中若發生析出物，此析出物會堵塞在蝕刻液之循環用途所設之濾器，更換煩雜，也有成本提高之虞。 所以，即使尚有作為蝕刻液的性能，還是必須在此析出物發生之前將蝕刻液廢棄，結果會使蝕刻液之使用期間縮短，蝕刻液之費用增大。此外，廢液處理費用也會增大。 例如若使用含草酸之蝕刻液蝕刻氧化鋅，草酸鋅會以固體析出，此為一大課題。一般的含草酸的蝕刻液，於溶解的鋅的濃度為約10質量ppm時即會產生析出物(比較例1、2)。
因此，須要即使蝕刻液中溶解鋅時仍不產生析出物。具體的鋅的溶解量，希望為10質量ppm以上。更佳為100質量ppm以上，尤其1000質量ppm以上更理想。 又，上限雖不限定，但為了安全且安定的實施蝕刻操作，宜為5000質量ppm以下較理想，更佳為4000質量ppm以下，又更佳為3000質量ppm以下。
一般而言，液晶顯示器等顯示裝置使用之配線材料可列舉銅(Cu)、鋁(Al)、鉬(Mo)及鈦(Ti)等。氧化物半導體材料蝕刻時，蝕刻液可能會接觸該等配線材料，所以希望對於配線材料之腐蝕是可忽略、或低。向配線材料之蝕刻速率，具體而言宜為3nm/min以下。更佳為2nm/min以下，又更佳為1nm/min以下。
蝕刻後氧化物半導體之圖案形狀，具體而言，推拔角(半導體層端部之蝕刻面與基底層面夾的角度)宜為10°~80°。圖5係由剖面觀察蝕刻處理後之半導體層時的示意圖。基底層3之上已疊層半導體層2及光阻1，利用光阻1將半導體層2圖案化。在此，半導體層端部之蝕刻面與基底層面夾的角度稱為推拔角4。推拔角更佳為15°~75°，尤佳為20°~70°。推拔角若比此範圍更大，在其上疊層時之覆蓋性（coverage）會有變差的問題。推拔角若比此範圍更小 (參照圖3)，會有直線性(從鉛直上方觀察半導體層端部時之直線形狀)惡化的傾向(參照圖4)。 又，蝕刻後之氧化物半導體之圖案形狀，直線性之最大誤差宜為0.2μm以下。更佳為0.15μm以下，又更佳為0.1μm以下。直線性不佳時，半導體層的寬會出現誤差，較不理想。圖6係從鉛直上方的表面觀察進行蝕刻處理並剝離光阻後之半導體層時之示意圖。圖中，從左起按順序為基底層5、利用蝕刻處理形成之半導體層之推拔部6、半導體層7。利用蝕刻處理圖案化之半導體層端部之交界線8距直線性(圖中以點線表示)的誤差9的最大値，為「直線性之最大誤差」。 又，希望已去除蝕刻後之氧化物半導體層的基底層之上不出現殘渣(氧化物殘留、析出物等)(參照圖2)。
ZTO之蝕刻液，已知於專利文獻1揭示將鹽酸與硝酸作為主成分之蝕刻液。 又，專利文獻2記載：可以將ZTO利用草酸等有機酸之水溶液或鹵素系、硝酸系等無機酸之水溶液進行蝕刻。
又，專利文獻3揭示一種蝕刻液，係將含銦氧化物之膜以含(a)草酸、(b)萘磺酸縮合物或其鹽、(c)鹽酸、硫酸、水溶性胺及該等之鹽中之至少1種、及(d)水之組成蝕刻。
又，專利文獻4揭示一種蝕刻液，係將銦・錫氧化物(ITO)及銦・鋅氧化物(IZO)作為主成分之透明導電膜之蝕刻液，其特徵為係含有(a)草酸、(b)鹽酸、及(c)界面活性劑之組成。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］美國專利出願第2009/75421號說明書 ［專利文獻2］日本特開2010-248547號公報 ［專利文獻3］國際公開第2008/32728號 ［專利文獻4］日本特開2010-103214號公報
(發明欲解決之課題)
但是專利文獻1的蝕刻液有腐蝕配線材料的顧慮(參照比較例3及4)。 專利文獻2之含草酸之蝕刻液會析出草酸鹽(參照比較例1及2)。又，含無機酸之蝕刻液會有腐蝕配線材料的顧慮(參照比較例3及4)。 專利文獻3及4針對ZTO之蝕刻特性並無記載。 在如此的狀況下，希望提供一種蝕刻液，其在蝕刻含鋅及錫之氧化物時有理想的蝕刻速率，即使該氧化物溶解，蝕刻速率之降低及變化仍小，且氧化物溶解時不產生析出物，而且對鋁、銅、鈦等配線材料之腐蝕性小，圖案形狀之直線性優異。 (解決課題之方式)
亦即本發明係為了解決上述課題而努力研究所完成，發現藉由使用以下的蝕刻液處理能達成此目的，而完成本發明，即:一種蝕刻液，用以蝕刻至少含有鋅與錫之氧化物，含有(A)選自於由硫酸、硝酸、鹽酸、甲磺酸、過氯酸、或該等之鹽構成之群組中之1種以上、及(B)草酸或其鹽、與水，且pH値為-1~1。 本發明如下。 1.一種蝕刻液，係用於蝕刻至少含有鋅與錫之氧化物， 含有: (A) 選自於由硫酸、硝酸、甲磺酸、鹽酸、過氯酸、或該等之鹽構成之群組中之1種以上，及(B)草酸或其鹽、與水; 且pH値為-1~1。 2.如1.之蝕刻液，更含有(C)羧酸(不包括草酸)。 3.如2.之蝕刻液，其中，(C)羧酸係選自於由乙酸、甘醇酸、丙二酸、馬來酸、琥珀酸、蘋果酸、酒石酸、甘胺酸及檸檬酸構成之群組中之1種以上。 4.如1.至3.中任一項之蝕刻液，更含有(D)聚磺酸化合物。 5.如4.之蝕刻液，其中，(D)聚磺酸化合物選自於由萘磺酸福馬林縮合物及其鹽、聚氧乙烯烷醚硫酸鹽、及聚氧乙烯烷基苯醚硫酸鹽構成之群組中之1種以上。 6.如1.至5.中任一項之蝕刻液，其中，蝕刻液更含有濃度在10~5000質量ppm之範圍內的(E)鋅。 7.如1.至6.中任一項之蝕刻液，其中，蝕刻後圖案的推拔角為10°~80°。 8.一種至少含有鋅與錫之氧化物之蝕刻方法，係使蝕刻液與包含至少含有鋅與錫之氧化物的基板接觸，而將至少含有鋅與錫之氧化物予以蝕刻; 該蝕刻液含有(A) 0.5~30質量%之選自於由硫酸、硝酸、甲磺酸、鹽酸、過氯酸、或該等之鹽構成之群組中之1種以上、及(B) 0.1~10質量%之草酸或其鹽、與水(其餘部分)，且pH値為-1~1。 9.如8.之至少含有鋅與錫之氧化物之蝕刻方法，其中，蝕刻液更含有0.1~15質量% 之(C)羧酸(不包括草酸)。 (C)羧酸宜選自於由乙酸、甘醇酸、丙二酸、馬來酸、琥珀酸、蘋果酸、酒石酸、甘胺酸及檸檬酸構成之群組中之1種以上較佳。 10.如8.或9.之至少含有鋅與錫之氧化物之蝕刻方法，其中，蝕刻液更含有0.0001~10質量% 之(D)聚磺酸化合物。 (D)聚磺酸化合物宜選自於由萘磺酸福馬林縮合物及其鹽、聚氧乙烯烷醚硫酸鹽、及聚氧乙烯烷基苯醚硫酸鹽構成之群組中之1種以上較佳。 11.如8.至10項中任一項之至少含有鋅與錫之氧化物之蝕刻方法，其中，蝕刻液更含有濃度在10~5000質量ppm之範圍內的(E)鋅。 12.如8.至11.中任一項之至少含有鋅與錫之氧化物之蝕刻方法，其中，蝕刻後圖案的推拔角為10°~80°。 13.一種顯示裝置，係利用如8.至12.中任一項之至少含有鋅與錫之氧化物之蝕刻方法製造。  (發明之效果)
依本發明之理想態樣，藉由使用用以蝕刻至少含有鋅與錫之氧化物的本發明的蝕刻液，能有以下的效果:有理想的蝕刻速率且圖案形狀優異，對於含有鋅與錫之氧化物之溶解，蝕刻速率降低、變化小，且無析出物產生，而且對於配線材料之腐蝕性小，所以能夠長期間、安定地實施理想的蝕刻操作，且蝕刻後之圖案形狀之直線性優異。
本發明之含有鋅與錫之氧化物只要是含有鋅與錫之氧化物即可，無特殊限制，也可含有1種以上的鋅及錫以外的元素。 氧化物中含有的鋅及錫之含量各為1質量%以上較理想，更佳為3質量%以上，又更佳為10質量%以上。鋅及錫以外之金屬元素之含量各為10質量%以下較理想，更佳為3質量%以下，又更佳為1質量%以下。
本願發明之蝕刻液，含有(A)選自於由硫酸、硝酸、鹽酸、甲磺酸、過氯酸、或該等之鹽構成之群組中之1種以上、及(B)草酸或其鹽、與水，且pH値為-1~1。 本發明之蝕刻液，就(A)而言，含有選自於由硫酸、硝酸、甲磺酸、鹽酸、過氯酸、或該等之鹽構成之群組中之1種以上。具體而言，硫酸、發煙硫酸、硫酸銨、硫酸氫銨、硫酸氫鈉、硫酸氫鉀、硝酸、硝酸銨、甲磺酸、鹽酸、過氯酸等較理想，更佳為硫酸、硝酸、甲磺酸、鹽酸、過氯酸，又更佳為硫酸、硝酸、甲磺酸，尤其硫酸為較佳。又，於(A)成分選出的酸或其鹽之濃度，以酸換算之濃度計，宜為0.5質量%以上較理想，更佳為1質量%以上，又更佳為2質量%以上。又，30質量%以下較理想，更佳為20質量%以下，又更佳為15質量%以下。其中，0.5~30質量%較理想，更佳為1~20質量%，又更佳為2~15質量%。0.5~30質量%時，可獲得良好的蝕刻速率。
本發明之蝕刻液含有的(B)草酸，只要能供給草酸離子即可，無特殊限制。又，(B)成分選出之草酸離子之濃度，以草酸換算計，宜為0.1質量%以上較理想，更佳為0.5質量%以上，又更佳為1質量%以上。又，10質量%以下較理想，更佳為7質量%以下，又更佳為5質量%以下。其中，0.1~10質量%較理想，更佳為0.5~7質量%，又更佳為1~5質量%。0.1~10質量%時，能獲得良好的蝕刻速率。
本發明使用之水，宜為經蒸餾、離子交換處理、過濾處理、各種吸附處理等而去除掉金屬離子、有機雜質、微粒粒子等的水較理想，特佳為純水、超純水。又，水之濃度較佳為10質量%以上，更佳為20質量%以上，又更佳為30質量%以上。於此情形，水之濃度為不含各種藥劑的其餘部分。
本發明之蝕刻液可進一步含有不包括草酸的羧酸作為(C)成分。 具體的羧酸，只要是能供給羧酸離子(惟，排除草酸離子)者即可，不特別限制。羧酸離子使蝕刻包含鋅及錫之氧化物之液體組成物之安定性提高，具有蝕刻速度之調節作用。例如碳數1~18之脂肪族羧酸、碳數6~10之芳香族羧酸，此外，碳數1~10之胺基酸等較理想。 碳數1~18之脂肪族羧酸宜為甲酸、乙酸、丙酸、乳酸、甘醇酸、二甘醇酸、丙酮酸、丙二酸、丁酸、羥基丁酸、酒石酸、琥珀酸、蘋果酸、馬來酸、富馬酸、戊酸、戊二酸、衣康酸、己酸、己二酸、檸檬酸、丙烷三羧酸、反式-烏頭酸、庚酸、辛酸、月桂酸、肉豆蔻酸、棕櫚酸、硬脂酸、油酸、亞麻油酸(linoleic acid)、次亞麻油酸(linolenic acid)、或此等的鹽較佳。 更理想的羧酸為乙酸、甘醇酸、乳酸、丙二酸、馬來酸、琥珀酸、蘋果酸、酒石酸、檸檬酸或此等的鹽，尤佳為乙酸、馬來酸、蘋果酸、檸檬酸。又，此等可以單獨使用也可組合使用多數。
(C)羧酸(惟不包括草酸)或其鹽之濃度，以羧酸換算之濃度計，較佳為0.1質量%以上，更佳為1質量%以上，又更佳為3質量%以上。較佳為15質量%以下，更佳為12質量%以下，又更佳為10質量%以下。其中，較佳為0.1~15質量%，更佳為1~12質量%，又更佳為3~10質量%。0.1~15質量%時，能壓抑對於配線材料之腐蝕為小。
本發明之蝕刻液，pH値為-1~1之範圍。更理想的pH値為-0.7~0.7，又更理想的pH値為-0.5~0.5。 本發明之蝕刻液，視需要可含有pH調整劑。pH調整劑只要不影響蝕刻性能即可，無特殊限制，也可使用具有作為(A)成分之作用的硫酸、甲磺酸、(C)成分之羧酸(惟不包括草酸)調整。又，也可使用氨水、醯胺硫酸等作為pH調整劑。
本發明之蝕刻液，視需要可含有聚磺酸化合物作為(D)成分。聚磺酸化合物宜為萘磺酸福馬林縮合物及其鹽、聚氧乙烯烷醚硫酸鹽、及聚氧乙烯烷基苯醚硫酸鹽等較佳。萘磺酸福馬林縮合物，以Demol N(花王(股)公司)、Lavelin FP(第一工業製藥(股)公司)、Poryty N100K(Lion (股)公司)等商品名市售。  (D)聚磺酸化合物之濃度較佳為0.0001質量%以上，更佳為0.001質量%以上。較佳為10質量%以下，更佳為5質量%以下。其中，0.0001~10質量%之範圍較理想，更佳為0.001~5質量%。
依本發明之理想態樣，本發明之蝕刻液即使鋅成分溶解亦不起析出、蝕刻特性變化。視需要，可含有鋅作為(E)成分。鋅具有進一步抑制含有鋅與錫之氧化物溶解時之蝕刻速率之變動的作用。鋅只要能提供鋅離子即可，不特別限制。具體而言，可使用硫酸鋅、硝酸鋅、氯化鋅等鹽，也可溶解金屬鋅、含有鋅與錫之氧化物、氧化鋅。  (E)鋅之濃度較佳為10質量ppm以上，更佳為100質量ppm以上，又更佳為1000質量ppm以上。較佳為5000質量ppm以下，更佳為4000質量ppm以下，又更佳為3000質量ppm以下。其中，較佳為10~5000質量ppm，更佳為100~4000質量ppm，又更佳為1000~3000質量ppm。10~5000質量ppm時，能進一步減小蝕刻速率的變動。
本發明之蝕刻液，除了上述成分以外，也可於無損蝕刻液之效果的範圍內，含有蝕刻液通常使用的各種添加劑。例如:可使用溶劑、pH緩衝劑等。
本發明之蝕刻方法，係將至少含鋅(Zn)與錫(Sn)之氧化物作為蝕刻對象物。鋅之含量相對於鋅與錫之合計含量之比(以原子比，Zn÷(Zn＋Sn)計算之値)，從半導體特性之觀點，宜為0.3以上較佳，但不限定於此。
本發明之蝕刻方法，具有使本發明之蝕刻液接觸蝕刻對象物之步驟，本發明之蝕刻液，亦即含有(A)選自於由硫酸、硝酸、甲磺酸、過氯酸、或該等之鹽構成之群組中之1種以上、及(B)草酸或其鹽、與水，且pH値為-1~1之蝕刻液。依本發明之蝕刻方法，即使連續實施蝕刻操作時也能防止析出物發生。又，蝕刻速率之變化小，故能長期間安定地實施蝕刻操作。 本發明之蝕刻方法中，蝕刻對象物之形狀無限制，當作為平面顯示器之半導體材料使用時，宜為薄膜較佳。例如將在氧化矽之絕緣膜上形成鋅・錫氧化物(ZTO)之薄膜並於其上塗佈光阻，將所望之圖案遮罩進行曝光轉印並顯影而形成了所望光阻圖案者作為蝕刻對象物。蝕刻對象物為薄膜時，其膜厚為1~1000nm之範圍較佳。更佳為5~500nm，尤佳為10~300nm。又，蝕刻對象物也可為由不同組成的二種以上的氧化物的薄膜構成的疊層結構。此時，能將由不同組成的二種以上的氧化物的薄膜構成的疊層結構全面地蝕刻。
蝕刻對象物與蝕刻液之接觸溫度(亦即，蝕刻液接觸蝕刻對象物時之溫度)宜為10℃以上較理想，更佳為15℃以上，又更佳為20℃以上。又，接觸溫度為70℃以下較理想，更佳為60℃以下，又更佳為50℃以下。尤其10~70℃之溫度較理想，15~60℃更佳，20~50℃尤佳。10~70℃之溫度範圍時，可獲良好的蝕刻速率。且於上述溫度範圍內之蝕刻操作能抑制裝置腐蝕。藉由加高蝕刻液之溫度，蝕刻速率上昇，但考慮因水蒸發等導致蝕刻液之濃度變化增大等之後決定適當理想的處理溫度即可。 本發明之蝕刻方法的蝕刻時間無特殊限制，直到含鋅(Zn)與錫(Sn)之氧化物之蝕刻結束而露出基底為止之恰當蝕刻時間通常約0.01~30分鐘較理想，更佳為0.03~10分鐘，又更佳為0.05~5分鐘，尤佳為0.1~2分鐘。
使蝕刻液接觸蝕刻對象物之方法無特殊限制，例如可採用將蝕刻液進行滴加(單片旋轉處理)或噴塗等形式接觸對象物之方法、或將對象物浸於蝕刻液之方法等通常之濕蝕刻方法。 ［實施例］
以下利用本發明之實施例與比較例針對其實施形態與效果具體説明，但本發明不限定於此等實施例。
［pH値測定方法］ pH値，係使用堀場製作所之pH/ION測定計，將電極浸於攪拌中的蝕刻液，並於22℃測定。pH測定裝置之pH値之調整使用pH2及7的標準液進行。
［SEM觀察］ SEM觀察使用之測定設備為日立公司製電場發射型掃描型電子顯微鏡S-5000H。測定條件設為:加速電壓2.0kV、引出電壓4.2kV、發射電流10μA。
［鋅・錫氧化物(ZTO)薄膜/玻璃基板之製作］ 使用將氧化鋅與氧化錫予以粉碎、混合、燒結而得之鋅・錫氧化物之靶材，在玻璃基板上利用濺鍍法形成鋅與錫之原子比為0.7之鋅・錫氧化物之薄膜(膜厚：100nm)。 ［附光阻圖案/鋅・錫氧化物薄膜/玻璃基板之製作］ 向上述鋅・錫氧化物之薄膜上塗佈光阻，實施曝光、顯影而製成已形成光阻圖案之鋅・錫氧化物之薄膜。
［評價(判定)］ 1.蝕刻速率之測定 對於形成於玻璃基板上之鋅・錫氧化物(ZTO)之薄膜(膜厚100nm)使用表1及表2所示之蝕刻液進行蝕刻處理。蝕刻處理係將上述ZTO膜/玻璃基板浸於保持35℃之蝕刻液20秒~60秒，之後以純水洗滌後乾燥。然後使用光學式膜厚測定裝置n＆k Analyzer 1280(n＆k Technology Inc.製)測定蝕刻處理前後之ZTO膜之膜厚，將其膜厚差除以蝕刻時間，得出蝕刻速率(初始蝕刻速率)。評價結果依循以下基準。 E：蝕刻速率30nm/min~200nm/min G：蝕刻速率20nm/min~未達30nm/min、或201nm/min~500nm/min F：蝕刻速率10nm/min~未達20nm/min、或501nm/min~1000nm/min P：蝕刻速率未達10nm/min、或1001nm/min以上 又，在此，E、G及F為合格。
2.氧化物溶解性之確認 將鋅・錫氧化物(ZTO)以規定濃度(鋅濃度為10、100、或1000質量ppm)溶解於表1及表2所示之蝕刻液，以目視觀察是否有不溶物。評價結果依循以下基準。 E、G及F為合格。 E：添加就鋅濃度為1000質量ppm後，完全溶解。 G：添加就鋅濃度為100質量ppm後，完全溶解。 F：添加就鋅濃度為10質量ppm後，完全溶解。 P：添加就鋅濃度為10質量ppm後，有不溶物。
3.氧化物溶解後之蝕刻速率變化之測定 將ZTO溶於表1及表2所示之蝕刻液，使就鋅濃度而言成為1000質量ppm後，以和上述1同樣的方法測定蝕刻速率。計算ZTO溶解前後之蝕刻速率之變化量。評價結果依以下基準表示記載。 E：蝕刻速率變化量5nm/min以下 G：蝕刻速率變化量超過5nm/min~10nm/min以下 P：蝕刻速率變化量超過10nm/min 又，E及G為合格。
4.圖案形狀之評價 將已形成光阻圖案之鋅・錫氧化物之薄膜(膜厚100nm)使用表1及表2所示之蝕刻液進行蝕刻處理。蝕刻處理係於35℃以浸液方式實施。蝕刻時間設為蝕刻所須時間(恰當蝕刻時間)之2倍之時間(100%過度蝕刻條件)。又，恰當蝕刻時間，係將ZTO膜之膜厚除以於「1.蝕刻速率之測定」測得之蝕刻速率以算出(後述實施例2的情形，恰當蝕刻時間＝ZTO之膜厚100[nm]/蝕刻速率35[nm/min]＝2.857[min]＝171秒，故以100%過度蝕刻條件之處理時間成為171秒×2＝342秒)。將蝕刻後的基板以水洗滌，吹送氮氣使其乾燥後，以掃描型電子顯微鏡(「S5000H型(型號)」；日立製)觀察，評價結果依以下基準判定。 各項目之合格為G。 ［推拔角］ G：推拔角10~80° P：推拔角0~未達10°或超過80° ［直線性］ G：直線性之誤差為0.2μm以下 P：直線性之誤差超過0.2μm ［殘渣除去性］ G：無殘渣 P：有殘渣
5.配線材料之蝕刻速率之測定(腐蝕性) 使用在玻璃基板上利用濺鍍法成膜之銅(Cu)/鈦(Ti)疊層膜、鋁(Al)單層膜、鉬(Mo)單層膜及Ti單層膜，測定表1及表2所示之蝕刻液蝕刻之Cu、Al、Mo、Ti之蝕刻速率。蝕刻處理係以將上述金屬膜/玻璃基板浸於保持在35℃的蝕刻液的方法進行。使用螢光X射線分析裝置SEA1200VX(Seiko Instruments Inc.製)測定蝕刻處理前後之金屬膜之膜厚，將其膜厚差除以蝕刻時間，算出蝕刻速率。評價結果依以下基準表示記載。 E：蝕刻速率未達1nm/min G：蝕刻速率1nm/min~未達2nm/min P：蝕刻速率2nm/min以上　 又，在此，E及G為合格。
實施例1 於容量100ml之聚丙烯容器投入作為A成分之70%硝酸(和光純藥工業(股)公司製)14.3g及純水84.0g。再加入作為B成分之草酸(和光純藥工業(股)公司製)1.7g。將其攪拌而將各成分充分混合，製備成蝕刻液(合計重量為100.0g)。獲得之蝕刻液之硝酸之摻合量為10質量%，草酸之摻合量為1.7質量%。又，pH値為-0.1。 使用該蝕刻液實施上述1~5之評價。結果整理於表1。 蝕刻速率為66nm/min，即使添加ZTO 2200質量ppm(就鋅濃度而言為1000質量ppm)，液體仍為透明，無不溶解成分。添加ZTO(就鋅濃度而言為1000質量ppm)後之pH値為-0.1，蝕刻速率為61nm/min，變化量小，評為E (5nm/min)。配線材料(Cu)之E.R.評為G，Mo、Al、Ti評為E。
實施例2 將實施例1之硝酸替換成硫酸10質量%，除此以外和實施例1同樣進行，製備蝕刻液，並使用該蝕刻液實施上述評價。獲得之結果示於表1。又，對於圖案化形狀進行SEM觀察之結果示於圖1、2。由剖面圖(圖1)，推拔角為25°，評為G，由表面圖(從上方部觀察圖案的圖(圖2))，直線性及殘渣除去性也評為G。 圖所示之剖面圖，係切割經光阻圖案化之基板並觀察其剖面之圖。又，表面圖係將光阻剝離後，從上方部觀察配線部(右)及基板(左)之圖。
實施例3~6 將實施例1之硝酸替換為甲磺酸15質量%(實施例3)、鹽酸10質量%(實施例4)、硫酸7質量%與硝酸5質量%(實施例5)、或硫酸10質量%與過氯酸15質量%(實施例6)，除此以外和實施例1同樣進行，製備蝕刻液，並使用該蝕刻液實施上述評價。獲得之結果示於表1。
實施例7 設實施例1之A成分及B成分之濃度為2倍，除此以外和實施例1同樣進行，製備蝕刻液，並使用該蝕刻液實施上述評價。獲得之結果示於表1。
實施例8 設硝酸濃度10質量%、草酸濃度1.7質量%、作為C成分之甘胺酸5質量%，除此以外和實施例1同樣進行，製備蝕刻液並使用該蝕刻液實施上述評價。獲得之結果示於表1。
實施例9 設硫酸濃度為10質量%、草酸濃度1.7質量%、作為C成分之檸檬酸濃度為5質量%，除此以外和實施例1同樣製備蝕刻液並使用該蝕刻液實施上述評價。獲得之結果示於表1。
實施例10 設硫酸濃度10質量%、草酸濃度1.7質量%、Lavelin FP(第一工業製藥(股)公司)為0.1質量%，除此以外和實施例1同樣製備蝕刻液並使用該蝕刻液實施上述評價。獲得之結果示於表1。
比較例1、2 將蝕刻液改為草酸濃度3.4質量%(比較例1)、或1.7質量%(比較例2)，除此以外和實施例1同樣製備蝕刻液並使用該蝕刻液實施上述評價。獲得之結果示於表2。
比較例3、4、5 將蝕刻液改為鹽酸10質量%(比較例3)、硝酸20質量%(比較例4)、馬來酸10質量%(比較例5)，除此以外和實施例1同樣製備蝕刻液並使用該蝕刻液實施上述評價。獲得之結果示於表2。又，比較例3之蝕刻操作後利用SEM觀察獲得之圖案化形狀示於圖3、4。若使用10質量%之鹽酸實施圖案化，由剖面圖，推拔角為5°，評為P，由表面圖，直線性不佳，殘渣除去性也不足，評為P。
由上述實施例1~10，可知:本發明之蝕刻液能以理想的蝕刻速率蝕刻含鋅及錫之氧化物，對於氧化物之溶解，蝕刻速率之變化小，也不發生析出物，能進行蝕刻處理。再者，向配線材料之腐蝕性亦小，圖案形狀優異，具有作為在工業生產使用之蝕刻液的優良性能。 另一方面，比較例1~2、5，鋅・錫氧化物(ZTO)溶解能力低(氧化物只能於就鋅濃度而言未達10質量ppm的濃度溶解)，未能評價蝕刻速率之變化量。又，比較例3~4雖蝕刻速率較良好，但配線材料Cu、Mo、Al的蝕刻速率大，有腐蝕性。又，圖案形狀也不良。
［表1］ ―；代表未添加或未實施。 ZTO膜；由鋅・錫及氧構成之氧化物的薄膜 E；優良(Excellent)、G；良好(Good)、F；尚可(Fair)、P；不佳(Poor)
［表2］ ―；代表未添加或未實施。 ZTO膜；由鋅・錫及氧構成之氧化物的薄膜 E；優良(Excellent)、G；良好(Good)、F；尚可(Fair)、P；不佳(Poor)　 ［產業利用性］
本發明之蝕刻液，能以理想的蝕刻速率蝕刻含鋅及錫之氧化物，對於氧化物之溶解，蝕刻速率之變化小，也不發生析出物，向配線材料之腐蝕性也小。本發明之蝕刻液能期待藥液壽命長，所以藥液使用時之成本減低、且大幅降低環境負荷的益處高。
1‧‧‧光阻
2‧‧‧半導體層
3‧‧‧基底層
4‧‧‧推拔角
5‧‧‧基底層
6‧‧‧利用蝕刻處理形成之半導體層之推拔部
7‧‧‧半導體層
8‧‧‧利用蝕刻處理圖案化之半導體層端部之交界線
9‧‧‧半導體層距直線性之誤差
［圖1］顯示以掃描型電子顯微鏡(SEM)觀察將已使用實施例2之藥液蝕刻之ZTO的剖面。 ［圖2］顯示使用實施例2之藥液進行蝕刻處理後將光阻剝離，並利用SEM從上方觀察ZTO(右)及玻璃基板(左)之圖。 ［圖3］顯示利用SEM觀察使用比較例3之藥液蝕刻的ZTO的剖面的圖。 ［圖4］顯示使用比較例3之藥液進行蝕刻處理後將光阻剝離，並利用SEM從上方觀察ZTO(右)及玻璃基板(左)之圖。 ［圖5］顯示從剖面觀察蝕刻處理後之半導體層時之示意圖。 ［圖6］顯示從鉛直上方之表面觀察進行蝕刻處理並剝離光阻後之半導體層時之示意圖。

Claims (13)

  1. 一種蝕刻液，係用於蝕刻至少含有鋅與錫之氧化物， 含有: (A) 選自於由硫酸、硝酸、甲磺酸、鹽酸、過氯酸、或該等之鹽構成之群組中之1種以上，及(B)草酸或其鹽、與水; 且pH値為-1~1。
  2. 如申請專利範圍第1項之蝕刻液，更含有(C)羧酸(不包括草酸)。
  3. 如申請專利範圍第2項之蝕刻液，其中，(C)羧酸係選自於由乙酸、甘醇酸、丙二酸、馬來酸、琥珀酸、蘋果酸、酒石酸、甘胺酸及檸檬酸構成之群組中之1種以上。
  4. 如申請專利範圍第1至3項中任一項之蝕刻液，更含有(D)聚磺酸化合物。
  5. 如申請專利範圍第4項之蝕刻液，其中，(D)聚磺酸化合物選自於由萘磺酸福馬林縮合物及其鹽、聚氧乙烯烷醚硫酸鹽、及聚氧乙烯烷基苯醚硫酸鹽構成之群組中之1種以上。
  6. 如申請專利範圍第1至3項中任一項之蝕刻液，其中，蝕刻液更含有濃度在10~5000質量ppm之範圍內的(E)鋅。
  7. 如申請專利範圍第1至3項中任一項之蝕刻液，其中，蝕刻後圖案的推拔角為10°~80°。
  8. 一種至少含有鋅與錫之氧化物之蝕刻方法，係使蝕刻液與包含至少含有鋅與錫之氧化物的基板接觸，而將至少含有鋅與錫之氧化物予以蝕刻; 該蝕刻液含有(A) 0.5~30質量%之選自於由硫酸、硝酸、甲磺酸、鹽酸、過氯酸、或該等之鹽構成之群組中之1種以上、及(B) 0.1~10質量%之草酸或其鹽、與水(其餘部分)，且pH値為-1~1。
  9. 如申請專利範圍第8項之至少含有鋅與錫之氧化物之蝕刻方法，其中，蝕刻液更含有0.1~15質量% 之(C)羧酸(不包括草酸)。
  10. 如申請專利範圍第8或9項之至少含有鋅與錫之氧化物之蝕刻方法，其中，蝕刻液更含有0.0001~10質量% 之(D)聚磺酸化合物。
  11. 如申請專利範圍第8或9項之至少含有鋅與錫之氧化物之蝕刻方法，其中，蝕刻液更含有濃度在10~5000質量ppm之範圍內的(E)鋅。
  12. 如申請專利範圍第8或9項之至少含有鋅與錫之氧化物之蝕刻方法，其中，蝕刻後圖案的推拔角為10°~80°。
  13. 一種顯示裝置，係利用如申請專利範圍第8至12項中任一項之至少含有鋅與錫之氧化物之蝕刻方法製造。
TW104100011A 2014-01-07 2015-01-05 含有鋅與錫之氧化物的蝕刻液及蝕刻方法 TWI634195B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014000847 2014-01-07
JP2014-000847 2014-01-07

Publications (2)

Publication Number Publication Date
TW201529808A true TW201529808A (zh) 2015-08-01
TWI634195B TWI634195B (zh) 2018-09-01

Family

ID=53523800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100011A TWI634195B (zh) 2014-01-07 2015-01-05 含有鋅與錫之氧化物的蝕刻液及蝕刻方法

Country Status (6)

Country Link
US (1) US9824899B2 (zh)
JP (1) JP6384490B2 (zh)
KR (1) KR102148851B1 (zh)
CN (1) CN105874570B (zh)
TW (1) TWI634195B (zh)
WO (1) WO2015104962A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6402725B2 (ja) * 2014-02-17 2018-10-10 三菱瓦斯化学株式会社 インジウムと亜鉛とスズおよび酸素からなる酸化物のエッチング用液体組成物およびエッチング方法
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
KR102558691B1 (ko) * 2018-03-23 2023-07-25 주식회사 동진쎄미켐 인산염을 포함하지 않는 ITO / Ag 다중막 식각액 조성물
CN113773840B (zh) * 2021-08-13 2022-08-02 晶瑞电子材料股份有限公司 一种蚀刻液及其制备方法和应用

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3611618B2 (ja) 1995-02-08 2005-01-19 出光興産株式会社 非晶質導電膜のパターニング方法
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP2001269859A (ja) * 2000-03-27 2001-10-02 Jsr Corp 化学機械研磨用水系分散体
JP4122971B2 (ja) * 2000-11-29 2008-07-23 三菱瓦斯化学株式会社 ウエットエッチング剤組成物
JP2002367974A (ja) * 2001-06-04 2002-12-20 Mitsubishi Gas Chem Co Inc 透明導電膜用エッチング剤組成物
WO2005086180A1 (ja) * 2004-03-09 2005-09-15 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法
WO2006075506A1 (ja) 2005-01-11 2006-07-20 Idemitsu Kosan Co., Ltd. 透明電極及びその製造方法
EP1880410A2 (en) * 2005-05-13 2008-01-23 Sachem, Inc. Selective wet etching of oxides
WO2007026783A1 (ja) * 2005-09-01 2007-03-08 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
US7889298B2 (en) * 2005-11-21 2011-02-15 Idemitsu Kosan Co. Ltd. Transparent conductive film, and substrate, electronic device and liquid crystal display using the same
JP4816250B2 (ja) * 2006-05-25 2011-11-16 三菱瓦斯化学株式会社 エッチング液組成物及びエッチング方法
TWI421937B (zh) * 2006-09-13 2014-01-01 Nagase Chemtex Corp 蝕刻液組成物
US20090075421A1 (en) * 2007-09-19 2009-03-19 Hewlett-Packard Development Company, L.P. Wet etching of zinc tin oxide thin films
JP2009075421A (ja) 2007-09-21 2009-04-09 Epson Imaging Devices Corp 液晶装置、及び電子機器
JP2009235438A (ja) * 2008-03-26 2009-10-15 Toagosei Co Ltd エッチング液、該エッチング液を用いたエッチング方法および被エッチング基板
JP2010103214A (ja) * 2008-10-22 2010-05-06 Hayashi Junyaku Kogyo Kk 導電膜用エッチング液組成物
JP5724157B2 (ja) * 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
JP5845501B2 (ja) * 2011-10-06 2016-01-20 日本表面化学株式会社 透明導電性薄膜積層体のエッチング液
JP2013084860A (ja) * 2011-10-12 2013-05-09 Tdk Corp 縦型トランス
JP5710024B2 (ja) * 2011-12-21 2015-04-30 三菱電機株式会社 太陽電池の製造方法

Also Published As

Publication number Publication date
TWI634195B (zh) 2018-09-01
US20160329217A1 (en) 2016-11-10
KR102148851B1 (ko) 2020-08-27
US9824899B2 (en) 2017-11-21
CN105874570A (zh) 2016-08-17
JP6384490B2 (ja) 2018-09-05
KR20160105777A (ko) 2016-09-07
WO2015104962A1 (ja) 2015-07-16
CN105874570B (zh) 2020-07-28
JPWO2015104962A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6402725B2 (ja) インジウムと亜鉛とスズおよび酸素からなる酸化物のエッチング用液体組成物およびエッチング方法
TWI639729B (zh) 至少含有銦及鎵之氧化物的蝕刻液及蝕刻方法
TWI531639B (zh) 銅／鉬系多層薄膜用蝕刻液
JP2016108659A (ja) 液体組成物およびこれを用いたエッチング方法
JP2016111342A (ja) 液体組成物およびこれを用いたエッチング方法
TWI634195B (zh) 含有鋅與錫之氧化物的蝕刻液及蝕刻方法
JP6485357B2 (ja) 亜鉛、スズおよび酸素から実質的になる酸化物のエッチング液およびエッチング方法
JP6350008B2 (ja) 少なくともインジウム、ガリウム、亜鉛およびシリコンを含む酸化物のエッチング液およびエッチング方法