CN105140131A - 氧化物薄膜晶体管的制备方法 - Google Patents

氧化物薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN105140131A
CN105140131A CN201510415622.5A CN201510415622A CN105140131A CN 105140131 A CN105140131 A CN 105140131A CN 201510415622 A CN201510415622 A CN 201510415622A CN 105140131 A CN105140131 A CN 105140131A
Authority
CN
China
Prior art keywords
photoresist
drain electrode
oxidant
cap rock
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510415622.5A
Other languages
English (en)
Inventor
姚琪
张锋
曹占锋
何晓龙
张斌
李正亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510415622.5A priority Critical patent/CN105140131A/zh
Publication of CN105140131A publication Critical patent/CN105140131A/zh
Priority to US15/308,991 priority patent/US9812472B2/en
Priority to PCT/CN2016/072012 priority patent/WO2017008497A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的实施例提供一种氧化物薄膜晶体管的制备方法。该氧化物薄膜晶体管的制备方法包括：形成栅极、栅绝缘层、有源层、源电极和漏电极。形成所述有源层、所述源电极和所述漏电极包括：在衬底基板上依次形成氧化物半导体薄膜和源漏电极金属薄膜，所述氧化物半导体薄膜的整个表面与所述源漏电极金属薄膜直接接触；以及采用双色调掩模板图案化所述氧化物半导体薄膜和所述源漏电极金属薄膜以通过一次构图工艺形成所述有源层、所述源电极和所述漏电极。

Description

氧化物薄膜晶体管的制备方法
技术领域
本发明的实施例涉及氧化物薄膜晶体管的制备方法。
背景技术
近年来，随着显示技术的快速发展，用于驱动并控制像素的薄膜晶体管也得到了发展，已由非晶硅薄膜晶体管和低温多晶硅薄膜晶体管发展到氧化物薄膜晶体管。
氧化物薄膜晶体管的电子迁移率、开态电流、开关特性等特性优良。此外，氧化物薄膜晶体管还具有特性不均现象少、材料和工艺成本低、工艺温度低、可利用涂布工艺、透光率高、带隙大等优点。因此，氧化物薄膜晶体管可以用于需要快速响应和较大电流的显示器，如高频、高分辨率、大尺寸的液晶显示器以及有机发光显示器等。
通常，具有蚀刻阻挡层的氧化物薄膜晶体管需要采用四块掩模板通过四次构图工艺来制备。即：采用第一块掩模板通过第一次构图工艺形成栅极；形成栅绝缘层；采用第二块掩模板通过第二次构图工艺形成有源层；采用第三块掩模板通过第三次构图工艺形成蚀刻阻挡层；并且采用第四块掩模板通过第四次构图工艺形成源电极和漏电极。由于需要制备蚀刻阻挡层，增加了生产成本并增加了良率降低的风险。
目前，出现了不采用蚀刻阻挡层的背沟道蚀刻工艺。图1(a)至图1(c)为根据一种技术的采用背沟道蚀刻工艺制备氧化物薄膜晶体管的流程图。如图1(a)至图1(c)所示，采用背沟道蚀刻工艺制备氧化物薄膜晶体管需要采用三块掩模板通过三次构图工艺来完成。即：采用第一块掩模板通过第一次构图工艺形成栅极02(如图1(a)所示)；形成栅绝缘层03(如图1(b)所示)；采用第二块掩模板通过第二次构图工艺形成有源层04(如图1(b)所示)；采用第三块掩模板通过第三次构图工艺形成源电极05和漏电极06(如图1(c)所示)。
如果能够进一步减少掩模板的数量，则可以简化氧化物薄膜晶体管的制备工艺，降低制备成本。
发明内容
根据本发明的实施例，提供一种氧化物薄膜晶体管的制备方法。该氧化物薄膜晶体管的制备方法包括：形成栅极、栅绝缘层、有源层、源电极和漏电极。形成所述有源层、所述源电极和所述漏电极包括：在衬底基板上依次形成氧化物半导体薄膜和源漏电极金属薄膜，所述氧化物半导体薄膜的整个表面与所述源漏电极金属薄膜直接接触；以及采用双色调掩模板图案化所述氧化物半导体薄膜和所述源漏电极金属薄膜以通过一次构图工艺形成所述有源层、所述源电极和所述漏电极。
例如，所述采用双色调掩模板图案化所述氧化物半导体薄膜和所述源漏电极金属薄膜以通过一次构图工艺形成有源层、源电极和漏电极包括：在所述源漏电极金属薄膜上形成光刻胶层；对所述光刻胶层进行曝光、显影以形成光刻胶完全保留部分、光刻胶部分保留部分和光刻胶完全去除部分，其中所述光刻胶完全保留部分对应于要形成所述源电极和所述漏电极的区域，所述光刻胶部分保留部分对应于所述源电极和所述漏电极之间要形成沟道的区域，所述光刻胶部分保留区域的光刻胶的厚度小于所述光刻胶完全保留部分的光刻胶的厚度，所述光刻胶完全去除区域对应于其他区域；进行第一次蚀刻工艺，去除所述光刻胶完全去除区域的所述源漏金属薄膜和所述氧化物半导体薄膜，以形成所述有源层；进行灰化工艺，去除所述光刻胶部分保留区域的光刻胶；进行第二次蚀刻工艺，去除所述光刻胶部分保留区域的所述源漏电极金属薄膜，以形成所述源电极和所述漏电极；以及去除所述光刻胶完全保留部分的光刻胶。
例如，所述源漏电极金属薄膜由Cu或Cu合金形成，且所述第二次蚀刻工艺采用无氟蚀刻液。
例如，所述Cu合金为CuMo合金、CuMn合金、CuTa合金、CuCa合金、CuMg合金或CuMgAl合金。
例如，所述无氟蚀刻液为无氟H2O2系蚀刻液。
例如，所述方法还包括：形成覆盖所述源电极的第一抗氧化盖层和覆盖所述漏电极的第二抗氧化盖层。形成所述有源层、所述源电极、所述漏电极、所述第一抗氧化盖层和所述第二抗氧化盖层包括：在所述衬底基板上依次形成氧化物半导体薄膜、源漏电极金属薄膜和抗氧化薄膜；以及采用所述双色调掩模板图案化所述氧化物半导体薄膜、所述源漏电极金属薄膜和所述抗氧化薄膜以通过一次构图工艺形成所述有源层、所述源电极、所述漏电极、所述第一抗氧化盖层和所述第二抗氧化盖层。
例如，所述采用所述双色调掩模板图案化所述氧化物半导体薄膜、所述源漏电极金属薄膜和所述抗氧化薄膜以通过一次构图工艺形成所述有源层、所述源电极、所述漏电极、所述第一抗氧化盖层和所述第二抗氧化盖层包括：在所述抗氧化薄膜上形成光刻胶层，对所述光刻胶层进行曝光、显影以形成光刻胶完全保留部分、光刻胶部分保留部分和光刻胶完全去除部分，其中所述光刻胶完全保留部分对应于要形成所述源电极和所述漏电极的区域，所述光刻胶部分保留部分对应于所述源电极和所述漏电极之间要形成沟道的区域，所述光刻胶部分保留区域的光刻胶的厚度小于所述光刻胶完全保留部分的光刻胶的厚度，所述光刻胶完全去除区域对应于其他区域；进行第一次蚀刻工艺，去除所述光刻胶完全去除区域的所述抗氧化薄膜、所述源漏金属薄膜和所述氧化物半导体薄膜，以形成所述有源层；进行灰化工艺，去除所述光刻胶部分保留区域的光刻胶；进行第二次蚀刻工艺，去除所述光刻胶部分保留区域的所述抗氧化薄膜，以形成所述第一抗氧化盖层和所述第二抗氧化盖层；进行第三次蚀刻工艺，去除所述光刻胶部分保留区域的所述源漏电极金属薄膜，以形成所述源电极和所述漏电极；以及去除所述光刻胶完全保留部分的光刻胶。
例如，所述源漏电极金属薄膜由Cu或Cu合金形成，且所述第三次蚀刻工艺采用无氟蚀刻液。
例如，所述Cu合金为CuMo合金、CuMn合金、CuTa合金、CuCa合金、CuMg合金或CuMgAl合金。
例如，所述无氟蚀刻液为无氟H2O2系蚀刻液。
例如，所述第一次蚀刻工艺和所述第二次蚀刻工艺为湿法蚀刻工艺，且所述第二次蚀刻工艺的蚀刻速率小于所述第一次蚀刻工艺的蚀刻速率。
例如，所述第一抗氧化盖层和所述第二抗氧化盖层由Mo或MoNb形成。
例如，所述第一抗氧化盖层和所述第二抗氧化盖层由氧化物半导体材料形成。
例如，所述方法还包括：对所述第一抗氧化盖层和/或所述第二抗氧化盖层进行等离子体处理。
例如，所述方法还包括：形成保护层以覆盖所述第一抗氧化盖层、所述第二抗氧化盖层、所述源电极、所述漏电极、所述有源层、所述栅绝缘层和所述衬底基板；以及在所述保护层中形成第一过孔以通过所述第一过孔对所述第一抗氧化盖层进行等离子体处理，和/或在所述保护层中形成第二过孔以通过所述第二过孔对所述第二抗氧化盖层进行等离子体处理。
例如，在所述保护层中形成所述第一过孔、在所述保护层中形成第二过孔、以及对所述第一抗氧化盖层和/或所述第二抗氧化盖层进行等离子体处理在同一干刻设备中进行。
例如，进行所述等离子处理的气氛选自He、SF6和H2中的一种或几种。
例如，所述第一抗氧化盖层、所述第二抗氧化盖层和所述有源层由相同的材料形成。
例如，所述第一抗氧化盖层的图案与所述源电极的图案相同，并且所述第二抗氧化盖层的图案与所述漏电极的图案相同。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1(a)至图1(c)为根据一种技术的采用背沟道蚀刻工艺制备氧化物薄膜晶体管的流程图；
图2(a)至图2(g)示出了根据本发明实施例的氧化物薄膜晶体管的制备方法；
图3(a)至图3(g)示出了根据本发明实施例的氧化物薄膜晶体管的制备方法的变形；以及
图4(a)和图4(b)示出了根据本发明实施例的阵列基板的制备方法。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明的实施例提供一种氧化物薄膜晶体管的制备方法。该方法包括：形成栅极、栅绝缘层、有源层、源电极和漏电极，其中形成所述有源层、所述源电极和所述漏电极包括：在衬底基板上依次形成氧化物半导体薄膜和源漏电极金属薄膜，所述氧化物半导体薄膜的整个表面与所述源漏电极金属薄膜直接接触；以及采用双色调掩模板图案化所述氧化物半导体薄膜和所述源漏电极金属薄膜以通过一次构图工艺形成有源层、源电极和漏电极。
在根据本发明实施例的氧化物薄膜晶体管的制备方法中，由于所述氧化物半导体薄膜的整个表面与所述源漏电极金属薄膜直接接触，所以可以采用背沟道蚀刻工艺而避免制备蚀刻阻挡层。进一步地，在根据本发明实施例的氧化物薄膜晶体管的制备方法中，由于采用了双色调掩模板，所以所述有源层、所述源电极和所述漏电极可以通过一次构图工艺同时形成，从而只需两块掩模板即可完成薄膜晶体管的制备。因此，根据本发明实施例的氧化物薄膜晶体管的制备方法将背沟道蚀刻工艺和双色调掩模工艺有机地结合在了一起，能够在避免制作蚀刻阻挡层的同时进一步减少掩模板的数量，从而简化了制作工艺、降低了制作成本、提高了产品良率。
下面，将结合附图对根据本发明实施例的氧化物薄膜晶体管的制备方法进行详细的描述。需要说明的是，根据本发明实施例的氧化物薄膜晶体管的制备方法可以用于制备底栅型氧化物薄膜晶体管、顶栅型氧化物薄膜晶体管或其他类型的氧化物薄膜晶体管，下面仅以底栅型氧化物薄膜晶体管为例进行描述。
图2(a)至2(g)示出了根据本发明实施例的氧化物薄膜晶体管的制备方法。例如，如图2(a)至2(g)所示，根据本发明实施例的薄膜晶体管的制备方法包括如下步骤。
步骤S1：形成栅极；
如图2(a)和2(b)所示，在衬底基板10上形成栅极金属薄膜20，采用单色调掩模板图案化栅极金属薄膜20以形成栅极21。
例如，衬底基板10可以为玻璃基板、石英基板、有机物基板等。例如，栅极金属薄膜20可以采用Cr、W、Cu、Ti、Ta、Mo、Al等金属或铝钕等合金形成。进一步地，为了获得导电特性优良的栅极21，栅极金属膜20例如由低电阻率的Cu或Cu合金形成。例如，Cu合金为CuMo合金、CuMn合金、CuTa合金、CuCa合金、CuMg合金、CuMgAl合金等。
采用单色调掩模板图案化栅极金属薄膜20以形成栅极21的工艺为常规的图案化工艺，在此不再赘述。
步骤S2：形成栅绝缘层；
如图2(c)所示，形成栅绝缘层30以覆盖栅极21和衬底基板10。例如，栅绝缘层30采用等离子体增强化学气相沉积、溅射等方法由氮化硅，氧化硅，氮氧化硅、氧化铝等形成。
步骤S3：形成有源层、源电极和漏电极；
例如，如图2(c)至2(g)所示，在栅绝缘层30上依次形成氧化物半导体薄膜40和源漏电极金属薄膜50，所述氧化物半导体薄膜40的整个表面与所述源漏电极金属薄膜50直接接触；并且采用双色调掩模板图案化所述氧化物半导体薄膜40和所述源漏电极金属薄膜50以通过一次构图工艺形成有源层41、源电极51和漏电极52。
例如，所述氧化物半导体薄膜40可以为由氧元素和In(铟)、Ga(镓)、Zn(锌)、Sn(锡)等元素中的至少两种元素构成的薄膜。例如，所述氧化物半导体薄膜40可以为IGZO(氧化铟镓锌)薄膜、IZO(氧化铟锌)薄膜、InSnO(氧化铟锡)薄膜、InGaSnO(氧化铟镓锡)薄膜等。例如，氧化物半导体薄膜40的厚度为至优选为至
例如，所述源漏电极金属薄膜50可以采用Cr、W、Cu、Ti、Ta、Mo、Al等金属或铝钕等合金形成。进一步地，为了获得导电特性优良的源电极51和漏电极52，所述源漏电极金属薄膜50例如由低电阻率的Cu或Cu合金形成。例如，Cu合金为CuMo合金、CuMn合金、CuTa合金、CuCa合金、CuMg合金、CuMgAl合金等
例如，双色调掩模板为半色调掩模板或灰色调掩模板。
例如，所述采用双色调掩模板图案化所述氧化物半导体薄膜40和所述源漏电极金属薄膜50以通过一次构图工艺形成有源层41、源电极51和漏电极52包括：
在所述源漏电极金属薄膜上形成光刻胶层PR，如图2(c)所示；
对所述光刻胶层PR进行曝光、显影以形成光刻胶完全保留部分、光刻胶部分保留部分和光刻胶完全去除部分，其中所述光刻胶完全保留部分对应于要形成所述源电极51和所述漏电极52的区域，所述光刻胶部分保留部分对应于所述源电极51和所述漏电极52之间要形成沟道的区域，所述光刻胶部分保留区域的光刻胶的厚度小于所述光刻胶完全保留部分的光刻胶的厚度，所述光刻胶完全去除区域对应于其他区域，如图2(d)所示；
进行第一次蚀刻工艺，去除所述光刻胶完全去除区域的所述源漏金属薄膜50和所述氧化物半导体薄膜40，以形成所述有源层41，如图2(e)所示；
进行灰化工艺，去除所述光刻胶部分保留区域的光刻胶，如图2(f)所示；
进行第二次蚀刻工艺，去除所述光刻胶部分保留区域的所述源漏电极金属薄膜50，以形成所述源电极51和所述漏电极50，如图2(g)所示；以及
去除所述光刻胶完全保留部分的光刻胶，如图2(g)所示。
如上所述，为了获得导电特性优良的源电极51和漏电极52，所述源漏电极金属薄膜50例如由低电阻率的Cu或Cu合金形成。对于诸如液晶显示装置、有机发光显示装置等的显示装置，通过图案化源漏电极金属薄膜50，与源电极51直接连接或一体形成的数据线可以与源电极51和漏电极52同时且同层形成；在此情形下，如果源漏电极金属薄膜50采用低电阻率的Cu或Cu合金形成，则可以同时获得导电特性优良的数据线、源电极51和漏电极52，这对于大尺寸的显示装置而言是非常有利的。
进一步地，在所述源漏电极金属薄膜50由Cu或Cu合金形成的情形下，上述第二次蚀刻工艺例如采用无氟蚀刻液来蚀刻去除所述光刻胶部分保留区域的所述源漏电极金属薄膜50，以形成所述源电极51和所述漏电极50。发明人发现采用无氟蚀刻液既可以充分地蚀刻去除所述光刻胶部分保留区域的所述源漏电极金属薄膜50，又可以有效地减少甚至避免对有源层41的损伤。例如，所述无氟蚀刻液为无氟H2O2系蚀刻液；无氟H2O2系蚀刻液是以无氟H2O2为主要成分的蚀刻液，例如在该种蚀刻液中无氟H2O2所占的比例约为5％至30％。进一步地，例如，无氟H2O2系蚀刻液为中性无氟H2O2蚀刻液。
例如，上述第一次蚀刻工艺为湿法蚀刻工艺并例如采用酸系蚀刻液。
通过上述步骤S1、S2和S3即可完成根据本发明实施例的氧化物薄膜晶体管的制备方法。根据本发明实施例的氧化物薄膜晶体管的制备方法不用制备蚀刻阻挡层，其将背沟道蚀刻工艺和双色调掩模工艺有机地结合在了一起，能够在避免制作蚀刻阻挡层的同时进一步减少掩模板的数量，从而简化了制作工艺、降低了制作成本、提高了产品良率。进一步地，根据本发明实施例的氧化物薄膜晶体管的制备方法采用Cu或Cu合金形成源漏电极金属薄膜，由此可以获得导电特性优良的源电极和漏电极，有利于氧化物薄膜晶体管应用于大尺寸的显示装置。进一步地，根据本发明实施例的薄膜晶体管的制备方法采用无氟蚀刻液来蚀刻去除光刻胶部分保留区域的源漏电极金属薄膜，既可以充分地蚀刻去除光刻胶部分保留区域的源漏电极金属薄膜，又可以有效地减少甚至避免对有源层的损伤，提高了氧化物薄膜晶体管的特性。
为了进一步提高氧化物薄膜晶体管的特性，通常需要对氧化物薄膜晶体管进行多次退火或在氧化物薄膜晶体管上形成例如SiO2的保护层。在进行多次退火或形成例如SiO2的保护层时，源电极51和漏电极52可能会被或多或少地氧化，而在源电极51和漏电极52由低电阻率的Cu或Cu合金形成的情形下氧化是比较明显的。为了避免这一问题，根据本发明实施例的薄膜晶体管的制备方法还包括：形成覆盖所述源电极51的第一抗氧化盖层61和覆盖所述漏电极52的第二抗氧化盖层62。通过形成第一抗氧化盖层61和第二抗氧化盖层62，可以有效地防止源电极51和漏电极52被氧化。
图3(a)至3(g)示出了根据本发明实施例的氧化物薄膜晶体管的制备方法的变形，其中形成了第一抗氧化盖层61和第二抗氧化盖层62。例如，根据本发明实施例的氧化物薄膜晶体管的制备方法的变形包括如下步骤。
步骤S11：形成栅极；
例如，该步骤与上述步骤S1相同，可以参见图2(a)和图2(b)，在此不再赘述。
步骤S22：形成栅绝缘层；
例如，该步骤与上述步骤S2相同，可以参见图2(c)，在此不再赘述。
步骤S33：形成有源层、源电极、漏电极、第一抗氧化盖层和第二抗氧化盖层。
例如，如图3(a)至图3(f)所示，在栅绝缘层30上依次形成氧化物半导体薄膜40、源漏电极金属薄膜50和抗氧化薄膜60；并且采用所述双色调掩模板图案化所述氧化物半导体薄膜40、所述源漏电极金属薄膜50和所述抗氧化薄膜60以通过一次构图工艺形成所述有源层41、所述源电极51、所述漏电极52、所述第一抗氧化盖层61和所述第二抗氧化盖层62。
例如，双色调掩模板为半色调掩模板或灰色调掩模板。
例如，所述采用所述双色调掩模板图案化所述氧化物半导体薄膜40、所述源漏电极金属薄膜50和所述抗氧化薄膜60以通过一次构图工艺形成所述有源层41、所述源电极51、所述漏电极52、所述第一抗氧化盖层61和所述第二抗氧化盖层62包括：
在所述抗氧化薄膜60上形成光刻胶层PR，如图3(a)所示；
对所述光刻胶层PR进行曝光、显影以形成光刻胶完全保留部分、光刻胶部分保留部分和光刻胶完全去除部分，其中所述光刻胶完全保留部分对应于要形成所述源电极和所述漏电极的区域，所述光刻胶部分保留部分对应于所述源电极和所述漏电极之间要形成沟道的区域，所述光刻胶部分保留区域的光刻胶的厚度小于所述光刻胶完全保留部分的光刻胶的厚度，所述光刻胶完全去除区域对应于其他区域，如图3(b)所示；
进行第一次蚀刻工艺，去除所述光刻胶完全去除区域的所述抗氧化薄膜60、所述源漏金属薄膜50和所述氧化物半导体薄膜40，以形成所述有源层41，如图3(c)所示；
进行灰化工艺，去除所述光刻胶部分保留区域的光刻胶，如图3(d)所示；
进行第二次蚀刻工艺，去除所述光刻胶部分保留区域的所述抗氧化薄膜60，以形成所述第一抗氧化盖层61和所述第二抗氧化盖层62，如图3(e)所示；
进行第三次蚀刻工艺，去除所述光刻胶部分保留区域的所述源漏电极金属薄膜50，以形成所述源电极51和所述漏电极52，如图3(f)所示；以及
去除所述光刻胶完全保留部分的光刻胶，如图3(f)所示。
例如，如上所述，源漏电极金属薄膜50可以由低电阻率的Cu或Cu合金形成，由此可以获得导电特性优良的源电极和漏电极，有利于氧化物薄膜晶体管应用于大尺寸的显示装置。进一地，在所述源漏电极金属薄膜50由Cu或Cu合金形成的情形下，上述第三次蚀刻工艺例如采用无氟蚀刻液来蚀刻去除所述光刻胶部分保留区域的所述源漏电极金属薄膜50，以形成所述源电极51和所述漏电极50。如上所述，发明人发现采用无氟蚀刻液既可以充分地蚀刻去除所述光刻胶部分保留区域的所述源漏电极金属薄膜50，又可以有效地减少甚至避免对有源层41的损伤。例如，所述无氟蚀刻液为无氟H2O2系蚀刻液；无氟H2O2系蚀刻液是以无氟H2O2为主要成分的蚀刻液，例如在该种蚀刻液中无氟H2O2所占的比例约为5％至30％。进一步地，例如，无氟H2O2系蚀刻液为中性无氟H2O2蚀刻液。
例如，上述步骤S33中的第一次蚀刻工艺和第二次蚀刻工艺均为湿法蚀刻工艺，并采用例如酸系蚀刻液。例如，所述第二次蚀刻工艺的蚀刻速率小于所述第一次蚀刻工艺的蚀刻速率。这样一来，既可以在第一次蚀刻工艺中快速、有效地去除所述光刻胶完全去除区域的所述抗氧化薄膜60、所述源漏金属薄膜50和所述氧化物半导体薄膜40，又可以在第二次蚀刻工艺中有效去除所述光刻胶部分保留区域的所述抗氧化薄膜60并同时防止蚀刻液刻穿位于所述光刻胶部分保留区域的源漏电极金属薄膜50而损伤有源层41，从而兼顾了效率和质量。另外，由于第一次蚀刻工艺和第二次蚀刻工艺仅在蚀刻速率上进行了调整，因此可以降低工艺难度，提高工艺效率。
在上述步骤S33中，由于第二次蚀刻工艺和第三次蚀刻工艺均采用光刻胶完全保留部分的光刻胶作为掩模，因此在第二次蚀刻工艺中形成的第一抗氧化盖层61的图案和第二抗氧化盖层62的图案分别与第三次蚀刻工艺中形成的源电极51的图案和漏电极52的图案相同。
例如，所述第一抗氧化盖层61和所述第二抗氧化盖层62厚度为至优选为至
例如，所述第一抗氧化盖层61和所述第二抗氧化盖层62由Mo、MoNb等形成。
例如，所述第一抗氧化盖层61和所述第二抗氧化盖层62由氧化物半导体材料形成；在此情形下，抗氧化薄膜60为氧化物半导体薄膜。例如，抗氧化薄膜60为氧化物半导体薄膜时可以带来以下有益效果：(1)氧化物半导体薄膜与光刻胶的结合力好，在上述的第一次、第二次及第三次蚀刻工艺中不会发生掉胶现象；(2)氧化物半导体薄膜与源漏电极金属薄膜50(例如，由Cu或Cu合金形成)之间的原电池效应小，容易形成较好的蚀刻坡度角，有利于后续工艺的进行。例如，形成所述第一抗氧化盖层61和所述第二抗氧化盖层62的氧化物半导体材料可以为由氧元素和In(铟)、Ga(镓)、Zn(锌)、Sn(锡)等元素中的至少两种元素构成。例如，氧化物半导体材料可以为IGZO、IZO、InSnO、InGaSnO等。
需要说明的是，在所述第一抗氧化盖层61和所述第二抗氧化盖层62由氧化物半导体材料形成的情形下抗氧化薄膜60为氧化物半导体薄膜，本发明的发明人发现，制备该氧化物半导体薄膜时引入的氧量非常小，对源漏电极金属薄膜50几乎没有影响。
例如，在所述第一抗氧化盖层61和所述第二抗氧化盖层62由氧化物半导体材料形成的情形下，根据本发明实施例的氧化物薄膜晶体管的制备方法的变形还包括：对所述第一抗氧化盖层61和/或所述第二抗氧化盖层62进行等离子体处理。这样一来，可以将第一抗抗氧化盖层61和/或第二抗氧化盖层62由半导体转化成导体，有利于源电极51和/或漏电极52与外部线路之间的电连接。
需要说明的是，需要根据具体应用来确定是仅对第一抗氧化盖层61进行等离子处理、或仅对第二抗氧化盖层62进行等离子体处理、或者对第一抗氧化盖层61和第二抗氧化盖层62两者进行等离子体处理。例如，对于诸如液晶显示装置、有机发光显示装置等的显示装置而言，通常源电极51与数据线直接连接或一体形成，所以可以不对覆盖源电极51的第一抗氧化盖层61进行等离子体处理。
例如，如图3(g)所示，根据本发明实施例的薄膜晶体管的制备方法的变形还包括：形成保护层70以覆盖所述第一抗氧化盖层61、所述第二抗氧化盖层62、所述源电极51、所述漏电极52、所述有源层41、所述栅绝缘层30和所述衬底基板10；以及在所述保护层70中形成第一过孔71以通过所述第一过孔71对所述第一抗氧化盖层61进行等离子体处理，和/或在所述保护层70中形成第二过孔72以通过所述第二过孔72对所述第二抗氧化盖层62进行等离子体处理。例如，保护层70可以保护薄膜晶体管免受外部环境的影响，并且保护层70由氧化硅、氮化硅或氮氧化硅形成。例如，在所述保护层70中形成所述第一过孔71、在所述保护层70中形成第二过孔72、以及对所述第一抗氧化盖层61和/或所述第二抗氧化盖层62进行等离子体处理在同一干刻设备中进行。由此，可以简化工艺难度，提高工艺效率。
例如，对所述第一抗氧化盖层61和/或所述第二抗氧化盖层62进行等离子体处理的气氛选自He、SF6和H2中的一种或几种。
基于上面的描述，第一抗氧化盖层61和第二抗氧化盖层62可以由氧化物半导体材料形成，而有源层41是图案化氧化物半导体薄膜40得到的。因此可见，第一抗氧化盖层61、第二抗氧化盖层62和有源层41可以由相同的材料形成，例如IGZO。由此，可以减少设备投入和原材料种类，降低工艺成本。考虑到有源层41和抗氧化盖层61和62各自的功能，例如有源层41的厚度小于抗氧化盖层61和62的厚度。例如，在一个示例中，由IGZO形成的抗氧化薄膜60和由IGZO形成的氧化物半导体薄膜40将由Cu或Cu合金形成的源漏电极金属薄膜50夹持在它们之间，从而通过上述步骤S33的图案化工艺可以得到由IGZO形成的第一抗氧化盖层61和第二抗氧化盖层62、由Cu或Cu合金形成的源电极51和漏电极52、以及由IGZO形成的有源层41。
根据本发明实施例的氧化物薄膜晶体管的制备方法的变形可以获得与如上所述的根据本发明实施例的氧化物薄膜晶体管的制备方法相同的技术效果。除此之外，在根据本发明实施例的氧化物薄膜晶体管的制备方法的变形中，形成了覆盖源电极的第一抗氧化盖层和覆盖漏电极的第二抗氧化盖层，可以防止源电极和漏电极被氧化。
需要说明的是，根据本发明实施例的氧化物薄膜晶体管的制备方法可以与显示装置的阵列基板的制备方法很好地兼容。例如，显示装置可以为液晶面板、有机发光显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
基于根据本发明实施例的氧化物薄膜晶体管的制备方法，本发明的实施例还提供一种阵列基板的制备方法。该阵列基板包括显示区域和围绕显示区域的周边区域，在显示区域中多条栅线与多条数据线彼此交叉形成呈矩阵排列的多个子像素，在每个子像素中形成有像素电极和与像素电极连接的薄膜晶体管。
例如，根据本发明实施例的阵列基板的制备方法包括如下步骤。
步骤S111：形成栅极、栅线和栅线焊垫
例如，如图2(a)和图2(b)所示，采用单色调掩模板图案化栅极金属薄膜20，以同时形成栅极21、栅线(未示出)以及栅线焊垫22。该步骤S111与上述步骤S1和S11的区别在于对单色调掩模板的图案进行了改变。
例如，栅线与栅极21连接，栅线焊垫22位于阵列基板的周边区域，该栅线焊垫22与栅线连接以将栅线连接到驱动电路。
步骤S222：形成栅绝缘层
例如，如图2(c)所示，形成栅绝缘层30以覆盖栅极21、栅线、栅线焊垫22和衬底基板10。
步骤S333：形成有源层、源电极、漏电极、数据线和数据线焊垫。
例如，如图2(c)至图2(g)所示，采用双色调掩模板图案化氧化物半导体薄膜40和源漏电极金属薄膜50，以通过一次构图工艺形成有源层41、源电极51、漏电极52、数据线(未示出)、数据线焊垫90。该步骤S333与上述步骤S3的区别在于对双色调掩模板的图案进行了改变，以使得光刻胶完全保留部分对应于要形成源电极和漏电极的区域、要形成数据线的区域、以及要形成数据线焊垫的区域。
例如，数据线与源电极51连接，数据线焊垫90位于阵列基板的周边区域，该数据线焊垫90与数据线连接以将数据线连接到驱动电路。
例如，如图2(g)所示，数据线焊垫90为双层结构，包括半导体层42和金属层53，半导体层42与有源层41同层、同材料形成，金属层53与源电极51和漏电极52同层、同材料形成。相似地，数据线也为双层结构，一层与有源层41同层、同材料形成，另一层与源电极51和漏电极52同层、同材料形成。
另外，需要说明的是，在该步骤S333中还可以形成第一抗氧化盖层61和第二抗氧化盖层。例如，如图3(a)至图3(f)所示，采用双色调掩模板图案化氧化物半导体薄膜40、源漏电极金属薄膜50和抗氧化薄膜，以通过一次构图工艺形成有源层41、源电极51、漏电极52、数据线(未示出)、数据线焊垫90、第一抗氧化盖层61和第二抗氧化盖层62。在该情形下，如图3(f)所示，数据线焊垫90为三层结构，包括半导体层42、金属层53和抗氧化层63，半导体层42与有源层41同层、同材料形成，金属层53与源电极51和漏电极52同层、同材料形成，抗氧化层63与第一抗氧化盖层61和第二抗氧化盖层62同层、同材料形成。相似地，数据线也为三层结构，一层与有源层41同层、同材料形成，另一层与源电极51和漏电极52同层、同材料形成，再一层与第一抗氧化盖层61和第二抗氧化盖层62同层、同材料形成。
步骤S444：形成保护层及过孔
例如，如图4(a)所示，形成保护层70，并对保护层70图案化以形成第二过孔72、第三过孔73和第四过孔74。第二过孔72露出漏电极52，第三过孔73露出栅线焊垫22，而第四过孔74露出数据线焊垫74。
步骤S555：形成像素电极
例如，如图4(b)所示，形成像素电极80，该像素电极80通过第二过孔72与漏电极52连接。例如，像素电极80由透明导电材料(例如，ITO)形成。
需要说明的是，在步骤S444之后且在步骤S555之前，根据本发明实施例的阵列基板的制备方法还可以包括：通过第二过孔72对第二抗氧化盖层62进行等离子体处理。与此同时，还可以对数据线焊垫90中的抗氧化层63进行等离子体处理。等离子体处理的具体细节可以参见上面的描述，在此不再赘述。
通过上述步骤S111至S555即可完成根据本发明实施例的阵列基板的制备方法。根据本发明实施例的阵列基板的制备方法以根据本发明实施例的氧化物薄膜晶体管的制备方法为基础，因而可以取得与根据本发明实施例的氧化物薄膜晶体管的制备方法相同的技术效果，在此不再赘述。
以上所述仅是本发明的示范性实施例，而非用于限制本发明的保护范围，本发明的保护范围由权利要求确定。

Claims (19)

1.一种氧化物薄膜晶体管的制备方法，包括：形成栅极、栅绝缘层、有源层、源电极和漏电极，其中
形成所述有源层、所述源电极和所述漏电极包括：
在衬底基板上依次形成氧化物半导体薄膜和源漏电极金属薄膜，所述氧化物半导体薄膜的整个表面与所述源漏电极金属薄膜直接接触；以及
采用双色调掩模板图案化所述氧化物半导体薄膜和所述源漏电极金属薄膜以通过一次构图工艺形成所述有源层、所述源电极和所述漏电极。
2.根据权利要求1所述的氧化物薄膜晶体管的制备方法，其中所述采用双色调掩模板图案化所述氧化物半导体薄膜和所述源漏电极金属薄膜以通过一次构图工艺形成有源层、源电极和漏电极包括：
在所述源漏电极金属薄膜上形成光刻胶层；
对所述光刻胶层进行曝光、显影以形成光刻胶完全保留部分、光刻胶部分保留部分和光刻胶完全去除部分，其中所述光刻胶完全保留部分对应于要形成所述源电极和所述漏电极的区域，所述光刻胶部分保留部分对应于所述源电极和所述漏电极之间要形成沟道的区域，所述光刻胶部分保留区域的光刻胶的厚度小于所述光刻胶完全保留部分的光刻胶的厚度，所述光刻胶完全去除区域对应于其他区域；
进行第一次蚀刻工艺，去除所述光刻胶完全去除区域的所述源漏金属薄膜和所述氧化物半导体薄膜，以形成所述有源层；
进行灰化工艺，去除所述光刻胶部分保留区域的光刻胶；
进行第二次蚀刻工艺，去除所述光刻胶部分保留区域的所述源漏电极金属薄膜，以形成所述源电极和所述漏电极；以及
去除所述光刻胶完全保留部分的光刻胶。
3.根据权利要求2所述的氧化物薄膜晶体管的制备方法，其中所述源漏电极金属薄膜由Cu或Cu合金形成，且所述第二次蚀刻工艺采用无氟蚀刻液。
4.根据权利要求3所述的氧化物薄膜晶体管的制备方法，其中所述Cu合金为CuMo合金、CuMn合金、CuTa合金、CuCa合金、CuMg合金或CuMgAl合金。
5.根据权利要求3所述的氧化物薄膜晶体管的制备方法，其中所述无氟蚀刻液为无氟H2O2系蚀刻液。
6.根据权利要求1所述的氧化物薄膜晶体管的制备方法，还包括：形成覆盖所述源电极的第一抗氧化盖层和覆盖所述漏电极的第二抗氧化盖层，
其中形成所述有源层、所述源电极、所述漏电极、所述第一抗氧化盖层和所述第二抗氧化盖层包括：
在所述衬底基板上依次形成氧化物半导体薄膜、源漏电极金属薄膜和抗氧化薄膜；以及
采用所述双色调掩模板图案化所述氧化物半导体薄膜、所述源漏电极金属薄膜和所述抗氧化薄膜以通过一次构图工艺形成所述有源层、所述源电极、所述漏电极、所述第一抗氧化盖层和所述第二抗氧化盖层。
7.根据权利要求6所述的氧化物薄膜晶体管的制备方法，其中所述采用所述双色调掩模板图案化所述氧化物半导体薄膜、所述源漏电极金属薄膜和所述抗氧化薄膜以通过一次构图工艺形成所述有源层、所述源电极、所述漏电极、所述第一抗氧化盖层和所述第二抗氧化盖层包括：
在所述抗氧化薄膜上形成光刻胶层，对所述光刻胶层进行曝光、显影以形成光刻胶完全保留部分、光刻胶部分保留部分和光刻胶完全去除部分，其中所述光刻胶完全保留部分对应于要形成所述源电极和所述漏电极的区域，所述光刻胶部分保留部分对应于所述源电极和所述漏电极之间要形成沟道的区域，所述光刻胶部分保留区域的光刻胶的厚度小于所述光刻胶完全保留部分的光刻胶的厚度，所述光刻胶完全去除区域对应于其他区域；
进行第一次蚀刻工艺，去除所述光刻胶完全去除区域的所述抗氧化薄膜、所述源漏金属薄膜和所述氧化物半导体薄膜，以形成所述有源层；
进行灰化工艺，去除所述光刻胶部分保留区域的光刻胶；
进行第二次蚀刻工艺，去除所述光刻胶部分保留区域的所述抗氧化薄膜，以形成所述第一抗氧化盖层和所述第二抗氧化盖层；
进行第三次蚀刻工艺，去除所述光刻胶部分保留区域的所述源漏电极金属薄膜，以形成所述源电极和所述漏电极；以及
去除所述光刻胶完全保留部分的光刻胶。
8.根据权利要求7所述的氧化物薄膜晶体管的制备方法，其中所述源漏电极金属薄膜由Cu或Cu合金形成，且所述第三次蚀刻工艺采用无氟蚀刻液。
9.根据权利要求8所述的氧化物薄膜晶体管的制备方法，其中所述Cu合金为CuMo合金、CuMn合金、CuTa合金、CuCa合金、CuMg合金或CuMgAl合金。
10.根据权利要求8所述的氧化物薄膜晶体管的制备方法，其中所述无氟蚀刻液为无氟H2O2系蚀刻液。
11.根据权利要求7所述的氧化物薄膜晶体管的制备方法，其中所述第一次蚀刻工艺和所述第二次蚀刻工艺为湿法蚀刻工艺，且所述第二次蚀刻工艺的蚀刻速率小于所述第一次蚀刻工艺的蚀刻速率。
12.根据权利要求6所述的氧化物薄膜晶体管的制备方法，其中所述第一抗氧化盖层和所述第二抗氧化盖层由Mo或MoNb形成。
13.根据权利要求6所述的氧化物薄膜晶体管的制备方法，其中所述第一抗氧化盖层和所述第二抗氧化盖层由氧化物半导体材料形成。
14.根据权利要求13所述的氧化物薄膜晶体管的制备方法，还包括：对所述第一抗氧化盖层和/或所述第二抗氧化盖层进行等离子体处理。
15.根据权利要求14所述的氧化物薄膜晶体管的制备方法，还包括：
形成保护层以覆盖所述第一抗氧化盖层、所述第二抗氧化盖层、所述源电极、所述漏电极、所述有源层、所述栅绝缘层和所述衬底基板；以及
在所述保护层中形成第一过孔以通过所述第一过孔对所述第一抗氧化盖层进行等离子体处理，和/或在所述保护层中形成第二过孔以通过所述第二过孔对所述第二抗氧化盖层进行等离子体处理。
16.根据权利要求15所述的氧化物薄膜晶体管的制备方法，其中在所述保护层中形成所述第一过孔、在所述保护层中形成第二过孔、以及对所述第一抗氧化盖层和/或所述第二抗氧化盖层进行等离子体处理在同一干刻设备中进行。
17.根据权利要求14所述的氧化物薄膜晶体管的制备方法，其中进行所述等离子处理的气氛选自He、SF6和H2中的一种或几种。
18.根据权利要求13-17任一项所述的氧化物薄膜晶体管的制备方法，其中所述第一抗氧化盖层、所述第二抗氧化盖层和所述有源层由相同的材料形成。
19.根据权利要求6-17任一项所述的氧化物薄膜晶体管的制备方法，其中所述第一抗氧化盖层的图案与所述源电极的图案相同，并且所述第二抗氧化盖层的图案与所述漏电极的图案相同。
CN201510415622.5A 2015-07-15 2015-07-15 氧化物薄膜晶体管的制备方法 Pending CN105140131A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510415622.5A CN105140131A (zh) 2015-07-15 2015-07-15 氧化物薄膜晶体管的制备方法
US15/308,991 US9812472B2 (en) 2015-07-15 2016-01-25 Preparation method of oxide thin-film transistor
PCT/CN2016/072012 WO2017008497A1 (zh) 2015-07-15 2016-01-25 氧化物薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510415622.5A CN105140131A (zh) 2015-07-15 2015-07-15 氧化物薄膜晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN105140131A true CN105140131A (zh) 2015-12-09

Family

ID=54725437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510415622.5A Pending CN105140131A (zh) 2015-07-15 2015-07-15 氧化物薄膜晶体管的制备方法

Country Status (3)

Country Link
US (1) US9812472B2 (zh)
CN (1) CN105140131A (zh)
WO (1) WO2017008497A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017008497A1 (zh) * 2015-07-15 2017-01-19 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法
CN107768307A (zh) * 2017-11-21 2018-03-06 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
CN108550626A (zh) * 2018-04-18 2018-09-18 深圳市华星光电技术有限公司 薄膜晶体管器件的制作方法和薄膜晶体管器件
CN109192704A (zh) * 2018-09-05 2019-01-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN110676265A (zh) * 2019-09-25 2020-01-10 南京中电熊猫平板显示科技有限公司 一种显示面板的制造方法
CN110798916A (zh) * 2019-11-19 2020-02-14 京东方科技集团股份有限公司 一种加热器及其制备方法、传感器、智能终端
CN111472000A (zh) * 2020-04-15 2020-07-31 Tcl华星光电技术有限公司 一种铜钼膜层的蚀刻方法、阵列基板
CN113594181A (zh) * 2021-07-23 2021-11-02 惠州华星光电显示有限公司 阵列基板及其制备方法
CN113764282A (zh) * 2021-09-03 2021-12-07 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093583A (zh) * 2017-05-03 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832253A (zh) * 2011-06-14 2012-12-19 三星电子株式会社 薄膜晶体管
CN103717787A (zh) * 2011-07-26 2014-04-09 三菱瓦斯化学株式会社 铜/钼系多层薄膜用蚀刻液
CN103715272A (zh) * 2014-01-16 2014-04-09 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0229220D0 (en) 2002-12-14 2003-01-22 Koninkl Philips Electronics Nv Manufacture of thin film transistors
TWI287869B (en) 2005-02-16 2007-10-01 Hannstar Display Corp Structure and manufacturing method of imager array unit
KR101266273B1 (ko) * 2006-06-30 2013-05-22 엘지디스플레이 주식회사 액정표시소자의 제조방법
WO2011111781A1 (ja) * 2010-03-11 2011-09-15 シャープ株式会社 半導体装置およびその製造方法
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN105140131A (zh) * 2015-07-15 2015-12-09 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832253A (zh) * 2011-06-14 2012-12-19 三星电子株式会社 薄膜晶体管
CN103717787A (zh) * 2011-07-26 2014-04-09 三菱瓦斯化学株式会社 铜/钼系多层薄膜用蚀刻液
CN103715272A (zh) * 2014-01-16 2014-04-09 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812472B2 (en) 2015-07-15 2017-11-07 Boe Technology Group Co., Ltd. Preparation method of oxide thin-film transistor
WO2017008497A1 (zh) * 2015-07-15 2017-01-19 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法
CN107768307A (zh) * 2017-11-21 2018-03-06 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
WO2019100492A1 (zh) * 2017-11-21 2019-05-31 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
US10355035B2 (en) 2017-11-21 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of back-channel-etched (BCE) thin film transistor (TFT) substrate
US10861883B2 (en) 2017-12-27 2020-12-08 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of preparing IGZO thin film transistor
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
CN108550626A (zh) * 2018-04-18 2018-09-18 深圳市华星光电技术有限公司 薄膜晶体管器件的制作方法和薄膜晶体管器件
CN109192704A (zh) * 2018-09-05 2019-01-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN110676265A (zh) * 2019-09-25 2020-01-10 南京中电熊猫平板显示科技有限公司 一种显示面板的制造方法
CN110676265B (zh) * 2019-09-25 2022-02-08 南京京东方显示技术有限公司 一种显示面板的制造方法
CN110798916A (zh) * 2019-11-19 2020-02-14 京东方科技集团股份有限公司 一种加热器及其制备方法、传感器、智能终端
CN111472000A (zh) * 2020-04-15 2020-07-31 Tcl华星光电技术有限公司 一种铜钼膜层的蚀刻方法、阵列基板
CN111472000B (zh) * 2020-04-15 2021-07-27 苏州华星光电技术有限公司 一种铜钼膜层的蚀刻方法、阵列基板
CN113594181A (zh) * 2021-07-23 2021-11-02 惠州华星光电显示有限公司 阵列基板及其制备方法
WO2023000409A1 (zh) * 2021-07-23 2023-01-26 惠州华星光电显示有限公司 阵列基板及其制备方法
CN113764282A (zh) * 2021-09-03 2021-12-07 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法
CN113764282B (zh) * 2021-09-03 2023-09-05 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法

Also Published As

Publication number Publication date
US20170162612A1 (en) 2017-06-08
US9812472B2 (en) 2017-11-07
WO2017008497A1 (zh) 2017-01-19

Similar Documents

Publication Publication Date Title
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
CN102646632B (zh) 阵列基板及其制作方法和显示装置
CN101814455B (zh) 制造阵列基板的方法
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
CN104508808B (zh) 半导体装置及其制造方法
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
CN104637438A (zh) 柔性显示器及其制造方法
CN102456619B (zh) 阵列基板及其制造方法和液晶显示器
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN104393001A (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
EP3640991B1 (en) Manufacturing method of oled display
US20150311345A1 (en) Thin film transistor and method of fabricating the same, display substrate and display device
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN105161541A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
EP3185287A1 (en) Array substrate and manufacturing method thereof, and display device
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN108305879B (zh) 薄膜晶体管阵列基板及制作方法和显示装置
KR20140063284A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN104576760A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103165528B (zh) 制造阵列基板的方法
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
GB2542094A (en) Manufacturing method for coplanar oxide semiconductor TFT substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151209

RJ01 Rejection of invention patent application after publication