CN103715272A - 金属氧化物薄膜晶体管及其制备方法 - Google Patents

金属氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN103715272A
CN103715272A CN201410019642.6A CN201410019642A CN103715272A CN 103715272 A CN103715272 A CN 103715272A CN 201410019642 A CN201410019642 A CN 201410019642A CN 103715272 A CN103715272 A CN 103715272A
Authority
CN
China
Prior art keywords
etching
film
copper base
base film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410019642.6A
Other languages
English (en)
Inventor
徐苗
赵铭杰
罗东向
徐华
邹建华
陶洪
王磊
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Original Assignee
GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd filed Critical GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Priority to CN201410019642.6A priority Critical patent/CN103715272A/zh
Publication of CN103715272A publication Critical patent/CN103715272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种金属氧化物薄膜晶体管及其制备方法,金属氧化物薄膜晶体管含有由下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜以自下而上叠层构成的复合铜基薄膜,上层金属氧化物薄膜和下层金属氧化物薄膜均为金属氧化物薄膜;其中,下层金属氧化物薄膜作为铜基薄膜的粘附层并作为金属氧化物薄膜晶体管的有源层,铜基薄膜作为金属氧化物薄膜晶体管的源漏电极,上层金属氧化物层为铜基薄膜的保护层。该金属氧化物薄膜晶体管使用一块灰度掩膜版通过一次光刻工艺完成有源层和源漏电极及其电路布线的定义,简化了金属氧化物薄膜晶体管的制备工艺。本发明采用低布线电阻的铜基薄膜作为布线材料,具有制备工艺简单的特点。

Description

金属氧化物薄膜晶体管及其制备方法
技术领域
本发明涉及晶体管技术领域,特别涉及一种金属氧化物薄膜晶体管及其制备方法。
背景技术
薄膜晶体管目前主要应用于驱动液晶显示器和有机发光二极管显示器的子像素。采用薄膜晶体管阵列制成的驱动背板,是显示屏能实现更高的像素密度、开口率和提升亮度的关键。
以金属氧化物半导体作为薄膜晶体管的有源层材料,由于其高迁移率,低沉积温度以及透明的光学特性被视为下一代的显示背板技术。
在TFT背板的制作工艺中,会对多个功能层进行图形化,图形化通常以光刻方式进行。在光刻工艺需要根据具体情况制备掩膜版,光刻工艺包括涂布光刻胶、烘烤、对上掩膜版、曝光、显影、后烘烤、刻蚀、去除光刻胶工序。制备掩膜版本身的制作就非常耗费成本,而光刻工艺的各个步骤相比刻蚀工艺要复杂很多,不仅耗费时间而且耗费成本。因此,在TFT背板的制作工艺中常用光刻次数来区分工艺的复杂程度。常需要通过光刻步骤的设计来减少光刻次数及使用的掩膜版的数量,以简化制作工艺。
此外,为了降低TFT基板布线的RC延迟,使用低电阻的铜作为TFT的源漏电极和电路布线材料也是一种趋势。但是,铜薄膜因为与基板粘附性差、容易氧化、性能不稳定,在薄膜晶体管领域的应用还不够成熟。
因此,针对现有技术不足,提供一种制备工艺简单且具有低布线电阻的金属氧化物薄膜晶体管及其制备方法以克服现有技术不足甚为必要。
发明内容
本发明的目的之一是提供了一种金属氧化物薄膜晶体管,该金属氧化物薄膜晶体管具有采用低布线电阻的铜基薄膜作为布线材料,具有制备工艺简单的特点。
本发明的另一目的是提供一种金属氧化物薄膜晶体管的制备方法,采用低布线电阻的铜基薄膜作为布线材料,具有制备工艺简单的特点。
本发明的上述目的通过如下技术手段实现。
一种金属氧化物薄膜晶体管,含有由下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜以自下而上叠层构成的复合铜基薄膜,所述上层金属氧化物薄膜和所述下层金属氧化物薄膜均为金属氧化物半导体薄膜;
其中,所述下层金属氧化物薄膜作为铜基薄膜的粘附层并作为金属氧化物薄膜晶体管的有源层,所述铜基薄膜作为金属氧化物薄膜晶体管的源漏电极,所述上层金属氧化物层为所述铜基薄膜的保护层。
优选的,作为所述上层金属氧化物薄膜和所述下层金属氧化物薄膜的金属氧化物半导体薄膜的材料为(In2O3)x(MO)y(ZnO)z,其中0≤x≤1,0≤y≤1,0≤z≤1,且x+y+z=1,M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合。
上述金属氧化物半导体薄膜的载流子浓度为1016—1020 cm-3,迁移率为5—100 cm2/Vs。
上述金属氧化物薄膜晶体管的有源层、源漏电极及金属电路布线的定义通过如下步骤制备而成;
(1)在栅极绝缘层上依次沉积下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜制得复合铜基薄膜;
(2)在所述复合铜基薄膜的表面涂布光刻胶;
制备一块灰度掩膜版,所述灰度掩膜版对应光刻胶的有源沟道区域为灰度区域,对应光刻胶的源漏电极及金属电路布线区域为不透明区域,对应光刻胶的其它区域为透明区域;
使用所述灰度掩膜版对光刻胶进行曝光、显影后得到光刻胶图形,所述光刻胶图形的有源沟道区域的厚度薄于所述光刻胶图形的源漏电极及金属电路布线区域的厚度,所述光刻胶图形的其它区域在显影过程中被去除;
(3)进行第一次刻蚀,形成所述复合铜基薄膜的布线,在第一次刻蚀过程中,保留所述复合铜基薄膜对应源漏电极区域及有源沟道区域的结构不被刻蚀;
(4)对光刻胶进行减薄处理,减薄后有源沟道区域的光刻胶被完全去除,而源漏电极及金属电路布线区域的光刻胶被保留;
(5)进行第二次刻蚀,去除有源沟道区域上的上层金属氧化物薄膜和铜基薄膜,形成源漏电极和沟道,下层金属氧化物薄膜不作刻蚀,保留作为有源层;
(6)去除剩余的光刻胶,完成有源层、源漏电极及金属电路布线的定义。
优选的,上述步骤(1)采用物理气相沉积法、原子层沉积法或金属有机化学气相沉积法分别沉积下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜。
优选的,上述步骤(3)中的第一次刻蚀为湿法刻蚀或者干法刻蚀,所述第一次刻蚀通过一步刻蚀或者多步刻蚀完成;
所述步骤(5)中的第二次刻蚀为湿法刻蚀或者干法刻蚀,所述第二次刻蚀通过一步刻蚀或者多步刻蚀完成。
上述铜基薄膜为由单质Cu、CuMn合金、CuAl合金、CuCa合金或者CuSn合金中的任意一种材料制备而成的单层薄膜;或者
所述铜基薄膜为由单质Cu、CuMn合金、CuAl合金、CuCa合金或者CuSn合金中的任意一种材料制备而成的多层薄膜;或者
所述铜基薄膜为由CuMn、CuAl、CuCa或CuSn合金中的任意两种以上材料制备而成的多层薄膜;或者
所述铜基薄膜为由CuMn、CuAl、CuCa或CuSn合金中的任意一种或者两种以上材料制备而成的薄膜与由单质Cu制备而成的单层薄膜叠层构成的多层薄膜。
上述铜基薄膜的厚度为100nm—2000nm;所述增粘层的厚度为5nm—100nm,优选为7nm—100nm; 所述保护层的厚度为5nm—50nm。
上述金属氧化物薄膜晶体管的制备方法,包括下列步骤:
(1)在衬底上沉积缓冲层;
(2)在缓冲层上沉积导电薄膜并图形化形成栅极金属层;
(3)沉积栅极绝缘层并图形化;
(4)在栅极绝缘层上依次沉积下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜制得复合铜基薄膜;
(5)定义有源层、源漏电极及金属电路布线,具体是:
(5.1)在所述复合铜基薄膜的表面涂布光刻胶;
制备一块灰度掩膜版,所述灰度掩膜版对应光刻胶的有源沟道区域为灰度区域,对应光刻胶的源漏电极及金属电路布线区域为不透明区域,对应光刻胶的其它区域为透明区域;
使用所述灰度掩膜版对光刻胶进行曝光、显影后得到光刻胶图形,所述光刻胶图形的有源沟道区域的厚度薄于所述光刻胶图形的源漏电极及金属电路布线区域的厚度,所述光刻胶图形的其它区域在显影过程中被去除;
(5.2)进行第一次刻蚀,形成所述复合铜基薄膜的布线,在第一次刻蚀过程中,保留所述复合铜基薄膜对应源漏电极区域及有源沟道区域的结构不被刻蚀;
(5.3)对光刻胶进行减薄处理,减薄后有源沟道区域的光刻胶被完全去除,而源漏电极及金属电路布线区域的光刻胶被保留;
(5.4)进行第二次刻蚀,去除有源沟道区域上的上层金属氧化物薄膜和铜基薄膜,形成源漏电极和沟道,下层金属氧化物薄膜不作刻蚀,保留作为有源层;
(5.5)去除剩余的光刻胶,完成有源层、源漏电极及金属电路布线的定义;
(6)沉积钝化层,制得金属氧化物薄膜晶体管。
优选的,上述步骤(1)具体是在衬底上沉积厚度为50 nm—200 nm 的SiO2 或 Si3N4 作为缓冲层;     所述步骤(2)中的栅极金属层是由一层或一层以上的导电薄膜构成,每层导电薄膜的材料为Al、Al合金、Cu、Mo、Ti、Ag、Au、Ta、Cr或者ITO薄膜中的任意一种,所述栅极金属层厚度为100 nm—2000 nm;
所述步骤(3)中的栅极绝缘层由一层或一层以上的绝缘层构成,每层绝缘层的材料为SiO2、Si3N4、Al2O3、Ta2O3或Y2O3中的任意一种,所述栅极绝缘层厚度为50 nm—300 nm;
所述步骤(4)采用物理气相沉积法、原子层沉积法或金属有机化学气相沉积法分别沉积下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜;
述步骤(5.2)中的第一次刻蚀为湿法刻蚀或者干法刻蚀,所述第一次刻蚀通过一步刻蚀或者多步刻蚀完成;
所述步骤(5.4)中的第二次刻蚀为湿法刻蚀或者干法刻蚀,所述第二次刻蚀通过一步刻蚀或者多步刻蚀完成;
所述步骤(6)中的钝化层材料为SiO2、Si3N4、Al2O3、聚酰亚胺、光刻胶、苯丙环丁烯或者聚甲基丙烯酸甲酯中的任意一种,所述钝化层厚度为200nm—5000nm。
本发明的金属氧化物薄膜晶体管及其制备方法,金属氧化物薄膜晶体管含有由下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜以自下而上叠层构成的复合铜基薄膜,所述上层金属氧化物薄膜和所述下层金属氧化物薄膜均为金属氧化物半导体薄膜;其中,所述下层金属氧化物薄膜作为铜基薄膜的粘附层并作为金属氧化物薄膜晶体管的有源层,所述铜基薄膜作为金属氧化物薄膜晶体管的源漏电极,所述上层金属氧化物层为所述铜基薄膜的保护层。
该金属氧化物薄膜晶体管使用复合铜基薄膜作为源漏电极及其电路布线材料,以下层金属氧化物薄膜作为有源层兼铜基薄膜的粘附层,在铜基薄膜表面覆盖一层上层金属氧化物作为保护层,使用一块灰度掩膜版通过一次光刻工艺完成有源层和源漏电极及其电路布线的定义,简化了金属氧化物薄膜晶体管的制备工艺。以铜材料作为金属氧化物薄膜晶体管的源漏电极和电路布线材料,降低了布线电阻。使用下层金属氧化物作为铜基薄膜的粘附层,能够改善铜基薄膜在基板上的粘附性。而铜基膜薄膜表面覆盖的上层金属氧化物保护层可以提高其在热或氧化环境中的稳定性,降低其对后续工艺氧化环境的敏感性。本发明的金属氧化物薄膜晶体管为背沟道刻蚀型结构,能够实现小尺寸化,在高分辨率显示用驱动背板中应用前景广阔并且与传统的硅TFT工艺兼容,具有设备投入低,生产成本低的特点。
附图说明
利用附图对本发明作进一步的说明,但附图中的内容不构成对本发明的任何限制。
图1是本发明一种金属氧化物薄膜晶体管的结构示意图;
图2为本发明金属氧化物薄膜晶体管的制备方法中沉积缓冲层的示意图;
图3为本发明的制备方法中的沉积栅极金属层的示意图;
图4为本发明的制备方法中的沉积栅极绝缘层的示意图;
图5为本发明的制备方法中的连续沉积下层金属氧化物薄膜/铜基薄膜/上层金属氧化物薄膜的示意图;
图6为本发明的制备方法中沉积光刻胶和使用灰度掩膜版对光刻胶进行曝光的原理示意图;
图7为本发明的制备方法中曝光后光刻胶图形的示意图;
图8为本发明的制备方法中对上层金属氧化物薄膜/铜基薄膜/下层金属氧化物薄膜进行第一次刻蚀后所得图形的示意图;
图9为本发明的制备方法中对光刻胶进行减薄处理后的光刻胶图形的示意图;
图10为本发明的制备方法中对上层金属氧化物薄膜/铜基薄膜/下层金属氧化物薄膜进行第二次刻蚀后所得图形的示意图;
图11为本发明的制备方法中去除光刻胶后得到的金属氧化物薄膜晶体管的示意图。
在图1至图11中,包括:
1为玻璃衬底、
2为缓冲层、
3栅极金属层、
4栅极绝缘层、
5为下层金属氧化物薄膜、
6为铜基薄膜、
7为上层金属氧化物薄膜、
8为光刻胶、
9为灰度掩模版、
10为钝化层。
具体实施方式
结合以下实施例对本发明作进一步描述。
实施例1。
一种金属氧化物薄膜晶体管,如图1所示,含有衬底1、缓冲层2、栅极金属层3、栅极绝缘层4、钝化层10,还含有由下层金属氧化物薄膜5、铜基薄膜6和上层金属氧化物薄膜7以自下而上叠层构成的复合铜基薄膜,上层金属氧化物薄膜7和下层金属氧化物薄膜5均为金属氧化物半导体薄膜。其中,下层金属氧化物薄膜5作为铜基薄膜6的粘附层并作为金属氧化物薄膜晶体管的有源层,铜基薄膜6作为金属氧化物薄膜晶体管的源漏电极,上层金属氧化物层为铜基薄膜6的保护层。
作为上层金属氧化物薄膜7和下层金属氧化物薄膜5的金属氧化物半导体薄膜的材料为(In2O3)x(MO)y(ZnO)z,其中0≤x≤1,0≤y≤1,0≤z≤1,且x+y+z=1,M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合。
金属氧化物半导体薄膜的载流子浓度为1016—1020 cm-3,迁移率为5—100 cm2/Vs。
铜基薄膜6为由单质Cu、CuMn合金、CuAl合金、CuCa合金或者CuSn合金中的任意一种材料制备而成的单层薄膜;或者铜基薄膜6为由单质Cu、CuMn合金、CuAl合金、CuCa合金或者CuSn合金中的任意一种材料制备而成的多层薄膜;或者铜基薄膜6为由CuMn、CuAl、CuCa或CuSn合金中的任意两种以上材料制备而成的多层薄膜;或者铜基薄膜6为由CuMn、CuAl、CuCa或CuSn合金中的任意一种或者两种以上材料制备而成的薄膜与由单质Cu制备而成的单层薄膜叠层构成的多层薄膜。
铜基薄膜6的厚度优选为100nm—2000nm;增粘层的厚度优选为5nm—100nm,优选为7nm—100nm;保护层的厚度优选为5nm—50nm。
该金属氧化物薄膜晶体管的有源层、源漏电极及金属电路布线的定义通过如下步骤制备而成:
(1)在栅极绝缘层4上依次沉积下层金属氧化物薄膜5、铜基薄膜6和上层金属氧化物薄膜7制得复合铜基薄膜。
具体的,步骤(1)采用物理气相沉积法、原子层沉积法或金属有机化学气相沉积法分别沉积下层金属氧化物薄膜5、铜基薄膜6和上层金属氧化物薄膜7。
 (2)在复合铜基薄膜的表面涂布光刻胶8。
预先制备一块灰度掩膜版,灰度掩膜版对应光刻胶8的有源沟道区域为灰度区域,对应光刻胶8的源漏电极及金属电路布线区域为不透明区域,对应光刻胶8的其它区域为透明区域;
再使用该灰度掩膜版对光刻胶8进行曝光、显影后得到光刻胶8图形,光刻胶8图形的有源沟道区域的厚度薄于光刻胶8图形的源漏电极及金属电路布线区域的厚度,光刻胶8图形的其它区域在显影过程中被去除。
(3)进行第一次刻蚀,形成复合铜基薄膜的布线,在第一次刻蚀过程中,保留复合铜基薄膜对应源漏电极区域及有源沟道区域的结构不被刻蚀。
(4)对光刻胶8进行减薄处理,减薄后有源沟道区域的光刻胶8被完全去除,而源漏电极及金属电路布线区域的光刻胶8被保留。
(5)进行第二次刻蚀,去除有源沟道区域上的上层金属氧化物薄膜7和铜基薄膜6,形成源漏电极和沟道,下层金属氧化物薄膜5不作刻蚀,保留作为有源层。
(6)去除剩余的光刻胶8,完成有源层、源漏电极及金属电路布线的定义。
其中,步骤(3)中的第一次刻蚀为湿法刻蚀或者干法刻蚀,第一次刻蚀通过一步刻蚀或者多步刻蚀完成;步骤(5)中的第二次刻蚀为湿法刻蚀或者干法刻蚀,第二次刻蚀通过一步刻蚀或者多步刻蚀完成。
该金属氧化物薄膜晶体管利用了上层金属氧化物薄膜7/铜基薄膜6和下层金属氧化物薄膜5的刻蚀特性,结合使用灰度掩膜版,通过对光刻步骤的设计,通过一次光刻工艺完成了有源层、源漏电极及金属电路布线的定义,大大减化了薄膜晶体管的制备工艺。
同时,该金属氧化物薄膜晶体管使用铜基薄膜6作为源漏电极及电路布线材料,具有布线电阻低的特点。
该金属氧化物薄膜晶体管使用复合铜基薄膜作为源漏电极及其电路布线材料,以下层金属氧化物薄膜5作为有源层兼铜基薄膜6的粘附层,在铜基薄膜6表面覆盖一层上层金属氧化物作为保护层。使用下层金属氧化物作为铜基薄膜6的粘附层,能够改善铜基薄膜6在基板上的粘附性。铜基膜薄膜表面覆盖的上层金属氧化物保护层可以提高其在热或氧化环境中的稳定性,降低其对后续工艺氧化环境的敏感性。
本发明的金属氧化物薄膜晶体管为背沟道刻蚀型结构,能够实现小尺寸化,在高分辨率显示用驱动背板中应用前景广阔并且与传统的硅TFT工艺兼容,具有设备投入低,生产成本低的特点。
实施例2。
一种金属氧化物薄膜晶体管的制备方法,包括下列步骤:
(1)在衬底1上沉积缓冲层2。优选在衬底1上沉积厚度为50 nm—200 nm 的SiO2 或 Si3N4作为缓冲层2。
(2)在缓冲层2上沉积导电薄膜并图形化形成栅极金属层3。栅极金属层3是由一层或一层以上的导电薄膜构成,每层导电薄膜的材料为Al、Al合金、Cu、Mo、Ti、Ag、Au、Ta、Cr或者ITO薄膜中的任意一种,栅极金属层3厚度为100 nm—2000 nm。
(3)沉积栅极绝缘层4并图形化。
优选的,栅极绝缘层4由一层或一层以上的绝缘层构成,每层绝缘层的材料为SiO2、Si3N4、Al2O3、Ta2O3或Y2O3中的任意一种,栅极绝缘层4厚度为50 nm—300 nm。
(4)在栅极绝缘层4上依次采用物理气相沉积法、原子层沉积法或金属有机化学气相沉积法分别沉积下层金属氧化物薄膜5、铜基薄膜6和上层金属氧化物薄膜7制得复合铜基薄膜。
(5)定义有源层、源漏电极及金属电路布线,具体是,
(5.1)在所述复合铜基薄膜的表面涂布光刻胶8。
首先制备一块灰度掩膜版,灰度掩膜版对应光刻胶8的有源沟道区域为灰度区域,对应光刻胶8的源漏电极及金属电路布线区域为不透明区域,对应光刻胶8的其它区域为透明区域。
再使用所述灰度掩膜版对光刻胶8进行曝光、显影后得到光刻胶8图形,光刻胶8图形的有源沟道区域的厚度薄于光刻胶8图形的源漏电极及金属电路布线区域的厚度,光刻胶8图形的其它区域在显影过程中被去除。
(5.2)进行第一次刻蚀,形成复合铜基薄膜的布线,在第一次刻蚀过程中,保留复合铜基薄膜对应源漏电极区域及有源沟道区域的结构不被刻蚀。
其中,第一次刻蚀为湿法刻蚀或者干法刻蚀,第一次刻蚀通过一步刻蚀或者多步刻蚀完成。
(5.3)对光刻胶8进行减薄处理,减薄后有源沟道区域的光刻胶8被完全去除,而源漏电极及金属电路布线区域的光刻胶8被保留。
(5.4)进行第二次刻蚀,去除有源沟道区域上的上层金属氧化物薄膜7和铜基薄膜6,形成源漏电极和沟道,下层金属氧化物薄膜5不作刻蚀,保留作为有源层。
第二次刻蚀为湿法刻蚀或者干法刻蚀,第二次刻蚀通过一步刻蚀或者多步刻蚀完成。
(5.5)去除剩余的光刻胶8,完成有源层、源漏电极及金属电路布线的定义。
(6)沉积钝化层10,制得如图1所示的金属氧化物薄膜晶体管。钝化层10材料为SiO2、Si3N4、Al2O3、聚酰亚胺、光刻胶8、苯丙环丁烯或者聚甲基丙烯酸甲酯中的任意一种,钝化层10厚度优选为200nm—5000nm。
该金属氧化物薄膜晶体管的制备方法利用了上层金属氧化物薄膜7/铜基薄膜6和下层金属氧化物薄膜5的刻蚀特性,结合使用灰度掩膜版,通过对光刻步骤的设计,通过一次光刻工艺完成了有源层、源漏电极及金属电路布线的定义,大大减化了薄膜晶体管的制备工艺。
同时,使用铜基薄膜6作为源漏电极及电路布线材料,具有布线电阻低的特点。
所制备的金属氧化物薄膜晶体管使用复合铜基薄膜作为源漏电极及其电路布线材料,以下层金属氧化物薄膜5作为有源层兼铜基薄膜6的粘附层,在铜基薄膜6表面覆盖一层上层金属氧化物作为保护层。使用下层金属氧化物作为铜基薄膜6的粘附层,能够改善铜基薄膜6在基板上的粘附性。铜基膜薄膜表面覆盖的上层金属氧化物保护层可以提高其在热或氧化环境中的稳定性,降低其对后续工艺氧化环境的敏感性。
所制备的金属氧化物薄膜晶体管为背沟道刻蚀型结构,能够实现小尺寸化,在高分辨率显示用驱动背板中应用前景广阔并且与传统的非晶硅TFT工艺兼容,具有设备投入低,生产成本低的特点。
实施例3 。
一种金属氧化物薄膜晶体管的制作方法,包括如下步骤 :
如图2所示,在玻璃衬底1上使用PECVD法沉积200nm厚的SiO2层作为缓冲层2。
如图3所示,在缓冲层2上,使用PVD依次沉积Mo/Al/Mo三层导电薄膜,厚度分别为25nm、600 nm、25nm,使用光刻工艺将其图形化形成栅极金属层3。
如图4所示,在已图形化的栅极金属层3上,使用PVD或PECVD法制备厚度为150nm的Si3N4 和50nm的SiO2作为栅极绝缘层4。
如图5所示,在栅极绝缘层4上连续沉积下层金属氧化物薄膜5、铜基薄膜6和上层金属氧化物薄膜7制成复合铜基薄膜,下层金属氧化物薄膜5是20nm 的 In-Zn-Al-O(In、Al、Zn原子比1:0.05:1),作为有源层及铜膜的增粘层;中间层的铜基薄膜6是厚度为1000 nm的铜膜,作为TFT的源漏极和电路布线金属;上层金属氧化物层7采用10 nm的IZO作为保护层。
如图6所示,在复合铜基薄膜上旋涂光刻胶8,结合灰度掩模板9 对光刻胶8 进行曝光、显影后得到如图7所示的图形。
使用硫酸和过氧化氢的混合溶液,对上层金属氧化物薄膜、铜基薄膜和下层金属氧化物薄膜层进行刻蚀。所得图形如图8所示。
用氧气等离子体对光刻胶8进行减薄,直至有源沟道区域的光刻胶去除,仅保留源漏电极区域和电路布线区域上的光刻胶,如图9所示。
使用稀盐酸刻蚀薄膜晶体管有源沟道区域的作为上层金属氧化物层7的IZO薄膜,再使用双氧水和铵盐的混合溶液刻蚀中间层铜膜6,保留作为下层金属氧化物层5的In-Zn-Al-O薄膜作为TFT的有源层。得到如图10所示的图形。
去除光刻胶,得到如图11所示图形。
使用PECVD沉积一层SiO2 10作为钝化层10,得到如图1所示的金属氧化物薄膜晶体管。
该金属氧化物薄膜晶体管的制备方法利用了上层金属氧化物薄膜/铜基薄膜和下层金属氧化物薄膜的刻蚀特性,结合使用灰度掩膜版,通过对光刻步骤的设计,通过一次光刻工艺完成了有源层、源漏电极及金属电路布线的定义,大大减化了薄膜晶体管的制备工艺。
同时,使用铜基薄膜作为源漏电极及电路布线材料,具有布线电阻低的特点。
所制备的金属氧化物薄膜晶体管使用复合铜基薄膜作为源漏电极及其电路布线材料,以下层金属氧化物薄膜作为有源层兼铜基薄膜的粘附层,在铜基薄膜表面覆盖一层上层金属氧化物作为保护层。使用下层金属氧化物作为铜基薄膜的粘附层,能够改善铜基薄膜在基板上的粘附性。铜基膜薄膜表面覆盖的上层金属氧化物保护层可以提高其在热或氧化环境中的稳定性,降低其对后续工艺氧化环境的敏感性。
所制备的金属氧化物薄膜晶体管为背沟道刻蚀型结构,能够实现小尺寸化,在高分辨率显示用驱动背板中应用前景广阔并且与传统的非晶硅TFT工艺兼容,具有设备投入低,生产成本低的特点。
 实施例4。
一种金属氧化物薄膜晶体管的制作方法,包括如下步骤 :
如图2所示,在玻璃衬底1上使用PECVD法沉积50nm厚的Si3N4层作为缓冲层2。
如图3所示,在缓冲层2上,使用PVD依次沉积Mo/Cu二层导电薄膜,厚度分别为20 nm、200 nm,使用光刻工艺将其图形化形成栅极金属层3。
如图4所示,在已图形化的栅极金属层3上,使用PECVD法依次制作厚度为250nm的Si3N4 和50nm的SiO2作为栅极绝缘层4。
如图5所示,在栅极绝缘层4上连续沉积下层金属氧化物薄膜/铜基薄膜/上层金属氧化物薄膜制成复合铜基薄膜,下层金属氧化物薄膜5是20nm 的In-Ga-Zn-O(IGZO,In、Ga、Zn原子比1:1:1),作为有源层及铜膜的增粘层;铜基薄膜6是厚度为200 nm的CuCa合金(Ca,1 wt.%)膜,作为TFT的源漏极和电路布线金属;上层金属氧化物薄膜7采用10 nm的Zn-Sn-O(ZTO,Zn、Sn原子比1:1),作为保护层。
如图6所示,在IGZO/CuCa/ZTO三层薄膜上旋涂光刻胶8,结合灰度掩模板9 对光刻胶8 进行曝光、显影后得到如图7所示的图形。
使用干法刻蚀设备,采用甲烷和氩气的混合气体以及氯气分别对复合铜基薄膜进行刻蚀,所得图形如图8所示。适当延长干法刻蚀时间直至有源层区域的光刻胶去除,仅保留源漏电极区域和电路布线区域上的光刻胶,如图9所示。
使用甲烷和氩气的混合气体对顶层ZTO薄膜进行干法刻蚀;再使用氯气刻蚀CuCa合金薄膜;保留作为下层金属氧化物层5的IGZO作为TFT的有源层,得到如图10所示的图形。
去除光刻胶,得到如图11所示图形。
选用JSR公司的亚克力系光刻胶JEM-549-R5,采用旋涂法制备厚度为1.5 um的钝化层10,得到金属氧化物薄膜晶体管,如图1所示。
该金属氧化物薄膜晶体管的制备方法利用了上层金属氧化物薄膜/铜基薄膜和下层金属氧化物薄膜的刻蚀特性,结合使用灰度掩膜版,通过对光刻步骤的设计,通过一次光刻工艺完成了有源层、源漏电极及金属电路布线的定义,大大减化了薄膜晶体管的制备工艺。
同时,使用铜基薄膜作为源漏电极及电路布线材料,具有布线电阻低的特点。
所制备的金属氧化物薄膜晶体管使用复合铜基薄膜作为源漏电极及其电路布线材料,以下层金属氧化物薄膜作为有源层兼铜基薄膜的粘附层,在铜基薄膜表面覆盖一层上层金属氧化物作为保护层。使用下层金属氧化物作为铜基薄膜的粘附层,能够改善铜基薄膜在基板上的粘附性。铜基膜薄膜表面覆盖的上层金属氧化物保护层可以提高其在热或氧化环境中的稳定性,降低其对后续工艺氧化环境的敏感性。
所制备的金属氧化物薄膜晶体管为背沟道刻蚀型结构,能够实现小尺寸化,在高分辨率显示用驱动背板中应用前景广阔并且与传统的非晶硅TFT工艺兼容,具有设备投入低,生产成本低的特点。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种金属氧化物薄膜晶体管,其特征在于:
含有由下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜以自下而上叠层构成的复合铜基薄膜,所述上层金属氧化物薄膜和所述下层金属氧化物薄膜均为金属氧化物半导体薄膜;
其中,所述下层金属氧化物薄膜作为铜基薄膜的粘附层并作为金属氧化物薄膜晶体管的有源层,所述铜基薄膜作为金属氧化物薄膜晶体管的源漏电极,所述上层金属氧化物层为所述铜基薄膜的保护层。
2.根据权利要求1所述的金属氧化物薄膜晶体管,其特征在于:
作为所述上层金属氧化物薄膜和所述下层金属氧化物薄膜的金属氧化物半导体薄膜的材料为(In2O3)x(MO)y(ZnO)z,其中0≤x≤1,0≤y≤1,0≤z≤1,且x+y+z=1,M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合。
3.根据权利要求2所述的金属氧化物薄膜晶体管,其特征在于:
所述金属氧化物半导体薄膜的载流子浓度为1016—1020 cm-3,迁移率为5—100 cm2/Vs。
4.根据权利要求1所述的金属氧化物薄膜晶体管,其特征在于:
所述金属氧化物薄膜晶体管的有源层、源漏电极及金属电路布线的定义通过如下步骤制备而成;
(1)在栅极绝缘层上依次沉积下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜制得复合铜基薄膜;
(2)在所述复合铜基薄膜的表面涂布光刻胶;
(2.1)制备一块灰度掩膜版,所述灰度掩膜版对应光刻胶的有源沟道区域为灰度区域,对应光刻胶的源漏电极及金属电路布线区域为不透明区域,对应光刻胶的其它区域为透明区域;
(2.2)使用所述灰度掩膜版对光刻胶进行曝光、显影后得到光刻胶图形,所述光刻胶图形的有源沟道区域厚度薄于所述光刻胶图形的源漏电极及金属电路布线区域的厚度,所述光刻胶图形的其它区域在显影过程中被去除;
(2.3)进行第一次刻蚀,形成所述复合铜基薄膜的布线,在第一次刻蚀过程中,保留所述复合铜基薄膜对应源漏电极区域及有源沟道区域的结构不被刻蚀;
(2.4)对光刻胶进行减薄处理,减薄后有源沟道区域的光刻胶被完全去除,而源漏电极及金属电路布线区域的光刻胶被保留;
(2.5)进行第二次刻蚀,去除有源沟道区域上的上层金属氧化物薄膜和铜基薄膜,形成源漏电极和沟道,下层金属氧化物薄膜不作刻蚀,保留作为有源层;
(2.6)去除剩余的光刻胶,完成有源层、源漏电极及金属电路布线的定义。
5.根据权利要求4所述的金属氧化物薄膜晶体管,其特征在于:
所述步骤(1)采用物理气相沉积法、原子层沉积法或金属有机化学气相沉积法分别沉积下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜。
6.根据权利要求4所述的金属氧化物薄膜晶体管,其特征在于:
所述步骤(3)中的第一次刻蚀为湿法刻蚀或者干法刻蚀,所述第一次刻蚀通过一步刻蚀或者多步刻蚀完成;
所述步骤(5)中的第二次刻蚀为湿法刻蚀或者干法刻蚀,所述第二次刻蚀通过一步刻蚀或者多步刻蚀完成。
7.根据权利要求1至6任意一项所述的金属氧化物薄膜晶体管,其特征在于:所述铜基薄膜为由单质Cu、CuMn合金、CuAl合金、CuCa合金或者CuSn合金中的任意一种材料制备而成的单层薄膜;或者
所述铜基薄膜为由单质Cu、CuMn合金、CuAl合金、CuCa合金或者CuSn合金中的任意一种材料制备而成的多层薄膜;或者
所述铜基薄膜为由CuMn、CuAl、CuCa或CuSn合金中的任意两种以上材料制备而成的多层薄膜;或者
所述铜基薄膜为由CuMn、CuAl、CuCa或CuSn合金中的任意一种或者两种以上材料制备而成的薄膜与由单质Cu制备而成的单层薄膜叠层构成的多层薄膜。
8.根据权利要求7所述的金属氧化物薄膜晶体管,其特征在于:所述铜基薄膜的厚度为100nm—2000nm,所述增粘层的厚度为5nm—100nm,所述保护层的厚度为5nm—50nm。
9.制备如权利要求1至8任意一项所述的金属氧化物薄膜晶体管的制备方法,其特征在于:包括下列步骤,
(1)在衬底上沉积缓冲层;
(2)在缓冲层上沉积导电薄膜并图形化形成栅极金属层;
(3)沉积栅极绝缘层并图形化;
(4)在栅极绝缘层上依次沉积下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜制得复合铜基薄膜;
(5)定义有源层、源漏电极及金属电路布线,具体是:
(5.1)在所述复合铜基薄膜的表面涂布光刻胶;
制备一块灰度掩膜版,所述灰度掩膜版对应光刻胶的有源沟道区域为灰度区域,对应光刻胶的源漏电极及金属电路布线区域为不透明区域,对应光刻胶的其它区域为透明区域;
使用所述灰度掩膜版对光刻胶进行曝光、显影后得到光刻胶图形,所述光刻胶图形的有源沟道区域的厚度薄于所述光刻胶图形的源漏电极及金属电路布线区域的厚度,所述光刻胶图形的其它区域在显影过程中被去除;
(5.2)进行第一次刻蚀,形成所述复合铜基薄膜的布线,在第一次刻蚀过程中,保留所述复合铜基薄膜对应源漏电极区域及有源沟道区域的结构不被刻蚀;
(5.3)对光刻胶进行减薄处理,减薄后有源沟道区域的光刻胶被完全去除,而源漏电极及金属电路布线区域的光刻胶被保留;
(5.4)进行第二次刻蚀,去除有源沟道区域上的上层金属氧化物薄膜和铜基薄膜,形成源漏电极和沟道,下层金属氧化物薄膜不作刻蚀,保留作为有源层;
(5.5)去除剩余的光刻胶,完成有源层、源漏电极及金属电路布线的定义;
(6)沉积钝化层,制得金属氧化物薄膜晶体管。
10. 根据权利要求9所述的金属氧化物薄膜晶体管的制备方法,其特征在于:
所述步骤(1)具体是在衬底上沉积厚度为50 nm—200 nm 的SiO2 或 Si3N4 作为缓冲层;     所述步骤(2)中的栅极金属层是由一层或一层以上的导电薄膜构成,每层导电薄膜的材料为Al、Al合金、Cu、Mo、Ti、Ag、Au、Ta、Cr或者ITO薄膜中的任意一种,所述栅极金属层厚度为100 nm—2000 nm;
所述步骤(3)中的栅极绝缘层由一层或一层以上的绝缘层构成,每层绝缘层的材料为SiO2、Si3N4、Al2O3、Ta2O3或Y2O3中的任意一种,所述栅极绝缘层厚度为50 nm—300 nm;
所述步骤(4)采用物理气相沉积法、原子层沉积法或金属有机化学气相沉积法分别沉积下层金属氧化物薄膜、铜基薄膜和上层金属氧化物薄膜;
述步骤(5.2)中的第一次刻蚀为湿法刻蚀或者干法刻蚀,所述第一次刻蚀通过一步刻蚀或者多步刻蚀完成;
所述步骤(5.4)中的第二次刻蚀为湿法刻蚀或者干法刻蚀,所述第二次刻蚀通过一步刻蚀或者多步刻蚀完成;
所述步骤(6)中的钝化层材料为SiO2、Si3N4、Al2O3、聚酰亚胺、光刻胶、苯丙环丁烯或者聚甲基丙烯酸甲酯中的任意一种,所述钝化层厚度为200nm—5000nm。
CN201410019642.6A 2014-01-16 2014-01-16 金属氧化物薄膜晶体管及其制备方法 Pending CN103715272A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410019642.6A CN103715272A (zh) 2014-01-16 2014-01-16 金属氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410019642.6A CN103715272A (zh) 2014-01-16 2014-01-16 金属氧化物薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN103715272A true CN103715272A (zh) 2014-04-09

Family

ID=50408080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410019642.6A Pending CN103715272A (zh) 2014-01-16 2014-01-16 金属氧化物薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN103715272A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716024A (zh) * 2015-03-04 2015-06-17 山东大学 一种提升薄膜半导体晶体管电学性能的方法
CN105140131A (zh) * 2015-07-15 2015-12-09 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法
WO2017202115A1 (zh) * 2016-05-26 2017-11-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、衬底基板及显示装置
CN107968095A (zh) * 2017-11-21 2018-04-27 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
WO2019100492A1 (zh) * 2017-11-21 2019-05-31 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
CN110034177A (zh) * 2019-04-24 2019-07-19 深圳扑浪创新科技有限公司 一种光电复合薄膜及其用途
CN110289208A (zh) * 2019-06-28 2019-09-27 惠科股份有限公司 铜导电层的制备方法及薄膜晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832253A (zh) * 2011-06-14 2012-12-19 三星电子株式会社 薄膜晶体管

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832253A (zh) * 2011-06-14 2012-12-19 三星电子株式会社 薄膜晶体管

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716024A (zh) * 2015-03-04 2015-06-17 山东大学 一种提升薄膜半导体晶体管电学性能的方法
CN105140131A (zh) * 2015-07-15 2015-12-09 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法
WO2017008497A1 (zh) * 2015-07-15 2017-01-19 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法
US9812472B2 (en) 2015-07-15 2017-11-07 Boe Technology Group Co., Ltd. Preparation method of oxide thin-film transistor
WO2017202115A1 (zh) * 2016-05-26 2017-11-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、衬底基板及显示装置
CN107968095A (zh) * 2017-11-21 2018-04-27 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
WO2019100492A1 (zh) * 2017-11-21 2019-05-31 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
US10355035B2 (en) 2017-11-21 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of back-channel-etched (BCE) thin film transistor (TFT) substrate
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
US10861883B2 (en) 2017-12-27 2020-12-08 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of preparing IGZO thin film transistor
CN110034177A (zh) * 2019-04-24 2019-07-19 深圳扑浪创新科技有限公司 一种光电复合薄膜及其用途
CN110289208A (zh) * 2019-06-28 2019-09-27 惠科股份有限公司 铜导电层的制备方法及薄膜晶体管

Similar Documents

Publication Publication Date Title
CN103715272A (zh) 金属氧化物薄膜晶体管及其制备方法
CN102646632B (zh) 阵列基板及其制作方法和显示装置
JP5620179B2 (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP6398000B2 (ja) 薄膜トランジスタアレイ基板
CN102768992B (zh) 一种薄膜晶体管驱动背板的制作方法
CN104576542B (zh) 阵列基板及其制作方法、显示装置
US10134910B2 (en) Semiconductor device and production method therefor
JP2014527288A (ja) アレイ基板、及びその製造方法、液晶パネル、ディスプレー
CN104934330A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
WO2016192471A1 (zh) 一种阵列基板及其制备方法、显示装置及其制备方法
CN103311130B (zh) 一种非晶金属氧化物薄膜晶体管及其制备方法
CN106887424B (zh) 导电图案结构及其制备方法、阵列基板和显示装置
CN103794652B (zh) 金属氧化物半导体薄膜晶体管及其制备方法
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
US20150349139A1 (en) Oxide Thin Film Transistor and Manufacturing Method Thereof, Array Substrate and Display Device
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
CN102723279A (zh) 一种金属氧化物薄膜晶体管的制作方法
CN104934481A (zh) 一种薄膜晶体管及其制备方法
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
US9966450B2 (en) Dual-gate TFT array substrate and manufacturing method thereof
TWI546850B (zh) 顯示面板之製備方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination