CN110289208A - 铜导电层的制备方法及薄膜晶体管 - Google Patents

铜导电层的制备方法及薄膜晶体管 Download PDF

Info

Publication number
CN110289208A
CN110289208A CN201910576855.1A CN201910576855A CN110289208A CN 110289208 A CN110289208 A CN 110289208A CN 201910576855 A CN201910576855 A CN 201910576855A CN 110289208 A CN110289208 A CN 110289208A
Authority
CN
China
Prior art keywords
copper
preparation
substrate
gas
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910576855.1A
Other languages
English (en)
Inventor
夏玉明
卓恩宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chuzhou HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201910576855.1A priority Critical patent/CN110289208A/zh
Publication of CN110289208A publication Critical patent/CN110289208A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02697Forming conducting materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种铜导电层的制备方法及薄膜晶体管,该铜导电层的制备方法通过在基板和铜膜之间沉积金属基体,能够在使得后续步骤中铜膜沉积并附着在金属基体上,有效增加基板与铜膜之间的结合力,防止铜层剥落,使得包括金属基体和铜膜的铜导电层的稳定性更高;通过在惰性且温度小于100℃的环境中脉冲交替通入铜源前驱体和还原性气体,能够沉积表面粗糙度小、成膜连续致密且上下表面不易被氧化的铜膜,因而使得铜导电层整体与基板的结合力强,且电阻率低、电子迁移率高以及稳定性高。

Description

铜导电层的制备方法及薄膜晶体管
技术领域
本发明涉及液晶显示领域,特别是涉及一种铜导电层的制备方法及薄膜晶体管。
背景技术
TFT(Thin Film Transistor,薄膜晶体管)中栅极、源漏电极和数据线通常由金属构成,常规使用的是Al,Al/Mo,Al/Ti等组合,但是随着对显示屏的需求越来越高,AL由于低的电导率已很难满足快速的电子传输需求,Cu工艺由于诸多优点已成为下一代TFT的开发趋势和工艺需求。
示例性的TFT开发过程中,Cu电极一般是采用磁控溅射的方法制备,由于磁控溅射是在较高的能量下进行溅射,形成的Cu颗粒较大,容易形成颗粒凸起,导致表面粗糙度大,严重影响Cu的导电性能;且在较高能量下Cu的上下表面也易于受到氧化,从而制约Cu的制程。
发明内容
基于此,有必要提供一种能够实现在较低温度下获取连续致密、颗粒尺寸小、导电性能优良的Cu膜的铜导电层的制备方法及薄膜晶体管。
为了实现本发明的目的,本发明采用如下技术方案:
一种铜导电层的制备方法,包括:
提供基板;
在所述基板上沉积金属基体;
在惰性且温度小于100℃的环境中,脉冲交替通入铜源前驱体和还原性气体以在所述金属基体上沉积铜膜,获得铜导电层。
在其中一实施例中,在所述基板上沉积金属基体的步骤,包括:
在惰性环境中,脉冲交替通入金属前驱体和还原性气体,在所述基板上获得所述金属基体。
在其中一实施例中,脉冲交替通入金属前驱体和还原性气体的步骤中每一循环过程包括:
所述金属前驱体通入时间为0.005s-0.1s,停留时间为1s-5s,惰性气体吹扫时间为2s-30s;
所述还原性气体通入时间为0.005s-0.2s,停留时间为1s-10s,惰性气体吹扫时间为2s-30s。
在其中一实施例中,所述金属前驱体包括钼前驱体、钛前驱体和铝前驱体中的至少一种。
在其中一实施例中,脉冲交替通入铜源前驱体和还原性气体以在所述金属基体上沉积铜膜的步骤中每一循环过程包括:
所述铜源前驱体通入时间为0.01s-0.2s,停留时间为2s-20s,惰性气体吹扫时间为2s-30s;
所述还原性气体通入时间为0.01s-0.5s,停留时间为2s-20s,惰性气体吹扫时间为2s-30s。
在其中一实施例中,所述铜源前驱体包括N,N—二异丙基乙酸铜、二(六氟戊二酮)铜、乙酰丙酮铜中的至少一种。
在其中一实施例中,所述还原性气体包括氢气等离子体。
在其中一实施例中,所述金属基体的厚度为100埃-500埃;和/或所述铜膜的厚度为2000埃-5000埃。
一种铜导电层的制备方法,包括:
提供基板;
在所述基板上沉积金属基体;
在惰性且温度小于100℃的环境中,脉冲交替通入铜源前驱体和还原性气体以在所述金属基体上沉积铜膜,获得铜导电层;
其中,在所述基板上沉积金属基体的步骤,包括:
在惰性环境中,脉冲交替通入金属前驱体和还原性气体,在所述基板上获得所述金属基体;
其中,脉冲交替通入铜源前驱体和还原性气体以在所述金属基体上沉积铜膜的步骤中每一循环过程包括:
所述铜源前驱体通入时间为0.01s-0.2s,停留时间为2s-20s,惰性气体吹扫时间为2s-30s;
所述还原性气体通入时间为0.01s-0.5s,停留时间为2s-20s,惰性气体吹扫时间为2s-30s;
其中,所述金属基体的厚度为100埃-500埃;和/或所述铜膜的厚度为2000埃-5000埃。
一种薄膜晶体管,所述薄膜晶体管包括栅极、栅线、源漏极和数据线,所述栅极、所述栅线、所述源漏极和所述数据线中的一种或者多种为如上所述的制备方法制备获得的铜导电层。
上述铜导电层的制备方法,通过在基板和铜膜之间沉积金属基体,能够在使得后续步骤中铜膜沉积并附着在金属基体上,有效增加基板与铜膜之间的结合力,防止铜层剥落,使得包括金属基体和铜膜的铜导电层的稳定性更高;通过在惰性且温度小于100℃的环境中脉冲交替通入铜源前驱体和还原性气体,能够沉积表面粗糙度小、成膜连续致密且上下表面不易被氧化的铜膜,因而使得铜导电层整体与基板的结合力强,且电阻率低、电子迁移率高以及稳定性高。
上述薄膜晶体管,由于铜导电层表面粗糙度小,成膜连续致密,上下表面不易被氧化,因而铜导电层整体与基板的结合力强,且电阻率低、电子迁移率高以及稳定性高,从而当栅极、栅线、源漏极和数据线中的一种或者多种为上实施例所述的制备方法制备获得的铜导电层时,该薄膜晶体管具有低电阻率、高电子迁移率以及高稳定性,且在满足传输速率要求下,还可减小栅线、数据线等的宽度,提高阵列基板的开口率。
附图说明
图1为一实施例的铜导电层的制备方法的流程图;
图2为50℃环境下脉冲交替通入铜源前驱体和还原性气体获得的铜膜的表面形貌;
图3为140℃环境下脉冲交替通入铜源前驱体和还原性气体获得的铜膜的表面形貌;
图4为一实施例中脉冲交替通入铜源前驱体和还原性气体获得铜膜的示意图;
图5为一实施例中的薄膜晶体管;
图6为对应图5的薄膜晶体管的制备流程图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的可选实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
参见图1,图1为一实施例中铜导电层的制备方法的流程图。
在本实施例中,铜导电层的制备方法包括步骤S101、S102以及S103。详述如下:
步骤S101,提供基板。其中,基板可以是实际生产中需要制备铜导电层的衬底或者任意功能层,具体根据实际应用进行选取。例如,当铜导电层为栅极层时,则基板可以是玻璃衬底;当铜导电层为源漏极时,则基板可以是用于沉积源漏极的半导体层。
步骤S102,在基板上沉积金属基体。
在本实施例中,金属基体沉积在基板和铜膜之间,能够在后续步骤中使得铜膜沉积并附着在金属基体上,有效增加基板与铜膜之间的结合力,防止铜层剥落,使得包括金属基体和铜膜的铜导电层的稳定性更高。金属基体选用与基板有良好接触的金属材料。例如,当基板为玻璃基板时,金属基体的材料包括钼、钛、铝中的一种或多种。
可选地,金属基体的厚度设置为100埃-500埃,从而能够在减少沉积成本的同时使铜导电层薄化并改善附着性:若金属基体的厚度太薄(厚度小于100埃时)将使得铜膜的附着性不够好;若金属基体的厚度太厚(厚度大于500埃时),将增大金属基体的制备成本。
在一实施例中,金属基体的沉积方法与铜膜的沉积方法相同,具体为:在惰性环境中,脉冲交替通入金属前驱体和还原性气体,在基板上获得金属基体。从而可以通过改变前驱气体实现与铜膜的连续沉积,减少整体制备过程的时间,提高制备效率,且使得金属基体和铜膜之间更加连续致密,提高铜膜的附着性。
具体地,脉冲交替通入金属前驱体和还原性气体的步骤中每一循环过程包括:金属前驱体通入时间为所述金属前驱体通入时间为0.005s-0.1s,停留时间为1s-5s,惰性气体吹扫时间为2s-30s;所述还原性气体通入时间为0.005s-0.2s,停留时间为1s-10s,惰性气体吹扫时间为2s-30s。
其中,脉冲交替的循环次数为50次-200次。从而,通过前述反应时间和反应周期的控制,可以精确控制金属基体的生长厚度和均匀性,获得致密且均匀的金属基体;且脉冲气体反应过程不会引入反应杂质,保证金属基体的高纯度。
具体地,一个脉冲交替过程包括第一脉冲过程和第二脉冲过程,第一脉冲过程:通入金属前驱体,并控制金属前驱体停留在基板中,使金属前驱体在基板上充分吸附,吸附完成后通入惰性气体将多余的金属前驱体进行吹扫,清除残留气体;第二脉冲过程:通入还原性气体,并控制还原性气体停留在基板上,使还原性气体与基板上吸附的金属前驱体完成反应,在反应完成后通入惰性气体或还原性气体将产生的废气进行吹扫。在完成一个脉冲交替过程后,重复前述脉冲交替过程,最终金属基体高效稳定均匀地沉积在基板上。
在上述实施例中,惰性环境包括氩气气氛环境,金属前驱体包括钼前驱体、钛前驱体和铝前驱体中的至少一种,还原性气体包括氢气等离子体。通过将钼前驱体、钛前驱体和铝前驱体中的至少一种,以及还原性气体脉冲交替通入反应室中,可以制备获得沉积在基板上的金属基体。
步骤S103,在惰性且温度小于100℃的环境中,脉冲交替通入铜源前驱体和还原性气体以在金属基体上沉积铜膜,获得铜导电层。
在本实施例中,结合铜源前驱体和还原性气体的脉冲交替过程可以实现在温度小于100℃的环境下沉积铜膜,从而能够提供最小的表面粗糙度,促进成核,并形成连续的铜膜,提高与基板的结合力,同时降低电阻率和提高电子迁移率;且在100℃环境的低能量下,铜膜的上下表面不易被氧化,从而提高铜膜的稳定性。
以下分别以环境温度为50℃和140℃(除温度外其他条件相同)进行测试说明。其中,在50℃下,脉冲交替通入铜源前驱体和还原性气体获得铜膜,铜膜表面粗糙度小,且形成连续的铜膜(铜膜的表面形貌如图2所示);而在140℃下,脉冲交替通入铜源前驱体和还原性气体获得铜膜,铜膜表面呈明显的颗粒状,粗糙度大(铜膜的表面形貌如图3所示)。
在本实施例中,脉冲交替通入铜源前驱体和还原性气体以在金属基体上沉积铜膜的步骤中每一循环过程包括:铜源前驱体通入时间为0.01s-0.2s,停留时间为2s-20s,惰性气体吹扫时间为2s-30s;还原性气体通入时间为0.01s-0.5s,停留时间为2s-20s,惰性气体吹扫时间为2s-30s。其中,脉冲交替的循环次数为500次-2000次。从而,通过前述反应时间和反应周期的控制,可以精确控制铜膜的生长厚度和均匀性,获得致密且均匀的铜膜;且脉冲气体反应过程不会引入反应杂质,保证铜膜的高纯度。可选地,铜膜的厚度设置为2000埃-5000埃。
具体地,一个脉冲交替过程包括第一脉冲过程和第二脉冲过程,第一脉冲过程:通入铜源前驱体,并控制铜源前驱体停留在基板中,使铜源前驱体在金属基体上充分吸附,吸附完成后通入惰性气体将多余的铜源前驱体进行吹扫,清除残留气体;第二脉冲过程:通入还原性气体,并控制还原性气体停留在金属基体上,使还原性气体与金属基体上吸附的铜源前驱体完成反应,在反应完成后通入惰性气体或还原性气体将产生的废气进行吹扫。在完成一个脉冲交替过程后,重复前述脉冲交替过程,最终铜膜高效稳定均匀地沉积在金属基体上,获得铜导电层。
在上述实施例中,惰性环境包括氩气气氛环境,铜源前驱体包括N,N—二异丙基乙酸铜、二(六氟戊二酮)铜、乙酰丙酮铜中的至少一种,还原性气体包括氢气等离子体。通过将铜源前驱体以及还原性气体脉冲交替通入反应室中,可以制备获得沉积在金属基体上的铜膜。
以下以铜源前驱体为N,N—二异丙基乙酸铜对一个脉冲交替过程进行详细说明(参见图4)。在50℃的氩气气氛中,向反应室脉冲交替通入N,N—二异丙基乙酸铜和氢气等离子体,N,N—二异丙基乙酸铜的通入时间为0.02s,停留时间为10s,氩气吹扫时间为5s;氢气等离子体的通入时间为0.03s,停留时间为10s,氩气吹扫时间为10s,总循环数为500次。从而获得表面粗糙度小、连续致密的铜膜,其电导率高达8.6×107S/m。
本实施例提供的铜导电层的制备方法,通过在基板和铜膜之间沉积金属基体,能够在使得后续步骤中铜膜沉积并附着在金属基体上,有效增加基板与铜膜之间的结合力,防止铜层剥落,使得包括金属基体和铜膜的铜导电层的稳定性更高;通过在惰性且温度小于100℃的环境中脉冲交替通入铜源前驱体和还原性气体,能够沉积表面粗糙度小、成膜连续致密且上下表面不易被氧化的铜膜,因而使得铜导电层整体与基板的结合力强,且电阻率低、电子迁移率高以及稳定性高。
本实施例还提供了一种薄膜晶体管,该薄膜晶体管包括栅极、栅线、源漏极和数据线,栅极、栅线、源漏极和数据线中的一种或者多种为上实施例所述的制备方法制备获得的铜导电层。
请结合参阅图5,图5示出了一实施例中的薄膜晶体管,在该薄膜晶体管包括衬底10、栅极20、栅极绝缘层30、半导体层40以及源漏极层50。其中,栅极20为上实施例所述的制备方法制备获得的铜导电层,包括金属基体201和铜膜202。
具体地,薄膜晶体管的制备过程如下(参见图6):
步骤S201,提供衬底10。
步骤S202,在惰性环境中,脉冲交替通入金属前驱体和还原性气体,在衬底10上获得金属基体201。
步骤S203,在惰性且温度小于100℃的环境中,脉冲交替通入铜源前驱体和还原性气体以在所述金属基体201上沉积铜膜202,获得栅极20。
步骤S204,依次在栅极20上沉积栅极绝缘层30、半导体层40以及源漏极层50。
本实施例提供的薄膜晶体管,由于铜导电层表面粗糙度小,成膜连续致密,上下表面不易被氧化,因而铜导电层整体与基板的结合力强,且电阻率低、电子迁移率高以及稳定性高,从而当栅极、栅线、源漏极和数据线中的一种或者多种为上实施例所述的制备方法制备获得的铜导电层时,该薄膜晶体管具有低电阻率、高电子迁移率以及高稳定性,且在满足传输速率要求下,还可减小栅线、数据线等的宽度,提高阵列基板的开口率。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种铜导电层的制备方法,其特征在于,包括:
提供基板;
在所述基板上沉积金属基体;
在惰性且温度小于100℃的环境中,脉冲交替通入铜源前驱体和还原性气体以在所述金属基体上沉积铜膜,获得铜导电层。
2.根据权利要求1所述的制备方法,其特征在于,在所述基板上沉积金属基体的步骤,包括:
在惰性环境中,脉冲交替通入金属前驱体和还原性气体,在所述基板上获得所述金属基体。
3.根据权利要求2所述的制备方法,其特征在于,脉冲交替通入金属前驱体和还原性气体的步骤中每一循环过程包括:
所述金属前驱体通入时间为0.005s-0.1s,停留时间为1s-5s,惰性气体吹扫时间为2s-30s;
所述还原性气体通入时间为0.005s-0.2s,停留时间为1s-10s,惰性气体吹扫时间为2s-30s。
4.根据权利要求2所述的制备方法,其特征在于,所述金属前驱体包括钼前驱体、钛前驱体和铝前驱体中的至少一种。
5.根据权利要求1所述的制备方法,其特征在于,脉冲交替通入铜源前驱体和还原性气体以在所述金属基体上沉积铜膜的步骤中每一循环过程包括:
所述铜源前驱体通入时间为0.01s-0.2s,停留时间为2s-20s,惰性气体吹扫时间为2s-30s;
所述还原性气体通入时间为0.01s-0.5s,停留时间为2s-20s,惰性气体吹扫时间为2s-30s。
6.根据权利要求1所述的制备方法,其特征在于,所述铜源前驱体包括N,N—二异丙基乙酸铜、二(六氟戊二酮)铜、乙酰丙酮铜中的至少一种。
7.根据权利要求1所述的制备方法,其特征在于,所述还原性气体包括氢气等离子体。
8.根据权利要求1-7任一项所述的制备方法,其特征在于,所述金属基体的厚度为100埃-500埃;和/或所述铜膜的厚度为2000埃-5000埃。
9.一种铜导电层的制备方法,其特征在于,包括:
提供基板;
在所述基板上沉积金属基体;
在惰性且温度小于100℃的环境中,脉冲交替通入铜源前驱体和还原性气体以在所述金属基体上沉积铜膜,获得铜导电层;
其中,在所述基板上沉积金属基体的步骤,包括:
在惰性环境中,脉冲交替通入金属前驱体和还原性气体,在所述基板上获得所述金属基体;
其中,脉冲交替通入铜源前驱体和还原性气体以在所述金属基体上沉积铜膜的步骤中每一循环过程包括:
所述铜源前驱体通入时间为0.01s-0.2s,停留时间为2s-20s,惰性气体吹扫时间为2s-30s;
所述还原性气体通入时间为0.01s-0.5s,停留时间为2s-20s,惰性气体吹扫时间为2s-30s;
其中,所述金属基体的厚度为100埃-500埃;和/或所述铜膜的厚度为2000埃-5000埃。
10.一种薄膜晶体管,其特征在于,所述薄膜晶体管包括栅极、栅线、源漏极和数据线,所述栅极、所述栅线、所述源漏极和所述数据线中的一种或者多种为如权利要求1-9任一项所述的制备方法制备获得的铜导电层。
CN201910576855.1A 2019-06-28 2019-06-28 铜导电层的制备方法及薄膜晶体管 Pending CN110289208A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910576855.1A CN110289208A (zh) 2019-06-28 2019-06-28 铜导电层的制备方法及薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910576855.1A CN110289208A (zh) 2019-06-28 2019-06-28 铜导电层的制备方法及薄膜晶体管

Publications (1)

Publication Number Publication Date
CN110289208A true CN110289208A (zh) 2019-09-27

Family

ID=68019515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910576855.1A Pending CN110289208A (zh) 2019-06-28 2019-06-28 铜导电层的制备方法及薄膜晶体管

Country Status (1)

Country Link
CN (1) CN110289208A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029299A (zh) * 2019-12-18 2020-04-17 华虹半导体(无锡)有限公司 金属互连结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193951A1 (en) * 2009-01-26 2010-08-05 Christian Dussarrat Metal precursors for deposition of metal-containing films
CN103715272A (zh) * 2014-01-16 2014-04-09 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法
TWI560302B (en) * 2010-07-09 2016-12-01 Air Liquide Bis-ketoiminate copper precursors for deposition of copper-containing films
CN207217551U (zh) * 2017-08-25 2018-04-10 华南理工大学 一种氧化物薄膜晶体管纯铜复合结构源漏电极

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193951A1 (en) * 2009-01-26 2010-08-05 Christian Dussarrat Metal precursors for deposition of metal-containing films
TWI560302B (en) * 2010-07-09 2016-12-01 Air Liquide Bis-ketoiminate copper precursors for deposition of copper-containing films
CN103715272A (zh) * 2014-01-16 2014-04-09 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法
CN207217551U (zh) * 2017-08-25 2018-04-10 华南理工大学 一种氧化物薄膜晶体管纯铜复合结构源漏电极

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029299A (zh) * 2019-12-18 2020-04-17 华虹半导体(无锡)有限公司 金属互连结构的形成方法

Similar Documents

Publication Publication Date Title
US20090215224A1 (en) Coating methods and apparatus for making a cigs solar cell
WO2000051139A1 (fr) Stratifie conducteur transparent, son procede de fabrication, et dispositif d'affichage comprenant ce stratifie conducteur transparent
JP2003297150A (ja) 透明導電積層体とその製造方法
CN101985740A (zh) 一种铝掺氧化锌透明导电薄膜的退火方法
JPWO2004065656A1 (ja) Ito薄膜、その成膜方法、透明導電性フィルム及びタッチパネル
CN103436849B (zh) 一种氧化物薄膜的溅射方法
CN110323270B (zh) 一种石墨烯导电薄膜的制备方法及薄膜晶体管
CN110310891B (zh) 金属纳米线导电薄膜的制备方法及薄膜晶体管
CN110289208A (zh) 铜导电层的制备方法及薄膜晶体管
CN114242897A (zh) 一种钙钛矿光电器件的封装的方法
TWI499553B (zh) 奈米碳管及其製備方法
CN113186528B (zh) 一种铂金薄膜及其制备方法和用途
JP2009293097A (ja) スパッタリング複合ターゲット、これを用いた透明導電膜の製造方法及び透明導電膜付基材
CN106567039B (zh) 一种MoS2/Ag/MoS2半导体薄膜材料及其制备方法
CN102747337B (zh) 一种制备大面积高质量非晶碳薄膜的方法
Zhao et al. Fabrication of nucleation induction layer of self-encapsulated metal anode by an atomic layer half-reaction for enhanced flexible OLEDs
Chen et al. Influence of annealing temperature of nickel oxide as hole transport layer applied for inverted perovskite solar cells
JP2011060839A (ja) 電極膜、電極膜付きガラス基板及びその製造方法
TWI384090B (zh) 以奈米金屬氧化層堆疊而形成透明氧化物薄膜的方法
CN107731942A (zh) 一种倒置结构的铜铟镓硒太阳能电池及其制备方法
JP2009173962A (ja) スパッタリング複合ターゲット及びこれを用いた透明導電膜の製造方法
CN109913851B (zh) 一种采用后退火处理的共溅射制备mwcnt@xy的方法及mwcnt@xy
CN111593320A (zh) 石墨烯基透明柔性导电膜层及其制备方法
JP2005126758A (ja) 透明導電膜の製造方法
JP3849698B2 (ja) 透明導電膜の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190927