JPWO2004065656A1 - Ｉｔｏ薄膜、その成膜方法、透明導電性フィルム及びタッチパネル - Google Patents

Abstract

スパッタリング成膜時に基板を低温で加熱することにより結晶性ＩＴＯ透明導電薄膜が成膜される。Ｉｎ２Ｏ３とＳｎＯ２との合計に対するＳｎＯ２の重量割合が６％以下のＩＴＯターゲットを用い、スパッタリング成膜時に基板を９０〜１７０℃に加熱することにより結晶性ＩＴＯ透明導電薄膜を成膜する。基板の耐熱性に見合う低温加熱で、高強度で機械的耐久性に優れた結晶性ＩＴＯ膜を成膜することができ、成膜後のアニールが不要となる。高分子フィルム４上にこのＩＴＯ透明導電薄膜５が成膜された透明導電性フィルム及びこの透明導電性フィルムを備えるタッチパネルが提供される。

Description

発明の分野
本発明はＩＴＯ薄膜の製造方法及びＩＴＯ薄膜に係り、特にＩｎ／Ｓｎ合金ターゲットを用いてＩＴＯ薄膜を製造する方法と、この方法により製造されたＩＴＯ薄膜に関する。
本発明は、スパッタリング成膜時に比較的低温の基板加熱で結晶化させることができ、従って、基板の耐熱性に見合う低温成膜で、成膜後のアニールを必要とすることなく、高強度で機械的耐久性に優れた結晶ＩＴＯ透明導電薄膜を高い生産性で低コストに形成することができる方法に関する。本発明は、このようにして成膜された結晶性ＩＴＯ透明導電薄膜、高分子フィルム上にこのような結晶性ＩＴＯ透明導電薄膜を成膜した透明導電性フィルム、及びこの透明導電性フィルムを有するタッチパネルに関する。
発明の背景
ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）薄膜は高導電性、高透明性といった特徴を有し、更に微細加工も容易に行えることから、フラットパネルディスプレイ用表示電極、太陽電池用窓材、タッチパネル用電極、帯電防止膜等の広範囲な分野に用いられている。特に、液晶表示装置を始めとしたフラットパネルディスプレイ分野では、近年、大型化及び高精細化が進んでおり、その表示用電極であるＩＴＯ薄膜に対する需要もまた急速に高まっている。
このようなＩＴＯ薄膜の製造方法は、スプレー熱分解法、ＣＶＤ法等の化学的成膜法と、電子ビーム蒸着法、スパッタリング法等の物理的成膜法に大別することができる。中でもスパッタリング法は大面積化が容易でかつ高性能の膜が得られる成膜法であることから、広く採用されている。
スパッタリング法によりＩＴＯ薄膜を製造する場合、ターゲットとしては、通常、酸化インジウムと酸化錫との混合物を焼結してなるＩＴＯ焼結ターゲットが用いられている。
しかしながら、ＩＴＯ焼結ターゲットは、複合酸化物の焼結工程を経るために、製造コストが高く、ターゲットが高価であることがＩＴＯ薄膜の製造コストを押し上げる原因となっていた。
指で押したり、専用ペンで描画すると、その部分が対面電極と接触、通電して信号が入力される抵抗膜式タッチパネルは、小型、軽量、薄型化に有利であることから、各種の家電や携帯端末の入力機器として広く用いられている。
抵抗膜式タッチパネルは、図１に示す如く、ガラス板１の上にＩＴＯ透明導電薄膜２を形成してなる下部電極３の上に、高分子フィルム４にＩＴＯ透明導電薄膜５を形成してなる上部電極６を、ＩＴＯ透明導電薄膜２，５が対面するようにスペーサ（マイクロドットスペーサ）７を介して積層したものである。上部電極６の表示面を指やペンで押すと、上部電極６と下部電極３とが接触して通電し信号が入力される。上部電極６の表面には、高分子フィルム４の保護のためにハードコート層８が設けられている。
従来、タッチパネルのＩＴＯ透明導電薄膜２，３は、一般にＤＣスパッタリングにより形成されている。
このタッチパネルでは、指やペンによる入力に伴って、上部電極６のＩＴＯ透明導電薄膜５と下部電極３のＩＴＯ透明導電薄膜２とが接触と非接触とを繰り返す。ＩＴＯ透明導電薄膜５，２の形成材料であるＩＴＯ（インジウム・スズ酸化物）等の透明導電性材料は、耐擦傷性が低いために、ＩＴＯ透明導電薄膜２，５のうち、特にタッチパネルの入力時に繰り返し変形を受ける上部電極６のＩＴＯ透明導電薄膜５には亀裂が入り易い。同材質のＩＴＯ透明導電薄膜２，５同士の接触、非接触でＩＴＯ透明導電薄膜５が基材である高分子フィルム４から剥離して脱落し易い。
上部電極６のＩＴＯ透明導電薄膜５が損傷したり、剥離したりすると、ＩＴＯ透明導電薄膜５面の電気抵抗値が変化し、また、その均一性が失われ、電気特性が損なわれることにより、正確な入力を行うことができなくなる。
タッチパネル用途の透明導電性フィルムの耐久性を向上させる目的で、特開平２−１９４９４３号公報には、ＩＴＯ膜を成膜した後、熱処理（アニール）を施してＩＴＯを結晶化させることが記載されている。高分子フィルムのような樹脂基板上にＩＴＯ膜をスパッタリングにより成膜する場合、成膜中に基板を加熱することができないため、成膜されたＩＴＯ透明導電薄膜はアモルファス状態である。アモルファス膜は、強度が低く、機械的耐久性が要求される用途には使用に耐え得ない。このため、上記公報の方法では、成膜されたＩＴＯ膜をアニールして結晶化させることにより膜強度を高める。
ＩＴＯ膜のアニールを行う場合、透明導電性フィルムの基材が高分子フィルムであるため、このアニール温度を高くすることができないところから、例えば１５０℃で２４時間というような、比較的低い温度で長い時間でのアニールが必要となる。
これに対して、ＩＴＯ膜のスパッタリング成膜に当たり、その場成長（ａｓ ｄｅｐｏｓｉｔｅｄ）にて透明性と導電性とを兼備し、かつ成膜中に結晶化するＩＴＯ膜を成膜することができるならば、成膜後のアニールは全く不要となり、大幅な生産性の向上とコストの低減を図ることができる。
発明の概要
本発明は上記従来の問題点を解決し、ＩＴＯ薄膜を低コストで効率的に製造する方法を提供することを第１の目的とする。
第１の目的を達成するための発明における第１アスペクトに係るＩＴＯ薄膜の製造方法は、ＩＴＯ薄膜をＩｎ／Ｓｎ合金ターゲットを用いた反応性スパッタにより成膜することを特徴とする。
第１アスペクトは、安価なＩｎ／Ｓｎ合金ターゲット（以下「ＩＴターゲット」と称す場合がある。）を用いる反応性スパッタによりＩＴＯ薄膜を成膜するものであるため、ＩＴＯ薄膜を低コストに製造することができる。
ところで、ＩＴＯ薄膜はその酸化度により導電性が異なるものとなり、良好な導電性を有するＩＴＯ薄膜を成膜するためには、所定の酸化度のＩＴＯ薄膜を成膜する必要があるが、ＩＴターゲットを用いる反応性スパッタによりＩＴＯ薄膜を成膜する場合、成膜されるＩＴＯ薄膜の酸化度を制御することが極めて難しい。
第１アスペクトでは、スパッタ雰囲気中の酸素濃度をプラズマエミッションコントロール又はプラズマインピーダンスコントロールにより容易に制御することにより、所望の酸化度の高導電性ＩＴＯ薄膜を成膜することができる。
また、ターゲットを設けるカソードを複数個配置し、各カソードに間欠的に電圧を印加して反応性スパッタを行うことにより、好ましくはデュアルカソードを用い、並設された２個のカソードに交互に電圧を印加して反応性スパッタを行うことにより、より高速で長時間安定して成膜を行うことができる。
本発明は上記従来の問題点を解決し、スパッタリング成膜時に比較的低温の基板加熱で結晶化させることができ、従って、基板の耐熱性に見合う低温成膜で、成膜後のアニールを必要とすることなく、高強度で機械的耐久性に優れた結晶ＩＴＯ透明導電薄膜を高い生産性で低コストに形成することができる方法と、このようにして成膜された結晶性ＩＴＯ透明導電薄膜、高分子フィルム上にこのような結晶性ＩＴＯ透明導電薄膜を成膜した透明導電性フィルム、及びこの透明導電性フィルムを有するタッチパネルを提供することを第２の目的とする。
第２の目的を達成するための発明における第２アスペクトに係るＩＴＯ透明導電薄膜の成膜方法は、基板上にスパッタリング法によりＩＴＯ透明導電薄膜を成膜する方法において、ターゲットとして、Ｉｎ_２Ｏ_３とＳｎＯ_２との合計に対するＳｎＯ_２の重量割合が６％以下のＩＴＯターゲットを用い、スパッタリング成膜時に該基板を９０〜１７０℃に加熱することにより結晶性ＩＴＯ透明導電薄膜を成膜することを特徴とする。
第３アスペクトのＩＴＯ透明導電薄膜は、基板上にスパッタリング法により成膜されたＩＴＯ透明導電薄膜において、Ｉｎ_２Ｏ_３とＳｎＯ_２との合計に対するＳｎＯ_２の重量割合が６％以下のＩＴＯターゲットを用い、スパッタリング成膜時に９０〜１７０℃に加熱された基板上に成膜された結晶性ＩＴＯ透明導電薄膜であることを特徴とする。
以下において、ＩＴＯターゲットの、Ｉｎ_２Ｏ_３とＳｎＯ_２との合計に対するＳｎＯ_２の重量割合を「ＳｎＯ_２比率」と称す場合がある。
ＩＴＯ薄膜のスパッタリング成膜に用いられる一般的な高密度ＩＴＯターゲットは、そのＳｎＯ_２比率が１０％のものが主である。これには、ガラス基板を用いて基板加熱を行うスパッタリング成膜によるａｓ ｄｅｐｏｓｉｔｅｄでの結晶化ＩＴＯ薄膜の作製において、ＩｎをＳｎが置換しにくいため、また、ＳｎＯ_２比率を大きくすることにより、酸やアルカリに強い膜が得られるなどの理由による。また、一方で、ターゲット製造工程での高密度化に有利なことも、ＳｎＯ_２比率が１０％程度である理由である。
しかしながら、高分子材料製の基板を用いた場合には、成膜中に基板の高温加熱を行えず、成膜されたＩＴＯ薄膜はアモルファスとなるために、１０％のＳｎはＩｎを置換することなく、殆ど導電性の発現（キャリア発生）に寄与していないばかりか、電子の散乱中心ともなり導電性を阻害している。このＩＴＯ薄膜中では導電性の障害となっているＳｎは、基板加熱によりａｓ ｄｅｐｏｓｉｔｅｄにて結晶化を図る場合にも、その結晶化を阻害しているものと推定され、特に、膜厚４０ｎｍ以下の薄膜を成膜する場合には、基板加熱を行っても結晶性ＩＴＯ膜は成膜されなかった。
ＩＴＯターゲットのＳｎＯ_２比率を変化させ、ＳｎＯ_２比率を低減したところ、基板を低温で加熱しても結晶化が可能であることが見出された。
即ち、ＳｎＯ_２比率が１０％の従来のＩＴＯターゲットを用い、加熱された基板上に成膜された膜厚４０ｎｍの薄膜はアモルファスである。これに対し、ＳｎＯ_２比率６％以下のＩＴＯターゲットを用いて成膜した薄膜は、基板を９０〜１７０℃という低温にて加熱することにより、膜厚４０ｎｍ以下の薄膜であっても、結晶化膜として基板上にスパッタ成膜される。
第２，第３アスペクトは、高温加熱を行うことができない高分子材料製の基板に効果的であり、また、従来のＩＴＯターゲットでは結晶化が不可能な膜厚４０ｎｍ以下のＩＴＯ膜に効果的である。
第２，第３アスペクトにおいて、ＩＴＯターゲットのＳｎＯ_２比率は１〜５％であることが好ましい。
第４アスペクトの透明導電性フィルムは、高分子フィルム上に、このＩＴＯ透明導電薄膜を成膜してなるものであり、ＩＴＯ透明導電薄膜の機械的耐久性に優れる。
この透明導電性フィルムにおいて、高分子フィルムとＩＴＯ透明導電薄膜との間には下地層を設けても良く、これによりＩＴＯ透明導電薄膜の高分子フィルムに対する密着性をより一層高めることができる。
第５アスペクトのタッチパネルはこのような透明導電性フィルムを備えるものであり、ＩＴＯ透明導電薄膜の機械的耐久性が良好であるために、入力時の摺動耐久性に優れる。

図１は、一般的なタッチパネルの構成を示す断面図である。
発明の好ましい形態
以下に第１アスペクトの好ましい形態を詳細に説明する。
第１アスペクトにおいては、ターゲットとしてＩＴターゲットを用いて反応性スパッタを行う。このＩＴターゲットとしては、成膜するＩＴＯ薄膜のＩｎ／Ｓｎ組成に応じたＩｎ／Ｓｎ合金組成のものが用いられるが、通常の場合、Ｉｎを５０〜９９重量％、好ましくは８５〜９７重量％含み、残部が実質的にＳｎのＩＴターゲットが好ましい。このＩＴターゲットは、成膜されるＩＴＯ薄膜の特性の向上のために、不純物含有量が０．１重量％以下、特に０．０１重量％以下の高純度ＩＴターゲットであることが好ましい。
このようなＩＴターゲットを用いた反応性スパッタは、Ａｒ等の希ガスに所定量の酸素ガスを導入した雰囲気ガス中で行われるが、この雰囲気ガス中の酸素濃度は所望の酸化度のＩＴＯ薄膜が成膜されるように制御することが好ましい。
この雰囲気中の酸素濃度は、チャンバー内の全圧、排気速度等の他のスパッタ条件によっても異なり、一概に特定することは困難であるが、成膜されるＩＴＯ薄膜の酸化度が９５〜１００であると、導電性に優れたＩＴＯ薄膜が得られることから、このような酸化度のＩＴＯ薄膜を成膜することができるように、スパッタ雰囲気中の酸素濃度を制御することが好ましい。
このスパッタ雰囲気中の酸素濃度は、プラズマエミッションコントロール又はプラズマインピーダンスコントロールにより容易に実施することができる。即ち、酸素或いはＩｎ又はＳｎのプラズマ中での発光強度をモニターし、この結果をフィードバックして酸素ガス流量の制御弁の開度を調節するか、或いは、スパッタ時の電圧又は電流値をモニターし、この結果をフィードバックして酸素ガス流量の制御弁の開度を調節すれば良い。
ＩＴＯ薄膜の成膜に当っては、複数のカソード、例えば、デュアルカソードを用い、並設された２個のカソードに各々ＩＴターゲットをセットし、交互に電圧をかける反応性スパッタを行うことが好ましく、これによりより一層の高速成膜を行うことができる。
第１アスペクトにおける反応性スパッタ条件としては特に制限はないが、次のような条件とすることが好ましい。
圧力：０．３〜１．０Ｐａ
雰囲気：Ａｒ＋Ｏ_２，Ｏ_２流量比３〜２０％
デュアルカソードを用いる場合、交互電圧印加周波数は１０〜８０ｋＨｚ程度であることが好ましい。
このようにして成膜されるＩＴＯ薄膜の膜厚はその用途に応じて適宜決定されるが通常２００〜８００ｎｍ程度である。この範囲よりも膜厚が薄いと十分な導電性を得ることができず、膜厚がこの範囲よりも厚いと透明性が低下したり、素子の厚膜化を招き、好ましくない。
なお、ＩＴＯ薄膜を形成する基板としては、ガラス、或いは、各種の有機樹脂フィルムを用いることができる。有機樹脂フィルムとしては、例えばポリエステル、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリメチルメタクリレート（ＰＭＭＡ）、アクリル、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリスチレン、トリアセテート（ＴＡＣ）、ポリビニルアルコール、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリエチレン、エチレン−酢酸ビニル共重合体、ポリビニルブチラール、金属イオン架橋エチレン−メタクリル酸共重合体、ポリウレタン、セロファン等のフィルムが挙げられるが、特に強度面でＰＥＴ、ＰＣ、ＰＭＭＡ、ＴＡＣフィルム、とりわけＰＥＴ、ＴＡＣフィルムが好ましい。
以下に実施例を挙げて第１アスペクトをより具体的に説明する。

実施例１〜３

ターゲットとして下記ＩＴターゲットを用い、下記条件の反応性スパッタでガラス基板上に厚さ５００ｎｍのＩＴＯ薄膜を成膜した。反応性スパッタはマグネトロンＤＣスパッタ装置のシングルカソードにＩＴターゲットをセットして行った。
［ＩＴターゲット］
Ｉｎ含有量：９５重量％
Ｓｎ含有量：実質的に残部
不純物：０．０１重量％以下
［反応性スパッタ条件］
圧力：０．７Ｐａ
電力：０．５ｋＷ
この反応性スパッタ時には、プラズマエミッションコントロール又はプラズマインピーダンスコントロールにより、Ａｒ＋Ｏ_２雰囲気中のＯ_２流量比を表１に示す値に制御した。このときの成膜速度（単位時間当りに成膜された膜厚）を調べ、結果を表１に示した。また、形成されたＩＴＯ薄膜の導電性をＦｕｎｄｅｒｐａｕｗ法により調べ、結果を表１に示した。

実施例４〜６

実施例１〜３において、マグネトロンＤＣスパッタ装置のデュアルカソードに２つのＩＴターゲットをセットし、下記の条件で反応性スパッタを行ったこと以外は同様にしてＩＴＯ薄膜を形成し、成膜速度及び導電性を調べ、結果を表１に示した。
［反応性スパッタ条件］
圧力：０．７Ｐａ
電力：０．５ｋＷ（×２）
デュアルカソードの電圧印加周期：５０ｋＨｚ

表１よりＩＴターゲットを用いる反応性スパッタ、好ましくはデュアルカソードを用いた反応性スパッタにより、効率的な成膜が可能であることがわかる。
以上詳述した通り、第１アスペクトによれば、Ｉｎ／Ｓｎ合金ターゲットを用いる反応性スパッタにより、ＩＴＯ薄膜を低コストで効率的に製造することができる。
以下に第２及びそれ以降のアスペクトの好ましい形態を詳細に説明する。
第２アスペクトのＩＴＯ透明導電薄膜の成膜方法では、基板上にスパッタリング法によりＩＴＯ透明導電薄膜を成膜するに当たり、ＩＴＯターゲットとして、ＳｎＯ_２比率６％以下、好ましくは１〜５％のものを用いる。ＩＴＯターゲットのＳｎＯ_２比率が６％を超えるものであると、結晶性ＩＴＯ薄膜を成膜することはできない。ＩＴＯ膜の結晶化の点ではＳｎＯ_２比率は少ない程良い。しかし、ＳｎＯ_２比率が過度に少ないＩＴＯターゲットは、現状ではターゲット製造コストが高いこと、ターゲット密度を高められないこと、ターゲットの導電性を悪化させ放電電圧を上昇させてしまうなどの理由により、ＳｎＯ_２比率は１％以上であることが好ましい。
スパッタリング成膜時の基板の加熱温度としては、用いるＩＴＯターゲットのＳｎＯ_２比率にもよるが、９０〜１７０℃であり、好ましくは１１０〜１６０℃である。この加熱温度が低過ぎるとａｓ ｄｅｐｏｓｉｔｅｄにて結晶化を行えず、高すぎると高分子材料製基板を用いた場合、基板が熱により劣化する。
第２アスペクトの成膜方法は、ターゲットとして上記ＳｎＯ_２比率のＩＴＯターゲットを用い、基板を上記温度に加熱すること以外に成膜条件には特に制約はない。成膜圧力としては０．３〜３．０Ｐａの範囲であることが、その後の結晶化のし易さの点で好ましい。成膜圧力が０．３Ｐａ未満では、プラズマ放電の維持が困難であり、また、放電電圧が高くなり基板への高エネルギー粒子の入射によりＩＴＯ薄膜がダメージを受けてしまう。成膜圧力が３Ｐａを超えると、スパッタ粒子の散乱が増大して成膜速度が低下してしまい、またＩＴＯ薄膜の電気抵抗率が増大してしまう。成膜圧力は、特に０．５〜２．５Ｐａの範囲であることが好ましい。
成膜時の雰囲気ガスとしてはＡｒに微量の酸素好ましくはＡｒとＯ_２との合計に対して０．１〜３体積％のＯ_２を導入することにより、ＩＴＯ薄膜の透明性と導電性を良くすることができ、好ましい。
Ａｒのみの雰囲気ガスの場合、膜に吸収が残り透明性の点から好ましくない。また、上記範囲よりもＯ_２が多い場合には、成膜されたＩＴＯ薄膜の抵抗値が上昇してしまい、好ましくない。
ＩＴＯ薄膜の膜厚については特に制限はなく、１ｎｍ〜５μｍまでの幅広い膜厚のＩＴＯ膜を成膜することができるが、本発明では、特にアズデポでの結晶化が困難な膜厚４０ｎｍ以下のＩＴＯ薄膜、例えば膜厚５〜４０ｎｍのＩＴＯ薄膜の成膜に好適である。
ＩＴＯ透明導電薄膜を形成する基板としては、後述の高分子フィルム、その他高分子板、ガラス、金属等が挙げられる。
成膜時に基板を低温で加熱して結晶化する上記方法は、耐熱性の低い高分子フィルムを基板とする場合に好適である。この基板には、ＩＴＯ透明導電薄膜の密着性の向上のために、成膜に先立ち、コロナ処理や真空中でのプラズマ処理を施しても良く、また、ＩＴＯ透明導電薄膜の密着性向上を目的とした下地層、例えば、後述の透明導電性フィルムの下地層を成膜しても良い。
上述のようなスパッタリング成膜により、ａｓ ｄｅｐｏｓｉｔｅｄにて結晶化した薄膜を形成することが可能であり、成膜後のアニールは不要となる。
第４アスペクトの透明導電性フィルムは、基板としての高分子フィルム上に、このような成膜方法によりＩＴＯ透明導電薄膜を形成したものである。即ち、スパッタリング法により結晶性ＩＴＯ透明導電薄膜を基板としての高分子フィルム上に直接に成膜したものである。
基板となる高分子フィルムの樹脂材料としては、ポリエステル、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリメチルメタクリレート（ＰＭＭＡ）、アクリル、ポリカーボネート（ＰＣ）、ポリスチレン、トリアセテート（ＴＡＣ）、ポリビニルアルコール、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリエチレン、エチレン−酢酸ビニル共重合体、ポリビニルブチラール、金属イオン架橋エチレン−メタクリル酸共重合体、ポリウレタン、セロファン等が挙げられるが、特に強度が高いＰＥＴ、ＰＣ、ＰＭＭＡ、ＴＡＣ、とりわけＰＥＴ、ＴＡＣが好ましい。
高分子フィルムの厚さは、透明導電性フィルムの用途等によっても異なるが、タッチパネルの上部電極としての用途には、通常の場合１３μｍ〜０．５ｍｍ程度とされる。この高分子フィルムの厚さが１３μｍ未満では、上部電極としての十分な耐久性を得ることができず、０．５ｍｍを超えると得られるタッチパネルの厚肉化を招き、また、上部電極としての柔軟性も損なわれ、好ましくない。
高分子フィルム上に形成されるＩＴＯ透明導電薄膜の膜厚が薄過ぎると十分な導電性を得ることができず、過度に厚い場合には成膜コストが高くつく上に透明導電性フィルムの光学特性を阻害してしまう。このため、ＩＴＯ透明導電薄膜の膜厚は１〜５００ｎｍ、特に５〜４０ｎｍであることが好ましい。
高分子フィルムには、ＩＴＯ透明導電薄膜の成膜に先立ち下地層を形成して、ＩＴＯ透明導電薄膜の密着性を高めることが好ましい。この下地層としては、珪素化合物よりなるものが好ましく、具体的な珪素化合物としては、ＳｉＣ_ｘ、ＳｉＯ_ｘ、ＳｉＮ_ｘ、ＳｉＣ_ｘＯ_ｙ、ＳｉＣ_ｘＮ_ｙ、ＳｉＯ_ｘＮ_ｙ又はＳｉＣ_ｘＯ_ｙＮ_ｚが挙げられる。下地層は、このような珪素化合物の２種以上を含むものであっても良く、またこれらの珪素化合物の積層膜であっても良い。
下地層の膜厚は、過度に薄いと下地層を形成したことによる高分子フィルムとＩＴＯ透明導電薄膜との密着性の向上効果及び耐擦傷性の向上効果が十分に得られないが、この下地層の膜厚が過度に厚くても、密着性、耐擦傷性の向上効果に顕著な差異はなく、成膜コストが高くつく上に透明導電性フィルムの厚みが厚くなって好ましくない。このため、下地層の膜厚は０．５ｎｍ〜１００μｍ、特に１ｎｍ〜５０μｍであることが好ましい。
下地層は、珪素化合物をそのまま、或いは、アルコール、ケトン、トルエン、ヘキサン等の溶剤に溶解した溶液等の液状物として高分子フィルムに塗布して乾燥させることにより形成することもできる。下地層を、真空蒸着、スパッタリング、イオンプレーティング等の物理蒸着法、又はＣＶＤ等の化学蒸着法、好ましくはスパッタリング法で成膜することは、得られる下地層を緻密とすると共に、高分子フィルムに対する接着性を高め、成膜時のコンタミを少なくし、高速での成膜を可能とし、その後のＩＴＯ透明導電薄膜の成膜を同一の装置内で連続的に行うことを可能とし、成膜効率を向上させる。
スパッタリング法によりＳｉＣ_ｘ、ＳｉＯ_ｘ、ＳｉＮ_ｘ、ＳｉＣ_ｘＯ_ｙ、ＳｉＣ_ｘＮ_ｙ、ＳｉＯ_ｘＮ_ｙ又はＳｉＣ_ｘＯ_ｙＮ_ｚよりなる下地層を形成する場合、ターゲット材料としては、Ｓｉ、ＳｉＣ、ＳｉＯ、ＳｉＯ_２又はＳｉ_３Ｎ_４を用いることができる。それぞれ反応性ガスの種類、流量を調整することにより、所望の組成の下地層を形成することができる。
下地層成膜時のスパッタリング条件には特に制限はなく、真空度０．０５〜３．０Ｐａ、投入電力密度２〜５００ｋＷ／ｍ^２程度で実施することができる。このスパッタリング成膜時の反応性ガス流量及び成膜時間を調整することにより、所望の組成、所望の膜厚の下地層を形成することができる。
第４アスペクトの透明導電性フィルムは、高分子フィルムのＩＴＯ透明導電薄膜を成膜する面とは反対側の面にハードコート層が形成されても良い。このハードコート層としては、アクリル層、エポキシ層、ウレタン層、シリコン層等が挙げられ、通常その厚さは０．５〜２０μｍ程度である。
第４アスペクトの透明導電性フィルムを製造する場合、高分子フィルムに下地層を成膜するに先立ち、その表面に常法に従ってプラズマ処理を施しても良い。プラズマ処理を施すことは、高分子フィルムの表面に官能基を付与して高分子フィルムと下地層との接着性を高めると共に、表面のエッチングによるアンカー効果で高分子フィルムに対する下地層の接着強度を高め、より一層剥離防止効果を高める。第４アスペクトの透明導電性フィルムは、ＩＴＯ透明導電薄膜上に更に被覆層を形成しても良く、これにより、より一層の耐久性の向上を図ることができる。
第５アスペクトのタッチパネルは、図１に示す如く、このような透明導電性フィルムを上部電極として備えるものであり、ＩＴＯ透明導電薄膜の機械的耐久性が良好であるため、耐久性、信頼性に優れる。
第４アスペクトの透明導電性フィルムは、タッチパネルの上部電極としての用途に好適であるが、その他、透明スイッチングデバイス、その他の各種の光学系透明導電性フィルム用途に有効に使用することができる。
以下に実施例及び比較例を挙げて第２ないし第５アスペクトをより具体的に説明する。
なお、以下において、基板としては、片面にＵＶ系硬化型アクリルハードコート層が形成された、厚み１８８μｍのＰＥＴフィルム、又はスライドガラス基板を用いた。

マグネトロンＤＣスパッタ装置にターゲットとしてＳｉと、ＳｎＯ_２比率３％のＩＴＯターゲットとをそれぞれセットした。真空チャンバーに上記ＰＥＴフィルムをセットし、ターボ分子ポンプで５×１０^−４Ｐａまで排気した。その後、Ａｒガスを１６０ｓｃｃｍ、Ｏ_２ガスを４０ｓｃｃｍの流量で混合ガスとして導入し、０．５Ｐａとなるように調整した後、Ｓｉターゲットに４ｋＷの電力を印加し、ハードコート層が成膜されている面とは反対側のＰＥＴフィルム面に約５０ｎｍ厚みのＳｉＯ_２薄膜を下地層として成膜した。その後、真空チャンバー内を再度排気した後、基板加熱を行い、基板を１３０℃に保持したまま、Ａｒガスを１９７ｓｃｃｍ、Ｏ_２ガスを３ｓｃｃｍの流量で混合ガスとして導入し、０．５Ｐａとなるように調整した後、ＩＴＯターゲットに４ｋＷの電力を印加してＳｉＯ_２上に約３０ｎｍ厚みのＩＴＯ薄膜を成膜した。
得られた透明導電性フィルムについて、下記の評価を行い結果を表２に示した。
〈表面抵抗値の測定〉
表面抵抗測定装置（三菱化学（株）製「ロレスタＡＰ」）によりＩＴＯ薄膜側の表面抵抗値を測定した。
〈結晶化度の判定〉
Ｘ線回析装置を使用して、入射角度０．５度固定、２θスキャンにて回析ピークを計測し、結晶化度の判定を実施した。ＩＴＯの（２２２）面のピークが５００ｃｐｓ以上で結晶と判定した。
〈摺動筆記試験〉
ＩＴＯ薄膜側をマイクロドットスペーサ付のＩＴＯガラス基板と対向させてこれらを張り合わせ、透明導電性フィルムのハードコート層形成面をポリアセタール樹脂製の入力ペン（先端部０．８Ｒ）を用い、２５０ｇｆの荷重をかけて往復摺動筆記試験を行った。試験後、リニアリティ値の測定を行い、リニアリティ値が１．５％以下のものを良好、１．５％を超えるものを不良とした。この試験はアニール前のサンプルとアニールによる結晶化後のサンプルについてそれぞれ行った。

実施例７において、ＩＴＯターゲットとしてＳｎＯ_２比率５％のＩＴＯターゲットを用い、基板の加熱温度を１６０℃としたこと以外は同様にして成膜を行い、同様に表面抵抗値の測定、結晶化度の判定及び摺動筆記試験を行い、結果を表２に示した。
比較例１
実施例７において、ＩＴＯターゲットとしてＳｎＯ_２比率１０％のＩＴＯターゲットを用い、ＩＴＯ薄膜成膜時の基板加熱を行わなかったこと以外は同様にして成膜を行い、同様に表面抵抗値の測定、結晶化度の判定及び摺動筆記試験を行い、結果を表２に示した。
比較例２
実施例７において、ＩＴＯターゲットとしてＳｎＯ_２比率１０％のＩＴＯターゲットを用いたこと以外は同様にして成膜を行い、同様に表面抵抗値の測定、結晶化度の判定及び摺動筆記試験を行い、結果を表２に示した。
比較例３
実施例７において、ＩＴＯ薄膜成膜時に基板加熱を行わなかったこと以外は同様にして成膜を行い、同様に表面抵抗値の測定、結晶化度の判定及び摺動筆記試験を行い、結果を表２に示した。

以上詳述した通り、スパッタリング成膜時に基板の耐熱性に見合う低温加熱を行うことにより、膜厚４０ｎｍ以下のＩＴＯ薄膜であっても、アズデポにて結晶化を行うことができる。このため、結晶性ＩＴＯ透明導電薄膜を直接スパッタリング成膜することが可能となり、成膜後のアニールが不要となるととから、生産性、コストは大幅に改善される。この結晶性ＩＴＯ透明導電薄膜により、機械的耐久性に優れた透明導電性フィルムを提供することができ、このような透明導電性フィルムを用いて高耐久性で信頼性に優れたタッチパネルが提供される。

Claims (20)

1. ＩＴＯ薄膜をＩｎ／Ｓｎ合金ターゲットを用いた反応性スパッタにより成膜することを特徴とするＩＴＯ薄膜の製造方法。
2. 請求項１において、プラズマエミッションコントロールによりスパッタ雰囲気の酸素濃度を制御することを特徴とするＩＴＯ薄膜の製造方法。
3. 請求項１において、プラズマインピーダンスコントロールによりスパッタ雰囲気中の酸素濃度を制御することを特徴とするＩＴＯ薄膜の製造方法。
4. 請求項１において、該ターゲットを設けるカソードを複数個配置し、各カソードに間欠的に電圧を印加して反応性スパッタを行うことを特徴とするＩＴＯ薄膜の製造方法。
5. 請求項４において、デュアルカソードを用い、並設された２個のカソードに交互に電圧を印加して反応性スパッタを行うことを特徴とするＩＴＯ薄膜の製造方法。
6. 請求項１において、該Ｉｎ／Ｓｎ合金ターゲットが、Ｉｎ５０〜９９重量％を含み、残部が実質的にＳｎであることを特徴とするＩＴＯ薄膜の製造方法。
7. 請求項１ないし６のいずれか１項に記載の方法により製造されたＩＴＯ薄膜。
8. 基板上にスパッタリング法によりＩＴＯ透明導電薄膜を成膜する方法において、
   ターゲットとして、Ｉｎ_２Ｏ_３とＳｎＯ_２との合計に対するＳｎＯ_２の重量割合が６％以下のＩＴＯターゲットを用い、スパッタリング成膜時に該基板を９０〜１７０℃に加熱することにより結晶性ＩＴＯ透明導電薄膜を成膜することを特徴とするＩＴＯ透明導電薄膜の成膜方法。
9. 請求項８において、該基板が高分子材料よりなることを特徴とするＩＴＯ透明導電薄膜の成膜方法。
10. 請求項８において、該結晶性ＩＴＯ透明導電薄膜の膜厚が４０ｎｍ以下であることを特徴とするＩＴＯ透明導電薄膜の成膜方法。
11. 請求項８において、該ＩＴＯターゲットの、Ｉｎ_２Ｏ_３とＳｎＯ_２との合計に対するＳｎＯ_２の重量割合が１〜５％であることを特徴とするＩＴＯ透明導電薄膜の成膜方法。
12. 基板上にスパッタリング法により成膜されたＩＴＯ透明導電薄膜において、
    該薄膜は、請求項８の方法によって該基板上に成膜された結晶性ＩＴＯ透明導電薄膜であることを特徴とするＩＴＯ透明導電薄膜。
13. 請求項１２において、該基板が高分子材料よりなることを特徴とするＩＴＯ透明導電薄膜。
14. 請求項１２において、膜厚が４０ｎｍ以下であることを特徴とするＩＴＯ透明導電薄膜。
15. 請求項１２において、該ＩＴＯターゲットの、Ｉｎ_２Ｏ_３とＳｎＯ_２との合計に対するＳｎＯ_２の重量割合が１〜５％であることを特徴とするＩＴＯ透明導電薄膜。
16. 高分子フィルム上にＩＴＯ透明導電薄膜を形成してなる透明導電性フィルムにおいて、該ＩＴＯ透明導電薄膜が請求項８の方法により成膜されたことを特徴とする透明導電性フィルム。
17. 高分子フィルム上にＩＴＯ透明導電薄膜を形成してなる透明導電性フィルムにおいて、該ＩＴＯ透明導電薄膜が請求項１２に記載のＩＴＯ透明導電薄膜であることを特徴とする透明導電性フィルム。
18. 請求項１６において、該高分子フィルムとＩＴＯ透明導電薄膜との間に下地層が設けられていることを特徴とする透明導電性フィルム。
19. 請求項１７において、該高分子フィルムとＩＴＯ透明導電薄膜との間に下地層が設けられていることを特徴とする透明導電性フィルム。
20. 請求項１６ないし１９のいずれか１項に記載の透明導電性フィルムを備えることを特徴とするタッチパネル。

Images