TWI384090B - 以奈米金屬氧化層堆疊而形成透明氧化物薄膜的方法 - Google Patents

Description

以奈米金屬氧化層堆疊而形成透明氧化物薄膜的方法

本發明是利用原子層沉積技術(atomic layer deposition；ALD)以形成一多層奈米堆疊組成之薄膜。利用該技術可控制金屬氧化物與摻雜金屬元素沉積順序及分佈方式的不同，藉以提高摻雜金屬在整體膜層中的近程區域均質性(short-range homogeneity)，此方法形成的透明導電薄膜可應用於平面顯示器、觸控式面板、太陽 能電池、積體電路等產業，以及其他用到透明導電膜的產業。

原子層沉積技術由於具有良好的鍍膜均勻度及高階梯覆蓋(step coverage)能力，可以製作精準控制薄膜厚度而且披覆性極佳的平坦薄膜，該技術利用氣體或蒸氣分子交替循環於基板表面以逐層沉積原子層級厚度的薄膜，成長膜厚僅與反應循環次數有關，利用此奈米層的交替堆疊式沉積可形成不同組成的多層薄膜，而有其廣泛應用性，目前多以半導體相關應用為主要範疇；如積體電路產業中電鍍銅導線製程前銅的晶種層(seed layer)、金氧半場效電晶體中製造高介電常數的閘極介電層，亦或一含摻雜金屬之透明金屬氧化物導電膜等：根據美國專利申請案公開第2008/0223287號中，利用電漿輔助原子層沉積法(Plasma enhanced ALD)，將銅金屬與其他金屬(如鋁Al或銥Ir等)交替沉積堆疊成多層薄膜，最後再經400℃熱退火處理使其成為一均質銅金屬合金層分佈，以形成一銅的晶種層(seed layer)。針對高介電常數的閘極介電層(gate dielectrics)方面，美國專利第7371633號中乃揭露此多層不同高介電常數材料堆疊形成薄膜之方法，諸如氧化鉿(HfO₂)、氧化鉻(ZrO₂)、氧化鑭(La₂O₃)、氧化釔(Y₂O₃)、氧化鋁(Al₂O₃)等可利用原子層沉積技術交替進行沉積，來形成此閘極介電層薄膜，使該材料不但具高介電常數特性，且有最小淨固定電荷而避免電子傳遞被捕獲住；另外在美國專利申請案公開第2008/0087890號中，以ALD技術依序交替堆疊ZrO₂/HfO₂/TiO₂高介電常數的原 子層薄膜，再以高溫熱退火的方式使其形成具較高介電常數的Ti_1-x-yZr_xHf_yO₂多元化合物薄膜；同樣在美國專利申請案公開第2008/0121962號中，ALD技術應用於交替堆疊TaN/AlN或TaO/AlO或TaON/AlON的薄膜，再以高溫熱退火的方式使其形成具較高介電常數的Ta_yAl_zO_xN_w多元化合物薄膜。上述已詳細揭露各種高介電常數薄膜製程之技術，皆強調製造一具有性能改善(高介電常數)之閘極介電層，未針對摻雜比例與分佈影響性多做敘述，本發明依據均質(homogeneous)分佈概念製作一透明導電薄膜，使薄膜在固定相同摻雜比例下，藉由調控ALD製程中的參數，使摻雜金屬元素在薄膜中分布微觀的近程區域更為均質化，以具備更佳電性及光學表現。

利用原子層沉積技術製備一含摻雜金屬之透明金屬氧化物導電膜，加入其他金屬元素進行摻雜主要乃為了提高載子濃度與導電性，常見有氧化鋅鋁AZO(ZnO：Al₂O₃)、氧化鋅硼BZO(ZnO：B₂O₃)等。先前技藝中以原子層沉積技術進行AZO薄膜的製程在非專利文獻Thin Solid Films,Vol.414,43-55,(2002)中，探討ZnO與Al₂O₃多層奈米薄膜(nanolaminates)中各層的厚度與分佈對表面粗糙度的影響，而沒針對金屬氧化物與摻雜金屬元素更均質性的分佈方式對電阻值差異作說明；針對原子層沉積技術進行透明導電膜AZO薄膜的反應機構，是由ZnO與Al₂O₃依適當比例一層接著一層沉積下去的結果，直到設定的循環數結束為止，一般而言，AZO透明導電膜中鋁含量的摻雜量約為2wt%時該薄膜會有較低的電 阻率，因此在沉積AZO時，鋁的含量濃度可由ZnO與Al₂O₃的循環比例而設定，在非專利文獻Chem.Mater.,Vol.15,1020-1028,(2003)、J.Electrochem.Soc.,Vol.150,G339-G347,(2003)、Jpn.J.Appl.Phys.,Vol.44,No.7,L242-L245,(2005)、Jpn.J.Appl.Phys.,Vol.44,No.2,1062-1066,(2005)中，探討不同ZnO與Al₂O₃的沉積次數比，會得到不同的沉積速率與不同的電性與光學特性，其中在ZnO：Al₂O₃=24：1的循環比例下，可得到較佳的電阻率約為2.2×10^-3(Ω．cm)，文中並沒針對金屬氧化物與摻雜金屬元素更均質性的分佈方式對電阻值差異作說明。本發明即利用此循環比例的改變與製程參數的設定，使金屬與摻雜金屬在整體導電膜中相同比例之下，薄膜中摻雜金屬元素Al₂O₃更均質地分佈在整個薄膜裡，藉以提高薄膜的導電特性。

(1)此透明導電薄膜的製造方法，係由原子層沉積技術(ALD)中第一子循環與第二子循環個別的沉積順序與不同的分佈方式來搭配進行透明導電膜的沉積，第一子循環與第二子循環其中之一為進行摻雜作用的金屬氧化物。製程方法中，先將乾淨基材置於反應室內，第一子循環使用第一種反應物裝於容器中，使其反應物變成氣態進入到反應室，與基材產生化學吸附後形成單一層分子於基材上，亦可在基材上加熱50~500℃，未反應物使用氮氣或惰性氣體將未反應物帶出反應室，以清潔反應室，再注入第二種反應物與先前第一種反應物吸附在基材表面上的單一層分子進行化 學反應後而形成原子層的薄膜，第二種反應物與第一種反應物經化學或物理吸附而未吸附形成薄膜的反應物再使用氮氣或惰性氣體帶出反應室。第二子循環使用第三種反應物裝於容器中，使其反應物變成氣態進入到反應室，與基材產生化學吸附後形成單一層分子於基材上，亦可在基材上加熱50~500℃，未反應物使用氮氣或惰性氣體將未反應物帶出反應室，以清潔反應室，再注入第四種反應物與先前第三種反應物吸附在基材表面上的單一層分子進行化學反應後而形成原子層的薄膜，第四種反應物與第三種反應物經化學吸附或物理吸附而未吸附形成單層薄膜的反應物，再使用氮氣或惰性氣體帶出反應室。上述二種循環：第一子循環、第二子循環的製程順序可更換，且步驟第一子循環、第二子循環之次數不限定。

(2)本發明的目的在於提供一種提升透明導電膜電性的製作方法，係藉由ALD製程中第一子循環、第二子循環次數的循環數比例來控制薄膜中主要金屬氧化物(第一金屬氧化物)與摻雜金屬氧化物(第二金屬氧化物)之含量比，更進一步可應用主要金屬氧化物與摻雜金屬氧化物沉積順序及分佈方式的不同，使該透明導電膜在相同摻雜比例下，其主要金屬與摻雜金屬元素在薄膜中近程區域分布更為均質化(homogeneous)，藉以提高薄膜的導電特性。而本發明的關鍵是在上述步驟第一子循環與第二子循環之次數總和及次數比例均相同的條件下，改變第一子循環與第二子循環的製程參數例如原本製程步驟為第一子循環8次加上第二子循環4次 的製程參數下循環進行沉積，而本發明係在相同的循環總合次數下，將製程步驟更改為第一子循環2次加上第二子循環1次的製程參數下循環進行共重覆4次，其總和次數仍維持為第一子循環共計8次與第二子循環共計4次，兩種製程技術循環總和次數與相對比率相同下，藉由更改其沉積順序，以增加主要金屬與摻雜金屬元素整體在薄膜中近程區域均質性。

(3)此外，該發明提供另一種提升透明導電膜電性的製作方法，係控制透明導電薄膜在相同摻雜比例下，為使摻雜金屬氧化物能更分散於薄膜之中，可縮短第一子循環所形成的主要金屬氧化物與第二子循環所形成的摻雜金屬氧化物的循環比例並保持一固定摻雜量來製備。此方法可利用每一次摻雜金屬氧化物的循環中該前驅物(precursor)未完全與基材表面薄膜形成吸附，製造其未飽和現象；亦或同時通入主要金屬氧化物與摻雜金屬氧化物的前驅物而使摻雜金屬氧化物前驅物非全面性的與基材薄膜形成吸附，使整體摻雜金屬元素更均質地分布於薄膜中，而提高近程區域均質性。前述該未飽和現象可利用縮短前驅物的通入時間或降低反應前驅物的蒸氣壓，以減少通入前驅物的量(dose)來達成。

本發明之透明金屬氧化物導電薄膜的製造方法，以AZO(ZnO：Al₂O₃)的實施方法為例，是由ZnO與Al₂O₃依適當比例一層接著一層交替沉積的結果，直到設定的循環數結束為止；其中以ZnO為沉積的主要金屬氧化物，Al₂O₃則為進行摻雜作用 的摻雜金屬氧化物，進行固定摻雜比例下薄膜的沉積，該奈米金屬氧化層的堆疊沉積所形成薄膜的方法參照第1圖之流程圖所表示，係由第一子循環S10與第二子循環S20交替的重複操作所製備，其中第一子循環與第二子循環次數不等，可個別經由第1圖中步驟S15與步驟S25判斷該循環厚度是否符合需求後，重複操作第一子循環S10或第二子循環S20。製作AZO的第一反應物、第二反應物、第三反應物、第四反應物包括，H₂O₂、H₂O、O₂、O₂電漿、O₃或電漿O₃其中之一；以及金屬鹵化物、金屬烷化合物、烷基的金屬鹵化物、金屬矽烷化合物、烷基氮化物、金屬氫化物、金屬醇類化合物、金屬的乙醯丙酮化合物其中之一，上述之金屬係鋅、鋁或是其組合所組成之族群。參照第1圖與第2A圖~第2H圖，該具體實施例如下描述；其中

第一子循環S10

步驟(A)：首先進行步驟S11及步驟S12，詳細參照第2A圖與第2B圖，將基材211諸如玻璃置於ALD反應室中，然後將反應室抽真空約0.1托爾之壓力。將基材211加熱至50~500℃，本實施例係加熱至180℃，然後以20 sccm的氮氣(N₂)作為遞送氣體，將二乙基鋅(Diethylzinc；DEZ)之第一反應物氣流212引入至ALD反應室中0.06秒(詳見第2A圖)。在此期間中，第一部分之DEZ化學吸附於基材211之表面上並形成化學吸附層221。第二部分之DEZ分子吸附，並鬆散地固定至基材211之化學吸附層上。然後將反應室以N₂淨洗 5秒。在此淨洗步驟中，DEZ之非經化學吸附的部分自反應室移除而留下DEZ之化學吸附層221在基材211上(詳見第2B圖)。

步驟(B)：持續進行步驟S13及步驟S14，詳細參照第2C圖與第2D圖，接著將含有H₂O之20sccm的N₂氣流(第二反應物氣流)231引入至反應室中0.03秒，同時並維持180℃之基材溫度。第一部分的H₂O蒸氣與基材上之化學吸附層221經化學吸附的反應(詳見第2C圖)，而生成ZnO之膜層(詳見第2D圖)。第二部分之H₂O分子附著，並鬆散地固定至Zn之化學吸附層上，然後以N₂淨洗5秒。在此等淨洗步驟中，H₂O之非經化學吸附的部分自反應室移除，而留下氧(O)之化學吸附層(第一原子層薄膜)241原封不動地在基材211上(詳見第2D圖)。步驟(A)與步驟(B)即完成第一子循環，該第一子循環之循環次數不等，可進行一次或多次的循環反應後再進行第二子循環的反應；本實施例係分別進行20次/40次/60次第一子循環後再進行第二子循環1次/2次/3次，來完成相同摻雜比例的薄膜製備。

第二子循環S20

步驟(C)：該第二子循環部份先進行步驟S21及步驟S22，詳細參照第2E圖與第2F圖，以20 sccm的氮氣(N₂)作為遞送氣體，將含有三甲基鋁(trimethyl aluminium；TMA,Al(CH₃)₃)之第三反應物氣流251引入至反應室中0.05秒，同時並維持 180℃之基材溫度。第一部分Al(CH₃)₃與基材211上之241進行表面化學吸附的反應(詳見第2E圖)，而生成AZO(ZnO：Al₂O₃)中之Al(詳見第2F圖)。Al(CH₃)₃分子附著，並鬆散地固定至ZnO之化學吸附層上241。然後以N₂淨洗5秒，在此等淨洗步驟中，Al(CH₃)₃之非經化學吸附的部分自反應室移除，而留下Al(CH₃)₂之化學吸附層261原封不動地在基材211上(詳見第2F圖)。

步驟(D)：持續進行步驟S23及步驟S24，詳細參照第2G圖與第2H圖，接著將含有H₂O之20sccm之N₂的氣流(第四反應物氣流)271引入至反應室中0.03秒，同時並維持180℃之基材溫度。第一部分的H₂O蒸氣與基材上之化學吸附層261經化學吸附的反應(詳見第2G圖)，而生成AZO之Al₂O₃之膜層。第二部分之H₂O分子附著，並鬆散地固定至化學吸附層261上。然後將以N₂淨洗5秒，在此等淨洗步驟中，H₂O之非經化學吸附的部分自反應室移除，而留下氧之化學吸附層(第二原子層薄膜)281原封不動地在第一原子層薄膜241上(詳見第2H圖)。步驟(C)與步驟(D)即完成第二子循環，該第二子循環之循環次數不等，可進行一次或多次的循環反應；本實施例係分別進行20次/40次/60次第一子循環後再進行第二子循環1次/2次/3次，來完成相同摻雜比例的薄膜製備。

然後進行步驟S25，判斷第一子循環加上第二子循環所得到的 AZO透明薄膜的層數以及厚度是否符合需求，如否，可重覆進行步驟S11~步驟S14(第一子循環)與步驟S21~步驟S24(第二子循環)以形成各種不同的結構的透明導電薄膜，如多層的第一原子層薄膜241搭配一層的第二原子層薄膜281的透明導電薄膜、如多層的第一原子層薄膜241搭配多層的第二原子層薄膜281的透明導電薄膜、如一層的第一原子層薄膜241搭配多層的第二原子層薄膜281的透明導電薄膜，或是任意數量比例的第一原子層薄膜241及第二原子層薄膜281交錯搭配所形的透明導電薄膜。如是，則進行步驟S30，使反應室達到室溫及1大氣壓的狀態下，結束整個製程。

為改良成膜品質與成膜速度問題，可經由使用DEZ、Al(CH₃)₃與H₂O、H₂O₂、O₂、O₃以電漿輔助方式或照光輔助方式(為紫外光、紅外光、遠紅光)實施，或進行退火(annealing)處理改善薄膜品質與電性表現。由上述步驟(A)(B)(C)(D)的重覆操作，可得到AZO薄膜，且ZnO與Al₂O₃的製程循環比例可經由改變不同第一子循環與第二子循環次數而得到AZO薄膜中ZnO與Al₂O₃的組成為任意值，同時亦可經由不同總循環數得到不同厚度的AZO薄膜。

(1)本發明的重點在於由上述方法中，在相同的AZO厚度下，維持ZnO與Al₂O₃在相同原子比例下，經由沉積步驟順序的改變，使AZO薄膜中Al₂O₃層整體在薄膜中有較佳的均質性，並探討其電性變化趨勢，該AZO製程參數如下：維持AZO薄膜中固定的摻雜金屬鋁的比例，亦即製程的循環數固定為ZnO的循環數為Al₂O₃循環數之20倍，每循環的製程依照前述第一、第二子循環的製程參數執行。 再進行總循環數756次(cycles)所沉積的AZO薄膜，如第3圖，其AZO薄膜設定為進行【(第一子循環S10)×60+(第二子循環S20)×3】×12=756循環數所得的AZO薄膜如結構編號31；而本發明即利用製程步驟的變更，將製程更改為【(第一子循環S10)×40+(第二子循環S20)×2】×18=756循環數的AZO薄膜如結構編號32，或更改為【(第一子循環S10)×20+(第二子循環S20)×1】×36=756循環數的AZO薄膜如結構編號33。其中，三種製程參數下，AZO導電薄膜總循環數皆為756次(cycles)，在保持相同的總循環數與比例下，更改ZnO與Al₂O₃的沉積順序，使ZnO與Al₂O₃在整體的AZO膜中更為均勻分散，藉此提高摻雜金屬Al₂O₃在整體膜層中的均質性，即可改善AZO薄膜的電氣特性，其得到的結果如第4圖所示，由60層ZnO加上3層Al₂O₃的膜層分佈逐漸改變Al₂O₃的分佈至20層ZnO加上1層Al₂O₃時，隨第一及第二子循環次數平均分散的操作方法改善近程區域分佈的摻雜比例均質性，薄膜片電阻值與電阻率呈現下降趨勢。

(2)另一方面，提出另一種改善透明導電膜的製作方法，係在製程上縮短ZnO與Al₂O₃的循環比例(亦即在總循環數相同下，增加Al₂O₃的循環次數)，並保持一固定摻雜量來製備AZO薄膜，使AZO薄膜在相同摻雜比例下，摻雜的鋁金屬成分能更分散於薄膜之中；此概念可藉由增加摻雜金屬氧化物Al₂O₃循環次數，並控制在ALD的循環中該摻雜金屬氧化物的前驅物未完全與基材表面薄膜形成吸附，製造其未飽和現象，使整體摻雜金屬元素更分散地分布於薄膜 中。此製程方法如下，延續先前實驗參數，進行總循環數756次(cycles)沉積的AZO薄膜，但進一步縮減ZnO與Al₂O₃的循環比例，進行【(第一子循環)×5+(第二子循環)×1】×126=756循環數的AZO薄膜如結構編號34，但此第二子循環的步驟(C)中，TMA的通入時間(pulse time)由先前的0.05秒縮短為0.0125秒，其實驗結果如第4圖所示，薄膜片電阻值與電阻率皆較先前結果有下降的趨勢，顯示此方法一樣可提高摻雜金屬Al₂O₃在膜層中的近程區域分佈的摻雜比例均質性，使AZO透明導電膜的電氣特性提升。

211‧‧‧基材

212‧‧‧第一反應物氣流

221‧‧‧第一反應物之薄膜層

231‧‧‧第二反應物氣流

241‧‧‧第二反應物之薄膜層(第一原子層薄膜)

251‧‧‧第三反應物氣流

261‧‧‧第三反應物之薄膜層

271‧‧‧第四反應物氣流

281‧‧‧第四反應物之薄膜層(第二原子層薄膜)

31‧‧‧依【60層ZnO+3層Al₂O₃】比例循環下薄膜結構

32‧‧‧依【40層ZnO+2層Al₂O₃】比例循環下薄膜結構

33‧‧‧依【20層ZnO+1層Al₂O₃】比例循環下薄膜結構

34‧‧‧依【5循環ZnO+1循環Al₂O₃】比例循環下薄膜結構

311‧‧‧以ALD進行60次第一子循環堆疊沉積之ZnO薄膜

312‧‧‧以ALD進行3次第二子循環堆疊沉積之Al₂O₃薄膜

321‧‧‧以ALD進行40次第一子循環堆疊沉積之ZnO薄膜

322‧‧‧以ALD進行2次第二子循環堆疊沉積之Al₂O₃薄膜

331‧‧‧以ALD進行20次第一子循環堆疊沉積之ZnO薄膜

332‧‧‧以ALD進行1次第二子循環堆疊沉積之Al₂O₃薄膜

341‧‧‧以ALD進行5次第一子循環堆疊沉積之ZnO薄膜

342‧‧‧以ALD進行1次第二子循環堆疊沉積之Al₂O₃薄膜

第1圖係本發明之實施流程圖說明根據本發明薄膜製造方法。

第2A圖~第2H圖係說明根據本發明之具體實施例使用原子層沈積形成薄膜方法的步驟。

第3圖係使用於根據本發明薄膜製造方法的薄膜結構示意圖。

第4圖係為使用本發明實施所得之氧化鋅鋁AZO(ZnO：Al₂O₃)薄膜性質。

31‧‧‧依【60層ZnO+3層Al₂O₃】比例循環下薄膜結構

32‧‧‧依【40層ZnO+2層Al₂O₃】比例循環下薄膜結構

33‧‧‧依【20層ZnO+1層Al₂O₃】比例循環下薄膜結構

34‧‧‧依【5循環ZnO+1循環Al₂O₃】比例循環下薄膜結構

311‧‧‧以ALD進行60次第一子循環堆疊沉積之ZnO薄膜

312‧‧‧以ALD進行3次第二子循環堆疊沉積之Al₂O₃薄膜

321‧‧‧以ALD進行40次第一子循環堆疊沉積之ZnO薄膜

322‧‧‧以ALD進行2次第二子循環堆疊沉積之Al₂O₃薄膜

331‧‧‧以ALD進行20次第一子循環堆疊沉積之ZnO薄膜

332‧‧‧以ALD進行1次第二子循環堆疊沉積之Al₂O₃薄膜

341‧‧‧以ALD進行5次第一子循環堆疊沉積之ZnO薄膜

342‧‧‧以ALD進行1次第二子循環堆疊沉積之Al₂O₃薄膜

Claims (14)

1. 一種使用原子層沉積法交替堆疊不同金屬氧化物而形成一摻雜金屬氧化物薄膜的方法，包括下列步驟：(A)提供一基板；(B)注入至少一次第一金屬氧化物之反應前驅物，形成至少一次循環的第一金屬氧化物原子層於基板上，其為該摻雜金屬氧化物薄膜之主要成份；(C)注入一次第二金屬氧化物之反應前驅物，形成一次循環的第二金屬氧化物原子層，其為該摻雜金屬氧化物薄膜之摻雜成份；(D)重複上述步驟(B)與(C)至少一次，形成第一金屬氧化物和第二金屬氧化物交替堆疊而成之摻雜金屬氧化物薄膜；其特徵在於，第二金屬氧化物之反應前驅物與基材表面薄膜在每循環的沉積反應中形成不完全飽和的吸附。
2. 如申請專利範圍第1項所述之方法，其中步驟(B)與(C)之順序可相互交換而不受限制。
3. 如申請專利範圍第1項所述之方法，使第二金屬氧化物之反應前驅物與基材表面薄膜在每循環的沉積反應中形成不完全飽和吸附的方式是：在摻雜金屬氧化物薄膜固定摻雜比例的條件下，減少步驟(B)與步驟(C)的循環次數比例且一併減少每次步驟(C)第二金屬氧化物之反應前驅物注入反應室的量(pulse dose)來達成。
4. 如申請專利範圍第3項所述之方法，其中欲減少步驟(C)第二金屬氧化物之反應前驅物注入反應室的量的方法，可縮短第二金屬氧化物之反應前驅物的通入時間或降低第二金屬氧化物之反應前驅物工作時的蒸氣壓(即降低該前驅物的工作溫度)，亦或兩者同時搭配進行來達成。
5. 如申請專利範圍第1項所述之方法，可減少步驟(B)的連續循環次數，並且在接續的步驟(C)中，同時通入第一金屬氧化物與第二金屬氧化物之反應前驅物，而使第二金屬氧化物之反應前驅物非全面性吸附於基材表面薄膜。
6. 如申請專利範圍第1項所述之方法，其中完成之摻雜金屬氧化物薄膜為一固定摻雜比例的透明導電薄膜。
7. 如申請專利範圍第6項所述之方法，其中該透明導電薄膜可應用於平面顯示器、觸控式面板、太陽能電池、積體電路等產業、以及其他用到透明導電膜的產業。
8. 如申請專利範圍第1項所述之方法，其中該摻雜金屬氧化物薄膜之前驅物可為金屬鹵化物、金屬烷化合物、烷基的金屬鹵化物、金屬矽烷化合物、烷基氮化物、金屬氫化物、金屬醇類化合物、金屬的乙醯丙酮化合物。
9. 如申請專利範圍第8項所述之方法，其中該金屬包括有：鋅 (Zn)、銅(Cu)、鈦(Ti)、釔(Y)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、鈷(Co)、鎳(Ni)、鍺(Ge)、鑭(La)、鈰(Ce)、錫(Sn)、釤(Sm)、釹(Nd)、釓(Gd)、鋯(Zr)、鎂(Mg)、3A族或是其組合所組成之族群。
10. 如申請專利範圍第1項所述之方法，其中該基板的溫度係50~500℃。
11. 如申請專利範圍第1項所述之方法，可對該薄膜進行退火(annealing)處理改善薄膜品質與電性表現。
12. 如申請專利範圍第1項所述之方法，其中可使用電漿方式輔助該第一金屬氧化物與第二金屬氧化物進行反應。
13. 如申請專利範圍第1項所述之方法，其中可使用一照光方式輔助該第一金屬氧化物與第二金屬氧化物進行反應。
14. 如申請專利範圍第13項所述之方法，其中該照光方式採用的光線係紫外光、紅外光或遠紅外光。