JP2007013086A - ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法 - Google Patents

ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2007013086A
JP2007013086A JP2006000060A JP2006000060A JP2007013086A JP 2007013086 A JP2007013086 A JP 2007013086A JP 2006000060 A JP2006000060 A JP 2006000060A JP 2006000060 A JP2006000060 A JP 2006000060A JP 2007013086 A JP2007013086 A JP 2007013086A
Authority
JP
Japan
Prior art keywords
source
dielectric film
nano
mixed
tio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006000060A
Other languages
English (en)
Inventor
Deok-Sin Kil
▲ドク▼ 信 吉
Ken Ko
權 洪
勝 振 ▲廉▼
Seung-Jin Yeom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007013086A publication Critical patent/JP2007013086A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/20Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H01G4/206Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06 inorganic and synthetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】10Å以下のEOTを有し、漏れ電流の特性に優れたナノ混合の誘電膜、それを有するキャパシタ及びその製造方法を提供すること。
【解決手段】キャパシタの誘電膜は、ZrO及びTiOが、ナノ混合の状態に混ざり合ったナノ混合の誘電膜を備え、キャパシタは、下部電極と、該下部電極上にZrO及びTiOがナノ混合の状態に混ざり合って形成されたナノ混合の誘電膜と、該ナノ混合の誘電膜上の上部電極とを備え、キャパシタの誘電膜の製造方法は、原子層蒸着法を用いて、[ZrO蒸着サイクル]及び[TiO蒸着サイクル]をそれぞれm回及びn回反復して行い、ZrO及びTiOが、ナノ混合の状態に混ざり合ったナノ混合の誘電膜を形成するステップと、前記ナノ混合の誘電膜を緻密化するステップとを含む。
【選択図】図2

Description

本発明は、半導体の製造技術に関し、特に、2つの誘電膜がナノ混合状態に混ざり合ったナノ混合(Nano-mixed)誘電膜、それを有するキャパシタ及びその製造方法に関する。
近年、微細化された半導体の製造技術の発達によって、メモリ装置の高集積化が加速化するにつれ、単位セルの面積が著しく減少し、動作電圧の低電圧化が進んでいる。しかし、記憶素子の動作に必要とされるキャパシタ容量に関しては、セル面積の減少にもかかわらず、ソフトエラーの発生とリフレッシュ時間の短縮を防止するために、充分な容量が依然として要求されている。したがって、現在DCS(Di-Chloro-Silane)ガスを用いて蒸着したシリコン窒化膜(Si)を誘電体として用いているDRAM用のNOキャパシタ素子の場合、表面積が大きい半球型構造の電極表面を有する3次元形状のストレージノードを用いているにもかかわらず、その高さが依然として増大している。
一方、NOキャパシタが、256M以上の次世代DRAMキャパシタに必要であるキャパシタ容量を確保する上で限界を示しているため、Ta、Al、HfOなどの高誘電率を有する誘電膜を採用したキャパシタ素子、またはストレージノードの構造を3次元構造(シリンダ、コンケーブなど)に形成するための研究・開発が本格的に行われている。
しかし、Taは、漏れ電流特性が悪く、Al(ε=9)は、漏れ電流特性は優れているが、誘電率がそれほど大きくないためキャパシタ容量の確保の面で制約があり、誘電率が比較的大きいHfO(ε=25)は、キャパシタ容量の確保の面では優れているが、降伏電界強度が低くて反復した電気的衝撃に対して脆弱であるため、キャパシタの耐久性が低いという問題点がある。
これを解決するために、HfO及びAlの積層構造のような、すなわち、2重誘電膜(Double dielectric layer)構造を採用するキャパシタが提案された。
図1は、従来の技術に係る積層構造のHfO/Al誘電膜を有するキャパシタを示す断面図である。
図1に示しているように、下部電極11と上部電極13との間に位置するキャパシタの誘電膜12は、Al12aとHfO12bとが積層された2重誘電膜構造を有する。
Alは、誘電率が低くて80nm級以下の素子において、ナノ混合の(nano-mixed)状態に製造して漏れ電流を低減するために用いられており、物理的に薄い厚さでも漏れ電流の抑制が可能であるため、80nm級の素子までは優れた量産性及び電気的特性を有しており、その適用が可能である。しかし、コンケーブ構造を用いるDRAMのキャパシタでは、Tox.eq(Equivalent oxide thickness)に対するスケーリング(scaling)がさらに一層要求され、コンケーブ構造では適用が不可能である。
一方、コンケーブ構造のキャパシタにおいても適用するために、最近ではHfO及びAlが、それぞれ一定の組成比で混ざり合った組成物、すなわち、ナノ混合の概念で蒸着された誘電膜(以下、「HfAlOナノ混合の誘電膜」と略称する)をキャパシタの誘電膜として用いられている。
しかし、HfAlOナノ混合の誘電膜は、Alの低い比誘電率(ε=9)とHfOの低いエネルギバンドギャップ(5eV)とのために、70nm以下のデザインルールを有する高集積素子に必要とされる10Å以下のEOT(Equivalent Oxide Thickness)を得ることは、現実的に不可能である。
また、EOTを下げるために、物理的な厚さを減らす場合、EOTが10Å以下の値を得る前に、直接トンネルリング(Direct tunneling)によって、漏れ電流が急激に増大する問題が発生し、キャパシタの誘電膜として適用することが困難である。
そこで、本発明は、上記した従来技術の問題点を解決するためになされたものであって、その目的は、10Å以下のEOTを有し、漏れ電流の特性に優れたナノ混合の誘電膜、それを有するキャパシタ及びその製造方法を提供することにある。
上記目的を達成するために、本発明のキャパシタの誘電膜は、ZrO及びTiOが、ナノ混合の状態に混ざり合ったナノ混合の誘電膜を備えることを特徴としている。前記ナノ混合の誘電膜は、前記ZrOと前記TiOとが、それぞれ原子層蒸着法によってサイクル当り0.1Å〜9.9Åの厚さを有して混ざり合っていることができる。
そして、本発明の第1のキャパシタ誘電膜の製造方法は、原子層蒸着法を用いて、[ZrO蒸着サイクル]及び[TiO蒸着サイクル]をそれぞれm回及びn回反復して行い、ZrO及びTiOが、ナノ混合の状態に混ざり合ったナノ混合の誘電膜を蒸着するステップと、前記ナノ混合の誘電膜を緻密化するステップとを含むことを特徴としている。前記[ZrO蒸着サイクル]は、Zrソースを吸着させるステップと、前記Zrソースの中から未反応のZrソースを除去するパージステップと、酸素供給源を供給し、吸着された前記Zrソースと前記酸素供給源との反応を誘導してZrOを蒸着するステップと、未反応の酸素供給源及び反応副生成物を除去するパージステップとを含むことができる。前記[TiO蒸着サイクル]は、Tiソースを吸着させるステップと、前記Tiソースの中から未反応のTiソースを除去するパージステップと、酸素供給源を供給し、吸着された前記Tiソースと前記酸素供給源との反応を誘導してTiOを蒸着するステップと、未反応の酸素供給源及び反応副生成物を除去するパージステップとを含むことができる。
また、本発明の第2のキャパシタの誘電膜の製造方法は、原子層蒸着法を用いて、[Zr−Tiソース/パージ/酸素供給源/パージ]からなる単位サイクルを反復して行い、ZrO及びTiOがナノ混合の状態に混ざり合ったナノ混合の誘電膜を蒸着するステップと、前記ナノ混合の誘電膜を緻密化するステップとを含むことを特徴としている。前記[Zr−Tiソース/パージ/酸素供給源/パージ]からなる前記単位サイクルが、Zr−Tiソースを吸着させるステップと、前記Zr−Tiソースの中から未反応のZr−Tiソースを除去するパージステップと、酸素供給源を供給し、前記吸着されたZr−Tiソースと前記酸素供給源との反応を誘導してZrO及びTiOがナノ混合の状態に混ざり合ったナノ混合の誘電膜を蒸着するステップと、未反応の酸素供給源及び反応副生成物を除去するパージステップとを含むことを特徴としている。
そして、本発明のキャパシタは、下部電極と、該下部電極上にZrO及びTiOがナノ混合の状態に混ざり合って形成されたナノ混合の誘電膜と、該ナノ混合の誘電膜上の上部電極とを備えることを特徴としている。
そして、本発明のキャパシタの製造方法は、下部電極を形成するステップと、前記下部電極上に原子層蒸着法を用いてZrO及びTiOがナノ混合の状態に混ざり合ったナノ混合の誘電膜を蒸着するステップと、前記ナノ混合の誘電膜を緻密化するステップと、緻密化された前記ナノ混合の誘電膜上に上部電極を形成するステップとを含むことを特徴としている。
本発明によれば、バンドギャップエネルギの側面で有利なZrOと誘電率の側面で有利なTiOを、ナノ混合の状態に混合してキャパシタの誘電膜として採択することによって、EOTが10Å以下の値を要求する65nm級以下のキャパシタを製造することが可能となる。
以下、本発明のもっとも好ましい実施の形態を添付する図面を参照して説明する。
本発明では、バンドギャップエネルギ(Eg)が大きいZrOと比誘電率(ε)が大きいTiOとを、一定の割合で混合したナノ混合の状態の[ZrO][TiO](1−x)をキャパシタの誘電膜として用いる。
次の表1は、キャパシタの誘電膜として用いられる物質の比誘電率、バンドギャップエネルギを比較した表である。
Figure 2007013086
表1から分かるように、SiO、Si、Al、Yは、比誘電率が20以下の値を有するため、高集積の半導体素子のキャパシタ誘電膜で要求される高いキャパシタ容量を具現できず、ZrO、HfO、Ta、La、TiOは、比誘電率が20以上の値を有し、高集積の半導体素子のキャパシタ誘電膜で要求される高いキャパシタ容量を具現できる。
しかし、Al及びHfOは、従来の技術に関して説明したような問題点を有しており、高集積キャパシタの誘電膜として採用するのに限界がある。
したがって、本発明では、バンドギャップエネルギ(Eg)が7.8程度に大きいZrO及び比誘電率(ε)が80程度に大きいTiOを一定の割合で混合したナノ混合の状態の非晶質[ZrO][TiO](1−x)をキャパシタの誘電膜として用いる。ここで、ZrOは、HfOに比べてバンドギャップエネルギが0.5eV以上の大きい値を示し、TiOは、Al及びHfOに比べて比誘電率が71以上大きい値を示す。
ナノ混合の[ZrO][TiO](1−x)を蒸着によって形成するための原子層蒸着法の単位サイクルは以下の通りである。
[単位サイクル1]
[(Zrソース/パージ/酸素供給源/パージ)(Tiソース/パージ/酸素供給源/パージ)]
上の単位サイクル1において、ZrソースはZrOを形成するためのZrソースを供給するパルスを、TiソースはTiOを形成するためのTiソースを供給するパルスを、mはZrOの膜の厚さを決定する(Zrソース/パージ/酸素供給源/パージ)サイクルのサイクル回数を、nはTiOの膜の厚さを決定する(Tiソース/パージ/酸素供給源/パージ)サイクルのサイクル回数を、Qは[ZrO][TiO](1−x)の全ての厚さを決定する[(Zrソース/パージ/酸素供給源/パージ)(Tiソース/パージ/酸素供給源/パージ)]サイクルの回数をあらわす。
単位サイクル1を説明すると、(Zrソース/パージ/酸素供給源/パージ)サイクルは、Zrソースの供給、パージ、酸素供給源の供給、及びパージから構成される1回のサイクルを、m回反復する[ZrO蒸着サイクル]であり、(Tiソース/パージ/酸素供給源/パージ)サイクルは、Tiソースの供給、パージ、酸素供給源の供給、及びパージから構成される1回のサイクルをn回反復する[TiO蒸着サイクル]である。上述のように、各蒸着サイクルをm回及びn回反復することによって、要求される厚さのZrOとTiOとをそれぞれ蒸着し、[ZrO蒸着サイクル]と[TiO蒸着サイクル]とを合わせた(Zrソース/パージ/酸素供給源/パージ)(Tiソース/パージ/酸素供給源/パージ)サイクルを、Q回反復して[ZrO][TiO](1−x)の全ての厚さを決定する。
そして、ZrOとTiOとが均一に混ざり合う効果を増大させるために、(Zrソース/パージ/酸素供給源/パージ)サイクルによって形成されるZrOと(Tiソース/パージ/酸素供給源/パージ)サイクルによって形成されるTiOとの厚さを、それぞれ10Å未満の厚さ(約0.1Å〜9.9Å)になるように回数m、nを調節する。ここで、ZrOとTiOとの厚さを、それぞれ10Å未満の厚さにする理由は、その厚さが10Å以上である場合、ZrO及びTiOは、独立した膜の状態を有し、[ZrO][TiO](1−x)が形成されるのではなく、TiO/ZrOの積層構造(2重誘電膜構造)が形成されるからである。このように、10Å以上に厚く形成すると、キャパシタへの適用時に、TiOまたはZrOが上部電極と下部電極とに直接接触するようになり、微細な混合による結晶化を抑制できず、バンドギャップエネルギが低いTiOが直接、上部及び下部電極に接し、TiOと接した界面での漏れ電流の特性が劣化するという問題を招く。
また、ZrOとTiOとがナノ混合される特徴によって非晶質薄膜を形成する。優れた電気的特性を確保することは、特にZrOの比率を調節することによって可能であり、これは、サイクル回数m、nの比率(m:n)を調節することによって可能である。
上述のように、ZrOとTiOとが均一に混ざり合う効果が得られるように、非晶質薄膜形成のためにサイクル回数であるmとnとを調節する。すなわち、m/nが、0.1〜0.8になるようにする。例えば、nが100であれば、mは最小10から最大80までの範囲の値にする。そして、mとnとは、ZrOとTiOとが10Å未満の厚さになるように調節する。例えば、ZrOとTiOとの各サイクル当りに形成される厚さが0.5Åであれば、mとnとはそれぞれ20である。
図2は、本発明の第1の実施の形態に係るナノ混合の[ZrO][TiO](1−x)の原子層蒸着法を説明するための図であり、[ZrO][TiO](1−x)を原子層蒸着法によって形成する時に、ガスをチャンバ内に供給するタイミングを示した図である。第1の実施の形態に係る[ZrO][TiO](1−x)は、バンドギャップエネルギの側面で有利なZrOと誘電率の側面で有利なTiOとが、ナノ混合の状態に混合された非晶質の均一な[ZrO][TiO](1−x)である。
図2に示しているように、[ZrO][TiO](1−x)の蒸着の例を以下に説明する。
蒸着処理を説明するにあたり、ZrO蒸着サイクルは、Zr/N/O/Nを単位サイクルとし、この単位サイクルをm回反復して行う。この単位サイクルにおいて、ZrはZrソースであり、Nはパージガスであり、Oは酸素供給源である。
そして、TiO蒸着サイクルは、Ti/N/O/Nを単位サイクルとし、この単位サイクルをn回反復して行う。この単位サイクルにおいて、TiはTiソースであり、Nはパージガスであり、Oは酸素供給源である。
そして、ZrO蒸着サイクルとTiO蒸着サイクルとは、13.33Pa〜1333Pa(0.1Torr〜10Torr)の圧力と100℃〜350℃の基板温度とを維持するチャンバ内で行う。
まずZrOの蒸着に関して説明すると、Zr(O−tBu)、Zr[N(CH]、Zr[N(C)(CH)]、Zr[N(C]、Zr(tmhd)、Zr(OiC)(tmhd)及びZr(OtBu)からなる群の中から選択される何れか1つのZrソースを、13.33Pa〜1333Pa(0.1Torr〜10Torr)の圧力と100℃〜350℃の基板温度とを維持するチャンバ内部に、0.1秒〜3秒間フローさせZrソースを吸着させる。
次いで、未反応のZrソースを除去するために窒素Nガスを0.1秒〜5秒間フローさせるパージを行い、酸素供給源であるOガスを0.1秒〜3秒間フローさせ吸着されたZrソースとOとの間の反応を誘導してZrOを蒸着する。次いで、未反応のO及び反応副生成物を除去するために、窒素Nガスを0.1秒〜5秒間フローさせるパージを行う。
上述のようなZrソース供給、Nパージ、O供給、Nパージの処理を単位サイクルとし、この単位サイクルをm回反復して10Å未満(約0.1Å〜9.9Å)のZrOを蒸着する。そして、Zrソース分子を酸化させるための酸素供給源には、O以外にHOまたはOプラズマを用いることができ、パージガスには、窒素Nの他にアルゴンArなどの不活性ガスを用いることもでき、他のパージ方法には、真空ポンプを用いて残留ガスまたは反応副生成物を外部に排出させることができる。
次いで、TiO蒸着に関して説明すると、基板温度を100℃〜350℃、圧力を13.33Pa〜1333Pa(0.1Torr〜10Torr)に維持した状態で、アルコキシド系列のTi(i−OC、Ti(n−OC、Ti(t−OC、Ti(OC、Ti(OCH、及びTi(n−OCからなる群の中から選択される何れか1つ、またはβ-ジケトナート系リガンドを有するTi(thd)、Ti(OiPr)(thd)、及びTi(mpd)(thd)からなる群の中から選択される何れか1つのTiソースを0.1秒〜3秒間フローさせ、基板にTiソースを吸着させる。次いで、未反応のTiソースを除去するために窒素Nガスを0.1秒〜5秒間フローさせるパージを行い、酸素供給源であるOガスを0.1秒〜3秒間フローさせ、吸着されたTiソースとOと間の反応を誘導して原子層単位のTiOを蒸着する。次いで、未反応のO及び反応副生成物を除去するために窒素Nガスを0.1秒〜5秒間フローさせるパージを行う。
上述のようなTiソース供給、Nパージ、O供給、Nパージの処理を単位サイクルとし、この単位サイクルをn回反復して10Å未満(約0.1Å〜9.9Å)のTiOを蒸着する。そして、Tiソース分子の酸化のための酸素供給源には、Oの他にHOまたはOプラズマを用いることができ、パージガスとしては、窒素Nの他にアルゴンArなどの不活性ガスを用いることができ、他のパージ方法には、真空ポンプを用いて残留ガスまたは反応副生成物を外部に排出させることができる。
上述のようなZrOとTiOとの蒸着時に、基板温度を100℃〜350℃範囲に低くする理由は、Zrソース及びTiソースの熱分解によるCVD反応を最小化するためである。上述のように、原子層蒸着(ALD)法は、化学気相蒸着(CVD)法に比べてパーティクル生成を抑制する優れた特性を有し、高温の化学気相蒸着法に比べて優れた特性を有するように、最大限基板温度を下げるものである。
図3は、図2に示したナノ混合の誘電膜の製造方法によって蒸着される[ZrO][TiO](1−x)の構造を示す図である。
図3に示しているように、[ZrO][TiO](1−x)は、ZrOとTiOとが個別に層をなして2重に積層されて形成されるのではなく、ZrOとTiOとがナノ混合の状態に混ざり合った構造を有する。
このように、ナノ混合の状態に混ざり合った構造を有する理由は、図2による原子層蒸着法を用いてZrOとTiOとを蒸着するためであり、特に、ZrO蒸着サイクルのサイクル回数mとTiO蒸着サイクルのサイクル回数nとを調節し、ZrOとTiOとを、それぞれのサイクル当り10Å未満(約0.1Å〜9.9Å)の薄い厚さに形成するためである。ここで、ZrOとTiOとの厚さ約0.1Å〜9.9Åは、各膜が不連続に形成されるための厚さである。一方、10Å以上の厚さに蒸着する場合には、連続した膜状態の独立した構造を有し、ZrOとTiOとが個別に層をなして積層される構造となる。
上述のように、原子層蒸着法を用いて、ZrOとTiOとが混ざり合っている[ZrO][TiO](1−x)を形成するために、以下の条件を満足させなければならない。
最初に、ZrOとTiOとのナノ混合の効果を増大させるために、(Zrソース/パージ/酸素供給源/パージ)サイクルによって形成されるZrOと(Tiソース/パージ/酸素供給源/パージ)サイクルによって形成されるTiOとの厚さが、それぞれ10Å未満(約0.1Å〜9.9Å)の厚さになるようにする。ここで、それぞれ膜の厚さが10Å以上になると、それぞれの膜が独立した連続的な膜特性を示すため、TiO/ZrO積層構造となり、むしろ劣化した特性を示し得る。
次いで、個別に層をなすのではなく、ZrOとTiOとが混ざり合うナノ混合の構造のために、(Zrソース/パージ/酸素供給源/パージ)サイクルと(Tiソース/パージ/酸素供給源/パージ)サイクルとにおいて、サイクル回数であるmとnとを調節する。すなわち、m/nが、0.1〜0.8になるようにする。例えば、nが100であれば、mは最小10から最大80までの範囲の値である。そして、mとnとはZrOとTiOとが10Å未満になる厚さの範囲に調節する。例えば、ZrOとTiOとの各サイクル当りの厚さが0.5Åであれば、mとnとは20回である。
上述のように、サイクル回数であるmとnとを調節すると、ZrOとTiOが積層されるのではなく、混ざり合ったナノ混合の構造が形成され、即ち、ZrOでもなく、TiOでもない新しいナノ混合の物質である[ZrO][TiO](1−x)が形成される。
上述のように、ZrOとTiOとが、ナノ混合の構造で混ざり合った[ZrO][TiO](1−x)を原子層蒸着法によって蒸着サイクル比(m/n)を調節し、それぞれ約0.1Å〜9.9Åの厚さに蒸着するナノ混合の状態に混合して蒸着すると、ZrO、TiOまたはTiO/ZrO積層構造に比べて結晶化温度が高まって高温での耐久性もあり、誘電特性に優れている。
図4は、本発明の第2の実施の形態に係るナノ混合の[ZrO][TiO](1−x)の原子層蒸着法を説明するための図であり、[ZrO][TiO](1−x)を原子層蒸着法によって形成する時に、ガスをチャンバ内に供給するタイミングを示した図である。第2の実施の形態に係る[ZrO][TiO](1−x)は、バンドギャップエネルギの側面で有利なZrOと誘電率の側面で有利なTiOとが、ナノ混合の状態に混合された非晶質の均一な[ZrO][TiO](1−x)である。
ナノ混合の[ZrO][TiO](1−x)を蒸着するための原子層蒸着法の単位サイクルは以下の通りである。
[単位サイクル2]
[(Zr−Tiソース/パージ/酸素供給源/パージ)]
ここで、Zr−Tiは、[ZrO][TiO](1−x)のための単一分子ソースで、Qは、[(Zr−Tiソース/パージ/酸素供給源/パージ)]の回数である。
上の(Zr−Tiソース/パージ/酸素供給源/パージ)サイクルは、Zr−Tiソースの供給、パージ、酸素供給源の供給及びパージから構成されたサイクルをQ回反復する[ZrO][TiO](1−x)蒸着サイクルであり、上記したように、蒸着サイクルをQ回反復することによって要求される厚さに[ZrO][TiO](1−x)を蒸着する。
そして、第2の実施の形態は、各サイクルを行う際に形成される膜が、[ZrO][TiO](1−x)であるため、第1の実施の形態と異なりサイクル当りの蒸着の厚さに制限がない。
以下、[(Zr−Tiソース/パージ/酸素供給源/パージ)]によって[ZrO][TiO](1−x)誘電膜の蒸着方法の一例を、図4を参照して説明する。
まず、基板温度を100℃〜350℃、圧力を13.33Pa〜1333Pa(0.1Torr〜10Torr)に維持した状態で、ZrとTi原子が1つの分子に構成されたZrTi(MMP)(OiPr)を、チャンバ内部に0.1秒〜3秒間フローさせ、基板にZrTi(MMP)(OiPr)を吸着させる。このZrTi(MMP)(OiPr)において、MMPは、メトキシメチル-2-プロポキシドであり、OiPrは、イソポキシド(Iso propoxide)である。
次いで、未反応のZrTi(MMP)(OiPr)を除去するために窒素Nガスを0.1秒〜5秒間フローさせるパージを行い、ZrTi(MMP)(OiPr)の酸化のために酸素供給源であるOガスを0.1秒〜3秒間フローさせ、吸着されたZrTi(MMP)(OiPr)とOとの間の反応を誘導し、原子層単位の[ZrO][TiO](1−x)を蒸着する。次いで、未反応のO及び反応副生成物を除去するために窒素Nガスを0.1秒〜5秒間フローさせるパージを行う。
上述のような、ZrTi(MMP)(OiPr)供給、パージ、O供給、パージの処理をQ回反復して行い、25Å〜200Åの厚さに[ZrO][TiO](1−x)を蒸着する。
そして、ZrTi(MMP)(OiPr)の酸化のための酸素供給源には、O以外にHOまたは酸素プラズマも使用可能であり、パージ方法には、真空ポンプを用いて残留ガスまたは反応副生成物を除去するか、上記のように非活性気体であるアルゴンまたは窒素を反応チャンバ内に吹き込んで除去する方法を用いることができる。
一方、基板温度を100℃〜350℃の範囲に低くする理由は、Zr−Tiソースの熱分解によるCVD反応を最小化するためである。上述のように、原子層蒸着(ALD)法は、化学気相蒸着(CVD)法に比べてパーティクル生成を抑制する優れた特性を有し、高温の化学気相蒸着法に比べて優れた特性を有するように最大限基板温度を下げるものである。
図4に示したナノ混合の誘電膜の製造方法によって蒸着される[ZrO][TiO](1−x)の構造は、図3と同様である。したがって、第2の実施の形態に係る[ZrO][TiO](1−x)は、ZrOとTiOとが個別に層をなして積層されて形成されるのではなく、ZrOとTiOとが、各サイクル当り10Å未満の厚さに蒸着されてナノ混合の状態に混ざり合った構造を有する。
上述した第1及び第2の実施の形態に係る[ZrO][TiO](1−x)は、比誘電率が20〜80で非常に大きく、また、バンドギャップエネルギが3.5eV〜7.8eVである。ここで、比誘電率とバンドギャップエネルギとの値は、回数m、nの比率(第1の実施の形態)または回数Q(第2の実施の形態)によって容易に調整が可能である。
参考に、12.5ÅのEOTを得るために、HfAlO薄膜の比誘電率が14程度であることを考慮すると、[ZrO][TiO](1−x)は、HfAlOに比べて相対的に低いバンドギャップエネルギを有していても、低いバンドギャップエネルギによる漏れ電流の特性を[ZrO][TiO](1−x)の高い誘電率を用いた厚さの増大によって充分に克服でき、10Å以下の小さな値のEOTを得ることが可能である。
上述のように、[ZrO][TiO](1−x)は、ZrO/TiO構造に比べて、EOTを10Å以下にする側面においてさらに有利である。
図5は、本発明の実施の形態に係る[ZrO][TiO](1−x)を誘電膜として有するキャパシタの構造を示す断面図である。
図5に示しているように、キャパシタは、下部電極61、下部電極61上にZrOとTiOがナノ混合の状態で混ざり合っている[ZrO][TiO](1−x)62、[ZrO][TiO](1−x)62上の上部電極63から構成される。
図5において、下部電極61と上部電極63とはリン(P)または砒素(As)がドーピングされたポリシリコン、TiN、Ru、RuO、Pt、Ir及びIrOからなる群の中から選択された1つである。例えば、下部電極61と上部電極63とが全てポリシリコン膜から構成されてSIS(Silicon Insulator Silicon)キャパシタ構造を形成するか、下部電極61はポリシリコン膜で、上部電極63は金属膜または金属酸化膜から構成され、MIS(Metal Insulator Silicon)キャパシタ構造を形成するか、または下部電極61と上部電極63とが全て金属膜または金属酸化膜から構成されてMIM(Metal Insulator Metal)キャパシタ構造を形成できる。また、下部電極61は、積層構造、コンケーブ構造またはシリンダ構造の3次元構造でもあり得る。
そして、下部電極61と上部電極63との間に位置する[ZrO][TiO](1−x)62は、図2又は図4に示したように原子層蒸着法によって蒸着したものであり、単位サイクル1のようにTiOを原子層単位で蒸着するサイクルと、ZrOを原子層単位で蒸着するサイクルを反復して行い、全体の厚さを25Å〜200Åに形成したものである。
上述の[ZrO][TiO](1−x)62において、下部電極61又は上部電極63に直接接触する膜が、TiO又はZrOの単独層でなく、TiOとZrOとが全て下部電極61と上部電極63とに直接接触する状態になっている。すなわち、[ZrO][TiO](1−x)62は、TiOとZrOとが個別に層をなした積層状態に形成されたものではなく、TiOとZrOとがナノ混合の状態に混ざり合ったものである。
このように、TiOとZrOとがナノ混合の状態に混ざり合った[ZrO][TiO](1−x)62は、原子層蒸着法を用いて蒸着することによって可能となる。すなわち、図2及び図4に関して説明したように、原子層蒸着法の特性上、サイクル回数を調整することによって膜を不連続に形成できるので、TiOとZrOとがナノ混合の状態で混ざり合う。
[ZrO][TiO](1−x)62の原子層蒸着方法は、図2、図4及びそれらに関する上述の説明を参照されたい。
[ZrO][TiO](1−x)62は、原子層蒸着法を用いて、蒸着するが、この時、TiOとZrOとの厚さがそれぞれ10Å未満の厚さになるように各サイクル回数を調節し、[ZrO][TiO](1−x)62全体の厚さが25Å〜200Åになるようにする。尚、図2及び図4の説明において、各サイクル回数の比率であるm/nの値を0.1〜0.8にすることを明記載した。
ここで、TiOとZrOとの10Å未満の厚さは、各膜が不連続に形成される厚さであり、10Å以上に厚く蒸着する場合、連続した膜状態を有し、下部電極61及び上部電極63に直接接触しないTiO及びZrOの積層構造にとなり、ナノ混合の[ZrO][TiO](1−x)よりも特性が低下する。
一方、図5において、下部電極61がポリシリコン膜の場合、下部電極61の表面に後続の[ZrO][TiO](1−x)62の形成時に、下部電極61の表面が酸化されて自然酸化膜が形成されることを抑制するために、NH雰囲気で、800℃〜1000℃の温度で10秒〜120秒間RTP(Rapid Thermal Process)を行い、シリコン窒化膜(SiN)64を形成する。このように、シリコン窒化膜64を形成すると、自然酸化膜の生成によって生じる漏れ電流特性の低下及び誘電率の減少を防止できる。
上述のように、キャパシタの誘電膜として、ナノ混合の状態を有する[ZrO][TiO](1−x)を用いることによって、薄い厚さでも漏れ電流を抑制する特性が確保でき、高いキャパシタ容量を得ることができる。
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係るHfO/Al誘電膜を有するキャパシタを示す断面図である。 本発明の第1の実施の形態に係る[ZrO][TiO](1−x)の原子層蒸着法を説明するための図である。 図2によって蒸着される[ZrO][TiO](1−x)の構造を示す図である。 本発明の第2の実施の形態に係る[ZrO][TiO](1−x)の原子層蒸着法を説明するための図である。 本発明の[ZrO][TiO](1−x)を備えたキャパシタの構造を示す断面図である。
符号の説明
61 下部電極
62 [ZrO][TiO](1−x)
63 上部電極
64 シリコン窒化膜

Claims (55)

  1. ZrO及びTiOが、ナノ混合の状態に混ざり合ったナノ混合の誘電膜を備えることを特徴とするキャパシタの誘電膜。
  2. 前記ナノ混合の誘電膜が、前記ZrOと前記TiOとが、それぞれ原子層蒸着法によってサイクル当り0.1Å〜9.9Åの厚さを有して混ざり合っていることを特徴とする請求項1に記載のキャパシタの誘電膜。
  3. 前記ナノ混合の誘電膜が、25Å〜200Åの厚さであることを特徴とする請求項2に記載のキャパシタの誘電膜。
  4. 原子層蒸着法を用いて、[ZrO蒸着サイクル]及び[TiO蒸着サイクル]をそれぞれm回及びn回反復して行い、ZrO及びTiOとが、ナノ混合の状態に混ざり合ったナノ混合の誘電膜を形成するステップと、
    前記ナノ混合の誘電膜を緻密化するステップと
    を含むことを特徴とするキャパシタの誘電膜の製造方法。
  5. 前記[ZrO蒸着サイクル]が、
    Zrソースを吸着させるステップと、
    前記Zrソースの中から未反応のZrソースを除去するパージステップと、
    酸素供給源を供給し、吸着された前記Zrソースと前記酸素供給源との反応を誘導してZrOを蒸着するステップと、
    未反応の酸素供給源及び反応副生成物を除去するパージステップと
    を含むことを特徴とする請求項4に記載のキャパシタの誘電膜の製造方法。
  6. 前記[ZrO蒸着サイクル]が、13.33Pa〜1333Pa(0.1Torr〜10Torr)の圧力と100℃〜350℃の基板温度とで行われることを特徴とする請求項5に記載のキャパシタの誘電膜の製造方法。
  7. 前記Zrソースを吸着させる前記ステップが、Zr(O−tBu)、Zr[N(CH]、Zr[N(C)(CH)]、Zr[N(C]、Zr(tmhd)、Zr(OiC)(tmhd)及びZr(OtBu)からなる群の中から選択される何れか1つのZrソースをチャンバ内部にフローさせるステップであることを特徴とする請求項5に記載のキャパシタの誘電膜の製造方法。
  8. 前記酸素供給源の供給が、O、HO及びOプラズマからなる群の中から選択される何れか1つをフローさせて行われることを特徴とする請求項5に記載のキャパシタの誘電膜の製造方法。
  9. 前記パージステップが、窒素または不活性ガスを用いて行われることを特徴とする請求項5に記載のキャパシタの誘電膜の製造方法。
  10. 前記[TiO蒸着サイクル]が、
    Tiソースを吸着させるステップと、
    前記Tiソースの中から未反応のTiソースを除去するパージステップと、
    酸素供給源を供給し、吸着された前記Tiソースと前記酸素供給源との反応を誘導してTiOを蒸着するステップと、
    未反応の酸素供給源及び反応副生成物を除去するパージステップと
    を含むことを特徴とする請求項4に記載のキャパシタの誘電膜の製造方法。
  11. 前記[TiO蒸着サイクル]が、13.33Pa〜1333Pa(0.1Torr〜10Torr)の圧力と100℃〜350℃の基板温度とで行われることを特徴とする請求項10に記載のキャパシタの誘電膜の製造方法。
  12. 前記Tiソースを吸着させる前記ステップが、Ti(i−OC、Ti(n−OC、Ti(t−OC、Ti(OC、Ti(OCH、及びTi(n−OCからなる群の中から選択される何れか1つ、またはβ-ジケトナート系リガンドを有するTi(thd)、Ti(OiPr)(thd)及びTi(mpd)(thd)からなる群の中から選択される何れか1つのTiソースを、チャンバ内部にフローさせるステップであることを特徴とする請求項10に記載のキャパシタの誘電膜の製造方法。
  13. 前記酸素供給源の供給が、O、HO及びOプラズマからなる群の中から選択される何れか1つをフローさせて行われることを特徴とする請求項10に記載のキャパシタの誘電膜の製造方法。
  14. 前記パージステップが、窒素または不活性ガスを用いて行われるステップであることを特徴とする請求項10に記載のキャパシタの誘電膜の製造方法。
  15. 前記ナノ混合の誘電膜の厚さが25Å〜200Åの厚さになるように、前記ZrO及び前記TiOが、それぞれ蒸着サイクル当り0.1Å〜9.9Åの厚さに複数回蒸着され、ナノ混合の状態に混ざり合っていることを特徴とする請求項4〜請求項14の何れか1項に記載のキャパシタの誘電膜の製造方法。
  16. 前記緻密化する前記ステップが、300℃〜500℃の温度で30秒〜120秒間熱処理するアニール処理を用いるステップであることを特徴とする請求項4に記載のキャパシタの誘電膜の製造方法。
  17. 原子層蒸着法を用いて、[Zr−Tiソース/パージ/酸素供給源/パージ]からなる単位サイクルを反復して行い、ZrO及びTiOがナノ混合の状態に混ざり合ったナノ混合の誘電膜を蒸着するステップと、
    前記ナノ混合の誘電膜を緻密化するステップと
    を含むことを特徴とするキャパシタの誘電膜の製造方法。
  18. 前記[Zr−Tiソース/パージ/酸素供給源/パージ]からなる前記単位サイクルが、
    Zr−Tiソースを吸着させるステップと、
    前記Zr−Tiソースの中から未反応のZr−Tiソースを除去するパージステップと、
    酸素供給源を供給し、吸着された前記Zr−Tiソースと前記酸素供給源との反応を誘導してZrO及びTiOがナノ混合の状態に混ざり合ったナノ混合の誘電膜を蒸着するステップと、
    未反応の酸素供給源及び反応副生成物を除去するパージステップと
    を含むことを特徴とする請求項17に記載のキャパシタの誘電膜の製造方法。
  19. 前記[Zr−Tiソース/パージ/酸素供給源/パージ]からなる前記単位サイクルが、13.33Pa〜1333Pa(0.1Torr〜10Torr)の圧力と100℃〜350℃の基板温度とで行われることを特徴とする請求項18に記載のキャパシタの誘電膜の製造方法。
  20. 前記Zr−Tiソースを吸着させる前記ステップが、ZrTi(MMP)(OiPr)を、13.33Pa〜1333Pa(0.1Torr〜10Torr)の圧力と100℃〜350℃の基板温度とを維持するチャンバ内部に、0.1秒〜3秒間フローさせるステップであることを特徴とする請求項18に記載のキャパシタの誘電膜の製造方法。
  21. 前記酸素供給源の供給が、O、HO及びOプラズマからなる群の中から選択される何れか1つをフローさせて行われることを特徴とする請求項18に記載のキャパシタの誘電膜の製造方法。
  22. 前記パージステップが、窒素または不活性ガスを用いて行われるステップであることを特徴とする請求項18に記載のキャパシタの誘電膜の製造方法。
  23. 前記ナノ混合の誘電膜が、25Å〜200Åの厚さに蒸着されることを特徴とする請求項17〜請求項22の何れか1項に記載のキャパシタの誘電膜の製造方法。
  24. 前記緻密化するステップが、300℃〜500℃の温度で30秒〜120秒間熱処理するアニール処理を用いて行われるステップであることを特徴とする請求項17に記載のキャパシタの誘電膜の製造方法。
  25. 下部電極と、
    該下部電極上にZrO及びTiOがナノ混合の状態に混ざり合って形成されたナノ混合の誘電膜と、
    該ナノ混合の誘電膜上の上部電極と
    を備えることを特徴とするキャパシタ。
  26. 前記ナノ混合の誘電膜を構成する前記ZrO及びTiOが、原子層蒸着法によって蒸着されたことを特徴とする請求項25に記載のキャパシタ。
  27. 前記ナノ混合の誘電膜において、前記ZrO及びTiOが、それぞれ蒸着サイクル当り0.1Å〜9.9Åの厚さに複数回蒸着され、ナノ混合の状態を有することを特徴とする請求項25に記載のキャパシタ。
  28. 前記ナノ混合の誘電膜が、25Å〜200Åの厚さであることを特徴とする請求項27に記載のキャパシタ。
  29. 前記下部電極及び上部電極が、リンまたは砒素がドーピングされたポリシリコン膜であることを特徴とする請求項25に記載のキャパシタ。
  30. 前記下部電極と前記ナノ混合の誘電膜との間に形成されたシリコン窒化膜をさらに備えることを特徴とする請求項29に記載のキャパシタ。
  31. 前記下部電極及び上部電極が、TiN、Ru、RuO、Pt、Ir及びIrOからなる群の中から選択される何れか1つで形成されていることを特徴とする請求項25に記載のキャパシタ。
  32. 下部電極を形成するステップと、
    前記下部電極上に原子層蒸着法を用いてZrO及びTiOがナノ混合の状態に混ざり合ったナノ混合の誘電膜を蒸着するステップと、
    前記ナノ混合の誘電膜を緻密化するステップと、
    緻密化されたナノ混合の誘電膜上に上部電極を形成するステップと
    を含むことを特徴とするキャパシタの製造方法。
  33. 前記ナノ混合の誘電膜を蒸着する前記ステップが、原子層蒸着法を用いて[ZrO蒸着サイクル]及び[TiO蒸着サイクル]をそれぞれm回及びn回反復して行い、ZrOとTiOとが、ナノ混合の状態に混ざり合ったナノ混合の誘電膜を蒸着するステップであることを特徴とする請求項32に記載のキャパシタの製造方法。
  34. 前記[ZrO蒸着サイクル]が、
    Zrソースを吸着させるステップと、
    前記Zrソースの中から未反応のZrソースを除去するパージステップと、
    酸素供給源を供給し、吸着された前記Zrソースと前記酸素供給源との反応を誘導してZrOを蒸着するステップと、
    未反応の酸素供給源及び反応副生成物を除去するパージステップと
    を含むことを特徴とする請求項33に記載のキャパシタの製造方法。
  35. 前記[ZrO蒸着サイクル]が、13.33Pa〜1333Pa(0.1Torr〜10Torr)の圧力と100℃〜350℃の基板温度とで行われることを特徴とする請求項34に記載のキャパシタの製造方法。
  36. 前記Zrソースを吸着させる前記ステップが、Zr(O−tBu)、Zr[N(CH]、Zr[N(C)(CH)]、Zr[N(C]、Zr(tmhd)、Zr(OiC)(tmhd)及びZr(OtBu)からなる群の中から選択される何れか1つのZrソースを、チャンバ内部にフローさせるステップであることを特徴とする請求項34に記載のキャパシタの製造方法。
  37. 前記酸素供給源の供給が、O、HO及びOプラズマからなる群の中から選択される何れか1つをフローさせて行われることを特徴とする請求項34に記載のキャパシタの製造方法。
  38. 前記パージステップが、窒素または不活性ガスを用いて行われることを特徴とする請求項34に記載のキャパシタの製造方法。
  39. 前記[TiO蒸着サイクル]が、
    Tiソースを吸着させるステップと、
    前記Tiソースの中から未反応のTiソースを除去するパージステップと、
    酸素供給源を供給し、吸着された前記Tiソースと前記酸素供給源との反応を誘導してTiOを蒸着するステップと、
    未反応の酸素供給源及び反応副生成物を除去するパージステップと
    を含むことを特徴とする請求項33に記載のキャパシタの製造方法。
  40. 前記[TiO蒸着サイクル]が、13.33Pa〜1333Pa(0.1Torr〜10Torr)の圧力と100℃〜350℃の基板温度とで行われることを特徴とする請求項39に記載のキャパシタの製造方法。
  41. 前記Tiソースを吸着させる前記ステップが、Ti(i−OC、Ti(n−OC、Ti(t−OC、Ti(OC、Ti(OCH、Ti(n−OCからなる群の中から選択される何れか1つ、またはβ-ジケトナート系リガンドを有するTi(thd)、Ti(OiPr)(thd)及びTi(mpd)(thd)からなる群の中から選択される何れか1つのTiソースを、チャンバ内部にフローさせるステップであることを特徴とする請求項39に記載のキャパシタの製造方法。
  42. 前記酸素供給源の供給が、O、HO及びOプラズマからなる群の中から選択される何れか1つをフローさせて行われることを特徴とする請求項39に記載のキャパシタの製造方法。
  43. 前記パージステップが、窒素または不活性ガスを用いて行われることを特徴とする請求項39に記載のキャパシタの製造方法。
  44. 前記ナノ混合の誘電膜の厚さが25Å〜200Åの厚さになるように、前記ZrOと前記TiOが、それぞれ蒸着サイクル当り0.1Å〜9.9Åの厚さに複数回蒸着され、ナノ混合の状態に混ざり合うことを特徴とする請求項33〜請求項43の何れか1項に記載のキャパシタの製造方法。
  45. 前記緻密化する前記ステップが、300℃〜500℃の温度で30秒〜120秒間熱処理するアニール処理を用いるステップであることを特徴とする請求項32に記載のキャパシタの製造方法。
  46. 前記ナノ混合の誘電膜を蒸着する前記ステップが、原子層蒸着法を用いて[Zr−Tiソース/パージ/酸素供給源/パージ]からなる単位サイクルを反復して行い、ZrO及びTiOがナノ混合の状態に混ざり合ったナノ混合の誘電膜を蒸着するステップであることを特徴とする請求項33に記載のキャパシタの製造方法。
  47. 前記[Zr−Tiソース/パージ/酸素供給源/パージ]からなる前記単位サイクルが、
    Zr−Tiソースを吸着させるステップと、
    前記Zr−Tiソースの中から未反応のZr−Tiソースを除去するパージステップと、
    酸素供給源を供給し、前記吸着されたZr−Tiソースと前記酸素供給源との反応を誘導してZrO及びTiOがナノ混合の状態で混ざり合ったナノ混合の誘電膜を蒸着するステップと、
    未反応の酸素供給源及び反応副生成物を除去するパージステップと
    を含むことを特徴とする請求項46に記載のキャパシタの製造方法。
  48. 前記[Zr−Tiソース/パージ/酸素供給源/パージ]からなる前記単位サイクルが、13.33Pa〜1333Pa(0.1Torr〜10Torr)の圧力と100℃〜350℃の基板温度とで行われることを特徴とする請求項47に記載のキャパシタの製造方法。
  49. 前記Zr−Tiソースを吸着させる前記ステップが、ZrTi(MMP)(OiPr)をチャンバ内部にフローさせるステップであることを特徴とする請求項47に記載のキャパシタの製造方法。
  50. 前記酸素供給源の供給が、O、HO及びOプラズマからなる群の中から選択される何れか1つをフローさせて行われることを特徴とする請求項47に記載のキャパシタの製造方法。
  51. 前記パージステップが、窒素または不活性ガスを用いて行われることを特徴とする請求項47に記載のキャパシタの製造方法。
  52. 前記ナノ混合の誘電膜が、25Å〜200Åの厚さに蒸着されることを特徴とする請求項46〜請求項51の何れか1項に記載のキャパシタの製造方法。
  53. 前記下部電極が、リンまたは砒素がドーピングされたポリシリコン膜から形成されることを特徴とする請求項32に記載のキャパシタの製造方法。
  54. 前記下部電極と前記ナノ混合の誘電膜との間にシリコン窒化膜を形成するステップをさらに含むことを特徴とする請求項53に記載のキャパシタの製造方法。
  55. 前記シリコン窒化膜が、前記下部電極の表面をNH雰囲気で、800℃〜1000℃の温度で10秒〜120秒間RTPを行って形成されることを特徴とする請求項54に記載のキャパシタの製造方法。
JP2006000060A 2005-06-30 2006-01-04 ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法 Pending JP2007013086A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058757A KR100717813B1 (ko) 2005-06-30 2005-06-30 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
JP2007013086A true JP2007013086A (ja) 2007-01-18

Family

ID=37562670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006000060A Pending JP2007013086A (ja) 2005-06-30 2006-01-04 ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法

Country Status (6)

Country Link
US (1) US7446053B2 (ja)
JP (1) JP2007013086A (ja)
KR (1) KR100717813B1 (ja)
CN (1) CN100547795C (ja)
DE (1) DE102005062965A1 (ja)
TW (1) TWI312196B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027017A (ja) * 2007-07-20 2009-02-05 Elpida Memory Inc 絶縁体膜、キャパシタ素子、dram及び半導体装置
JP2012204681A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd 成膜方法、成膜装置および記憶媒体

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728962B1 (ko) 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
KR20060072338A (ko) 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
KR100634262B1 (ko) * 2005-03-05 2006-10-13 삼성전자주식회사 복합 유전막을 갖는 반도체 장치의 제조 방법
KR100670747B1 (ko) 2005-11-28 2007-01-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조 방법
KR100819002B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
KR100875034B1 (ko) * 2007-01-02 2008-12-19 주식회사 하이닉스반도체 플래시 메모리 소자의 유전체막 형성방법
KR100844956B1 (ko) * 2007-03-31 2008-07-09 주식회사 하이닉스반도체 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR101096227B1 (ko) 2009-10-30 2011-12-22 주식회사 하이닉스반도체 다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법
TWI381563B (zh) * 2009-11-20 2013-01-01 Everlight Electronics Co Ltd 發光二極體封裝及其製作方法
JP5576719B2 (ja) * 2010-06-10 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2012141698A1 (en) 2011-04-13 2012-10-18 Empire Technology Development Llc Dielectric nanocomposites and methods of making the same
US9196753B2 (en) * 2011-04-19 2015-11-24 Micron Technology, Inc. Select devices including a semiconductive stack having a semiconductive material
KR20140003154A (ko) * 2012-06-29 2014-01-09 에스케이하이닉스 주식회사 반도체 장치 제조 방법
KR102322960B1 (ko) 2015-07-15 2021-11-05 삼성전자주식회사 반도체 소자 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3583068A (en) * 1969-03-18 1971-06-08 No Limit Inventions Inc Instrument designed for shaping ready-mixed and baked cakes or bread
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5876788A (en) 1997-01-16 1999-03-02 International Business Machines Corporation High dielectric TiO2 -SiN composite films for memory applications
KR100705926B1 (ko) 1999-12-22 2007-04-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP2003519913A (ja) * 2000-01-06 2003-06-24 アプライド マテリアルズ インコーポレイテッド コンデンサ構造のための低熱収支金属酸化物堆積
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
AU2001277755A1 (en) 2000-08-11 2002-02-25 Tokyo Electron Limited Device and method for processing substrate
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Necエレクトロニクス株式会社 半導体装置
US6727140B2 (en) 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US6797525B2 (en) * 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
AU2003246168A1 (en) * 2002-07-01 2004-01-19 Matsushita Electric Industrial Co., Ltd. Phosphor light-emitting device, its manufacturing method, and image former
JP3767590B2 (ja) 2002-11-26 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
US7094712B2 (en) 2003-09-30 2006-08-22 Samsung Electronics Co., Ltd. High performance MIS capacitor with HfO2 dielectric

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027017A (ja) * 2007-07-20 2009-02-05 Elpida Memory Inc 絶縁体膜、キャパシタ素子、dram及び半導体装置
JP2012204681A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd 成膜方法、成膜装置および記憶媒体
KR101501803B1 (ko) * 2011-03-25 2015-03-11 엘피다 메모리, 아이엔씨. 성막 방법, 성막 장치 및 기억 매체

Also Published As

Publication number Publication date
KR100717813B1 (ko) 2007-05-11
TW200701478A (en) 2007-01-01
US20070001201A1 (en) 2007-01-04
KR20070003031A (ko) 2007-01-05
DE102005062965A1 (de) 2007-01-11
CN1893081A (zh) 2007-01-10
TWI312196B (en) 2009-07-11
CN100547795C (zh) 2009-10-07
US7446053B2 (en) 2008-11-04

Similar Documents

Publication Publication Date Title
JP2007013086A (ja) ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
JP5079183B2 (ja) テクスチャ加工されたキャパシタ電極上のコンフォーマル薄膜
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
JP4814781B2 (ja) 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法
KR101515675B1 (ko) 반도체 장치 및 그 제조 방법, 그리고 흡착 사이트ㆍ블로킹 원자층 퇴적법
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
TWI488290B (zh) 包括含碳電極之半導體元件及其製法
KR100640654B1 (ko) ZrO2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
JP2006135339A (ja) ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法
KR20010063452A (ko) 반도체 소자의 캐패시터 제조방법
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
JP2008258623A (ja) 酸化ジルコニウム系キャパシタ及び同キャパシタの製造方法
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
US6855594B1 (en) Methods of forming capacitors
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100653709B1 (ko) 엠아이엠 커패시터의 형성방법들 및 그에 의해 제조된엠아이엠 커패시터들
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR20090114960A (ko) 반도체 소자의 전극 제조 방법
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR20080102625A (ko) 캐패시터 및 그의 제조방법