KR20110103534A - 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터 - Google Patents

유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터 Download PDF

Info

Publication number
KR20110103534A
KR20110103534A KR1020100022640A KR20100022640A KR20110103534A KR 20110103534 A KR20110103534 A KR 20110103534A KR 1020100022640 A KR1020100022640 A KR 1020100022640A KR 20100022640 A KR20100022640 A KR 20100022640A KR 20110103534 A KR20110103534 A KR 20110103534A
Authority
KR
South Korea
Prior art keywords
film
oxide
process chamber
dielectric layer
dielectric
Prior art date
Application number
KR1020100022640A
Other languages
English (en)
Inventor
이태종
박재영
서종범
남석우
김봉현
임한진
정승식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100022640A priority Critical patent/KR20110103534A/ko
Priority to US13/064,241 priority patent/US20110222207A1/en
Publication of KR20110103534A publication Critical patent/KR20110103534A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/403Oxides of aluminium, magnesium or beryllium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/405Oxides of refractory metals or yttrium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

유전막 구조물 형성 방법 및 이를 이용한 커패시터 제조 방법을 개시한다. 전구체를 포함하는 소스 가스를 사용하여 공정 챔버 내의 기판 상에 화학적으로 흡착된 전구체 박막을 형성한다. 공정 챔버 내에 잔류하는 소스 가스 및 전구체 박막에 물리적으로 흡착된 전구체를 제거하기 위하여 공정 챔버를 1차 퍼지 및 펌핑한다. 전구체 박막을 형성하는 단계 및 1차 퍼지 및 펌핑 단계를 번갈아 반복적으로 수행한다. 전구체 박막 상으로 산화제를 공급하여 벌크 산화막을 형성한다. 이에 따라, 상기 누설 전류 특성 및 유전율이 향상된 유전막 구조물을 형성할 수 있다.

Description

유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터{METHODS OF FORMING AN DIELECTRIC LAYER STRUCTURE, METHODS OF MANUFACTURING A CAPACITOR USING THE SAME AND CAPACITORS}
본 발명은 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터에 관한 것이다. 보다 상세하게는, 원자층 증착(Atomic Layer Deposition: ALD) 공정을 통한 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 제한된 면적에서 충분한 셀 커패시턴스를 확보하기 위하여 다양한 방법들이 개발되고 있다. 일 예로서, 커패시터의 유전막에 고유전율(high-k dielectric constant)을 갖는 물질을 사용하여 형성하고 있다. 한편, 상기 고유전율 물질로 이루어지는 유전막은 단차 피복성 및 유전막의 전기적인 특성 등을 고려하여 원자층 증착(ALD) 공정이 주로 사용되고 있다.
본 발명의 목적은 원자층 증착 공정을 통해 우수한 특성을 갖는 유전막 구조물을 형성하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 유전막 구조물 형성 방법을 이용한 커패시터 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 우수한 특성을 갖는 커패시터를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위한 본 발명의 실시예들에 따른 유전막 구조물 형성 방법에서, 전구체를 포함하는 소스 가스를 사용하여 공정 챔버 내의 기판 상에 화학적으로 흡착된 전구체 박막을 형성한다. 상기 공정 챔버 내에 잔류하는 소스 가스 및 상기 전구체 박막에 물리적으로 흡착된 전구체를 제거하기 위하여 상기 공정 챔버를 1차 퍼지 및 펌핑한다. 상기 전구체 박막을 형성하는 단계, 상기 1차 퍼지 및 펌핑 단계를 번갈아 반복적으로 수행한다. 상기 전구체 박막 상으로 산화제를 공급하여 벌크 산화막을 형성한다.
예시적인 실시예들에 따르면, 상기 벌크 산화막 상에 유전막이 더 형성될 수있으며, 상기 벌크 산화막 및 상기 유전막은 상기 유전막 구조물을 형성할 수 있다.
예시적인 실시예들에 따르면, 상기 유전막 구조물은 적어도 하나의 상기 벌크 산화막 및 적어도 하나의 상기 유전막이 교대로 적층하여 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 유전막 구조물은 하프늄 산화물(Hafnium Oxide), 지르코늄 산화물(Zirconium Oxide), 알루미늄 산화물(Aluminum Oxide), 티타늄 산화물(Titanium Oxide), 탄탈륨 산화물(Tantalum Oxide), 란탄 산화물(Lanthanum Oxide), 프라세오디뮴 산화물(Praseodymium Oxide), 텅스텐 산화물(Tungsten Oxide), 니오븀 산화물(Niobium Oxide), 몰리브덴 산화물(Molybdenum Oxide), 스트론튬 산화물(Strontium Oxide), 바륨 산화물(Barium Oxide) 또는 이들의 조합을 사용하여 원자층 증착 공정을 수행함으로써 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 전구체 박막은 하나의 원자층을 갖도록 형성될 수 있고, 상기 벌크 산화막은 복수의 원자층을 갖도록 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 공정 챔버 내에 잔류하는 산화제를 제거하기 위하여 상기 공정 챔버를 이차 퍼지 및 펌핑하는 단계가 더 수행될 수 있다.
예시적인 실시예들에 따르면, 상기 이차 퍼지 및 펌핑 단계는 번갈아 반복적으로 수행될 수 있다.
예시적인 실시예들에 따르면, 상기 소스 가스는 Hf(OtBu)4, TEMAH(Tetrakis Ethyl Methyl Amino Hafnium), TDMAH(Tetrakis Di-Methyl Amino Hafnium) 및 TDEAH(Tetrakis Di-Ethyl Amino Hafnium)에서 적어도 하나를 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 소스 가스는 Zr(OtBu)4, TEMAZ(Tetrakis Ethyl Methyl Amino Zirconium), TDMAZ(Tetrakis Di-Methyl Amino Zirconium) 및 TDEAZ(Tetrakis Di-Ethyl Amino Zirconium) 중 어느 하나를 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 소스 가스는 TMA(Tri Methyl Aluminium)를 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 산화제는 O3, H2O, O2, N2O 및 O2 플라즈마 중 적어도 하나를 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 공정 챔버 내에는 복수의 기판들이 배치될 수 있다.
예시적인 실시예들에 따르면, 상기 벌크 산화막은 플라즈마 처리될 수 있다.
예시적인 실시예들에 따르면, 상기 플라즈마 처리 단계는 O2 플라즈마, N2 플라즈마, NH3 플라즈마, N2O 플라즈마 및 NO2 플라즈마 중 적어도 하나의 플라즈마 분위기에서 수행될 수 있다.
예시적인 실시예들에 따르면, 상기 1차 퍼지 및 펌핑 단계는 상기 공정 챔버에 퍼지 가스를 제공하고 상기 공정 챔버를 펌핑하는 단계 및 상기 퍼지 가스의 제공없이 상기 공정 챔버를 펌핑하는 단계를 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위한 본 발명의 실시예들에 따른 커패시터 제조 방법에서, 공정 챔버 내의 기판 상에 하부 전극을 형성한다. 금속 전구체를 포함하는 소스 가스를 사용하여 상기 하부 전극 상에 화학적으로 흡착된 원자층 단위의 금속 전구체 박막을 형성한다. 상기 공정 챔버 내에 잔류하는 소스 가스 및 상기 금속 전구체 박막에 물리적으로 흡착된 금속 전구체를 제거하기 위하여 상기 공정 챔버를 1차 퍼지 및 펌핑한다. 상기 전구체 박막을 형성하는 단계 및 상기 1차 퍼지 및 펌핑 단계를 번갈아 반복적으로 수행하여 복수의 원자층을 갖는 금속 전구체 막을 형성한다. 상기 금속 전구체 막 상으로 산화제를 공급함으로써 상기 금속 전구체 막을 산화시켜 벌크 산화막을 형성한다. 상기 벌크 산화막 상에 유전막을 형성한다. 상기 유전막 상에 상부 전극을 형성한다.
예시적인 실시예들에 따르면, 상기 상부 전극 및 하부 전극 각각은 TiN, WN, TaN, Ru, Pt 및 Ir 중 적어도 하나를 사용하여 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 유전막은 하프늄 산화물(Hafnium Oxide), 지르코늄 산화물(Zirconium Oxide), 알루미늄 산화물(Aluminum Oxide), 티타늄 산화물(Titanium Oxide), 탄탈륨 산화물(Tantalum Oxide), 란탄 산화물(Lanthanum Oxide), 프라세오디뮴 산화물(Praseodymium Oxide), 텅스텐 산화물(Tungsten Oxide), 니오븀 산화물(Niobium Oxide), 몰리브덴 산화물(Molybdenum Oxide), 스트론튬 산화물(Strontium Oxide), 바륨 산화물(Barium Oxide) 또는 이들의 조합을 사용하여 원자층 증착 공정을 수행함으로써 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 벌크 산화막을 형성한 후, 상기 공정 챔버 내에 잔류하는 산화제를 제거하기 위하여 상기 공정 챔버를 이차 퍼지 및 펌핑하는 단계를 더 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 벌크 산화막 및 상기 유전막은 유전막 구조물을 정의할 수 있으며, 상기 유전막 구조물은 적어도 하나의 상기 벌크 산화막 및 적어도 하나의 상기 유전막이 교대로 적층하여 형성될 수 있다.
본 발명의 또 다른 목적을 달성하기 위한 본 발명의 실시예들에 따른 커패시터는 하부 전극, 유전막 구조물 및 상부 전극을 구비한다. 상기 유전막 구조물은 상기 하부 전극 상에 형성되고, 복수의 원자층을 갖는 벌크 산화막 및 상기 벌크 산화막 상의 유전막을 포함한다. 상기 벌크 산화막은 상기 유전막에 비해 높은 결정화도를 가질 수 있다. 상기 상부 전극은 상기 유전막 상에 형성된다
예시적인 실시예들에 따르면, 상기 하부 전극은 실린더 형상을 가질 수 있고, 상기 유전막 구조물은 상기 하부 전극 상에 컨포멀하게 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 유전막 구조물은 결정질 하프늄 산화물, 결정질 지르코늄 산화물 혹은 결정질 알루미늄 산화물을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 유전막 구조물은 60Å 이하의 두께를 가질 수 있다.
본 발명의 실시예들에 따르면, 소스 가스를 공급하여 기판 상에 금속 전구체 박막을 형성하는 단계 및 퍼지 및 펌핑 단계를 반복적으로 수행함으로써, 상기 기판 상에 목적하는 복수의 원자층을 갖는 금속 전구체 박막을 형성하고, 이후 상기 금속 전구체 박막을 산화시켜 벌크 산화막을 형성한다. 상기 벌크 산화막 상에 유전막을 형성하여 유전막 구조물을 형성할 수 있으며, 상기 유전막 구조물은 향상된 전기적 특성 및 고유전율을 가질 수 있다.
이에 따라, 상기 유전막 구조물을 갖는 커패시터는 낮은 누설 전류 특성 및 높은 커패시턴스를 가질 수 있다. 특히, 상기 벌크 산화막은 작은 두께에서도 높은 결정화도를 가질 수 있으므로, 상기 커패시터가 실린더형 하부 전극을 구비하는 경우에 상기 하부 전극 상에 형성되는 상기 유전막 구조물은 높은 커패시턴스를 가질 수 있다.
도 1은 예시적인 실시예들에 따른 유전막 구조물 형성 방법을 설명하기 위한 흐름도이다.
도 2 내지 도 8은 예시적인 실시예들에 따른 유전막 구조물 형성 방법을 설명하기 위한 단면도들이다.
도 9 내지 도 10은 예시적인 실시예들에 따른 커패시터 제조 방법을 설명하기 위한 단면도들이다.
도 11 내지 도 15는 다른 실시예들에 따른 커패시터들을 제조하는 방법을 설명하기 위한 단면도들이다.
도 16은 제1 및 제2 유전막 구조물들을 각각 갖는 커패시터의 전기 용량과 오프 전압과의 관계를 설명하기 위한 그래프이다.
도 17은 유전막 구조물에 전압이 반복적으로 인가될 때 상기 유전막 구조물에 흐르는 누설 전류를 설명하기 위한 그래프이다.
다음에, 본 발명의 기술적 사상에 의한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 개재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
[실시예]
도 1은 예시적인 실시예들에 따른 유전막 구조물 형성 방법을 설명하기 위한 흐름도이다. 또한, 도 2 내지 도 8은 예시적인 실시예들에 따른 유전막 구조물 형성 방법을 설명하기 위한 단면도들이다.
도 1 및 도 2를 참조하면, S10 단계에서, 기판(100)을 공정 챔버(10) 내부로 로딩한다. 일 실시예에 따르면, 공정의 효율성 향상을 위해 공정 챔버(10) 내부로 복수의 기판들(100)을 로딩할 수 있다. 이 때, 공정 챔버(10)는 수직 방향으로 연장되는 종형로 형상을 가질 수 있으며, 공정 챔버(10) 내부로 로딩되는 복수의 기판들(100)은 보트(도시되지 않음)에 의해 지지될 수 있다. 한편, 기판(100)은, 예를 들어, 300mm의 직경을 갖는 대구경 실리콘 웨이퍼를 포함할 수 있다.
한편, 기판(100) 상에는 각종 구조물들(도시되지 않음)이 더 형성될 수 있다. 예를 들어, 금속, 금속 질화물, 금속 실리사이드, 금속 산화물 등을 포함하는 도전막(도시되지 않음)이나 전극(도시되지 않음), 혹은 절연막(도시되지 않음) 등이 형성될 수 있다.
S20 단계에서, 금속 전구체를 포함하는 소스 가스(110)를 공정 챔버(10) 내에 로딩된 기판(100) 상부로 제공한다. 일 실시예에 따르면, 소스 가스(110)는 버블러(bubbler)에 의해 기화되어 가스 상태로 공정 챔버(10) 내부로 제공될 수 있다.
소스 가스(110)는 지르코늄, 하프늄, 알루미늄 등의 금속을 포함하는 금속 전구체 가스를 포함할 수 있다. 예를 들면, 소스 가스(110)는 Zr(OtBu)4, TEMAZ(Tetrakis Ethyl Methyl Amino Zirconium), TDMAZ(Tetrakis Di-Methyl Amino Zirconium), TDEAZ(Tetrakis Di-Ethyl Amino Zirconium) 등과 같은 지르코늄 전구체 가스, Hf(OtBu)4, TEMAH(Tetrakis Ethyl Methyl Amino Hafnium), TDMAH(Tetrakis Di-Methyl Amino Hafnium), TDEAH(Tetrakis Di-Ethyl Amino Hafnium) 등과 같은 하프늄 전구체 가스 혹은 TMA(Tri Methyl Aluminium)와 같은 알루미늄 전구체 가스 등을 포함할 수 있다.
일 실시예에 따르면, 소스 가스(110)는 캐리어 가스(도시되지 않음)에 의해 공정 챔버(10) 내부로 공급될 수 있다. 상기 캐리어 가스는, 예를 들어, Ar, He, Kr, Xe 등을 포함하는 비활성 가스를 포함할 수 있다. 이들은 단독 혹은 조합된 형태로 사용될 수 있다.
기판(100) 상에 제공된 소스 가스(110)에 포함된 상기 금속 전구체의 일부는 기판(100) 표면에 화학적으로 흡착되어 원자층 단위의 금속 전구체 박막(112)을 형성할 수 있다. 이때, 상기 금속 전구체의 나머지 일부는 상기 화학적으로 흡착된 금속 전구체 상에 물리적으로 흡착되거나 혹은 공정 챔버(10) 내부에서 표류할 수 있다.
한편, 공정 챔버(10) 내의 온도가 약 200℃ 미만이면 공정 챔버(10) 내부로 제공되는 소스 가스(110)와 이후 제공되는 산화제(114, 도 5 참조)의 반응성이 양호하지 않기 때문에 바람직하지 않고, 공정 챔버(10) 내의 온도가 약 400℃를 초과하면 이후 형성되는 유전막(120, 도 8 참조)의 결정화가 진행되기 때문에 바람직하지 않다. 또한, 공정 챔버(10) 내의 온도가 약 400℃를 초과하면 원자층 증착(ALD) 특성보다는 화학 기상 증착(Chemical Vapor Deposition: CVD)의 특성을 나타낼 수 있다. 예시적인 실시예들에 따르면, 유전막(120)은 원자층 증착(ALD) 공정에 의해 형성되므로, 공정 챔버(10) 내의 온도를 약 200 내지 400℃로 유지하는 것이 바람직하다. 특히, 약 300℃의 온도에서 원자층 증착(ALD)의 특성이 가장 양호하므로, 공정 챔버(10) 내의 온도를 약 300℃로 조절하는 것이 가장 바람직하다.
도 1 및 도 3을 참조하면, S30 단계에서, 공정 챔버(10) 내부로 제1 퍼지(purge) 가스(도시되지 않음)를 제공하고 공정 챔버(10)를 펌핑하여, 기판(100)에 화학적으로 흡착되지 않으면서 공정 챔버(10) 내부에 잔류하는 소스 가스(110)를 챔버(10)로부터 제거할 수 있다. 이에 따라, 공정 챔버(10) 내에 잔류하는 소스 가스(110)는 상기 제1 퍼지 가스와 함께 공정 챔버(10)로부터 제거되며, 이때 기판(100)에 화학적으로 흡착된 금속 전구체에 물리적으로 흡착된 금속 전구체의 일부도 함께 제거될 수 있다. 이후, 상기 제1 퍼지 가스의 공급을 중단시키고 공정 챔버(10) 내부를 고진공으로 펌핑하여, 상기 물리적으로 흡착된 금속 전구체를 제거할 수 있다.
이와는 달리, 상기 제1 퍼지 가스를 제공하면서 공정 챔버(10)를 펌핑하여 잔류 소스 가스(110)를 제거하기 이전에, 상기 제1 퍼지 가스 공급을 중단한 상태에서 공정 챔버(10)를 펌핑하여 물리적으로 흡착된 금속 전구체를 먼저 제거할 수도 있다.
도 1 및 도 4를 참조하면, S40 단계에서, S20 및 S30 단계를 반복적으로 수행함으로써 기판(100) 상에 복수 개의 원자층을 갖는 금속 전구체 막(113)을 형성할 수 있다. 이에 따라, 금속 전구체 막(113)은 원하는 두께를 가질 수 있다.
도1 및 도 5를 참조하면, S50 단계에서, 공정 챔버(10) 내부로 산화제(114)를 제공하여 금속 전구체 막(113)을 산화시킴으로써, 복수 개의 원자층들을 갖는 벌크 산화막(116)을 형성한다. 산화제(114)는, 예를 들어, O3, H2O, O2, N2O, O2 플라즈마 등을 포함할 수 있다.
도 1 및 도 6을 참조하면, S60 단계에서, 공정 챔버(10) 내부로 제2 퍼지 가스를 제공하고 공정 챔버(10)를 펌핑하여 챔버(10) 내에 잔류하는 산화제(114)를 제거한다. 일 실시예에 따르면, 상기 제2 퍼지 가스는 상기 제1 퍼지 가스와 동일할 수 있다. 이후, 상기 제2 퍼지 가스의 공급을 중단시키고 공정 챔버(10)를 펌핑할 수 있다. 이와는 달리, 상기 제2 퍼지 가스를 제공하면서 공정 챔버(10)를 펌핑하여 잔류 산화제(114)를 제거하기 이전에, 먼저 상기 제2 퍼지 가스 공급을 중단한 상태에서 공정 챔버(10)를 펌핑할 수도 있다. 예시적인 실시예들에 따르면, 상기 퍼지 및 펌핑을 반복적으로 수행하여, 산화제(114)를 보다 완전하게 제거할 수도 있다.
도 1 및 도 7을 참조하면, S70 단계에서, S20 내지 S60 단계들을 반복적으로 수행함으로써 목적하는 두께를 갖는 벌크 산화막(118)을 기판(100) 상에 형성할 수 있다.
한편, 소스 가스(110) 혹은 산화제(114)를 공정 챔버(10) 내부로 공급하기 이전에, 소스 가스(110) 혹은 산화제(114)에 프리 플러싱(pre-flushing) 공정을 더 수행함으로써, 소스 가스(110) 혹은 산화제(114)가 층류(laminar flow)의 유동 특성을 갖도록 할 수도 있다.
한편, 벌크 산화막(118)을 형성한 후, 플라즈마 처리 또는 열처리를 수행함으로써, 벌크 산화막(118)의 전기적 특성을 향상시킬 수 있다. 즉, 상기 플라즈마 처리 또는 상기 열처리에 의해, 벌크 산화막(118)이 치밀화되어 누설 전류가 감소될 수 있다.
상기 플라즈마 처리는 O2 플라즈마, N2 플라즈마, NH3 플라즈마, N2O 플라즈마, NO2 플라즈마 등의 플라즈마 분위기에서 수행될 수 있으며, 상기 열처리는 O2 또는 O3 분위기에서 수행될 수 있다.
도 1 및 도 8을 참조하면, S80 단계에서, 유전막(120)을 벌크 산화막(118)상에 형성한다. 예시적인 실시예들에 있어서, 유전막(120)은 원자층 증착(ALD) 공정에 의해 형성될 수 있다. 유전막(120)은 고유전율을 갖는 물질, 예를 들어, 하프늄, 알루미늄, 지르코늄 등을 사용하여 형성될 수 있다. 상기 물질들은 단독으로 혹은 조합을 이루어 사용될 수 있다. 이에 따라, 유전막(120)은 상기 물질들을 포함하는 단일막 구조를 갖거나 혹은, 하프늄 산화막/알루미늄 산화막, 지르코늄 산화막/알루미늄 산화막, 하프늄 산화막/알루미늄 산화막/하프늄 산화막, 지르코늄 산화막/알루미늄 산화막/지르코늄 산화막 등의 복합막 구조를 가질 수 있다.
전술한 공정들을 수행함으로써, 벌크 산화막(118) 및 유전막(120)을 포함하는 유전막 구조물(122)이 형성될 수 있다. 예시적인 실시예들에 따르면, 유전막 구조물(122)은 약 60Å 이하의 두께를 가질 수 있다.
예시적인 실시예들에 따른 유전막 구조물(122)은 벌크 산화막(118)을 포함하며, 벌크 산화막(118)은 기판(100) 상에 소스 가스(110) 공급 및 퍼지를 반복 수행한 다음 이를 산화시켜 형성된다. 이에 따라, 벌크 산화막(118)은 이후 형성되는 유전막(120)의 시드층으로서 우수한 막질을 가지며, 유전막(120)에 비해 높은 결정화도를 가질 수 있다. 또한, 벌크 산화막(118)은 유전막(120)과의 계면 스트레스가 작다. 결국, 벌크 산화막(118) 및 유전막(120)을 포함하는 유전막 구조물(122)은 고유전율을 가지면서도 높은 스텝 커버리지(step coverage) 특성을 가질 수 있다. 이때, 상기 스텝 커버리지는 막이 구조물 상에 컨포멀(conformally)하게 증착되는 정도로서, 예를 들어, 홀을 갖는 절연막 상에 형성되는 막의 두께에 대한 상기 홀 바닥에 형성되는 막의 두께 비율, 혹은 평평한 부분의 증착 두께에 대한 경사진 단차 부분의 두께의 비를 말한다.
도 9 내지 도 10은 예시적인 실시예들에 따른 커패시터 제조 방법을 설명하기 위한 단면도들이다. 상기 커패시터 형성 방법에서는, 도 1 내지 도 8을 참조로 설명한 유전막 구조물 형성 방법을 사용하며, 이에 대한 반복적인 설명은 생략한다.
도 9를 참조하면, 기판(100) 상에 하부 전극(102)을 형성한다. 일 실시예에따르면, 하부 전극(102)은 금속 혹은 금속 질화물을 사용하여 형성된다. 예를 들어, 하부 전극(102)은 Ru, Pt, Ir과 같은 귀금속, 혹은 TiN, WN, TaN 등과 같은 금속 질화물을 사용하여 형성할 수 있다. 하부 전극(102)은 화학 기상 증착(CVD) 공정, 원자층 증착(ALD) 공정 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 하부 전극(102)은 실린더 형상을 갖도록 형성될 수 있다.
도 10을 참조하면, 하부 전극(102) 상에 유전막 구조물(122)을 형성한다. 유전막 구조물(122)은 벌크 산화막(118) 및 유전막(120)을 포함하며, 도 1 내지 도 8을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행함으로써 형성될 수 있다.
예시적인 실시예들에 따르면, 유전막 구조물(122)은 약 60Å 이하의 두께를 갖도록 형성된다. 본 발명에 따른 실시예들과는 달리, 벌크 산화막(118)을 형성하지 않고 약 60Å 이하의 두께를 갖는 유전막(120)만을 형성할 경우, 유전막(120)은 결정질을 갖지 못하고 비정질 상태를 가질 수 있다. 특히, 종횡비가 높은 실린더형 하부 전극(102) 상에 유전막(120)을 형성할 경우, 단차에 의해 하부 전극(102) 바닥 상에 형성되는 유전막(120)은 더 낮은 두께를 가질 수 있으며, 이에 따라 유전막(120)이 결정질을 갖는 것은 더욱 어려워진다. 이를 해결하기 위해 더 큰 두께로 유전막(120)을 형성할 경우, 그 형성 과정에서 실린더형 하부 전극(102)의 입구가 막혀 보이드(void)가 형성되는 문제점이 발생할 수 있다.
하지만, 본 발명의 실시예들에 따른 유전막 구조물(122)은 벌크 산화막(118)을 가지며, 벌크 산화막(118)은 유전막(120)에 비해 높은 결정화도를 가지므로, 상대적으로 작은 두께에서도 결정질을 가질 수 있다.
한편, 유전막 구조물(122)은 이후 형성되는 상부 전극(140, 도 10 참조)과의 계면에서 발생하는 스트레스가 작을 수 있다.
도 10을 참조하면, 유전막 구조물(122) 상에 상부 전극(140)을 형성한다. 상부 전극(140)은 하부 전극(102)과 실질적으로 동일한 물질을 사용하여 형성될 수 있다.
이에 따라, 하부 전극(102), 유전막 구조물(122) 및 상부 전극(140)을 포함하는 커패시터가 완성된다.
상기 커패시터는 벌크 산화막(118)을 포함하는 유전막 구조물(122)을 포함하므로, 높은 커패시턴스 및 낮은 누설 전류 특성과 같은 우수한 전기적 특성을 가질 수 있다.
특히, 벌크 산화막(118)은 상대적으로 작은 두께에서도 높은 결정화도를 가질 수 있으므로, 상기 커패시터가 종횡비가 큰 실린더형 하부 전극(102)을 갖더라도, 벌크 산화막(118)을 포함하는 유전막 구조물(122)을 하부 전극(102) 상에 구비함에 따라, 높은 커패시턴스를 가질 수 있다.
도 11 내지 도 15는 다른 실시예들에 따른 커패시터들을 제조하는 방법을 설명하기 위한 단면도들이다. 도 11 내지 도 15에 있어서, 상기 커패시터들은 다양한 형태의 유전막 구조물을 가지며, 상기 유전막 구조물을 제외하고는 모두 동일하거나 유사한 구조를 갖는다. 또한, 상기 유전막 구조물은 도 1 내지 도 8을 참조로 설명한 공정들과 유사한 공정들을 통해 형성될 수 있으며, 단지 벌크 산화막 및 유전막의 형성 순서 및 위치에만 차이가 있을 뿐이다. 이에 따라, 이에 대한 형성 방법에 대해서 자세히 설명하지는 않으며, 상기 유전막 구조물의 최종 구조에 대해서만 설명하기로 한다.
도 11을 참조하면, 하부 전극(102) 상에 유전막(120) 및 벌크 산화막(118)이 순차적으로 형성되어 유전막 구조물(124)을 형성한다.
도 12를 참조하면, 하부 전극(102) 상에 제1 벌크 산화막(118a), 유전막(120) 및 제2 벌크 산화막(118b)이 순차적으로 형성되어 유전막 구조물(126)을 형성한다.
도 13을 참조하면, 하부 전극(102) 상에 제1 유전막(120a), 벌크 산화막(118) 및 제2 유전막(120b)이 순차적으로 형성되어 유전막 구조물(128)을 형성한다.
도 14를 참조하면, 하부 전극(102) 상에 제3 내지 제6 유전막들(120c, 120d, 120e, 120f) 및 제3 내지 제5 벌크 산화막들(118c, 118d, 118e)을 교대로 순차적으로 형성하여 유전막 구조물(130)을 형성한다.
도 15를 참조하면, 하부 전극(102) 상에 제 6 내지 제10 벌크 산화막들(118f, 118g, 118h, 118i, 118j) 및 제7 내지 제10 유전막들(120g, 120h, 120i, 120j)을 교대로 순차적으로 형성하여 유전막 구조물(132)을 형성한다.
본 발명의 실시예들에 따른 유전막 구조물은 도 11 내지 도 15를 참조로 설명한 구조에 한정되지 않으며, 원하는 두께 및 유전율 특성 등을 얻기 위해 복수의 벌크 산화막들 및 복수의 유전막들을 다양한 형태로 적층하여 형성할 수 있다.
유전막의 특성 평가
본 발명의 따른 유전막 구조물의 증착 특성을 평가하기 위하여 다음과 같은 실험을 수행하였다.
먼저, 종래의 원자층 증착 공정을 수행하여 지르코늄 산화막/알루미늄 산화막/지르코늄 산화막으로 구성된 제1 유전막 구조물을 형성하였다.
한편, 본 발명의 실시예들에 따라, 금속 전구체 박막 형성 단계, 퍼지 단계 및 펌핑 단계를 번갈아 반복적으로 수행함으로써 벌크 산화막 형성 후, 지르코늄 산화막/알루미늄 산화막/지르코늄 산화막으로 구성된 유전막을 형성하여 제2 유전막 구조물을 형성하였다. 구체적으로, 상기 금속 전구체 박막 형성 단계, 상기 퍼지 및 펌핑 단계를 10회 반복적으로 수행하여 상기 벌크 산화막을 형성하였으며, 상기 벌크 산화막 형성 공정 이외에는 상기 제1 유전막 구조물을 형성하는 방법과 동일한 방법으로 상기 제2 유전막 구조물을 형성하였다.
도 16은 제1 및 제2 유전막 구조물들을 각각 갖는 커패시터의 전기 용량과 오프 전압과의 관계를 설명하기 위한 그래프이다.
도 16을 참조하면, 상기 제1 유전막 구조물 및 상기 제2 유전막 구조물의 오프 전압(Vtoff)은 1.9V로서 유사하였으며, 상기 제2 유전막이 상기 제1 유전막보다 2 fF/cell 내지 3 fF/cell 정도 높은 전기 용량을 가졌다. 즉, 상기 제2 유전막은 상기 제1 유전막에 비해 개선된 전기 용량을 가짐을 알 수 있다.
도 17은 유전막 구조물에 전압이 반복적으로 인가될 때 상기 유전막 구조물에 흐르는 누설 전류를 설명하기 위한 그래프이다.
도 17을 참조하면, 일정한 전압을 반복적으로 인가했을 때, 상기 제1 유전막은 5회째의 싸이클에 파괴되었으나, 본 발명의 실시예에 따른 상기 제2 유전막은 26회째의 싸이클까지 파괴되지 않았다. 즉, 상기 제2 유전막은 상기 제1 유전막에 비해 현저히 개선된 누설 전류 특성을 가짐을 알 수 있다.
10 : 공정 챔버 100 : 기판
102 : 상부 전극 110 : 소스 가스
112 : 전구체 박막 114 : 산화제
116 : 단위 유전막 118 : 벌크 산화막
120 : 유전막
122, 124, 126, 128, 130, 132: 유전막 구조물
140 : 상부 전극.

Claims (10)

  1. 전구체를 포함하는 소스 가스를 사용하여 공정 챔버 내의 기판 상에 화학적으로 흡착된 전구체 박막을 형성하는 단계;
    상기 공정 챔버 내에 잔류하는 소스 가스 및 상기 전구체 박막에 물리적으로 흡착된 금속 전구체를 제거하기 위하여 상기 공정 챔버를 1차 퍼지 및 펌핑하는 단계;
    상기 전구체 박막을 형성하는 단계 및 상기 1차 퍼지 및 펌핑 단계를 번갈아 반복적으로 수행하는 단계; 및
    상기 전구체 박막 상으로 산화제를 공급하여 벌크 산화막을 형성하는 단계를 포함하는 유전막 구조물 형성 방법.
  2. 제1항에 있어서, 상기 벌크 산화막 상에 유전막을 형성하는 단계를 더 포함하며, 상기 벌크 산화막 및 상기 유전막은 상기 유전막 구조물을 형성하는 것을 특징으로 하는 유전막 구조물 형성 방법.
  3. 제2항에 있어서, 상기 유전막 구조물은 적어도 하나의 상기 벌크 산화막 및 적어도 하나의 상기 유전막이 교대로 적층하여 형성되는 것을 특징으로 하는 유전막 구조물 형성 방법.
  4. 제2항에 있어서, 상기 유전막 구조물은 하프늄 산화물(Hafnium Oxide), 지르코늄 산화물(Zirconium Oxide), 알루미늄 산화물(Aluminum Oxide), 티타늄 산화물(Titanium Oxide), 탄탈륨 산화물(Tantalum Oxide), 란탄 산화물(Lanthanum Oxide), 프라세오디뮴 산화물(Praseodymium Oxide), 텅스텐 산화물(Tungsten Oxide), 니오븀 산화물(Niobium Oxide), 몰리브덴 산화물(Molybdenum Oxide), 스트론튬 산화물(Strontium Oxide), 바륨 산화물(Barium Oxide) 또는 이들의 조합을 사용하여 원자층 증착 공정을 수행함으로써 형성되는 것을 특징으로 하는 유전막 구조물 형성 방법.
  5. 제1항에 있어서, 상기 전구체 박막은 하나의 원자층을 갖도록 형성되고, 상기 벌크 산화막은 복수의 원자층을 갖도록 형성되는 것을 특징으로 하는 유전막 구조물 형성 방법.
  6. 제1항에 있어서,
    상기 공정 챔버 내에 잔류하는 산화제를 제거하기 위하여 상기 공정 챔버를 이차 퍼지 및 펌핑하는 단계를 더 포함하는 것을 특징으로 하는 유전막 구조물 형성 방법.
  7. 제1항에 있어서,
    상기 1차 퍼지 및 펌핑 단계는,
    상기 공정 챔버에 퍼지 가스를 제공하고 상기 공정 챔버를 펌핑하는 단계; 및
    퍼지 가스의 제공없이 상기 공정 챔버를 펌핑하는 단계를 포함하는 것을 특징으로 하는 유전막 구조물 형성 방법.
  8. 공정 챔버 내의 기판 상에 하부 전극을 형성하는 단계;
    금속 전구체를 포함하는 소스 가스를 사용하여 상기 하부 전극 상에 화학적으로 흡착된 원자층 단위의 금속 전구체 박막을 형성하는 단계;
    상기 공정 챔버 내에 잔류하는 소스 가스 및 상기 금속 전구체 박막 상에 물리적으로 흡착된 금속 전구체를 제거하기 위하여 상기 공정 챔버를 1차 퍼지 및 펌핑하는 단계;
    상기 전구체 박막을 형성하는 단계, 상기 1차 퍼지 및 펌핑 단계를 번갈아 반복적으로 수행하여 복수의 원자층을 갖는 금속 전구체 막을 형성하는 단계;
    상기 금속 전구체 막 상으로 산화제를 공급함으로써 상기 금속 전구체 막을 산화시켜 벌크 산화막을 형성하는 단계;
    상기 벌크 산화막 상에 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계를 포함하는 커패시터 제조 방법.
  9. 하부 전극;
    상기 하부 전극 상에 형성되고,
    복수의 원자층을 갖는 벌크 산화막; 및
    상기 벌크 산화막 상의 유전막을 포함하며,
    상기 벌크 산화막은 상기 유전막에 비해 높은 결정화도를 갖는 유전막 구조물; 및
    상기 유전막 상의 상부 전극을 구비하는 커패시터.
  10. 제9항에 있어서, 상기 하부 전극은 실린더 형상을 갖고, 상기 유전막 구조물은 상기 하부 전극 상에 컨포멀하게 형성되며,
    상기 유전막 구조물은 60Å 이하의 두께를 갖는 것을 특징으로 하는 커패시터.
KR1020100022640A 2010-03-15 2010-03-15 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터 KR20110103534A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100022640A KR20110103534A (ko) 2010-03-15 2010-03-15 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
US13/064,241 US20110222207A1 (en) 2010-03-15 2011-03-14 Methods of forming a dielectric layer structure, and methods of manufacturing a capacitor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100022640A KR20110103534A (ko) 2010-03-15 2010-03-15 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터

Publications (1)

Publication Number Publication Date
KR20110103534A true KR20110103534A (ko) 2011-09-21

Family

ID=44559770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100022640A KR20110103534A (ko) 2010-03-15 2010-03-15 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터

Country Status (2)

Country Link
US (1) US20110222207A1 (ko)
KR (1) KR20110103534A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847603B2 (en) 2018-09-19 2020-11-24 Samsung Electronics Co., Ltd. Integrated circuit device and method of fabricating the same
CN113410055A (zh) * 2021-05-21 2021-09-17 嘉兴学院 一种低漏导高耐压固态电介质薄膜电容器及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835273B2 (en) * 2012-09-19 2014-09-16 Intermolecular, Inc. High temperature ALD process of metal oxide for DRAM applications
US9224878B2 (en) * 2012-12-27 2015-12-29 Intermolecular, Inc. High work function, manufacturable top electrode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287965B1 (en) * 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
US7094712B2 (en) * 2003-09-30 2006-08-22 Samsung Electronics Co., Ltd. High performance MIS capacitor with HfO2 dielectric
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
KR100634262B1 (ko) * 2005-03-05 2006-10-13 삼성전자주식회사 복합 유전막을 갖는 반도체 장치의 제조 방법
JP4228008B2 (ja) * 2006-08-23 2009-02-25 エルピーダメモリ株式会社 半導体装置の製造方法
US8367506B2 (en) * 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
KR101431197B1 (ko) * 2008-01-24 2014-09-17 삼성전자주식회사 원자층 증착설비 및 그의 원자층 증착방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847603B2 (en) 2018-09-19 2020-11-24 Samsung Electronics Co., Ltd. Integrated circuit device and method of fabricating the same
CN113410055A (zh) * 2021-05-21 2021-09-17 嘉兴学院 一种低漏导高耐压固态电介质薄膜电容器及其制备方法
CN113410055B (zh) * 2021-05-21 2022-10-25 嘉兴学院 一种低漏导高耐压固态电介质薄膜电容器及其制备方法

Also Published As

Publication number Publication date
US20110222207A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
CN1790674B (zh) 具有氧化锆的电容器及其制造方法
KR100652420B1 (ko) 유전막 제조방법, 그 유전막을 포함하는 mim 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ald장치
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
TWI488290B (zh) 包括含碳電極之半導體元件及其製法
US7735206B2 (en) Method for forming a capacitor dielectric and method for manufacturing capacitor using the capacitor dielectric
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
KR100640654B1 (ko) ZrO2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
TWI322487B (en) Method for fabricating capacitor in semiconductor device
JP4709115B2 (ja) ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
JP2009059889A (ja) キャパシタ及びその製造方法
US20070098892A1 (en) Method of forming a layer and method of manufacturing a capacitor using the same
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
JP2006310754A (ja) ナノ複合体の誘電膜、その誘電膜を有するキャパシタ及びその製造方法
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
US8372746B2 (en) Electrode of semiconductor device and method for fabricating capacitor
US20060240679A1 (en) Method of manufacturing semiconductor device having reaction barrier layer
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR100809336B1 (ko) 메모리 소자의 제조 방법
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR101303178B1 (ko) 캐패시터 유전막 제조방법
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR20050067577A (ko) 혼합유전막의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid