KR20050067577A - 혼합유전막의 제조 방법 - Google Patents

혼합유전막의 제조 방법 Download PDF

Info

Publication number
KR20050067577A
KR20050067577A KR1020030098564A KR20030098564A KR20050067577A KR 20050067577 A KR20050067577 A KR 20050067577A KR 1020030098564 A KR1020030098564 A KR 1020030098564A KR 20030098564 A KR20030098564 A KR 20030098564A KR 20050067577 A KR20050067577 A KR 20050067577A
Authority
KR
South Korea
Prior art keywords
cycle
dielectric film
purge
depositing
hfo
Prior art date
Application number
KR1020030098564A
Other languages
English (en)
Inventor
박종범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030098564A priority Critical patent/KR20050067577A/ko
Publication of KR20050067577A publication Critical patent/KR20050067577A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Abstract

본 발명은 이중 유전막을 형성할 때 두 개의 챔버를 이용함에 따라 발생하는 증착두께 불량, 복잡한 공정, 쓰루풋 저하 및 장비가격 증가를 방지하는데 적합한 캐패시터용 유전막의 제조 방법을 제공하기 위한 것으로, 본 발명은 제1유전막을 증착하기 위한 제1사이클을 진행하는 단계, 제2유전막을 증착하기 위한 제2사이클을 진행하는 단계, 및 상기 제1사이클과 상기 제2사이클을 하나의 원자층증착챔버내에서 교대로 1사이클씩 반복진행하여 상기 제1유전막과 상기 제2유전막이 혼합된 유전막을 증착하는 단계를 포함한다.

Description

혼합유전막의 제조 방법{FABRICATION METHOD OF ALLOYED DIELECTRIC LAYER}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 두 개의 유전막이 혼합된 캐패시터용 유전막의 제조 방법에 관한 것이다.
최근 미세화된 반도체 공정 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다. 그러나, 기억소자의 동작에 필요한 충전용량은 셀면적 감소에도 불구하고, 소프트 에러(soft error)의 발생과 리프레쉬 시간(refresh time)의 단축을 방지하기 위해서 25fF/cell 이상의 충분한 용량이 지속적으로 요구되고 있다. 따라서, 현재 DCS(Di-Chloro-Silane) 가스를 사용하여 증착한 실리콘질화막(Si3N4)을 유전체로 사용하고 있는 DRAM용 NO 캐패시터 소자의 경우 표면적이 큰 반구형 구조의 전극 표면을 갖는 3차원 형태의 전하저장전극을 사용하고 있음에도 불구하고, 그 높이가 계속적으로 증가하고 있다.
한편, NO 캐패시터가 256M 이상의 차세대 DRAM 캐패시터에 필요한 충전용량을 확보하는데 그 한계를 보이고 있기 때문에 Ta2O5, Al2O3 , HfO2 등의 고유전상수를 갖는 유전막을 채용한 캐패시터 소자의 개발이 본격적으로 진행되고 있다.
그러나, Ta2O5는 누설전류특성이 취약하며, Al2O3(ε=8)는 누설전류특성은 우수하지만 유전상수가 아주 크지 않기 때문에 충전용량 확보에 제약이 있으며, 유전상수가 비교적 큰 HfO2(ε=20∼25)는 충전용량 확보는 우수하지만 항복전계 강도가 낮아 반복적인 전기적 충격에 취약하기 때문에 캐패시터의 내구성이 떨어지는 문제점을 갖고 있다.
이를 해결하기 위해 HfO2/Al2O3, Ta2O5/Al 2O3, TiO2/Al2O3과 같은 적층 구조, 즉 이중 유전막(Double dielectric layer) 구조를 채택하는 캐패시터가 제안되었다.
도 1은 종래 기술에 따른 이중 유전막을 갖는 캐패시터를 도시한 도면이다.
도 1에 도시된 바와 같이, 하부전극(11)과 상부전극(13) 사이에 위치하는 캐패시터의 유전막(12)은 Al2O3(12a)와 HfO2, Ta2O5 또는 TiO2 중에서 선택된 하나(12b)가 적층된 이중 유전막 구조를 갖는다.
상기한 바와 같이 이중 유전막을 형성할 때, 종래에는 2개의 챔버를 이용하여 첫번째 챔버에서 첫번째 유전막을 증착하고, 두번째 챔버에서 두번째 유전막을 증착하는 방법을 채택하였다.
그러나, 이와 같이 두 개의 챔버를 이용하여 각각 유전막을 증착하기 때문에 1사이클 단위로 각 유전막의 증착두께를 제어하기 어렵다. 또한, 공정 진행 방법에 있어서도 2개의 챔버를 교대로 사용해야 하므로 공정이 복잡해지고, 쓰루풋(Through-put)도 매우 떨어지는 문제가 있다. 더욱이, 2개의 챔버가 필요하므로 장비가격도 2배로 소요된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 이중 유전막을 형성할 때 두 개의 챔버를 이용함에 따라 발생하는 증착두께 불량, 복잡한 공정, 쓰루풋 저하 및 장비가격 증가를 방지하는데 적합한 캐패시터용 유전막의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 유전막 제조 방법은 제1유전막을 증착하기 위한 제1사이클을 진행하는 단계, 제2유전막을 증착하기 위한 제2사이클을 진행하는 단계, 및 상기 제1사이클과 상기 제2사이클을 하나의 원자층증착챔버내에서 교대로 1사이클씩 반복진행하여 상기 제1유전막과 상기 제2유전막이 혼합된 유전막을 증착하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 유전막 제조 방법은 제1유전막을 증착하기 위한 제1사이클을 진행하는 단계, 제2유전막을 증착하기 위한 제2사이클을 진행하는 단계, 및 상기 제1사이클과 상기 제2사이클이 혼합된 증착 사이클을 하나의 원자층증착챔버내에서 반복 진행하여 상기 제1유전막과 상기 제2유전막이 혼합된 유전막을 증착하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 유전막 제조 방법은 제1유전막을 증착하기 위한 제1사이클을 진행하는 단계, 제2유전막을 증착하기 위한 제2사이클을 진행하는 단계, 상기 제1사이클과 상기 제2사이클이 혼합된 제3사이클을 진행하는 단계, 및 상기 제1사이클, 제2사이클 및 상기 제3사이클을 하나의 원자층증착챔버내에서 교대로 1사이클씩 반복 진행하여 상기 제1유전막과 상기 제2유전막이 혼합된 유전막을 증착하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 본 발명은 두 개의 유전막이 일정 두께를 갖고 적층(stack)된 이중 유전막 구조를 갖는 종래기술과 달리, 하나의 증착챔버내에서 두 개의 유전막이 교대로 반복 증착되어 혼합된 유전막 구조이다.
도 2는 본 발명의 실시예에 따른 혼합 유전막을 갖는 캐패시터의 구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 캐패시터는 하부전극(21), 하부전극(21) 상에 Al2O3(22a)과 HfO2(22b)이 번갈아가면서 혼합된 [Al 2O3-HfO2] 유전막(22), [Al2O3-HfO2] 유전막(22) 상의 상부전극(23)으로 구성된다.
도 2에서, 하부전극(21) 및 상부전극(23)은 인(P) 또는 비소(As)가 도핑된 폴리실리콘막, TiN, Ru, Pt, Ir 및 HfN으로 이루어진 그룹중에서 선택된 하나이며, 예컨대, 하부전극(21)과 상부전극(23)이 모두 폴리실리콘막으로 구성되어 SIS(Silicon Insulator Silicon) 캐패시터 구조를 형성하거나, 하부전극(21)은 폴리실리콘막이고 상부전극(23)은 금속막 또는 금속산화막으로 구성되어 MIS(Metal Insulator Silicon) 캐패시터 구조를 형성하거나 또는 하부전극(21)과 상부전극(23)이 모두 금속막 또는 금속산화막으로 구성되어 MIM(Metal Insulator Metal) 캐패시터 구조를 형성할 수 있다. 아울러, 하부전극(21)은 적층(stack) 구조, 콘케이브(concave) 구조 또는 실린더(cylinder) 구조일 수 있다.
그리고, 하부전극(21)과 상부전극(23) 사이에 위치하는 [Al2O3-HfO2] 유전막(22)은 하부전극(21)에 접하는 유전막이 Al2O3(22a)가 되고 상부전극(23)에 접하는 유전막이 HfO2(22b)가 된다. 따라서, 누설전류특성이 우수한 Al2O3 와 항복전계특성이 우수한 HfO2를 기본적으로 사용하고 있다.
도 2에 상세히 도시된 [Al2O3-HfO2] 유전막(22)은 원자층증착법(Atomic Layer Deposition; ALD)을 통해 증착한 것이다.
잘 알려진 바와 같이, 원자층증착법(ALD)은 먼저 소스가스를 공급하여 기판 표면에 한 층의 소스를 화학적으로 흡착(Chemical Adsorption)시키고 여분의 물리적 흡착된 소스들은 퍼지가스를 흘려보내어 퍼지시킨 다음, 한 층의 소스에 반응가스를 공급하여 한 층의 소스와 반응가스를 화학반응시켜 원하는 원자층을 증착하고 여분의 반응가스는 퍼지가스를 흘려보내 퍼지시키는 과정을 한 사이클로 하여 박막을 증착한다. 상술한 바와 같이 원자층증착방법은 표면 반응 메카니즘(Surface Reaction Mechanism)을 이용하므로써 안정된 박막을 얻을 수 있을 뿐만 아니라 균일한 박막을 얻을 수 있다. 또한, 소스가스와 반응가스를 서로 분리시켜 순차적으로 주입 및 퍼지시키기 때문에 화학적기상증착법(CVD)에 비해 가스 위상 반응(Gas Phase Reaction)에 의한 파티클(Particle) 생성을 억제하는 것으로 알려져 있다.
도 3a는 [Al2O3-HfO2] 유전막을 형성하기 위한 제1방법을 도시한 도면이고, 도 3b는 도 3a에 도시된 [Al2O3-HfO2] 유전막을 증착하기 위한 원자층증착 메카니즘을 나타낸 도면이다.
도 3a에 도시된 바와 같이, [Al2O3-HfO2] 유전막(22)은 Al2 O3(22a)를 원자층 단위로 증착하는 사이클과 HfO2(22b)를 원자층 단위로 증착하는 사이클을 반복 수행하여 Al2O3(22a)와 HfO2(22b)가 번갈아가면서 증착되어 요구되는 두께(d)의 [Al2O3-HfO2] 유전막(22)을 형성한다.
[Al2O3-HfO2] 유전막(22)을 증착하기 위한 제1방법은 다음과 같다. 이때, 원자층증착이 이루어지는 증착챔버 내부에 하부전극이 형성된 기판을 로딩시킨 후, 이 증착챔버내에서 [Al2O3]와 [HfO2]를 1사이클씩 반복해서 증착한다. 이때, 증착챔버의 압력은 0.1torr∼10torr를 유지하고, 증착 온도는 250℃∼500℃을 유지한다.
도 3b를 참조하면, Al2O3의 원자층증착공정은 알루미늄소스 공급, 퍼지, 반응가스 공급 및 퍼지의 순서로 구성된 단위 사이클을 반복진행한다.
알루미늄소스로 TMA[Tri Methyl Aluminum; Al(CH3)3] 소스를 증착챔버 내부로 0.1초∼5초간 플로우시켜 TMA 소스를 흡착시킨다. 다음에, 미반응 TMA 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지과정을 수행하고, 반응가스인 H2O 가스를 0.1초∼5초간 플로우시켜 흡착된 TMA 소스와 H2O 사이의 반응을 유도하여 원자층 단위의 Al2O3를 증착한다. 다음에, 미반응 H2O 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다.
전술한 바와 같은 TMA 소스 공급, 퍼지, H2O 공급, 퍼지의 과정을 1사이클로 하고, 이 사이클을 반복 진행하여 원하는 두께의 Al2O3를 증착한다. 여기서, Al 2O3의 Al 소스로는 TMA[Tri-Methyl Aluminum; Al(CH3)3]외에 MTMA[Modified Tri-Methyl Aluminum; MTMA; Al(CH3)3N(CH2)5CH3]를 이용할 수도 있다. 한편, 퍼지 가스로는 질소외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
다음으로, HfO2의 원자층증착공정은 하프늄소스 공급, 퍼지, 반응가스 공급 및 퍼지의 순서로 구성된 단위 사이클을 반복진행한다.
하프늄소스로 HfCl4, Hf(NO3)4, Hf(NCH2C2H 5)4 및 Hf(OC2H5)4 중에서 선택된 하나의 소스를 기화기에서 기화시킨후 증착챔버 내부로 공급하여 하프늄 소스를 흡착시킨다. 다음에, 미반응 하프늄 소스를 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 반응가스인 H2O 가스를 0.1초∼5초간 플로우시켜 흡착된 하프늄소스와 H2O 사이의 반응을 유도하여 원자층 단위의 HfO2를 증착한다. 다음에, 미반응 H2O 및 반응부산물을 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다.
전술한 바와 같은 하프늄 소스 공급, 퍼지, H2O 공급, 퍼지의 과정을 1사이클로 하고, 이 사이클을 반복 실시하여 원하는 두께의 HfO2을 증착한다. 한편, 퍼지 가스로는 질소외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
상기한 제1방법에 따르면, Al2O3를 증착하는 사이클과 HfO2를 증착하기 위한 사이클을 1사이클씩 교대로 반복해서 증착하여 원하는 두께(d)의 [Al2O3-HfO 2] 유전막(22)을 증착한다.
도 4a는 [Al2O3-HfO2] 유전막을 형성하기 위한 제2방법을 도시한 도면이고, 도 4b는 도 4a에 도시된 [Al2O3-HfO2] 유전막을 증착하기 위한 원자층증착 메카니즘을 나타낸 도면이다.
도 4a 및 도 4b에 도시된 바와 같이, [Al2O3-HfO2] 유전막(22)은 여러층의 [Al2O3-HfO2]이 반복적으로 증착된 구조를 갖는다. 즉, 1사이클을 진행하여 [Al2O3-HfO2]1을 증착하고, 사이클을 n회 진행하여 [Al2O3-HfO 2]n까지 증착하여 요구되는 두께(d)를 갖는 [Al2O3-HfO2] 유전막(22)을 증착한다.
도 4b를 참조하면, [Al2O3-HfO2] 유전막(22)은 1사이클내에 Al2 O3의 원자층증착공정과 HfO2의 원자층증착공정이 포함되어 있다. 즉, [Al2O3-HfO 2] 유전막(22)을 증착하기 위한 1사이클은 알루미늄소스 공급, 퍼지, 반응가스 공급, 퍼지, 하프늄소스공급, 퍼지, 반응가스 공급 및 퍼지의 순서로 구성된다.
예를 들어, 1사이클을 이용한 [Al2O3-HfO2]1의 증착방법을 설명하면, 알루미늄소스로 TMA[Tri Methyl Aluminum; Al(CH3)3] 소스를 증착챔버 내부로 0.1초∼5초간 플로우시켜 TMA 소스를 흡착시킨다. 다음에, 미반응 TMA 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지과정을 수행하고, 반응가스인 H2O 가스를 0.1초∼5초간 플로우시켜 흡착된 TMA 소스와 H2O 사이의 반응을 유도하여 원자층 단위의 Al2O3를 증착한다. 다음에, 미반응 H2O 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다.
다음으로, 하프늄소스로 HfCl4, Hf(NO3)4, Hf(NCH2C2 H5)4 및 Hf(OC2H5)4 중에서 선택된 하나의 소스를 기화기에서 기화시킨후 증착챔버 내부로 공급하여 하프늄 소스를 흡착시킨다. 다음에, 미반응 하프늄 소스를 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 반응가스인 H2O 가스를 0.1초∼5초간 플로우시켜 흡착된 하프늄소스와 H2O 사이의 반응을 유도하여 원자층 단위의 HfO2를 증착한다. 다음에, 미반응 H2O 및 반응부산물을 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. 상기한 1사이클에서, Al2O3의 Al 소스로는 TMA[Tri-Methyl Aluminum; Al(CH3)3]외에 MTMA[Modified Tri-Methyl Aluminum; MTMA; Al(CH3)3N(CH2)5CH3]를 이용할 수도 있다. 한편, 퍼지 가스로는 질소외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
전술한 바와 같은 알루미늄소스 공급, 퍼지, 반응가스 공급, 퍼지, 하프늄소스공급, 퍼지, 반응가스 공급 및 퍼지의 순서로 구성된 1사이클을 반복 진행하여 원하는 두께의 [Al2O3-HfO2] 유전막(22)을 증착한다.
상기한 제2방법에 따르면, Al2O3 증착사이클과 HfO2 증착사이클을 혼합한 증착사이클을 1사이클로 하고, 이 1사이클을 반복해서 원하는 두께(d)의 [Al2O3-HfO 2] 유전막(22)을 증착한다.
상기한 제1방법 및 제2방법에 의하면, 본 발명의 [Al2O3-HfO2] 유전막은 하나의 증착챔버내에서 2개의 유전막([Al2O3], [HfO2])을 교대로 반복해서 증착할 수 있어 박막 증착 과정이 단순해지고, 쓰루풋도 향상되며, 장비투자 비용도 줄일 수 있다.
제1방법과 제2방법을 혼합한 제3방법에 의해서도 제1방법, 제2방법에서 구현한 효과를 동일하게 얻을 수 있다.
도 5는 제1방법과 제2방법을 혼합하여 증착한 [Al2O3-HfO2] 유전막 구조를 도시한 도면이다.
도 5에 도시된 바와 같이, [Al2O3-HfO2] 유전막의 총 두께중에서 일부는 제1방법을 적용하여 증착하고, 나머지는 제2방법을 적용하며, 제1방법과 제2방법을 1사이클씩 교대로 반복진행하므로써 원하는 총 두께로 증착한다.
즉, [Al2O3-HfO2] 유전막의 총 두께 중에서 일부는 도 3b에 도시된 것처럼 알루미늄소스 공급, 퍼지, 반응가스 공급 및 퍼지로 구성된 Al2O3 증착 사이클과 하프늄소스 공급, 퍼지, 반응가스 공급 및 퍼지로 구성된 HfO2 증착사이클을 교대로 반복진행하여 증착한다. 그리고, [Al2O3-HfO2] 유전막의 총 두께 중에서 나머지 일부는 도 4b에 도시된 것처럼 알루미늄소스 공급, 퍼지, 반응가스 공급, 퍼지, 하프늄소스 공급, 퍼지, 반응가스 공급 및 퍼지로 구성된 [Al2O3-HfO2] 증착사이클을 통해 증착한다.
따라서, 제3방법을 적용하면, 하나의 챔버내에서 Al2O3 증착사이클, HfO2 증착사이클, Al2O3-HfO2 증착사이클을 선택하여 적용하므로써 각 유전막별 두께를 원하는 수준으로 증착할 수 있는 효과가 있다.
한편, 제1방법과 제3방법에서, 동일한 비율로 사이클을 적용하지 않고, 각각의 유전막 두께를 조절하기 위해 Al2O3를 증착하는 사이클을 1사이클로 하여 Al 2O3만 일정 두께로 증착하거나, HfO2를 증착하는 사이클을 1사이클로 하여 HfO2만 일정 두께로 증착할 수 있다. 그리고, 제1,2방법 및 제3방법에서는 Al2O3를 먼저 증착하고 HfO2를 나중에 증착하는 사이클을 이용하였으나, HfO2 증착을 먼저하고, 나중에 Al2O3를 증착하는 [HfO2-Al2O3] 유전막 제조에도 적용할 수 있다.
상술한 실시예들에서는 [Al2O3-HfO2] 유전막에 대해 설명하였으나, 본 발명은 [Al2O3-Ta2O5], [Al2O3-ZrO2 ] 또는 [Al2O3-TiO2] 유전막 증착시에도 적용 가능하다.
먼저, [Al2O3-Ta2O5] 유전막 증착시, Ta2O 5를 증착하기위한 탄탈륨소스로는 탄탈륨에칠레이트[Ta(OC2H5)5]가 사용되며, 증착법은 [Al2O 3-HfO2]와 같이 원자층증착법을 이용하여 하나의 증착챔버내에서 Al2O3와 Ta2O5를 증착한다.
다음으로, [Al2O3-ZrO2] 유전막 증착시, ZrO2를 증착하기 위한 지르코늄소스로는 ZrCl4, ZrI4가 사용되며, 증착법은 [Al2O3-HfO2 ]와 같이 원자층증착법을 이용하여 하나의 증착챔버내에서 Al2O3와 ZrO2를 증착한다.
마지막으로, [Al2O3-TiO2] 유전막 증착시, TiO2를 증착하기위한 티타늄소스로는 TiCl4, Ti(OCH2CH3)4가 사용되며, 증착법은 [Al2 O3-HfO2]와 같이 원자층증착법을 이용하여 하나의 증착챔버내에서 Al2O3와 TiO2를 증착한다.
위에서 기술한 [Al2O3-HfO2], [Al2O3-Ta2 O5], [Al2O3-ZrO2] 또는 [Al2O3 -TiO2] 유전막 증착후에는 막내 불순물 제거를 통해 유전특성을 향상시키기 위해서 질소(N2) 분위기에서 열처리를 실시한다. 이때, 열처리는 300℃∼700℃의 온도와 1torr∼10torr의 압력하에서 1분∼60분동안 진행한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 하나의 증착챔버내에서 두 개의 유전막을 증착할 수 있으므로 박막 증착과정이 단순해지고, 쓰루풋도 향상되며, 장비투자 비용을 절반으로 줄일 수 있는 효과가 있다.
도 1은 종래 기술에 따른 이중 유전막을 갖는 캐패시터를 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 혼합 유전막을 갖는 캐패시터의 구조를 도시한 도면이다.
도 3a는 [Al2O3]-[HfO2] 유전막을 형성하기 위한 제1방법을 도시한 도면,
도 3b는 도 3a에 도시된 [Al2O3]-[HfO2] 유전막을 증착하기 위한 원자층증착 메카니즘을 나타낸 도면,
도 4a는 [Al2O3]-[HfO2] 유전막을 형성하기 위한 제2방법을 도시한 도면,
도 4b는 도 4a에 도시된 [Al2O3]-[HfO2] 유전막을 증착하기 위한 원자층증착 메카니즘을 나타낸 도면,
도 5는 제1방법과 제2방법을 혼합하여 증착한 [Al2O3]-[HfO2] 유전막 구조를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
22 : [Al2O3-HfO2] 유전막
22a : Al2O3
22b : HfO2

Claims (7)

  1. 제1유전막을 증착하기 위한 제1사이클을 진행하는 단계;
    제2유전막을 증착하기 위한 제2사이클을 진행하는 단계; 및
    상기 제1사이클과 상기 제2사이클을 하나의 원자층증착챔버내에서 교대로 1사이클씩 반복진행하여 제1유전막과 제2유전막이 혼합된 유전막을 증착하는 단계
    를 포함하는 유전막 제조 방법.
  2. 제1항에 있어서,
    상기 제1사이클과 상기 제2사이클은,
    각각 소스가스 공급, 퍼지, 반응가스 공급 및 퍼지로 구성된 사이클을 1사이클로 하는 것을 특징으로 하는 유전막 제조 방법.
  3. 제1유전막을 증착하기 위한 제1사이클을 진행하는 단계;
    제2유전막을 증착하기 위한 제2사이클을 진행하는 단계; 및
    상기 제1사이클과 상기 제2사이클이 혼합된 증착 사이클을 하나의 원자층증착챔버내에서 반복 진행하여 상기 제1유전막과 상기 제2유전막이 혼합된 유전막을 증착하는 단계
    를 포함하는 유전막 제조 방법.
  4. 제3항에 있어서,
    상기 혼합된 증착 사이클은,
    상기 제1유전막을 증착하기 위한 제1소스 공급, 퍼지, 반응가스 공급, 퍼지, 상기 제2유전막을 증착하기 위한 제2소스 공급, 퍼지, 반응가스 공급 및 퍼지로 구성된 사이클을 1사이클로 하는 것을 특징으로 하는 유전막 제조 방법.
  5. 제1유전막을 증착하기 위한 제1사이클을 진행하는 단계;
    제2유전막을 증착하기 위한 제2사이클을 진행하는 단계; 및
    상기 제1사이클과 상기 제2사이클이 혼합된 제3사이클을 진행하는 단계; 및
    상기 제1사이클, 제2사이클 및 상기 제3사이클을 하나의 원자층증착챔버내에서 교대로 1사이클씩 반복 진행하여 상기 제1유전막과 상기 제2유전막이 혼합된 유전막을 증착하는 단계
    를 포함하는 유전막 제조 방법.
  6. 제5항에 있어서,
    상기 제1사이클과 상기 제2사이클은 각각 소스가스 공급, 퍼지, 반응가스 공급 및 퍼지로 구성된 사이클을 1사이클로 하며, 상기 제3사이클은 상기 제1유전막을 증착하기 위한 제1소스가스 공급, 퍼지, 반응가스 공급, 퍼지, 상기 제2유전막을 증착하기 위한 제2소스가스 공급, 퍼지, 반응가스 공급 및 퍼지로 구성된 사이클을 1사이클로 하는 것을 특징으로 하는 유전막 제조 방법.
  7. 제1항, 제3항 또는 제5항에 있어서,
    상기 제1유전막은 Al2O3이고, 상기 제2유전막은 HfO2, Ta2O 5, ZrO2 또는 TiO2중에서 선택되는 것을 특징으로 하는 유전막 제조 방법.
KR1020030098564A 2003-12-29 2003-12-29 혼합유전막의 제조 방법 KR20050067577A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098564A KR20050067577A (ko) 2003-12-29 2003-12-29 혼합유전막의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098564A KR20050067577A (ko) 2003-12-29 2003-12-29 혼합유전막의 제조 방법

Publications (1)

Publication Number Publication Date
KR20050067577A true KR20050067577A (ko) 2005-07-05

Family

ID=37258216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098564A KR20050067577A (ko) 2003-12-29 2003-12-29 혼합유전막의 제조 방법

Country Status (1)

Country Link
KR (1) KR20050067577A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655140B1 (ko) * 2005-11-10 2006-12-08 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR101321880B1 (ko) * 2010-05-25 2013-10-28 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655140B1 (ko) * 2005-11-10 2006-12-08 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
US7616426B2 (en) 2005-11-10 2009-11-10 Hynix Semiconductor Inc. Capacitor and method for fabricating the same
US7835134B2 (en) 2005-11-10 2010-11-16 Hynix Semiconductor Inc. Capacitor and method for fabricating the same
KR101321880B1 (ko) * 2010-05-25 2013-10-28 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Similar Documents

Publication Publication Date Title
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US8256077B2 (en) Method for forming a capacitor dielectric having tetragonal phase
JP5094057B2 (ja) 半導体素子のキャパシタ製造方法
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
JP2001200363A (ja) テクスチャ加工されたキャパシタ電極上のコンフォーマル薄膜
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
US20040087081A1 (en) Capacitor fabrication methods and capacitor structures including niobium oxide
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR20050067577A (ko) 혼합유전막의 제조 방법
KR20070106289A (ko) 이트륨티타늄산화막을 구비한 반도체소자의 캐패시터 및 그제조 방법
KR100744656B1 (ko) 캐패시터 제조 방법
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100753037B1 (ko) 캐패시터 및 캐패시터 제조 방법
KR20060109052A (ko) 반도체 소자의 캐패시터 형성방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR100971430B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100604665B1 (ko) 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법
KR20070046393A (ko) 캐패시터 및 그 제조 방법
KR20070087324A (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination