KR100798735B1 - 캐패시터 및 그 제조 방법 - Google Patents

캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100798735B1
KR100798735B1 KR1020050103065A KR20050103065A KR100798735B1 KR 100798735 B1 KR100798735 B1 KR 100798735B1 KR 1020050103065 A KR1020050103065 A KR 1020050103065A KR 20050103065 A KR20050103065 A KR 20050103065A KR 100798735 B1 KR100798735 B1 KR 100798735B1
Authority
KR
South Korea
Prior art keywords
oxide film
lanthanum
zirconium
capacitor
source
Prior art date
Application number
KR1020050103065A
Other languages
English (en)
Other versions
KR20070046393A (ko
Inventor
이기정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050103065A priority Critical patent/KR100798735B1/ko
Publication of KR20070046393A publication Critical patent/KR20070046393A/ko
Application granted granted Critical
Publication of KR100798735B1 publication Critical patent/KR100798735B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 누설 전류 특성을 감소시키고, 열안정성을 개선하는 박막을 원자층 증착법으로 형성하는데 적합한 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 캐패시터 및 그의 제조 방법은 하부 전극을 형성하는 단계; 상기 하부 전극 상에 지르코늄산화막과 란탄늄산화막이 적층된 유전막을 형성하는 단계; 및 상기 유전막 상에 상부 전극을 형성하는 단계를 포함하며, 이에 따라 본 발명은 본 발명은 란탄늄산화막과 지르코늄산화막을 혼용한 2중막, 3중막 또는 다중막을 캐패시터 유전막으로 채용하여 단일 유전막을 채용한 캐패시터보다 누설 전류 발생을 효과적으로 억제할 수 있고, 유전막의 내구성이 향상되므로, ULSI 제품군의 캐패시터 소자의 전기적 성능을 개선하여 신뢰도를 향상시킬 수 있다.
캐패시터, 유전막, 원자층 증착(ALD), 란탄(La), 지르코늄(Zr)

Description

캐패시터 및 그 제조 방법{CAPACITOR AND METHOD OF MANUFACTURING THE SAME}
도 1은 종래 기술에 따른 캐패시터를 도시한 도면,
도 2는 본 발명의 제1실시예에 따른 캐패시터의 유전막 구조를 도시한 도면,
도 3은 본 발명의 제2실시예에 따른 캐패시터의 유전막 구조를 도시한 도면,
도 4는 본 발명의 제3실시예에 따른 캐패시터의 유전막 구조를 도시한 도면,
도 5는 본 발명의 제4실시예에 따른 캐패시터의 유전막 구조를 도시한 도면,
도 6은 본 발명의 제5실시예에 따른 캐패시터의 유전막 구조를 도시한 도면,
도 7은 본 발명의 제6실시예에 따른 캐패시터의 유전막 구조를 도시한 도면,
도 8은 본 발명의 제1, 3실시예에 따른 캐패시터의 유전막 형성 방법의 메카니즘을 도시한 도면,
도 9는 본 발명의 제2, 4실시예에 따른 캐패시터의 유전막 형성 방법의 메카니즘을 도시한 도면,
도 10은 본 발명의 제5실시예에 따른 캐패시터의 유전막 형성 방법의 메카니즘을 도시한 도면,
도 11은 본 발명의 제6실시예에 따른 캐패시터의 유전막 형성 방법의 메카니 즘을 도시한 도면,
도 12는 본 발명의 실시예를 적용한 캐패시터 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
41 : 반도체 기판 42 : 층간절연막
43 : 스토리지노드콘택플러그 44 : 스토리지노드 산화막
45 : 스토리지노드(하부전극) 46 : 유전막
47 : 플레이트전극(상부전극)
본 발명은 반도체 제조 기술에 관한 것으로, 특히 원차증 증착(Atomic Layer Deposition)을 이용한 박막을 채용한 캐패시터 및 이를 이용한 MIM(Metal-Insulator-Metal) 캐패시터 제조 방법에 관한 것이다.
최근, 미세화된 반도체 공정 기술의 급속한 발전으로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하고 있으며, 동작 전압의 저전압화가 이루어지고 있다.
한편, 기억 소자의 동작에 필요한 충전 용량은 셀 면적 감소에도 불구하고, 소프트 에러(soft error)의 발생과 리프레시 시간(refresh time)의 단축을 방지하기 위해서 25fF/cell 이상의 충분한 용량이 지속적으로 요구되고 있다.
그런데, Al2O3 유전막을 채용한 SIS(Polysilicon-Insulator-Polysilicon) 형태의 캐패시터가 512M 이상의 차세대 DRAM(Dynamic Random Access Memory) 제품에 필요한 충전 용량을 확보하는데 그 한계를 보이고 있기 때문에 TiN 전극과 HfO2/Al2O3 유전막을 채용한 MIS(Metal-Insulator-Polysilicon) 형태 또는 HfO2/Al2O3/HfO2 유전막을 채용한 MIM 형태의 캐패시터 개발이 주류를 이루고 있다.
그러나, 이들 캐패시터의 경우 기대할 수 있는 등가산화막(Tox : Equivalent Oxide Thickness) 두께의 한계가 11Å 정도이기 때문에 70㎚급 이하의 금속 배선 공정이 적용되는 반도체 DRAM 제품군에서 25fF/cell 이상의 셀 충전 용량(Cell Capacitance)확보가 전하저장전극의 구조를 복잡하게 변화시켜 전하저장전극의 면적을 증가시키지 않는한 사실상 어렵다.
도 1은 종래 기술에 따른 캐패시터 제조 방법을 도시한 공정 단면도이다.
도 1에 도시된 바와 같이, 하부 전극(11) 상에 유전막(12)을 형성한다. 유전막(12)은 Ta2O5(탄탈륨산화막) 또는 HfO2를 사용하며, 이들의 단일막 또는 혼합막을 사용한다. 이어서, 유전막(12) 상에 상부 전극(13)을 형성한다.
그러나, 상술한 종래 기술은 하부 전극으로 TiN막을 사용하는 경우, 등가산화막의 두께를 10Å 이하로 낮추면, MIM 캐패시터의 누설 전류(Leakage Current)가 1fA/cell 정도 수준으로 발생하기 때문에 사실상 제품에 적용이 어려운 상황이다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 누설 전류 특성을 감소시키고, 열안정성을 개선하는 박막을 원자층 증착법으로 형성하는데 적합한 캐패시터 및 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 특징적인 본 발명의 캐패시터는, 하부 전극, 상기 하부 전극 상의 지르코늄산화막과 란탄늄산화막이 적층된 유전막, 및 상기 유전막 상의 상부 전극이 제공된다.
또한, 본 발명의 캐패시터는, 하부 전극, 상기 하부 전극 상의 지르코늄, 란탄 및 산소가 혼합된 LaxZryOz 유전막, 및 상기 유전막 상의 상부 전극이 제공된다.
또한, 본 발명의 캐패시터 제조 방법은, 하부 전극을 형성하는 단계, 상기 하부 전극 상에 지르코늄산화막과 란탄늄산화막이 적층된 유전막을 형성하는 단계, 및 상기 유전막 상에 상부 전극을 형성하는 단계를 포함한다.
또한, 본 발명의 캐패시터 제조 방법은, 하부 전극을 형성하는 단계, 상기 하부 전극 상에 지르코늄, 란탄, 산소가 혼합된 LaxZryOz 유전막을 형성하는 단계, 및 상기 유전막 상에 상부 전극을 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 제1실시예에 따른 캐패시터의 유전막 구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 하부 전극 상에 원자층 증착(ALD)을 통해 지르코늄산화막(21)과 란탄늄산화막(22)의 순서로 적층된 50∼100Å 두께의 유전막을 형성한다.
먼저, 지르코늄산화막(21)은 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 지르코늄 소스 가스를 주입하는 제1단계에서 지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4 또는 지르코늄을 함유한 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:100∼500g/cm3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 지르코늄산화막(ZrO2)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 지르코늄산화막(21)을 형성하고, 본 발명의 제1실시예에서는 20∼50Å 두께로 형성한다.
계속해서, 지르코늄산화막(21) 상에 란탄늄산화막(22)을 형성한다.
란탄늄산화막(22)은 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 란탄 소스 가스를 주입하는 제1단계에서, 란탄 소스는 La[(CH3)2CH-CH3CONH2], La(CH3)3, La(OC2H5)3, La(CH3)3, La(C2H5)3 또는 란탄을 함유한 유기 금속 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:250±100g/m3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 란탄늄산화막(La2O3)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 란탄늄산화막(21)을 형성하고 본 발명의 제1실시예에서는 30∼60Å 두께로 형성한다.
한편, 지르코늄산화막(21)과 란탄늄산화막(22) 형성을 위한 원자층 증착은 200∼500℃의 온도에서 진행한다.
도 3은 본 발명의 제2실시예에 따른 캐패시터의 유전막 구조를 도시한 도면이다.
도 3에 도시된 바와 같이, 하부 전극 상에 원자층 증착(ALD)을 통해 란탄늄산화막(22)과 지르코늄산화막(21)의 순서로 적층된 50∼100Å 두께의 유전막을 형성한다.
먼저, 란탄늄산화막(22)은 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 란탄 소스 가스를 주입하는 제1단계에서, 란탄 소스는 La[(CH3)2CH-CH3CONH2], La(CH3)3, La(OC2H5)3, La(CH3)3, La(C2H5)3 또는 란탄을 함유한 유기 금속 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:250±100g/m3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 란탄늄산화막(La2O3)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 란탄늄산화막(21)을 형성하고 본 발명의 제2실시예에서는 30∼60Å 두께로 형성한다.
이어서, 란탄늄산화막(22) 상에 지르코늄산화막(21)을 형성한다.
지르코늄산화막(21)은 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 지르코늄 소스 가스를 주입하는 제1단계에서 지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4 또는 지르코늄을 함유한 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:100∼500g/cm3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 지르코늄산화막(ZrO2)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 지르코늄산화막(21)을 형성하고, 본 발명의 제2실시예에서는 20∼50Å 두께로 형성한다.
한편, 란탄늄산화막(22)과 지르코늄늄산화막(21) 형성을 위한 원자층 증착은 200∼500℃의 온도에서 진행한다.
도 4는 본 발명의 제3실시예에 따른 캐패시터의 유전막 구조를 도시한 도면이다.
도 4에 도시된 바와 같이, 하부 전극 상에 원자층 증착(ALD)을 통해 지르코 늄산화막(21), 란탄늄산화막(22), 지르코늄산화막(21)의 순서로 적층된 50∼100Å 두께의 유전막을 형성한다.
지르코늄산화막(21)은 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 지르코늄 소스 가스를 주입하는 제1단계에서 지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4 또는 지르코늄을 함유한 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:100∼500g/cm3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 지르코늄산화막(ZrO2)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 지르코늄산화막(21)을 형성하고, 본 발명의 제3실시예에서는 10∼30Å 두께로 형성한다.
계속해서, 지르코늄산화막(21) 상에 란탄늄산화막(22)을 형성한다.
란탄늄산화막(22)은 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 란탄 소스 가스를 주입하는 제1단계에서, 란탄 소스는 La[(CH3)2CH-CH3CONH2], La(CH3)3, La(OC2H5)3, La(CH3)3, La(C2H5)3 또는 란탄을 함유한 유기 금속 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm) 를 주입한다. 반응 가스는 O3(농도:250±100g/m3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 란탄늄산화막(La2O3)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 란탄늄산화막(22)을 형성하고, 본 발명의 제3실시예에서는 30∼60Å 두께로 형성한다.
계속해서, 란탄늄산화막(22) 상에 지르코늄산화막(21)을 형성한다. 이 때, 지르코늄산화막은 란탄늄산화막(22) 하부에 형성된 지르코늄산화막(21)과 같은 공정을 통해 형성되므로 자세한 설명은 생략한다. 지르코늄산화막(21)과 란탄늄산화막(22) 형성을 위한 원자층 증착은 200∼500℃의 온도에서 진행한다.
위와 같은 공정을 반복 진행하여, 지르코늄산화막(21)/란탄늄산화막(22)/지르코늄산화막(21)의 3중 구조의 유전막을 형성할 수 있다.
도 5는 본 발명의 제4실시예에 따른 캐패시터의 유전막 구조를 도시한 도면이다.
도 5에 도시된 바와 같이, 하부 전극 상에 원자층 증착(ALD)법을 통해 란탄늄산화막(22), 지르코늄산화막(21), 란탄늄산화막(22)의 순서로 적층된 50∼100Å 두께의 유전막을 형성한다.
란탄늄산화막(22)은 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 란탄 소스 가스를 주입하는 제1단계에서, 란탄 소스는 La[(CH3)2CH-CH3CONH2], La(CH3)3, La(OC2H5)3, La(CH3)3, La(C2H5)3 또는 란탄을 함유한 유기 금속 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:250±100g/m3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하 여 란탄늄산화막(La2O3)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 란탄늄산화막(22)을 형성하고, 본 발명의 제4실시예에서는 30∼60Å 두께로 형성한다.
계속해서, 란탄늄산화막(22) 상에 지르코늄산화막(21)을 형성한다.
지르코늄산화막(21)은 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 지르코늄 소스 가스를 주입하는 제1단계에서 지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4 또는 지르코늄을 함유한 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm) 를 주입한다. 반응 가스는 O3(농도:100∼500g/cm3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 지르코늄산화막(ZrO2)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 지르코늄산화막(21)을 형성하고, 본 발명의 4실시예에서는 10∼30Å 두께로 형성한다.
계속해서, 지르코늄산화막(21) 상에 란탄늄산화막(22)을 형성한다. 이 때, 란탄늄산화막(22)은 지르코늄산화막(21) 하부에 형성된 란탄늄산화막(22)과 같은 공정을 통해 형성되므로 자세한 설명은 생략하며, 지르코늄산화막(21)과 란탄늄산화막(22) 형성을 위한 원자층 증착은 200∼500℃의 온도에서 진행한다.
위와 같은 공정을 반복 진행하여, 란탄늄산화막(22)/지르코늄산화막(21)/란탄늄산화막(22)의 3중 구조의 유전막을 형성할 수 있다.
도 6은 본 발명의 제5실시예에 따른 캐패시터의 유전막 구조를 도시한 도면이다.
도 6에 도시된 바와 같이, 하부 전극 상에 원자층 증착(ALD)을 통해 지르코늄산화막(21)과 란탄늄산화막(22)이 적층된 구조를 소정 횟수 반복하여 50∼100Å 두께의 유전막((La2O3/ZrO2)n; 2≤n≤10)을 형성한다.
지르코늄산화막(21)은 지르코늄산화막(21)은 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 지르코늄 소스 가스를 주입하는 제1단계에서 지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4 또는 지르코늄을 함유한 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:100∼500g/cm3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하 여 지르코늄산화막(ZrO2)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용하고, 본 발명의 제5실시예에서 지르코늄산화막(21)은 5∼15Å의 두께로 형성한다.
계속해서, 지르코늄산화막(21) 상에 란탄늄산화막(22)을 형성한다.
란탄늄산화막(22)은 란탄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 란탄 소스 가스를 주입하는 제1단계에서, 란탄 소스는 La[(CH3)2CH-CH3CONH2], La(CH3)3, La(OC2H5)3, La(CH3)3, La(C2H5)3 또는 란탄을 함유한 유기 금속 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:250±100g/m3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 란탄늄산화막(La2O3)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 란탄늄산화막(22)을 형성하고, 본 발명의 제5실시예에서 란탄늄산화막(22)은 5∼20Å의 두께로 형성한다.
계속해서, 상기 공정을 통해 각각 형성된 지르코늄산화막(21)과 란탄늄산화막(22)을 번갈아 증착하여 최종적으로 원하는 두께의 유전막(200)을 형성한다.
상술한 제5실시예에서 제시한 다층 구조를 갖는 유전막을 형성하기 위해 지르코늄산화막 및 란탄늄산화막 형성 단위 사이클은 최소 2회 이상 10회 이내로 반복한다.
도 7은 본 발명의 제6실시예에 따른 캐패시터의 유전막 구조를 도시한 도면 이다.
도 7에 도시된 바와 같이, 하부 전극 상에 원자층 증착(ALD)을 통해 50∼100Å 두께의 유전막으로 지르코늄, 란탄, 산소가 혼합된 란탄늄지르코늄산화막(LaxZryO2)을 형성한다.
란탄늄지르코늄산화막을 형성하기 위한 첫 번째 방법으로, 먼저 란탄늄지르코늄산화막은, 지르코늄 소스 가스 주입, 퍼지, 반응 가스 공급, 퍼지를 단위 사이클로 하는 [지르코늄산화막 증착사이클]m과, 란탄 소스 가스 공급, 퍼지, 반응 가스 공급, 퍼지를 단위 사이클로 하는 [란탄늄산화막 증착사이클]n을 소정 회수 반복 진행하여 형성한다.
지르코늄산화막의 증착사이클은, 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 지르코늄 소스 가스를 주입하는 제1단계에서 지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4 또는 지르코늄을 함유한 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm) 를 주입한다. 반응 가스는 O3(농도:100∼500g/cm3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 지르코늄산화막(ZrO2)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
다음으로, 란탄늄산화막의 증착사이클은, 란탄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 란탄 소스 가스를 주입하는 제1단계에서, 란탄 소스는 La[(CH3)2CH-CH3CONH2], La(CH3)3, La(OC2H5)3, La(CH3)3, La(C2H5)3 또는 란탄을 함유한 유기 금속 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:250±100g/m3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 란탄늄산화막(La2O3)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 란탄늄산화막(22)을 형성한다.
이와 같이, [지르코늄산화막 증착사이클]m과 [란탄늄산화막 증착사이클]n을 소정의 비율로 반복 증착하여 란탄늄지르코늄산화막을 형성한다. 이 때, 지르코늄산화막과 란탄늄산화막의 증착 비율 m과 n은 9:1∼1:9 범위 내에서 제어한다.
계속해서, 란탄늄지르코늄산화막을 형성하기 위한 두 번째 방법은, 지르코늄 소스 가스 주입, 퍼지 가스 주입, 란탄늄 소스 가스 주입, 퍼지 가스 주입, 반응 가스 주입 및 퍼지 가스 주입을 단위 사이클(1 Cycle)로 하는 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
자세히는, 지르코늄 소스 가스를 주입 단계에서 지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4 또는 지르코늄을 함유한 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지는 비활성 가스 Ar, He 또는 N2 가스를 단독 또는 혼합 사용한다.
이어서, 란탄 소스 가스를 주입하는 단계에서, 란탄 소스는 La[(CH3)2CH-CH3CONH2], La(CH3)3, La(OC2H5)3, La(CH3)3, La(C2H5)3 또는 란탄을 함유한 유기 금속 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
다음으로, 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:250±100g/cm3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 란탄늄지르코늄산화막(LaxZryO2)을 형성한다.
이어서, 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
이와 같이, [지르코늄 소스 가스 주입-퍼지 사이클]m과 [란탄 소스 가스 주입-퍼지 사이클]n을 소정의 비율로 반복 증착하여 란탄늄지르코늄산화막을 형성한다. 이 때, 지르코늄산화막과 란탄늄산화막의 증착 비율 m과 n은 9:1∼1:9 범위 내에서 제어한다.
도 8은 본 발명의 제1, 3실시예에 따른 캐패시터의 유전막 형성 방법의 메카니즘을 도시한 도면이다.
도 8에 도시된 바와 같이, 하부 전극(20) 상에 유전막으로 지르코늄산화막(21)과 란탄늄산화막(22)이 적층 형성되어 있다.
먼저, 하부 전극(20) 상에 지르코늄산화막(21), 란탄늄산화막(22)의 순서로 적층된 2중 유전막 형성 과정을 알아보면, 하부 전극(20) 상에 원자층 증착에 의한 지르코늄 소스 가스와 반응 가스의 결합[Zr[N(CH3(C2H5]4+O3] 반응을 진행하여 20∼50Å 두께의 지르코늄산화막(21) 형성하고, 지르코늄산화막(21) 상에 원자층 증착에 의한 란탄 소스 가스와 반응 가스의 결합[La(OC2H5)3+O3] 반응을 진행하여 30∼60 Å 두께의 란탄늄산화막(22)을 형성하여, 지르코늄산화막(21)과 란탄늄산화막(22)의 순서로 형성된 2중막을 구현할 수 있다.
다음으로, 하부 전극(20) 상에 지르코늄산화막(21), 란탄늄산화막(22), 지르코늄산화막(21)의 순서로 형성된 3중 유전막 형성 과정을 알아보면, 하부 전극(20) 상에 제1박막으로 원자층 증착법에 의해 지르코늄 소스 가스와 반응 가스의 결합 [Zr[N(CH3(C2H5]4+O3] 반응을 진행하여 20∼50Å 두께의 지르코늄산화막(21) 형성하고, 제2박막으로 지르코늄산화막(21) 상에 원자층 증착법에 의한 란탄 소스 가스와 반응 가스의 결합[La(OC2H5)3+O3] 반응을 진행하여 30∼60Å 두께의 란탄늄산화막(22)을 형성한다.
계속해서, 제3박막으로 란탄늄산화막(22) 상에 원자층 증착법에 의한 지르코늄 소스 가스와 반응 가스의 결합[Zr[N(CH3(C2H5]4+O3] 반응을 진행하여 20∼50Å 두께의 지르코늄산화막(21) 형성하여, 지르코늄산화막(21), 란탄늄산화막(22), 지르코늄산화막(21)의 순서로 형성된 3중막을 구현할 수 있다.
도 9는 본 발명의 제2, 4실시예에 따른 캐패시터의 유전막 형성 방법의 메카니즘을 도시한 도면이다.
도 9에 도시된 바와 같이, 하부 전극(20) 상에 유전막으로 란탄늄산화막(22)과 지르코늄산화막(21)이 적층 형성되어 있다.
먼저, 하부 전극(20) 상에 란탄늄산화막(22), 지르코늄산화막(21)의 순서로 적층된 2중 유전막 형성 과정을 알아보면, 하부 전극(20) 상에 원자층 증착법에 의 한 란탄 소스 가스와 반응 가스의 결합 [La(OC2H5)3+O3] 반응을 진행하여 30∼60Å 두께의 란탄늄산화막(22)을 형성하고, 란탄늄산화막(22) 상에 원자층 증착법에 의한 지르코늄 소스 가스와 반응 가스의 결합 [Zr[N(CH3(C2H5]4+O3] 반응을 진행하여 20∼50Å 두께의 지르코늄산화막(21)을 형성하여, 란탄늄산화막(22)과 지르코늄산화막(21)의 순서로 형성된 2중막을 구현할 수 있다.
다음으로, 하부 전극(20)상에 란탄늄산화막(22), 지르코늄산화막(21), 란탄늄산화막(22)의 순서로 형성된 3중 유전막 형성 과정을 알아보면, 하부 전극(20) 상에 제1박막으로 원자층 증착법에 의한 란탄 소스 가스와 반응 가스의 결합 [La(OC2H5)3+O3] 반응을 진행하여 15∼30Å 두께의 란탄늄산화막(22) 형성한다.
이어서, 제2박막으로 란탄늄산화막(21) 상에 원자층 증착법에 의한 지르코늄 소스 가스와 반응 가스의 결합 [Zr[N(CH3(C2H5]4+O3] 반응을 진행하여 20∼50Å 두께의 지르코늄산화막(22)을 형성한다.
계속해서, 제3박막으로 지르코늄산화막(21) 상에 원자층 증착법에 의한 란탄 소스 가스와 반응 가스의 결합 [La(OC2H5)3+O3] 반응을 진행하여 15∼30Å 두께의 지르코늄산화막(21) 형성하여, 란탄늄산화막(22), 지르코늄산화막(21), 란탄늄산화막(22)의 순서로 형성된 3중막을 구현할 수 있다.
도 10은 본 발명의 5실시예에 따른 캐패시터의 유전막 형성 방법의 메카니즘을 도시한 도면이다.
도 10에 도시된 바와 같이, 먼저 왼쪽 도면을 참조하면, 하부 전극(20) 상에 지르코늄산화막과 란탄늄산화막을 2중 구조의 유전막을 형성한다. 계속해서, 이러한 2중 구조의 유전막을 소정 횟수(n회) 반복 증착하여 원하는 두께의 다층 유전막 (La2O3/ZrO2)n 을 형성한다.
계속해서, 오른족 도면을 참조하면, 하부 전극(20) 상에 란탄늄산화막과 지르코늄산화막을 2중 구조의 유전막을 형성한다. 계속해서, 이러한 2중 구조의 유전막을 소정 횟수(n 회) 반복 증착하여 원하는 두께의 다층 유전막 (ZrO2/La2O3)n 을 형성한다.
도 11은 본 발명의 제6실시예에 따른 캐패시터의 유전막 형성 방법의 메카니즘을 도시한 도면이다.
도 11에 도시된 바와 같이, 하부 전극(20) 상에 원자층 증착(ALD)을 통해 유전막으로 50∼100Å 두께의 지르코늄, 란탄, 산소가 혼합된 란탄늄지르코늄산화막(LaxZryOz)을 형성한다.
란탄늄지르코늄산화막을 형성하기 위한 첫 번째 방법으로, 먼저 란탄늄지르코늄산화막은, 지르코늄 소스 가스 주입, 퍼지, 반응 가스 공급, 퍼지를 단위 사이클로 하는 [지르코늄산화막 증착사이클]m과, 란탄 소스 가스 공급, 퍼지, 반응 가스 공급, 퍼지를 단위 사이클로 하는 [란탄늄산화막 증착사이클]n을 소정 회수 반복 진행하여 형성한다.
지르코늄산화막의 증착사이클은, 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 지르코늄 소스 가스를 주입하는 제1단계에서 지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4 또는 지르코늄을 함유한 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:100∼500g/cm3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 지르코늄산화막(ZrO2)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
다음으로, 란탄늄산화막의 증착사이클은, 란탄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
먼저, 란탄 소스 가스를 주입하는 제1단계에서, 란탄 소스는 La[(CH3)2CH-CH3CONH2], La(CH3)3, La(OC2H5)3, La(CH3)3, La(C2H5)3 또는 란탄을 함유한 유기 금속 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:250±100g/m3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 란탄늄산화막(La2O3)을 형성한다.
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
상기와 같은 단위 사이클을 반복 진행하여 원하는 두께의 란탄늄산화막(22)을 형성한다.
이와 같이, [지르코늄산화막 증착사이클]m과 [란탄늄산화막 증착사이클]n을 소정의 비율로 반복 증착하여 란탄늄지르코늄산화막을 형성한다. 이 때, 지르코늄산화막과 란탄늄산화막의 증착 비율 m과 n은 9:1∼1:9 범위 내에서 제어한다.
계속해서, 란탄늄지르코늄산화막을 형성하기 위한 두 번째 방법은, 지르코늄 소스 가스 주입, 퍼지 가스 주입, 란탄늄 소스 가스 주입, 퍼지 가스 주입, 반응 가스 주입 및 퍼지 가스 주입을 단위 사이클(1 Cycle)로 하는 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.
자세히는, 지르코늄 소스 가스를 주입 단계에서 지르코늄 소스는 ZrCl4, Zr[N(CH3)C2H5]4 또는 지르코늄을 함유한 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
이어서, 먼저, 란탄 소스 가스를 주입하는 단계에서, 란탄 소스는 La[(CH3)2CH-CH3CONH2], La(CH3)3, La(OC2H5)3, La(CH3)3, La(C2H5)3 또는 란탄을 함유한 유기 금속 화합물 중에서 선택된 물질을 사용하고, 제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
다음으로, 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스(0.1∼1slm)를 주입한다. 반응 가스는 O3(농도:250±100g/cm3), O2 , 플라즈마 O2, N2O, 플라즈마 N2O, 또는 H2O를 사용하며 이들을 단독 또는 이들의 혼합 물질을 사용한다.
반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 란탄늄지르코늄산화막(LaxZryOz)을 형성한다.
이어서, 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 산소 공급원 및 반응부산물을 제거한다.
퍼지 가스는 비활성 가스로서 Ar, He 또는 N2 가스를 단독 또는 혼합하여 사용한다.
이와 같이, [지르코늄 소스 가스 주입-퍼지 사이클]m과 [란탄 소스 가스 주입-퍼지 사이클]n을 소정의 비율로 반복 증착하여 란탄늄지르코늄산화막을 형성한다. 이 때, 지르코늄산화막과 란탄늄산화막의 증착 비율 m과 n은 9:1∼1:9 범위 내 에서 제어한다.
한편, 제1실시예∼제6실시예에서, 지르코늄산화막과 란탄늄산화막 흡착 조건으로, 0.1∼10torr의 압력과 200∼500℃의 기판 온도를 유지하는 챔버 내부로 0.1∼10slm의 유량을 일정하게 유지하면서 0.25∼5초 동안 플로우하고, 산소공급원은 0.25∼5초 동안 주입하며, 퍼지는 0.5∼10초 동안 진행한다.
계속해서, 본 발명에서 제안한 박막을 캐패시터 유전막으로 적용하는 캐패시터 제조 방법을 알아보기로 한다.
도 12는 본 발명의 제안한 실시예를 적용한 반도체 소자의 캐패시터 제조 방법을 도시한 공정 단면도이다. 이 때, (a)는 실린더형(Cylender) 캐패시터이고 (b)는 콘케이브(Concave) 캐패시터를 나타낸다.
(a)에 도시된 바와 같이, 실린더형 캐패시터는 반도체 기판(41) 상부에 층간절연막(42)을 형성한 후, 층간절연막(42)을 관통하여 반도체 기판(41)의 일부와 연결되는 스토리지노드콘택플러그(43)를 형성한다. 이 때, 스토리지노드콘택플러그(43)는 폴리실리콘플러그이다. 스토리지노드콘택플러그(43) 형성 이전에 소자분리, 워드라인 및 비트라인 등의 DRAM 구성에 필요한 공정이 진행된다.
다음으로, 스토리지노드콘택플러그(43) 상부에 식각정지막과 스토리지노드산화막을 차례로 형성한다. 여기서, 스토리지노드산화막은 실린더 구조의 스토리지노드가 형성될 홀을 제공하기 위한 산화막이고, 식각정지막은 스토리지노드산화막 식각시 하부구조물이 식각되는 것을 방지하기 위한 식각베리어 역할을 하는 막이다. 스토리지노드산화막은 BPSG, USG, PETEOS, 또는 HDP 산화막으로 형성한다.
계속해서, 스토리지노드산화막과 식각정지막을 순차적으로 식각하여 스토리지노드콘택플러그(43) 상부를 개방시키는 스토리지노드홀을 형성한다. 이어서, 스토리지노드홀 아래에 노출된 스토리지노드콘택플러그(43) 표면에 접촉하도록, 스토리지노드홀의 내부에 실린더 구조를 갖는 스토리지노드(45)를 형성한다.
스토리지노드(45)는 TiN, Ru, RuO2, TaN, W, WN, Ir, IrO2 및 Pt로 이루어진 그룹에서 선택된 어느 하나의 막을 100∼500Å의 두께로 형성한다.
이어서, 스토리지노드 산화막을 습식 딥아웃하여 스토리지노드(45)의 내벽 및 외벽을 모두 드러낸다. 습식 딥아웃은 불산 용액(HF)을 이용하여 진행한다.
다음으로, 스토리지노드(45) 상에 50∼100Å 두께의 유전막(46)을 형성한다.
유전막(46)은 지르코늄산화막, 란탄늄산화막의 순서로 형성된 2중 구조(La2O3/ZrO2), 란탄늄산화막, 지르코늄산화막의 순서로 형성된 2중 구조(ZrO2/La2O3), 지르코늄산화막, 란탄늄산화막, 지르코늄산화막의 순서로 형성된 3중 구조(ZrO2/La2O3/ZrO2), 란탄늄산화막, 지르코늄산화막, 란탄늄산화막의 순서로 형성된 3중 구조(La2O3/ZrO2/La2O3), 지르코늄산화막과 란탄늄산화막이 소정 횟수 반복하여 형성된 다층 구조((La2O3/ZrO2)n), 또는 지르코늄, 란탄, 산소가 혼합된 구조(ZrxLayO2)에서 선택된 유전막(46) 구조를 사용하며, 원자층 증착으로 형성한다.
한편, 지르코늄산화막과 란탄늄산화막이 소정 횟수 반복하여 형성된 다층 구조((La2O3/ZrO2)n)의 경우 반복 횟수는 2회 이상 10회 이내로 진행한다.
한편, 지르코늄, 란탄, 산소가 혼합된 구조(ZrxLayO2)는 지르코늄산화막과 란탄늄산화막을 각각 원자층 증착법으로 형성하되, 증착 횟수를 조절하는 방법과, 지르코늄과 란탄 소스를 함께 주입하여 원자층 증착법으로 형성하되, 증착 횟수를 조절하는 방법이 있다.
이 때, 지르코늄산화막과 란탄늄산화막의 증착 횟수 비율은 9:1∼1:9로 진행하며, 란탄늄지르코늄산화막의 몰분율은 x+y+z=1이고, x/y=0.1∼10으로 한다.
계속해서, 유전막(46)을 형성한 후 열처리를 실시한다. 열처리는 유전막(46) 하부의 스토리지노드(45)를 치밀화하고, 유전막(46) 내부 또는 표면에 누설 전류의 원인이 되는 잔류 불순물을 휘발시키키고, 표면의 거칠기(roughness)를 완화하여 전계 집중을 방지하고, 누설 전류 발생의 최소화 및 항복 전압 강화의 목적으로 실시하며 N2, H2, N2/H2, O2, O3 및 NH3 로 이루어진 그룹에서 선택된 어느 한 가스를 사용하여 플라즈마 어닐링(Plasma Annealing), 퍼니스(Furnace) 또는 급속열처리(Rapid Thermal Process)와 같은 저온열처리 방법으로 진행된다.
박막의 열처리는 300∼700℃의 온도 분위기에서 N2, H2, N2/H2, O2, O3 및 NH3 로 구성된 그룹에서 선택된 어느 한 가스를 플로우 시킴에 의해서 진행된다.
더 자세히 알아보면 플라즈마 어닐링은 200∼500℃의 온도 분위기에서 0.1∼10torr 압력으로 N2, H2, N2/H2, O2, O3 및 NH3 로 구성된 그룹에서 선택된 어느한 가스를 5sccm∼5slm을 플로우 시키고, 100∼500W의 RF 파워로 1∼5분 동안 진행한다.
또한, 700∼760torr의 상압 또는 1∼100torr의 감압에서 500∼800℃의 온도 분위기에서 RTP를 진행하거나, 동일 분위기에서 조건에서 600∼800℃의 온도 분위기에서 퍼니스를 이용하여 어닐링을 진행할 수 있다.
이어서, 유전막(46) 상에 플레이트 전극(47)을 형성한다. 플레이트 전극(47)은 Ru, TiN, TaN, W, WN, RuO2, Ir, IrO2 및 Pt와 같은 금속계 물질을 사용하여, RIT(Ru-ZrLaO-TiN), RIR(Ru-ZrLao-Ru), TIT(TiN-ZrLaO-TiN)과 같은 MIM(Metal-Insulator-Metal) 캐패시터 소자를 형성한다.
다음으로, 캐패시터 소자의 금속계 상부 전극 상에 DRAM의 제조 공정 중 Back-End 공정에서의 열공정 및 큐어링(Curing) 공정, 그 밖의 패키지 공정 및 신뢰성과 관련된 환경 실험(Environment test) 진행 과정에서 습도, 온도 또는 전기적 충격으로부터의 구조적인 안정성을 향상시키기 위한 일종의 보호막 또는 완충층으로 ALD 방식으로 Al2O3, HfO2, Ta2O5, ZrO2, TiO2와 같은 산화막 또는 TiN과 같은 금속층을 50∼200Å 의 두께로 형성하여 MIM 캐패시터를 보호하는 캡핑막을 형성한다.
(b)에 도시된 바와 같이, 콘케이브형 캐패시터는 반도체 기판(41) 상부에 층간절연막(42)을 형성한 후, 층간절연막(42)을 관통하여 반도체 기판(41)의 일부와 연결되는 스토리지노드콘택플러그(43)를 형성한다. 이 때, 스토리지노드콘택플러그(43)는 폴리실리콘플러그이다. 스토리지노드콘택플러그(43) 형성 이전에 소자분리, 워드라인 및 비트라인 등의 DRAM 구성에 필요한 공정이 진행된다.
다음으로, 스토리지노드콘택플러그(43) 상부에 식각정지막과 스토리지노드산 화막(44)을 차례로 형성한다. 여기서, 스토리지노드산화막(44)은 콘케이브구조의 스토리지노드가 형성될 홀을 제공하기 위한 산화막이고, 식각정지막은 스토리지노드산화막 식각시 하부구조물이 식각되는 것을 방지하기 위한 식각베리어 역할을 하는 막이다. 스토리지노드산화막(44)은 BPSG, USG, PETEOS, 또는 HDP 산화막으로 형성한다.
계속해서, 스토리지노드산화막(44)과 식각정지막을 순차적으로 식각하여 스토리지노드콘택플러그(43) 상부를 개방시키는 스토리지노드홀을 형성한다. 이어서, 스토리지노드홀 아래에 노출된 스토리지노드콘택플러그(43) 표면에 접촉하도록, 스토리지노드홀의 내부 표면을 따라 스토리지노드(45)를 형성한다.
스토리지노드(45)는 TiN, Ru, RuO2, TaN, W, WN, Ir, IrO2 및 Pt로 이루어진 그룹에서 선택된 어느 하나의 막을 100∼500Å의 두께로 형성한다.
다음으로, 스토리지노드(45)가 형성된 결과물의 표면을 따라 50∼100Å 두께의 유전막(46)을 차례로 증착한다.
유전막(46)은 지르코늄산화막, 란탄늄산화막의 순서로 형성된 2중 구조(La2O3/ZrO2), 란탄늄산화막, 지르코늄산화막의 순서로 형성된 2중 구조(ZrO2/La2O3), 지르코늄산화막, 란탄늄산화막, 지르코늄산화막의 순서로 형성된 3중 구조(ZrO2/La2O3/ZrO2), 란탄늄산화막, 지르코늄산화막, 란탄늄산화막의 순서로 형성된 3중 구조(La2O3/ZrO2/La2O3), 지르코늄산화막과 란탄늄산화막이 소정 횟수 반복하여 형성된 다층 구조((La2O3/ZrO2)n), 또는 지르코늄, 란탄, 산소가 혼합된 구조(ZrxLayO2)에서 선택된 유전막(46) 구조를 사용하며, 원자층 증착법으로 형성한다.
한편, 지르코늄산화막과 란탄늄산화막이 소정 횟수 반복하여 형성된 다층 구조((La2O3/ZrO2)n)의 경우 반복 횟수는 2회 이상 10회 이내로 진행한다.
한편, 지르코늄, 란탄, 산소가 혼합된 구조(ZrxLayOz)는 지르코늄산화막과 란탄늄산화막을 각각 원자층 증착법으로 형성하되, 증착 횟수를 조절하는 방법과, 지르코늄과 란탄 소스를 함께 주입하여 원자층 증착법으로 형성하되, 증착 횟수를 조절하는 방법이 있다.
이 때, 지르코늄산화막과 란탄늄산화막의 증착 횟수 비율은 9:1∼1:9로 진행하며, 란탄늄지르코늄산화막의 몰분율은 x+y=1이고, x/y=0.1∼10으로 한다.
계속해서, 유전막(46)을 형성한 후 열처리를 실시한다. 열처리는 유전막(46) 하부의 스토리지노드(45)를 치밀화하고, 유전막(46) 내부 또는 표면에 누설 전류의 원인이 되는 잔류 불순물을 휘발시키고, 표면의 거칠기(roughness)를 완화하여 전계 집중을 방지하고, 누설 전류 발생의 최소화 및 항복 전압 강화의 목적으로 실시하며 N2, H2, N2/H2, O2, O3 및 NH3 로 이루어진 그룹에서 선택된 어느 한 가스를 사용하여 플라즈마 어닐링(Plasma Annealing), 퍼니스(Furnace) 또는 급속열처리(Rapid Thermal Process)와 같은 저온열처리 방법으로 진행된다.
박막의 열처리는 열처리는 300∼700℃의 온도 분위기에서 N2, H2, N2/H2, O2, O3 및 NH3 로 구성된 그룹에서 선택된 어느한 가스를 플로우 시킴에 의해서 진행된다.
더 자세히 알아보면 플라즈마 어닐링은 200∼500℃의 온도 분위기에서 0.1∼10torr 압력으로 N2, H2, N2/H2, O2, O3 및 NH3 로 구성된 그룹에서 선택된 어느한 가스를 5sccm∼5slm을 플로우 시키고, 100∼500W의 RF 파워로 1∼5분 동안 진행한다.
또한, 700∼760torr의 상압 또는 1∼100torr의 감압에서 500∼800℃의 온도 분위기에서 RTP를 진행하거나, 동일 분위기에서 조건에서 600∼800℃의 온도 분위기에서 퍼니스를 이용하여 어닐링을 진행할 수 있다.
이어서, 유전막(46) 상에 플레이트 전극(47)을 형성한다. 플레이트 전극(47)은 Ru, TiN, TaN, W, WN, RuO2, Ir, IrO2 및 Pt와 같은 금속계 물질을 사용하여, RIT(Ru-ZrLaO-TiN), RIR(Ru-ZrLao-Ru), TIT(TiN-ZrLaO-TiN)과 같은 MIM(Metal-Insulator-Metal) 캐패시터 소자를 형성한다.
다음으로, 캐패시터 소자의 금속계 상부 전극 상에 DRAM의 제조 공정 중 Back-End 공정에서의 열공정 및 큐어링(Curing) 공정, 그 밖의 패키지 공정 및 신뢰성과 관련된 환경 실험(Environment test) 진행 과정에서 습도, 온도 또는 전기적 충격으로부터의 구조적인 안정성을 향상시키기 위한 일종의 보호막 또는 완충층으로 ALD 방식으로 Al2O3, HfO2, Ta2O5, ZrO2, TiO2와 같은 산화막 또는 TiN과 같은 금속층을 50∼200Å의 두께로 형성하여 MIM 캐패시터를 보호하는 캡핑막을 형성한다.
상술한 바와 같이, 캐패시터 유전막으로 HfO2(ε=20) 또는 Ta2O5 (ε=25)보다 유전율이 크고 내열성이 우수한 란탄늄산화막(ε=30, Eg=4.2eV)과 에너지밴드갭 값이 커서 누설 전류 특성이 좋은 지르코늄산화막(ε=20∼25, Eg=5.2∼7.8eV)을 적용하여 고용량의 충전 용량을 확보하여 소자의 수율을 증대시킬 수 있다.
또한, 지르코늄산화막/란탄늄산화막의 2중 구조(증착 순서 무관), 지르코늄산화막/란탄늄산화막/지르코늄산화막의 3중 구조(증착 순서 무관), 지르코늄산화막/란탄늄산화막이 반복 증착된 다층 구조(증착 순서 무관), 지르코늄, 란탄, 산소가 혼합된 란탄지르코늄산화막을 유전막으로 적용하여 원하는 막 조성의 조절이 유리하며, 이로 인해 종래 대비 우수한 막의 특성을 얻을 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 캐패시터 유전막으로 란탄늄산화막과 지르코늄산화막을 번갈아 적층하여 형성하거나, 란탄늄지르코늄산화막과 같은 3원계 박막을 적용하여 누설 전류 발생 수준을 0.5fA/Cell 이하로 감소시키면서 등가산화막의 두께를 10Å 이하로 낮출 수 있는 효과를 얻을 수 있다.
따라서, 본 발명은 란탄늄산화막과 지르코늄산화막을 혼용한 2중막, 3중막 또는 다중막을 캐패시터 유전막으로 채용하여 단일 유전막을 채용한 캐패시터보다 누설 전류 발생을 효과적으로 억제할 수 있고, 유전막의 내구성이 향상되므로, ULSI 제품군의 캐패시터 소자의 전기적 성능을 개선하여 신뢰도를 향상시킬 수 있다.

Claims (49)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 하부 전극;
    상기 하부 전극 상에 지르코늄산화막과 란탄늄산화막을 포함하는 3중막 구조의 유전막; 및
    상기 유전막 상의 상부 전극
    을 포함하는 캐패시터.
  7. 제6항에 있어서,
    상기 유전막은 ZrO2/La2O3/ZrO2 또는 La2O3/ZrO2/La2O3의 삼중막 구조로 형성된 캐패시터.
  8. 제6항 또는 제7항에 있어서,
    상기 지르코늄산화막은 원자층 증착법을 통해 10∼30Å의 두께로 형성되고, 상기 란탄늄산화막은 30∼60Å의 두께로 형성된 캐패시터.
  9. 하부 전극;
    상기 하부 전극 상에 지르코늄산화막과 란탄늄산화막이 번갈아 적층된 유전막; 및
    상기 유전막 상의 상부 전극
    을 포함하는 캐패시터.
  10. 제9항에 있어서,
    상기 유전막은 (La2O3/ZrO2)n (2≤n≤10) 또는 (ZrO2/La2O3)m (2≤m≤10)의 구조를 갖는 캐패시터.
  11. 제9항 또는 제10항에 있어서,
    상기 지르코늄산화막은 적층 1회당 두께가 50∼15Å의 두께이고, 상기 란탄늄산화막은 적층 1회당 두께가 5∼20Å인 캐패시터.
  12. 하부 전극;
    상기 하부 전극 상의 지르코늄, 란탄 및 산소가 혼합된 LaxZryOz 유전막; 및
    상기 유전막 상의 상부 전극
    을 포함하는 캐패시터.
  13. 제12항에 있어서,
    상기 LaxZryOz 유전막에서, x+y+z=1이고, 상기 x/y=0.1∼10인 캐패시터.
  14. 제12항에 있어서,
    상기 유전막은 원자층 증착법을 통해 50∼100Å의 두께로 형성된 캐패시터.
  15. 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 지르코늄산화막과 란탄늄산화막이 번갈아 적층된 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계
    를 포함하는 캐패시터 제조 방법.
  16. 삭제
  17. 삭제
  18. 제15항에 있어서,
    상기 지르코늄산화막은,
    지르코늄 소스를 흡착시키는 단계;
    상기 지르코늄 소스 중에서 미반응 지르코늄 소스를 제거하기 위한 퍼지 단계;
    산소공급원을 공급하여 상기 흡착된 지르코늄 소스와의 반응을 유도하여 원자층 단위의 지르코늄산화막을 형성하는 단계; 및
    미반응 산소공급원 및 반응부산물을 제거하기 위한 퍼지 단계를 단위 사이클로 하여 소정 횟수 반복하여 형성하는 캐패시터 제조 방법.
  19. 제18항에 있어서,
    상기 지르코늄 소스를 흡착시키는 단계는,
    ZrCl4 또는 Zr[N(CH3)C2H5]4를 전구체로 사용하고, 0.1∼10torr의 압력과 200∼500℃의 기판 온도를 유지하는 챔버 내부로 0.1slm∼10slm의 유량을 일정하게 유지하면서, 0.25∼5초 동안 플로우 하는 캐패시터 제조 방법.
  20. 제15항에 있어서,
    상기 란탄늄산화막은,
    란탄 소스를 흡착시키는 단계;
    상기 란탄 소스 중에서 미반응 란탄 소스를 제거하기 위한 퍼지 단계;
    산소공급원을 공급하여 상기 흡착된 란탄 소스와의 반응을 유도하여 원자층 단위의 란탄늄산화막을 형성하는 단계; 및
    미반응 산소공급원 및 반응부산물을 제거하기 위한 퍼지 단계를 단위 사이클로 하여 소정 횟수 반복하여 형성하는 캐패시터 제조 방법.
  21. 제20항에 있어서,
    상기 란탄 소스를 흡착시키는 단계는,
    La[(CH3)2CH-CH3CONH2], La(CH3)3 또는 La(OC2H5)3 와 같이 란탄을 함유한 물질을 전구체로 사용하고, 0.1∼10torr의 압력과 200∼500℃의 기판 온도를 유지하는 챔버 내부로 0.1slm∼10slm의 유량을 일정하게 유지하면서, 0.25∼5초 동안 플로우 하는 캐패시터 제조 방법.
  22. 제18항 또는 제20항에 있어서,
    상기 산소공급원은,
    O3, O2, 플라즈마 O2, N2O 또는 H2O 중에서 선택되는 어느 하나를 사용하여 0.25∼5초 동안 플로우하는 캐패시터 제조 방법.
  23. 제18항 또는 제20항에 있어서,
    상기 퍼지 단계는,
    질소 또는 비활성 가스를 사용하여 0,5∼10초 동안 진행하는 캐패시터 제조 방법.
  24. 제15항에 있어서,
    상기 란탄늄산화막은 30∼60Å 두께로 형성하는 캐패시터 제조 방법.
  25. 제15항에 있어서,
    상기 지르코늄산화막은 10∼50Å 두께로 형성하는 캐패시터 제조 방법.
  26. 제15항에 있어서,
    상기 유전막은 지르코늄산화막/란탄늄산화막/지르코늄산화막을 차례로 증착하여 ZrO2/La2O3/ZrO2의 삼중막 구조로 형성하는 캐패시터 제조 방법.
  27. 제15항에 있어서,
    상기 유전막은 란탄늄산화막/지르코늄산화막/란탄늄산화막을 차례로 증착하여 La2O3/ZrO2/La2O3의 삼중막 구조로 형성하는 캐패시터 제조 방법.
  28. 제26항 또는 제27항에 있어서,
    상기 지르코늄산화막은 10∼30Å의 두께로 형성하고, 상기 란탄늄산화막은 30∼60Å의 두께로 형성하는 캐패시터 제조 방법.
  29. 삭제
  30. 제15항에 있어서,
    상기 지르코늄산화막과 상기 란탄늄산화막의 적층 횟수는 2∼10회인 캐패시터 제조 방법.
  31. 제30항에 있어서,
    상기 지르코늄산화막은 적층 1회당 두께가 50∼15Å의 두께이고, 상기 란탄늄산화막은 적층 1회당 두께가 5∼20Å인 캐패시터 제조 방법.
  32. 제15항에 있어서,
    상기 유전막을 형성한 후, 200∼500℃의 온도, 0.1∼10torr의 압력, N2, H2, N2/H2, O2, O3, NH3의 그룹중에서 선택된 물질을 5sccm∼5slm의 유량으로 플로우시켜, 100∼500Ｗ의 RF 파워로 1∼5분 동안 플라즈마 어닐링을 진행하는 단계를 포함하는 캐패시터 제조 방법.
  33. 제15항에 있어서,
    상기 유전막을 형성한 후, 700∼760torr의 상압 또는 1∼100torr의 감압에서, N2, H2, N2/H2, O2, O3, NH3의 그룹중에서 선택된 물질을 5sccm∼5slm의 유량으로 플로우시켜 급속열처리를 진행하거나, 동일 분위기에서 600∼800℃의 온도 분위기에서 퍼니스열처리를 진행하는 단계를 포함하는 캐패시터 제조 방법.
  34. 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 지르코늄, 란탄, 산소가 혼합된 LaxZryOz 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계
    을 포함하는 캐패시터 제조 방법.
  35. 제34항에 있어서,
    상기 LaxZryOz 유전막에서, x+y+z=1이고, 상기 x/y=0.1∼10인 캐패시터 제조 방법.
  36. 제34항에 있어서,
    상기 하부 전극 상에 지르코늄, 란탄 및 산소가 혼합된 유전막을 형성하는 단계는,
    원자층 증착법을 이용하여 [지르코늄산화막 증착사이클]과 [란탄늄산화막 증착사이클]을 각각 m회 및 n회 반복 진행하여 상기 지르코늄산화막과 상기 란탄늄산화막이 혼합된 유전막을 형성하는 단계; 및
    상기 유전막의 치밀화를 위한 어닐링 단계를 포함하는 캐패시터 제조 방법.
  37. 제36항에 있어서,
    상기 [지르코늄산화막 증착사이클]은,
    지르코늄 소스를 흡착시키는 단계;
    상기 지르코늄 소스 중에서 미반응 지르코늄 소스를 제거하기 위한 퍼지 단 계;
    산소공급원을 공급하여 상기 흡착된 지르코늄 소스와의 반응을 유도하여 원자층 단위의 지르코늄산화막을 형성하는 단계; 및
    미반응 산소공급원 및 반응부산물을 제거하기 위한 퍼지 단계를 단위 사이클로 하는 캐패시터 제조 방법.
  38. 제36항에 있어서,
    상기 지르코늄산화막 소스를 흡착시키는 단계는,
    ZrCl4 또는 Zr[N(CH3)C2H5]4를 전구체로 사용하고, 0.1∼10torr의 압력과 200∼500℃의 기판 온도를 유지하는 챔버 내부로 0.1∼10slm의 유량을 일정하게 유지하면서 0.25∼5초 동안 플로우 하는 캐패시터 제조 방법.
  39. 제37항에 있어서,
    상기 [란탄늄산화막 증착사이클]은,
    란탄 소스를 흡착시키는 단계;
    상기 란탄 소스 중에서 미반응 란탄 소스를 제거하기 위한 퍼지 단계;
    산소공급원을 공급하여 상기 흡착된 란탄 소스와의 반응을 유도하여 원자층 단위의 란탄늄산화막을 형성하는 단계; 및
    미반응 산소공급원 및 반응부산물을 제거하기 위한 퍼지 단계를 단위 사이클로 하는 캐패시터 제조 방법.
  40. 제39항에 있어서,
    상기 란탄 소스를 흡착시키는 단계는,
    La[(CH3)2CH-CH3CONH2], La(CH3)3 또는 La(OC2H5)3 와 같이 란탄을 함유한 물질을 전구체로 사용하고,0.1∼10torr의 압력과 200∼500℃의 기판 온도를 유지하는 챔버 내부로 0.1∼10slm의 유량을 일정하게 유지하면서 0.25∼5초 동안 플로우 하는 캐패시터 제조 방법.
  41. 제37항 또는 제39항에 있어서,
    상기 산소공급원은,
    O3, O2, 플라즈마 O2, N2O 또는 H2O 중에서 선택되는 어느 하나를 사용하여 0.25∼5초 동안 플로우하는 캐패시터 제조 방법.
  42. 제37항 또는 제39항에 있어서,
    상기 퍼지 단계는,
    질소 또는 비활성 가스를 사용하여 0.5∼10초 동안 진행하는 캐패시터 제조 형성 방법.
  43. 제36항에 있어서,
    상기 어닐링 단계는,
    200∼500℃의 온도, 0.1∼10torr의 압력, N2, H2, N2/H2, O2, O3, NH3의 그룹중에서 선택된 물질을 5sccm∼5slm 의 유량으로 플로우시키고, 100∼500Ｗ의 RF 파워로 1∼5분 동안 플라즈마 어닐링을 진행하는 캐패시터 제조 방법.
  44. 제36항에 있어서,
    상기 어닐링 단계는,
    700∼760torr의 상압 또는 1∼100torr의 감압에서, N2, H2, N2/H2, O2, O3, NH3의 그룹중에서 선택된 물질을 5sccm∼5slm 플로우하며 급속열처리를 진행하거나, 동일 분위기에서 600∼800℃의 온도 분위기에서 퍼니스열처리를 진행하는 캐패시터 제조 방법.
  45. 제34항에 있어서,
    상기 LaxZryOz 유전막은 50∼100Å의 두께로 형성하는 캐패시터 제조 방법.
  46. 제36항에 있어서,
    상기 [지르코늄산화막 증착사이클]과 [란탄늄산화막 증착사이클]을 각각 m회 및 n회 반복 진행하는 것은,
    상기 m과 n의 반복 비율이 9:1∼1:9 인 캐패시터 제조 방법.
  47. 제34항에 있어서,
    상기 하부 전극 상에 지르코늄, 란탄 및 산소가 혼합된 LaxZryOz 유전막을 형성하는 단계는,
    지르코늄 소스 공급, 퍼지, 란탄 소스 공급, 퍼지, 반응가스 공급, 퍼지를 진행하는 것을 단위 사이클로 하고, 상기 단위 사이클을 소정 횟수 반복 진행하는 단계 및 상기 유전막의 치밀화를 위한 어닐링 단계를 포함하는 캐패시터 제조 방법.
  48. 제47항에 있어서,
    상기 지르코늄 소스 공급과 상기 란탄 소스 공급 횟수는 9:1∼1:9 인 캐패시터 제조 방법.
  49. 제47항에 있어서,
    상기 LaxZryOz 유전막은 50∼100Å의 두께로 형성하는 캐패시터 제조 방법.
KR1020050103065A 2005-10-31 2005-10-31 캐패시터 및 그 제조 방법 KR100798735B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050103065A KR100798735B1 (ko) 2005-10-31 2005-10-31 캐패시터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050103065A KR100798735B1 (ko) 2005-10-31 2005-10-31 캐패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070046393A KR20070046393A (ko) 2007-05-03
KR100798735B1 true KR100798735B1 (ko) 2008-01-29

Family

ID=38271751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103065A KR100798735B1 (ko) 2005-10-31 2005-10-31 캐패시터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100798735B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060072338A (ko) 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064624A (ko) 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
KR20040072351A (ko) * 2003-02-12 2004-08-18 삼성전자주식회사 커패시터를 갖는 반도체 소자의 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064624A (ko) 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
KR20040072351A (ko) * 2003-02-12 2004-08-18 삼성전자주식회사 커패시터를 갖는 반도체 소자의 형성방법

Also Published As

Publication number Publication date
KR20070046393A (ko) 2007-05-03

Similar Documents

Publication Publication Date Title
KR100728962B1 (ko) 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
KR100622609B1 (ko) 박막 형성 방법
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100519800B1 (ko) 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100713906B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100772101B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR100717824B1 (ko) 캐패시터 및 그의 제조방법
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR20070106289A (ko) 이트륨티타늄산화막을 구비한 반도체소자의 캐패시터 및 그제조 방법
KR20060120960A (ko) 금속전극을 갖는 커패시터 제조방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100680952B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100744656B1 (ko) 캐패시터 제조 방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR100971430B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100713922B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100668849B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee