JP4709115B2 - ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 - Google Patents
ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP4709115B2 JP4709115B2 JP2006272057A JP2006272057A JP4709115B2 JP 4709115 B2 JP4709115 B2 JP 4709115B2 JP 2006272057 A JP2006272057 A JP 2006272057A JP 2006272057 A JP2006272057 A JP 2006272057A JP 4709115 B2 JP4709115 B2 JP 4709115B2
- Authority
- JP
- Japan
- Prior art keywords
- tio
- film
- dielectric film
- capacitor
- ruo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
図1は、本発明の第1実施例による半導体素子のキャパシタを説明するための断面図である。
図2ないし図8は、本発明の第2実施例による半導体素子のキャパシタ製造方法を説明するための断面図である。図9及び図10は、本発明の第2実施例による半導体素子のキャパシタ製造方法のうちTiO2誘電膜形成工程のフローチャートである。
図11及び図12は、本発明の第3実施例による半導体素子のキャパシタ製造方法のうちTiO2誘電膜形成工程のフローチャートである。
本発明の第3実施例、すなわち、TiO2誘電膜を形成する間にRuO2前処理膜を形成する例によってTiO2誘電膜を形成した。しかし、TiO2誘電膜に不純物ドーピングは施さなかった。具体的に、Ru下部電極上にトラベリング・ウェーブ方式の原子層蒸着装備を利用して、250℃の温度でTTIPとオゾンガスを使用してTiO2誘電膜を形成した。TiO2誘電膜は、400℃の温度及びN2(95%)/O2(5%)雰囲気で後熱処理した。
図14は、本発明の第3実施例によってTiO2誘電膜を形成した場合、TiO2誘電膜のX線回折(X−Ray Diffraction:XRD)分析資料を示す図面であり、図15は、Ru下部電極とTiO2誘電膜間の界面のX線光電子分散(X−ray Phtoemission Spectroscopy、XPS)スペクトル資料を示す図面である。図14に示したように、本発明によってRu電極上にオゾンガスを利用する原子層蒸着工程で形成したTiO2誘電膜の結晶構造はルチルである。これは、図15に示すように、オゾンガスを利用する原子層蒸着工程でTiO2誘電膜を形成する場合、Ru電極の表面が薄いRuO2に変換されたためである。
図16は、AlがドーピングされたTiO2誘電膜とドーピングされていないTiO2誘電膜との漏れ電流−電圧(J−V)グラフである。本実験の場合、上部電極として電子源蒸発法で蒸着した白金を使用した。■は、AlでドーピングされたTiO2誘電膜の場合であり、●は、ドーピングされていないTiO2誘電膜の場合である。前述したように、本発明で実施する誘電膜の不純物ドーピングは漏れ電流特性低下を補償する。しかし、TiO2誘電膜の誘電率を低減させる。したがって、適正なドーピング濃度を決定せねばならない。本発明者の実験結果、不純物がAlである場合、適正なドーピング濃度は0.1〜10at%である。
不純物としてAlをドーピングする場合とHfをドーピングする場合とを比較してみた。Alは、TiO2誘電膜を形成する間にAlを含む不純物ソースを気相で供給してドーピングし、Hfは、TiO2誘電膜上にHfO2膜をALDで蒸着して拡散させてドーピングした。
図22は、蒸着された状態(as−deposited)のAlドーピングされたTiO2誘電膜、AlドーピングされたTiO2誘電膜をN2/O2雰囲気で後熱処理した場合、及びAlドーピングされたTiO2誘電膜をO3処理した場合の等価酸化膜の厚さ及び誘電率を示す図面である。図面で、■は、等価酸化膜の厚さを、□は、誘電率を表す。図22を見れば、後熱処理したAlドーピングされたTiO2誘電膜の場合が最も等価酸化膜の厚さが薄くて誘電率が大きいことが分かる。したがって、誘電膜蒸着後に後熱処理することが望ましいということが分かる。
本発明の第2実施例、すなわち、RuO2前処理膜をまず形成した後、TiO2誘電膜を形成する例によってTiO2誘電膜を形成して試片を用意した。具体的に、RuO2前処理膜を形成するために、Ru下部電極をオゾンガスで250℃の温度で約15秒間熱処理した。その後、RuO2前処理膜上にALDによって約27nm厚さのTiO2誘電膜を形成した。この時、酸化剤で水蒸気を使用した。
実験例6のように、本発明の第2実施例によってオゾンガスで前処理して形成したRuO2前処理膜上に、酸化剤で水蒸気を使用するALDによってTiO2誘電膜を形成した第1試片、そして、これと比較するためにオゾンガスによる前処理なしに酸化剤として水蒸気を使用するALDによって、Ru下部電極上に直接TiO2誘電膜を形成した比較用試片を用意し、本発明の第3実施例によってRuO2前処理膜を先ず形成する代わり、酸化剤としてオゾンガスを使用するALDによってTiO2誘電膜を形成する間にRuO2前処理膜を形成した第2試片も用意した。
前の実施例で説明したように、本発明による半導体素子のキャパシタはシリンダー型、コンケーブ型またはスタック型のような3次元下部電極の構造を持つことができる。3次元下部電極上に形成する誘電膜も3次元構造を持つが、一般的に薄膜の蒸着方法によって3次元構造の上面、側面及び底面に形成される薄膜の厚さ及び結晶構造、電気的性質が相異なって不均一になる。薄膜の厚さが不均一ならば薄膜の物性も影響を受ける恐れがある。しかし、本発明による方法によれば、3次元構造に均一な厚さに蒸着されたTiO2誘電膜を得ることができるが、本実験例ではその結果を示す。
105 不純物領域
110 下部絶縁膜
115 コンタクトプラグ
120a エッチング停止膜パターン
140a Ru下部電極
146 RuO2前処理膜
150 TiO2誘電膜
160 上部電極
Claims (22)
- 半導体基板に形成されたRu下部電極と、
前記Ru下部電極が酸化されて形成されたものであって、ルチル結晶構造を持つRuO2前処理膜と、
前記RuO2前処理膜の結晶構造によってルチル結晶構造に形成され、不純物でドーピングされたTiO2誘電膜と、
前記TiO2誘電膜上に形成された上部電極と、
を備える半導体素子のキャパシタであって、
前記不純物は、Al及びHfのうち選択された少なくともいずれか一つであり、0.1〜10at%ドーピングされていることを特徴とする半導体素子のキャパシタ。 - 前記RuO2前処理膜の厚さは、5nm以下であることを特徴とする請求項1に記載の半導体素子のキャパシタ。
- 前記上部電極は、貴金属、耐熱金属、耐熱金属窒化物または導電性酸化物であることを特徴とする請求項1または2に記載の半導体素子のキャパシタ。
- 前記貴金属はRu、PtまたはIrであり、前記耐熱金属窒化物はTiN、TaNまたはWNであり、前記導電性酸化物はRuO2、IrO2またはSrRuO3であることを特徴とする請求項3に記載の半導体素子のキャパシタ。
- 半導体基板にRu下部電極を形成する工程と、
前記Ru下部電極の表面を酸化させてルチル結晶構造を持つRuO2前処理膜を形成する工程と、
前記RuO2前処理膜上に前記前処理膜の結晶構造によってルチル結晶構造にTiO2誘電膜を形成しつつ前記TiO2誘電膜に不純物をドーピングする工程であって、前記不純物は、Al及びHfのうち選択された少なくともいずれか一つであり、0.1−10at%ドーピングされる工程と、
前記TiO2誘電膜上に上部電極を形成する工程と、
を含む半導体素子のキャパシタ製造方法。 - 前記RuO2前処理膜の厚さは、5nm以下であることを特徴とする請求項5に記載の半導体素子のキャパシタ製造方法。
- 前記上部電極は、貴金属、耐熱金属、耐熱金属窒化物または導電性酸化物であることを特徴とする請求項5または6に記載の半導体素子のキャパシタ製造方法。
- 前記貴金属はRu、PtまたはIrであり、前記耐熱金属窒化物はTiN、TaNまたはWNであり、前記導電性酸化物はRuO2、IrO2またはSrRuO3であることを特徴とする請求項7に記載の半導体素子のキャパシタ製造方法。
- 前記RuO2前処理膜を先ず形成した後に前記TiO2誘電膜の形成を開始するか、前記TiO2誘電膜を形成する間に前記RuO2前処理膜を形成することを特徴とする請求項5に記載の半導体素子のキャパシタ製造方法。
- 前記Ru下部電極は、プラズマを利用した原子層蒸着方法または化学気相蒸着方法を利用して形成することを特徴とする請求項5に記載の半導体素子のキャパシタ製造方法。
- 前記RuO2前処理膜を形成するために、前記TiO2誘電膜の形成開始前に前記Ru下部電極をオゾンガスで熱処理することを特徴とする請求項5に記載の半導体素子のキャパシタ製造方法。
- 前記RuO2前処理膜を形成するために、前記TiO2誘電膜を形成する間に酸化剤としてオゾンガスを使用することを特徴とする請求項5に記載の半導体素子のキャパシタ製造方法。
- 前記RuO2前処理膜を形成する工程と前記TiO2誘電膜を形成する工程とはインサイチュで行われ、
前記半導体基板を反応室内へ引入する工程と、
前記反応室内へオゾンガスを流入させて前記Ru下部電極の表面を酸化させることによってRuO2前処理膜を形成する工程と、
前記反応室内へTi前駆体を供給する工程、前記反応室内のTi前駆体をパージする工程、前記反応室内へ酸化剤を供給する工程及び前記反応室内の酸化剤をパージする工程からなるTiO2蒸着サイクルを数回反復する原子層蒸着方法によってTiO2誘電膜を形成する工程と、
を含むことを特徴とする請求項5に記載の半導体素子のキャパシタ製造方法。 - 前記酸化剤は、オゾンガス、水蒸気または酸素プラズマであることを特徴とする請求項13に記載の半導体素子のキャパシタ製造方法。
- 前記RuO2前処理膜を形成する工程と前記TiO2誘電膜を形成する工程とはインサイチュで行われ、
前記半導体基板を反応室内へ引入する工程と、
前記反応室内へTi前駆体を供給する工程、前記反応室内のTi前駆体をパージする工程、前記反応室内へオゾンガスを供給する工程及び前記反応室内のオゾンガスをパージする工程からなるTiO2蒸着サイクルを数回反復する原子層蒸着方法によってTiO2誘電膜を形成すると同時に、前記オゾンガスを利用して前記Ru下部電極の表面を酸化させることによってRuO2前処理膜を形成する工程と、
を含むことを特徴とする請求項5に記載の半導体素子のキャパシタ製造方法。 - 前記TiO2誘電膜を形成した後、後熱処理する工程をさらに含み、前記TiO2誘電膜を形成する温度と前記後熱処理温度とをそれぞれ400℃以下及び500℃以下に維持することを特徴とする請求項13または15に記載の半導体素子のキャパシタ製造方法。
- 前記不純物は、Al及びHfのうち選択された少なくともいずれか一つであり、0.1−10at%にドーピングすることを特徴とする請求項13または15に記載の半導体素子のキャパシタ製造方法。
- 前記Al及びHfのうち選択された少なくともいずれか一つをドーピングするために、前記TiO2誘電膜を形成する間にAl及びHfのうち選択された少なくともいずれか一つを含む不純物ソースを気相で導入することを特徴とする請求項17に記載の半導体素子のキャパシタ製造方法。
- 前記不純物ソースは、前記Ti前駆体供給工程と別途に導入するか、Ti前駆体の供給工程に含めて導入することを特徴とする請求項18に記載の半導体素子のキャパシタ製造方法。
- 前記Al及びHfのうち選択された少なくともいずれか一つをドーピングするために、
前記反応室内へTi前駆体を供給する工程、前記反応室内のTi前駆体をパージする工程、前記反応室内へ酸化剤を供給する工程及び前記反応室内の酸化剤をパージする工程からなるTiO2蒸着サイクルをn回(n≧1)反復した後、
前記反応室内へAl及びHfのうち選択された少なくともいずれか一つを含む不純物ソースを供給する工程と、
前記反応室内の不純物ソースをパージする工程と、を含むドーピングサイクルを行い、
前記TiO2蒸着サイクルとドーピングサイクルとからなるサイクルを数回反復することを特徴とする請求項13に記載の半導体素子のキャパシタ製造方法。 - 前記ドーピングサイクルは、
前記反応室内の不純物ソースをパージする工程後に、
前記反応室内へ酸化剤を供給する工程と、
前記反応室内の酸化剤をパージする工程と、
をさらに含むことを特徴とする請求項20に記載の半導体素子のキャパシタ製造方法。 - 前記Al及びHfのうち選択された少なくともいずれか一つをドーピングするために、前記TiO2誘電膜上にAl及びHfのうち選択された少なくともいずれか一つを含む不純物ソース膜を蒸着した後、前記TiO2誘電膜中へ拡散させることを特徴とする請求項17に記載の半導体素子のキャパシタ製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050095806 | 2005-10-12 | ||
KR10-2005-0095806 | 2005-10-12 | ||
KR1020060076617A KR100804492B1 (ko) | 2005-10-12 | 2006-08-14 | 루테늄 전극과 이산화티탄 유전막을 이용하는 반도체소자의 커패시터 및 그 제조 방법 |
KR10-2006-0076617 | 2006-08-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007110111A JP2007110111A (ja) | 2007-04-26 |
JP4709115B2 true JP4709115B2 (ja) | 2011-06-22 |
Family
ID=38035675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006272057A Expired - Fee Related JP4709115B2 (ja) | 2005-10-12 | 2006-10-03 | ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4709115B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5608315B2 (ja) * | 2007-12-03 | 2014-10-15 | ピーエスフォー ルクスコ エスエイアールエル | キャパシタ用電極及びその製造方法、キャパシタ |
JP2009260151A (ja) * | 2008-04-18 | 2009-11-05 | Tokyo Electron Ltd | 金属ドープ層の形成方法、成膜装置及び記憶媒体 |
JP2009283850A (ja) * | 2008-05-26 | 2009-12-03 | Elpida Memory Inc | キャパシタ用絶縁膜及びその形成方法、並びにキャパシタ及び半導体装置 |
JP5275746B2 (ja) * | 2008-10-22 | 2013-08-28 | 株式会社日立製作所 | 圧電素子 |
JP5647792B2 (ja) | 2009-04-01 | 2015-01-07 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | キャパシタ用容量絶縁膜の製造方法 |
JP5460775B2 (ja) * | 2009-07-31 | 2014-04-02 | 株式会社日立国際電気 | 半導体デバイスの製造方法、半導体デバイス及び基板処理装置 |
JP5385723B2 (ja) * | 2009-08-21 | 2014-01-08 | 株式会社日立国際電気 | 半導体装置の製造方法及び半導体装置 |
JP5587716B2 (ja) * | 2010-09-27 | 2014-09-10 | マイクロンメモリジャパン株式会社 | 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法 |
EP2434529B1 (en) * | 2010-09-28 | 2020-02-12 | IMEC vzw | Metal-insulator-metal capacitor for use in semiconductor devices and manufacuring method therfor |
US8609553B2 (en) | 2011-02-07 | 2013-12-17 | Micron Technology, Inc. | Methods of forming rutile titanium dioxide and associated methods of forming semiconductor structures |
US8564095B2 (en) | 2011-02-07 | 2013-10-22 | Micron Technology, Inc. | Capacitors including a rutile titanium dioxide material and semiconductor devices incorporating same |
KR20230148398A (ko) * | 2018-01-17 | 2023-10-24 | 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. | 커패시터, 커패시터 제조 방법 및 반도체 장치 |
KR102559078B1 (ko) * | 2020-04-13 | 2023-07-26 | 포항공과대학교 산학협력단 | 루틸 이산화 티탄 층의 제조 방법 및 상기 루틸 이산화 티탄 층을 포함하는 반도체 소자 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148377A (ja) * | 1999-09-16 | 2001-05-29 | Samsung Electronics Co Ltd | 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法 |
JP2002368130A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 半導体装置および薄膜キャパシタ |
JP2003163333A (ja) * | 2001-09-22 | 2003-06-06 | Hynix Semiconductor Inc | キャパシタの製造方法 |
JP2003318285A (ja) * | 2002-04-23 | 2003-11-07 | Hynix Semiconductor Inc | 二層誘電体膜構造を有した半導体素子のコンデンサ及びその製造方法 |
JP2003347295A (ja) * | 2002-05-24 | 2003-12-05 | Sekisui Chem Co Ltd | 常圧プラズマを用いた酸化ケイ素の連続成膜法 |
JP2004056142A (ja) * | 2002-07-18 | 2004-02-19 | Samsung Electronics Co Ltd | 原子層蒸着法を利用した物質形成方法及びこれを利用した半導体装置のキャパシタ形成方法 |
JP2005166788A (ja) * | 2003-12-01 | 2005-06-23 | Elpida Memory Inc | 半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08253322A (ja) * | 1995-03-10 | 1996-10-01 | Res Dev Corp Of Japan | 酸化チタン薄膜の製造方法 |
JP3419974B2 (ja) * | 1995-11-14 | 2003-06-23 | ソニー株式会社 | 強誘電体キャパシタの製造方法 |
JP3641142B2 (ja) * | 1997-12-24 | 2005-04-20 | 株式会社東芝 | 強誘電体メモリ |
-
2006
- 2006-10-03 JP JP2006272057A patent/JP4709115B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148377A (ja) * | 1999-09-16 | 2001-05-29 | Samsung Electronics Co Ltd | 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法 |
JP2002368130A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 半導体装置および薄膜キャパシタ |
JP2003163333A (ja) * | 2001-09-22 | 2003-06-06 | Hynix Semiconductor Inc | キャパシタの製造方法 |
JP2003318285A (ja) * | 2002-04-23 | 2003-11-07 | Hynix Semiconductor Inc | 二層誘電体膜構造を有した半導体素子のコンデンサ及びその製造方法 |
JP2003347295A (ja) * | 2002-05-24 | 2003-12-05 | Sekisui Chem Co Ltd | 常圧プラズマを用いた酸化ケイ素の連続成膜法 |
JP2004056142A (ja) * | 2002-07-18 | 2004-02-19 | Samsung Electronics Co Ltd | 原子層蒸着法を利用した物質形成方法及びこれを利用した半導体装置のキャパシタ形成方法 |
JP2005166788A (ja) * | 2003-12-01 | 2005-06-23 | Elpida Memory Inc | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007110111A (ja) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4709115B2 (ja) | ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 | |
US20090065896A1 (en) | CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME | |
US7585683B2 (en) | Methods of fabricating ferroelectric devices | |
KR100403611B1 (ko) | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 | |
US20070014919A1 (en) | Atomic layer deposition of noble metal oxides | |
JP4255102B2 (ja) | 誘電膜を有するメモリ素子の製造方法 | |
JP2001111000A (ja) | 半導体素子及びその製造方法 | |
US7273781B2 (en) | Method of forming a capacitor in a semiconductor device without wet etchant damage to the capacitor parts | |
JP4035626B2 (ja) | 半導体素子のキャパシタ製造方法 | |
KR20030083442A (ko) | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 | |
US7754563B2 (en) | Nanolaminate-structure dielectric film forming method | |
US7368300B2 (en) | Capacitor in semiconductor device and method for fabricating the same | |
KR100804492B1 (ko) | 루테늄 전극과 이산화티탄 유전막을 이용하는 반도체소자의 커패시터 및 그 제조 방법 | |
KR100818652B1 (ko) | 산소포획막을 구비한 캐패시터 및 그의 제조 방법 | |
KR100942958B1 (ko) | 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법 | |
KR20110103534A (ko) | 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터 | |
KR20120009893A (ko) | 반도체 소자의 커패시터 및 그 제조 방법 | |
KR20090052455A (ko) | 강유전체 캐패시터 및 이의 제조 방법 | |
KR100809336B1 (ko) | 메모리 소자의 제조 방법 | |
KR100717824B1 (ko) | 캐패시터 및 그의 제조방법 | |
KR20070001677A (ko) | 반도체 소자의 캐패시터 및 그 형성방법 | |
KR100533981B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR100925028B1 (ko) | 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법 | |
KR20050029339A (ko) | 원자층 증착법을 이용한 유전막 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법 | |
KR100604664B1 (ko) | 이중 유전막을 구비한 캐패시터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080407 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4709115 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |