JP5647792B2 - キャパシタ用容量絶縁膜の製造方法 - Google Patents

キャパシタ用容量絶縁膜の製造方法 Download PDF

Info

Publication number
JP5647792B2
JP5647792B2 JP2010009000A JP2010009000A JP5647792B2 JP 5647792 B2 JP5647792 B2 JP 5647792B2 JP 2010009000 A JP2010009000 A JP 2010009000A JP 2010009000 A JP2010009000 A JP 2010009000A JP 5647792 B2 JP5647792 B2 JP 5647792B2
Authority
JP
Japan
Prior art keywords
film
tio
capacitor
manufacturing
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010009000A
Other languages
English (en)
Other versions
JP2010258413A (ja
Inventor
正巳 谷奥
正巳 谷奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2010009000A priority Critical patent/JP5647792B2/ja
Priority to US12/752,456 priority patent/US8198168B2/en
Publication of JP2010258413A publication Critical patent/JP2010258413A/ja
Application granted granted Critical
Publication of JP5647792B2 publication Critical patent/JP5647792B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Description

本発明はキャパシタ用容量絶縁膜の製造方法に関し、特に４００℃以下の低温で、ルチル結晶構造を備えたＴｉＯ２膜を形成する方法に関する。
ＤＲＡＭ素子等の半導体装置の微細化に伴い、高い誘電率のキャパシタ用絶縁膜（容量絶縁膜）が求められている。
高い誘電率を備えたキャパシタ用絶縁材料として、ＴｉＯ２（酸化チタン）を挙げることができる。ＴｉＯ２には、良く知られた結晶構造としてアナターゼ型とルチル型の２種類が存在している。アナターゼ結晶は低温で形成されやすい低温相で、比誘電率が４０弱程度と低い。一方、ルチル結晶は通常高温で形成される高温相で、比誘電率が８０以上と高く、特にキャパシタ用絶縁材料として使用した場合、高容量のキャパシタが製造可能である。
ＴｉＯ２膜はスパッタやＣＶＤ（Chemical Vapor Deposition；化学気相蒸着）、ＡＬＤ（Atomic Layer Deposition；原子層堆積）法等、様々な方法で形成できる。半導体素子に用いる場合には、微細化の観点から現在ＡＬＤ法が主流である。しかし、半導体素子に使用するＴｉＯ２膜を形成する場合には、ＡＬＤ法も含めて、どの方法でも、４００℃以下の低温で高誘電率のルチル結晶を形成することは困難であった。
例えば、Gyeong Teak Limらの実験（非特許文献１）では、ＡＬＤ法によりプリカーサＴＤＭＡＴ（テトラキスジメチルアミノチタン）と酸化剤Ｈ２Ｏを用いてシリコン上にＴｉＯ２膜を形成している。ＴｉＯ２膜は成膜直後にはアモルファス状態にあり、アニールをすることによって結晶化している。３００℃以上のアニールでアナターゼ結晶が生じ、７００℃以上になってようやくルチルとアナターゼ結晶が生じ、８００℃以上でルチル結晶が主体の結晶構造となる。しかし、半導体プロセスでは微細化の進展に伴い、トランジスタ等の半導体素子への悪影響を回避するために、高温のアニールを行うことが困難となっている。したがって、ルチル結晶を得るためとは言え、上記のような高い温度のアニールは実施できない。
また、特許文献１には、光触媒用にルチル型のＴｉＯ２膜とアナターゼ型のＴｉＯ２膜の積層構造を形成するために、Ａｒイオンビームを照射することでアナターゼ型からルチル型への構造転移温度を低くする技術が開示されている。しかしながら、このような手段によっても、ルチル結晶構造のＴｉＯ２膜を得るためには５００℃以上のアニールが必要であった。また、ＤＲＡＭ素子のキャパシタ等の３次元構造を有する場所にＴｉＯ２膜を形成する場合には、イオン照射で均一にＡｒイオンを導入することも困難であった。
また、特許文献２には、Ｒｕ（ルテニウム）で形成したキャパシタ用下部電極の表面にＲｕＯ２膜を形成することで、４００℃以下の低温でルチル型のＴｉＯ２膜を得る技術が開示されている。しかしながら、下部電極の材料がＲｕに限定されてしまうため、電極の材料を変更して、より高性能なキャパシタを形成することが困難であった。
特開２０００−２５４５１９号公報 特開２００７−１１０１１１号公報
Thin Solid Films 498 (2006) p254-258
そこで本発明者は、できるだけ低温でルチル結晶構造のＴｉＯ２膜が形成でき、３次元構造のキャパシタ等に用いる場合においても、下地の電極形状および電極材料に影響されずに均一なＴｉＯ２膜を容易に形成する方法を鋭意検討した。
ＡＬＤ法を用いてＴｉＯ２膜の成膜実験を行った結果、ＴｉＯ２膜を直接に成膜する方法では、アナターゼ結晶が生成しやすく、アニール方法を工夫してもルチル結晶のみを有するＴｉＯ２膜を得ることは困難であった。
具体的には、２００℃で成膜したＴｉＯ２膜はアモルファス状態であった。このアモルファス膜を高温アニールして結晶化させた場合には、アナターゼ結晶とルチル結晶の両方が混在した状態となった。また、２５０℃以上の温度でＴｉＯ２膜を成膜した場合には、最初からアナターゼ結晶が生じてしまった。一度生じたアナターゼ結晶は安定であり、その後、ルチル結晶が生じるような高温のアニール処理をしても消滅することはなかった。アナターゼ結晶が含まれていると、誘電率が低下してしまうため、好ましくない。
このような状況に鑑み、本発明は、比較的低温で容易に、ルチル結晶構造のＴｉＯ２膜を形成する方法を提供する。
本発明による解決手段は、
Ｔｉ膜を堆積し、酸化雰囲気中でアニール処置を行うことにより、Ｔｉ膜を酸化し、ルチル結晶構造を備えたＴｉＯ２膜に変化させるものである。
すなわち、本発明の一実施形態によれば、
キャパシタ用容量絶縁膜の製造方法であって、
Ｔｉ膜を堆積する工程と、
該Ｔｉ膜を酸化雰囲気中でアニールして、ルチル結晶構造を有するＴｉＯ２膜とする工程と
を備えるキャパシタ用容量絶縁膜の製造方法、が提供される。
また、本発明の別の実施形態においては、
キャパシタ素子を備える半導体装置の製造方法であって、
キャパシタ素子の下部電極を形成する工程と、
前記下部電極上にＴｉ膜を堆積する工程と、
該Ｔｉ膜を酸化雰囲気中でアニールして、ルチル結晶構造を有するＴｉＯ２膜とする工程と、
前記ＴｉＯ２膜上にキャパシタ素子の上部電極を形成する工程
とを備える半導体装置の製造方法、が提供される。
キャパシタ用容量絶縁膜として、誘電率の高いルチル結晶構造を備えたＴｉＯ２膜を、３５０〜４００℃程度の低温で形成できる。この結果、キャパシタの静電容量を増加させることができ、トランジスタ等の半導体素子に対する高温の熱処理の悪影響も回避できるので、微細化した高性能の半導体装置が提供できる。
本発明の一実施形態になるＴｉＯ２膜の製造フローを示すフローシートである。 評価用試料の製造方法を説明する工程断面図である。 ＸＲＤ（Ｘ線回折）法を用いて、作製した各試料の結晶構造解析を行った結果を示す図であり、（Ａ）は試料表面に対するＸ線の入射角度θを１０〜９０°まで変化させたときの回折強度波形（縦軸）を２θを横軸として示したもの、（Ｂ）は横軸（２θ）の３５〜４５°の範囲を拡大した結果を示す。 ＸＲＦ（蛍光Ｘ線元素分析）法を用いて、作製した各試料の酸素の強度値を測定した結果を、アニール温度を横軸、酸素元素の固有Ｘ線強度を縦軸として示す図である。 アニール温度に対するアニール時間の影響を示すＸＲＤ法での測定結果を示す図であり、（Ａ）は４００℃、（Ｂ）は３５０℃での結果を示す。 本発明の一実施形態になる半導体装置であるＤＲＡＭ素子のメモリセル部の平面レイアウトを示す概念図である。 図６のＡ−Ａ’線に対応する断面模式図である。 図７に示すキャパシタ素子の製造工程を説明する模式的断面図である。 図７に示すキャパシタ素子の製造工程を説明する模式的断面図である。 図７に示すキャパシタ素子の製造工程を説明する模式的断面図である。 本発明を用いたキャパシタ素子の製造工程を説明するフローチャートである。 図１１に示したキャパシタ素子の製造工程での複数のガスの供給方法を示すタイミングチャートである。
［発明の実施例］
本発明の一実施形態になるＴｉＯ２膜の製造方法について説明する。
本実施例では、ルチル結晶構造のＴｉＯ２膜を、図１に示したように２段階の工程に分けて形成する。
キャパシタ用の下部電極を形成した後に、まず、Ｔｉ（チタン）膜を堆積する（工程Ｓ１）。Ｔｉ膜の堆積手段は、ＡＬＤ法を含めたＣＶＤ法、又はスパッタ法等、特に限定されない。
ＣＶＤ法（もしくはＡＬＤ法）にてＴｉ膜を形成する場合には、例えば、ＴｉＣｌ４を原料ガスと、Ｈ２、ＮＨ３もしくは両者の混合ガス等の還元ガスとを反応ガスとして形成できる。なお、原料ガスの低温での反応は難しく、反応ガスのプラズマ化等によって、反応性を高める必要がある。原料ガスは、前駆体（プリカーサ）としてＴｉと酸素が直接結合しないものであれば特に限定されずに使用することができる。この場合も、還元ガスとは低温で反応しにくいことが多いので、上記と同様に反応性を高める必要がある。
次に、３５０〜４００℃程度の温度で酸化雰囲気中でアニールを行うことにより、堆積したＴｉ膜を酸化し、ＴｉＯ２膜に変化させる（工程Ｓ２）。温度範囲は一例であり、後述のように必ずしもこの温度範囲内には限定されない。
従来のようにＴｉＯ２膜を最初から堆積させるのではなく、このように、Ｔｉ膜を酸化してＴｉＯ２膜を形成することにより、低温の熱処理のみでルチル結晶構造のＴｉＯ２膜を形成することができる。
本実施例の製造方法によって形成したＴｉＯ２膜の結晶状態を調べた結果を、次に示す。
評価用の試料は次のようにして作製した。
まず、図２（ａ）に示したように、半導体基板１上に酸化シリコン膜２を形成し、その上にＴｉ膜を２０ｎｍの厚さで形成した。具体的には、スパッタ法を用い、基板温度を３００℃、チャンバー内をＡｒ（アルゴン）雰囲気で圧力０．５Ｐａに保持した状態でＴｉターゲットのスパッタリングを行って、Ｔｉ膜３を酸化シリコン膜２上に堆積させた。
次に、図２（ｂ）に示したように、酸素ガスを供給する熱処理炉を用いたファーネスアニールによって、アニール酸化（以下、酸素ガス雰囲気中でのアニールを酸素アニールという）を行い、Ｔｉ膜３を酸化して、ＴｉＯ２膜４を形成した。酸素アニールの際の温度は、評価のために３００℃〜５５０℃の範囲で複数の条件を設定し、各温度条件にて、それぞれ１０分間の酸素アニールを行った。
なお、酸化シリコン上にＴｉＯ２膜を形成した理由は、従来例（非特許文献１）では、シリコン上にＴｉＯ２膜を形成しており、シリコンとＴｉＯ２膜の間には酸化シリコン膜が必ず形成されてしまうので、同条件で膜の特性を比較検討したためである。本発明においては、下地が酸化シリコンである必要は無く、一般的な半導体装置で使用するキャパシタ素子に適用する場合には、金属電極上にＴｉ膜を堆積して酸化雰囲気中でアニールを行えばよい。また、電極の材料についても耐酸化性を備えていればよく、特に限定は無い。
図３に、ＸＲＤ（Ｘ線回折）法を用いて、作製した各試料の結晶構造解析を行った結果を示す。図３（Ａ）は、試料表面に対するＸ線の入射角度θを１０〜９０°まで変化させたときの回折強度波形（縦軸）を２θを横軸として示したものである。（ａ）は酸素アニールを行っていない状態の試料の測定結果で、（ｂ）〜（ｇ）の波形はそれぞれ、酸素アニール温度条件を３００℃〜５５０℃まで、５０℃ステップで上昇させた場合の試料の測定結果である。（ａ）〜（ｇ）の各測定波形は、強度ピークの位置が分かるように、共通の横軸を用い、縦軸方向にシフトさせて記載してある。また強度ピークの位置に矢印を記載した。図３（Ａ）より、各波形（ａ）〜（ｇ）には、アナターゼ結晶構造のＴｉＯ２に特有の強度ピークは見られない。すなわち、本実施例の方法（図１）で形成したＴｉＯ２膜には、酸素アニール温度を４５０℃以上とした場合も含めて、アナターゼ結晶が含まれていないことが分かる。
図３（Ｂ）には、横軸（２θ）の３５〜４５°の範囲を拡大した結果を示す。
酸素アニールなしの状態（ａ）では、２θ＝３８°近傍にＴｉの結晶ピークが見えている。酸素アニール温度が上がるに従い、このＴｉピーク強度は減少し、左にシフトして行く。これはＴｉ結晶が一部酸化して結晶構造が崩壊し、かつ、Ｔｉ結晶中に酸素が入り込んだために、Ｔｉ結晶の格子間隔が広げられたことを示している。Ｔｉ結晶は４００℃での酸素アニール（ｄ）までは存在し、４５０℃の酸素アニール（ｅ）では完全に消えた。
代わって、４００℃以上の酸素アニールで２θ＝３９°近傍に新しいピークが出現する。この強度ピークはＴｉＯ２のルチル結晶のa軸（２００）ピークを示している。このピークはアニール温度が上がっていくと徐々に強くなり、かつ、右にシフトしてルチル構造のＴｉＯ２バルク結晶の位置（２θ＝３９．２°）に近づく。
次に、図４に、ＸＲＦ（蛍光Ｘ線元素分析）法を用いて、作製した各試料の酸素の強度値を測定した結果を、酸素アニール温度を横軸、酸素元素の固有Ｘ線強度を縦軸として示す。
ＸＲＦ法では、着目元素の原子数に比例したピーク強度を得ることができる。図４の一番左にプロットしたポイントが、酸素アニールなしの試料での測定結果である。アニールなしでも、下地の酸化シリコン膜２に含有されている酸素が測定結果に含まれるため、強度値は０にはなっていない。すなわち、この酸素アニールなしの状態での強度値が起点強度となる。
酸素アニールを行うと、アニール温度の上昇に伴い酸素原子数が増加し、ＸＲＤ法でのＴｉピークが消える４５０℃あたりで、強度はほぼ飽和している。これはＴｉの酸化の進み具合と一致している。
本実施例では、酸素アニールの時間を延長することにより、４００℃以下の低温でもルチル構造のＴｉＯ２膜を形成することが可能となる。
先に説明した方法でＴｉ膜を堆積した試料を準備し、酸素アニールの温度を一定にして、酸素アニールの時間を変更した場合の結果について示す。
図５（Ａ）は、酸素アニール温度を４００℃に設定し、酸素アニール時間を１０〜４０分の範囲で１０分ステップで増加させた場合のＸＲＤ法での測定結果である。（ｈ）〜（ｋ）の各波形が、１０分ステップで酸素アニールの時間を増加させた場合に、それぞれ対応している。
図５（Ｂ）は、酸素アニール温度を３５０℃に設定し、酸素アニール時間を１０〜４０分の範囲で１０分ステップで増加させた場合のＸＲＤ法での測定結果である。図５（Ａ）と同様に（ｈ）〜（ｋ）の各波形が、１０分ステップで酸素アニールの時間を増加させた場合に、それぞれ対応している。
図５（Ａ）の結果より、４００℃の酸素アニールを行った場合には、酸素アニールの時間を増やすにしたがって徐々にＴｉのピークが消え、ルチル結晶のピークが増大していくのが分かる。酸素アニールを４０分行うと、Ｔｉピークはほぼ消え、ルチルピークは十分な強度になっている（波形（ｋ））。
また、図５（Ｂ）の結果より、３５０℃の酸素アニールでは、４０分間の酸素アニール後にも、Ｔｉピークがかなり残っている。しかし、わずかではあるがルチルピークが見えてくる（波形（ｋ））。これは、準備した試料のＴｉ膜厚が２０ｎｍと厚いため、すべてのＴｉが酸化されるまでは、Ｔｉピークが残ってしまうためである。Ｔｉ膜表面から特に酸化が進むので下部電極に近いあたりは、まだ酸化されていない。
さらに検討を進めた結果、もっと薄いＴｉ膜厚であれば、３５０℃の酸素アニールでもルチル結晶構造のＴｉＯ２膜が形成できた。すなわち、本実施例では、Ｔｉ膜が酸化されて完全にＴｉＯ２膜に変化するまで酸化を続ければよく、Ｔｉの膜厚、酸素アニールの温度に応じて、酸化の時間を設定すればよい。
例えば、最小加工寸法６０ｎｍ以下のような微細なメモリセルへの適用を考慮した場合には、容量絶縁膜の膜厚は１０ｎｍ以下とする必要があることから、本実施例の製造方法は極めて有用である。
このように、本実施例の製造方法を用いることによって、アナターゼ結晶を含まないルチル結晶だけのＴｉＯ２膜を、３５０℃〜４００℃という低温で形成することが可能となる。
本実施例の方法によって、ルチル結晶構造のＴｉＯ２膜が形成できる理由は、次のように考察される。
従来のＴｉＯ２膜のように、最初からＴｉ原子と酸素原子が結合した状態で堆積した場合には、結晶化に際して、２５０〜３００℃の温度領域を通過する際に、アナターゼ結晶化が進行し始めるため、アナターゼ結晶となってしまう。またいったんアナターゼ結晶化してしまうと、ルチル結晶への転換は難しい。
これに対して、最初にＴｉ膜を堆積した場合には、Ｔｉ膜は２５０〜３００℃の温度領域では、まだ金属状態を維持しており、３００℃以上の温度でようやく酸化が進行し始める（図４）。このため、アナターゼ結晶化の進行し始める温度領域をＴｉ金属膜のまま通過することができるので、アナターゼ結晶化を回避して、ルチル結晶とすることができる。
なお、最初に形成するＴｉ膜は、堆積した状態で結晶化していることが好ましい。これは、アモルファス状態よりも結晶状態の方が酸素を拡散させやすく、全体を酸化させやすいためである。したがって、Ｔｉ膜を堆積する際には、できるだけ温度を高めの設定（２００〜４００℃程度）として成膜することが好ましい。
また、半導体素子用のキャパシタを形成する場合には、できるだけ低温化した方がよいため、酸化雰囲気中でのアニールの温度は、４００℃以下とすることが好ましい。熱の影響を余り気にしなくても良い状況でＴｉＯ２膜を形成する際には、４００℃よりも高い温度のアニールを行うことも可能である。従って、製造する半導体装置に必要な特性に応じてアニール温度は設定すればよい。
なお、酸素ガス雰囲気で酸素アニールを行う場合には、上述したように３５０℃以上の温度とすることが好ましいが、他の酸化方法を用いる場合には、必ずしも３５０℃以上の温度には限定されない。すなわち、堆積したＴｉ膜が酸化されて、ルチル型のＴｉＯ２膜に変化する範囲であれば、３５０℃以下の雰囲気で酸化処理を行っても良い。
また、アニール時の雰囲気としては、酸素ガス（Ｏ２ガス）のみに限定はされず、酸素原子を含有した、酸化性のガス雰囲気であれば使用可能である。より具体的には、オゾン（Ｏ３）ガス、水蒸気（Ｈ２Ｏ）ガス、亜酸化窒素（Ｎ２Ｏ）ガス等も使用可能である。特に、酸化温度を低温化する際には、オゾンや水蒸気等の酸化力の強いガスを用いることで、酸化時間を短縮できるので好ましい。
次に、本発明を適用した具体例として、ＤＲＡＭ素子のメモリセルを構成するキャパシタ素子（容量素子）の容量絶縁膜に用いた場合について説明する。
図６は、本発明を適用した半導体装置であるＤＲＡＭ素子について、メモリセル部の平面レイアウトを示す概念図である。図６の右手側は、後述する、ワード配線Ｗとなるゲート電極５とサイドウォール５ｂとを切断する面を基準とした透過断面図として示している。また、簡略化のために、キャパシタ素子の記載は図６においては省略し、断面図にのみ記載した。
図７は、メモリセル部（図６）のＡ−Ａ’線に対応する断面模式図である。なお、これらの図は半導体装置の構成を説明するためのものであり、図示される各部の大きさや寸法等は、実際の半導体装置の寸法関係とは異なっている。
メモリセル部は、図７に示すように、メモリセル用のＭＯＳトランジスタＴｒ１と、ＭＯＳトランジスタＴｒ１に複数のコンタクトプラグを介して接続されたキャパシタ素子Ｃａｐとから概略構成されている。
図６、図７において、半導体基板１０１は、所定濃度のＰ型不純物を含有するシリコン（Ｓｉ）によって形成されている。この半導体基板１０１には、素子分離領域１０３が形成されている。素子分離領域１０３は、半導体基板１０１の表面にＳＴＩ（Shallow Trench Isolation）法によりシリコン酸化膜（ＳｉＯ２）等の絶縁膜を埋設することで、活性領域Ｋ以外の部分に形成され、隣接する活性領域Ｋとの間を絶縁分離している。本実施形態では、１つの活性領域Ｋに２ビットのメモリセルが配置されるセル構造に本発明を適用した場合の例を示している。
本実施形態では図６に示す平面構造の如く、細長い短冊状の活性領域Ｋが複数、個々に所定間隔をあけて右斜め下向きに整列して配置されており、一般に６Ｆ２型メモリセルと呼ばれるレイアウトに沿って配列されている。
各活性領域Ｋの両端部と中央部には個々に不純物拡散層が形成され、ＭＯＳトランジスタＴｒ１のソース・ドレイン領域として機能する。ソース・ドレイン領域（不純物拡散層）の真上に配置されるように基板コンタクト部２０５a、２０５ｂ、２０５ｃの位置が規定されている。
図６の横（Ｘ）方向には、折れ線形状（湾曲形状）にビット配線１０６が延設され、このビット配線１０６が図１の縦（Ｙ）方向に所定の間隔で複数配置されている。また、図６の縦（Ｙ）方向に延在する直線形状のワード配線Ｗが配置されている。個々のワード配線Ｗは図６の横（Ｘ）方向に所定の間隔で複数配置され、ワード配線Ｗは各活性領域Ｋと交差する部分において、図７に示されるゲート電極１０５を含むように構成されている。本実施形態では、ＭＯＳトランジスタＴｒ１は、溝型のゲート電極を備えている。
図７の断面構造に示すように、半導体基板１０１において素子分離領域１０３に区画された活性領域Ｋにソース・ドレイン領域として機能する不純物拡散層１０８が離間して形成され、個々の不純物拡散層１０８の間に、溝型のゲート電極１０５が形成されている。
ゲート電極１０５は、多結晶シリコン膜と金属膜との多層膜により半導体基板１０１の上部に突出するように形成されており、多結晶シリコン膜はＣＶＤ法での成膜時にリン等の不純物を含有させて形成することができる。ゲート電極用の金属膜には、タングステン（Ｗ）や窒化タングステン（ＷＮ）、タングステンシリサイド（ＷＳｉ）等の高融点金属を用いることができる。
また、図７に示すように、ゲート電極１０５と半導体基板１０１との間にはゲート絶縁膜１０５ａが形成されている。また、ゲート電極１０５の側壁には窒化シリコン（Ｓｉ３Ｎ４）などの絶縁膜によるサイドウォール１０５ｂが形成されている。ゲート電極１０５上にも窒化シリコンなどの絶縁膜１０５ｃが形成されており、ゲート電極１０５の上面を保護している。
不純物拡散層１０８は、半導体基板１０１にＮ型不純物として、例えばリンを導入することで形成されている。不純物拡散層１０８と接触するように基板コンタクトプラグ１０９が形成されている。この基板コンタクトプラグ１０９は、図６に示した基板コンタクト部２０５c、２０５ａ、２０５ｂの位置にそれぞれ配置され、例えば、リンを含有した多結晶シリコンから形成される。基板コンタクトプラグ１０９の横（Ｘ）方向の幅は、隣接するゲート配線Ｗに設けられたサイドウォール１０５ｂによって規定される、セルフアライン構造となっている。
図７に示すように、ゲート電極上の絶縁膜１０５ｃ及び基板コンタクトプラグ１０９を覆うように第１の層間絶縁膜１０４が形成され、第１の層間絶縁膜１０４を貫通するようにビット線コンタクトプラグ１０４Ａが形成されている。ビット線コンタクトプラグ１０４Ａは、基板コンタク部２０５ａの位置に配置され、基板コンタクトプラグ１０９と導通している。ビット線コンタクトプラグ１０４Ａは、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層膜からなるバリア膜（ＴｉＮ／Ｔｉ）上にタングステン（Ｗ）等を積層して形成されている。ビット線コンタクトプラグ１０４Ａに接続するようにビット配線１０６が形成されている。ビット配線１０６は窒化タングステン（ＷＮ）及びタングステン（Ｗ）からなる積層膜で構成されている。
ビット配線１０６を覆うように、第２の層間絶縁膜１０７が形成されている。第１の層間絶縁膜１０４及び第２の層間絶縁膜１０７を貫通して、基板コンタクトプラグ１０９に接続するように容量コンタクトプラグ１０７Ａが形成されている。容量コンタクトプラグ１０７Ａは、基板コンタクト部２０５ｂ、２０５ｃの位置に配置される。
第２の層間絶縁膜１０７上には、窒化シリコンを用いた第３の層間絶縁膜１１１及びシリコン酸化膜を用いた第４の層間絶縁膜１１２が形成されている。
第３の層間絶縁膜１１１及び第４の層間絶縁膜１１２を貫通して、容量コンタクトプラグ１０７Ａと接続するようにキャパシタ素子Ｃａｐが形成されている。
キャパシタ素子Ｃａｐは下部電極１１３と上部電極１１５の間に、先に説明した本発明のＴｉＯ２膜を容量絶縁膜として挟んだ構造となっており、下部電極１１３が容量コンタクトプラグ１０７Ａと導通している。
上部電極１１５上には、酸化シリコン等で形成した第５の層間絶縁膜１２０、アルミニウム（Ａｌ）、銅（Ｃｕ）等で形成した上層の配線層１２１、表面保護膜１２２が形成されている。
キャパシタ素子の上部電極１１５には、所定の電位が与えられており、キャパシタ素子に保持された電荷の有無を判定することによって、情報の記憶動作を行うＤＲＡＭ素子として機能する。
次に、キャパシタ素子Ｃａｐの具体的な形成方法について説明する。
図８〜１１に、第３の層間絶縁膜１１１から上の部分のみを断面図として記載した。
まず、図８に示したように、第３の層間絶縁膜１１１及び第４の層間絶縁膜１１２を、所定の膜厚で堆積した後に、フォトリソグラフィ技術を用いて、キャパシタ素子を形成するための開孔１１２Ａを形成する。
下部電極材料を成膜した後、ドライエッチング技術又はＣＭＰ（Chemical Mechanical Polishing）技術を用いて、下部電極１１３を開孔１１２Ａの内壁部分にのみ残すように形成する。
下部電極の材料としては、耐酸化性の強い金属膜を用いることが好ましい。具体的には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）等を挙げることができる。
次に、図９に示したようにＴｉ膜１１４ａを１０ｎｍ以下、例えば６〜８ｎｍ程度の厚さに堆積する。本発明においては、Ｔｉ膜の堆積手段は特に限定されないが、ＤＲＡＭ素子のキャパシタのように、深孔内に均一な膜厚でＴｉ膜を堆積する場合には、ＡＬＤ法を用いることが好ましい。
次に４００℃の酸素雰囲気中で３０分間酸素アニールを行うことにより、Ｔｉ膜１１４ａを、ＴｉＯ２膜１１４に変化させる。この際に、第３の層間絶縁膜１１１を通常の層間絶縁膜として形成される酸化シリコンよりも酸素透過性の小さい窒化シリコンで形成しておくことにより、キャパシタよりも下層に位置するビット線やトランジスタ素子が酸化によりダメージを受けるのを回避することができる。
また、形成したいＴｉＯ２膜の膜厚に合わせて、Ｔｉ膜が完全に酸化されるように酸素アニールの温度と時間は調整すればよい。酸素雰囲気は１００％酸素でなくてもよく、不活性ガスと酸素の混合雰囲気、例えば、大気中でもよい。好ましくは、酸素リッチな雰囲気であることが望ましい。
次に、図１０に示したように、ＴｉＯ２膜１１４の表面を覆い、開孔（１１２Ａ）内を充填するように、金属膜を堆積して、上部電極１１５を形成する。上部電極１１５の材料は下部電極１１３と異なっていてもよい。また、耐酸化性の劣るタングステン（Ｗ）や窒化チタン（Ｗ）等を用いてもよい。これにより、キャパシタ素子Ｃａｐが完成する。
本発明を適用することにより、誘電率の高いルチル結晶構造のＴｉＯ２膜を、４００℃以下の低温で形成することが可能となる。
したがって、キャパシタ素子の形成よりも前の段階で形成されているトランジスタ素子等の半導体素子に加えられる熱の影響を抑制することが可能となり、微細化を進めた高性能のトランジスタ素子等を形成することができる。
また、下部電極の形状や材料に影響されることなく、均一な膜厚のＴｉＯ２膜を容易に形成することができ、キャパシタ素子の静電容量も大きくすることが可能なため、高性能なＤＲＡＭ素子を容易に形成することができる。
本発明を用いて、ＴｉＯ２膜を有するキャパシタ素子を製造する別の方法として、Ｔｉ膜の堆積工程と酸化雰囲気中のアニール工程を１つのＡＬＤ成膜装置内で連続して実施する方法について説明する。
図１１は、キャパシタ素子の形成工程を示すフローチャートである。
まず、工程Ｓ３として、半導体基板上にキャパシタ素子の下部電極を形成する。下部電極の材料としては、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）等を例示できるが、その他の耐酸化性の強い金属膜も利用できる。
次に、下部電極を形成した半導体基板をＡＬＤ装置のチャンバー内に載置する。ＡＬＤ装置としては、枚様式、バッチ式のいずれも使用可能である。
ＡＬＤ装置内でのＴｉＯ２膜の形成は、Ｔｉ膜を堆積する工程Ｓ４と、堆積したＴｉ膜を酸化してルチル結晶構造のＴｉＯ２膜に変換する工程Ｓ５を有している。
Ｔｉ膜を堆積する工程Ｓ４はさらに、Ｔｉ原料ガス（前駆体）を供給する工程Ｓ４ａと、還元ガスを供給する工程Ｓ４ｂを有している。
図１２にＡＬＤ装置に供給する複数のガスのタイミングチャートを示す。
本実施例では、Ｔｉ原料ガス、還元ガス、パージガス、酸化ガスの４種類のガスを、図１２に示したタイミングでチャンバー内に供給する。
工程Ｓ４およびＳ５について、図１２を参照して説明する。
チャンバー内の半導体基板は、温度が４００℃となるように設定する。
Ｔｉ原料ガスとしては、ＴｉＣｌ４を例示できる。またＴｉ原料ガスとして、Ｔｉと酸素が直接結合しないものであれば特に限定されずに使用することができる。
まず、工程Ｓ４ａとして、時間Ｔ１にてＴｉ原料ガスをチャンバー内に１〜５秒間供給し、下部電極の表面に吸着させる。次に、時間Ｔ２にてＴｉ原料ガスの供給を停止し、パージガスをチャンバー内に５〜３０秒間供給する。パージガスとしては、窒素（Ｎ２）を例示できる。パージガスを供給することで、下部電極の表面に吸着せず残存しているＴｉ原料ガスをチャンバーの外に排出する。
次に、時間Ｔ３にてパージガスの供給を停止し、工程Ｓ４ｂとして還元ガスをチャンバー内に２〜５秒間供給する。還元ガスとしては水素（Ｈ２）ガスを例示できる。還元ガスはＡＬＤ装置内に設けたプラズマ発生器を通して活性化しておくことで、吸着しているＴｉ原料との反応を促進することができる。
次に、時間Ｔ４にて還元ガスの供給を停止し、パージガスをチャンバー内に５〜３０秒間供給する。ここまでの工程によって、下部電極表面に原子層レベルのＴｉ膜が形成される。半導体基板は２００℃以上で高めの温度（本実施例では４００℃）に設定しておくことにより、結晶化した状態でＴｉ膜を形成することができる。この一連の工程（サイクル）をＮ回（Ｎは正の整数）繰り返すことによって、必要な膜厚のＴｉ膜を形成することができる。本実施例では、このサイクルを３０回繰り返すことによって、約２．４ｎｍの膜厚のＴｉ膜を得た。なお、図１２には、工程Ｓ４として、２回目のサイクル（時間Ｔ５〜Ｔ９）までを記載した。
所定の膜厚のＴｉ膜を形成した後に、工程Ｓ５として、酸化ガスをチャンバー内に１〜２分間供給する。酸化ガスとしてはオゾン（Ｏ３）を例示できる。酸化ガスの供給によってＴｉ膜は完全に酸化され、ルチル型のＴｉＯ２膜に変換される。本実施例では、酸化によって、約３．４ｎｍの膜厚のＴｉＯ２膜が得られた。先の工程Ｓ４と、この工程Ｓ５を１サイクルとしてＭ回（Ｍは正の整数）繰り返すことにより、ルチル型のＴｉＯ２膜を所望の膜厚で形成することができる。本実施例では、３回（Ｎ＝３０、Ｍ＝３に設定）繰り返すことにより、約１０ｎｍの膜厚のＴｉＯ２膜を得た。
従来技術（非特許文献１）では、ＡＬＤ装置を用いてＴｉＯ２膜を形成する際に、２１０℃以下の低い温度に設定した状態で、Ｔｉ原料ガスとしてＴＤＭＡＴガスを供給した直後に酸化ガス（Ｈ２Ｏ）を供給して、アモルファス状態のＴｉＯ２膜を原子層レベルで形成している。そして原子層レベルのＴｉＯ２膜の堆積の繰り返しで、アモルファス状態のＴｉＯ２膜が所定の膜厚となるようにしている。先に説明したように、アモルファス状態のＴｉＯ２膜をアニールによって結晶化しても、ルチル型とすることは困難である。
これに対して本発明では、従来技術の温度設定よりも高めの温度に基板を保持した状態で、Ｔｉ原料ガスを供給した直後に還元ガスを供給することで、結晶状態のＴｉ膜を原子層レベルで形成している。そして原子層レベルのＴｉ膜の形成の繰り返しで、結晶状態のＴｉ膜を所定の膜厚とした後に、酸化ガスを供給してＴｉ膜を酸化することで、ルチル型結晶構造のＴｉＯ２膜を得ることができる。
次に、工程Ｓ６として、ＴｉＯ２膜上に上部電極を形成すれば、キャパシタ素子が完成する。上部電極の材料は下部電極と異なっていてもよい。
このように、Ｔｉ膜の堆積工程と酸化雰囲気中のアニール工程を１つのＡＬＤ成膜装置で連続して実施することにより、容易にルチル型のＴｉＯ２膜を形成することができる。
この方法で、先に説明したＤＲＡＭ素子用のキャパシタ素子を形成することにより、高性能なＤＲＡＭ素子をさらに容易に形成することができる。
１ 半導体基板
２ 酸化シリコン膜
３ Ｔｉ膜
４ ＴｉＯ２膜
１０１ 半導体基板
１０３ 素子分離領域
１０４ 第１の層間絶縁膜
１０４Ａ ビット線コンタクト部落
１０５ ゲート電極
１０６ ビット配線
１０７ 第２の層間絶縁膜
１０７Ａ 容量コンタクトプラグ
１０８ 不純物拡散層
１０９ 基板コンタクトプラグ
１１１ 第３の層間絶縁膜
１１２ 第４の層間絶縁膜
１１２Ａ 開孔
１１３ 下部電極
１１４ 容量絶縁膜（ＴｉＯ２膜）
１１４ａ Ｔｉ膜
１１５ 上部電極
１２０ 第５の層間絶縁膜
１２１ 上層配線層
１２２ 表面保護膜
２０５c、２０５ａ、２０５ｂ 基板コンタクト部
Ｋ 活性領域
Ｗ ワード配線
Ｔｒ１ ＭＯＳトランジスタ
Ｃａｐ キャパシタ素子

Claims (16)

  1. キャパシタ用容量絶縁膜の製造方法であって、
    前記キャパシタの最小加工寸法に依存した膜厚を有するＴｉ膜を堆積する工程と、
    該Ｔｉ膜を酸化雰囲気中でアニールして、ルチル結晶構造を有するＴｉＯ2膜とする工程と
    を備えるキャパシタ用容量絶縁膜の製造方法。
  2. 前記アニールは、４００℃以下の温度で実施される請求項１に記載のキャパシタ用容量絶縁膜の製造方法。
  3. 前記アニールは、３５０℃以上４００℃以下の範囲で実施される請求項１に記載のキャパシタ用容量絶縁膜の製造方法。
  4. 前記酸化雰囲気は、酸素ガスを含有したガス雰囲気であることを特徴とする請求項１乃至３のいずれか１項に記載のキャパシタ用容量絶縁膜の製造方法。
  5. 堆積されるＴｉ膜は結晶性を有する請求項１乃至４のいずれか１項に記載のキャパシタ用容量絶縁膜の製造方法。
  6. 前記Ｔｉ膜はＡＬＤ装置を用いて結晶性を有するように堆積され、
    該ＡＬＤ装置内で引き続き、前記アニールを行うことを特徴とする、請求項１乃至４のいずれか１項に記載のキャパシタ用容量絶縁膜の製造方法。
  7. 前記Ｔｉ膜を堆積する工程は、
    Ｔｉ原料ガスを供給する工程と、
    還元ガスを供給する工程を、
    交互に複数回繰り返して実施することを特徴とする、請求項６に記載のキャパシタ用容量絶縁膜の製造方法。
  8. キャパシタ素子を備える半導体装置の製造方法であって、
    キャパシタ素子の下部電極を形成する工程と、
    前記下部電極上に前記キャパシタの最小加工寸法に依存した膜厚を有するＴｉ膜を堆積する工程と、
    該Ｔｉ膜を酸化雰囲気中でアニールして、ルチル結晶構造を有するＴｉＯ2膜とする工程と、
    前記ＴｉＯ2膜上にキャパシタ素子の上部電極を形成する工程
    とを備える半導体装置の製造方法。
  9. 前記アニールは、３５０℃以上４００℃以下の範囲で実施される請求項８に記載の半導体装置の製造方法。
  10. 前記酸化雰囲気は、酸素ガスを含有したガス雰囲気であることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
  11. 前記Ｔｉ膜は、結晶性を有する状態で前記下部電極上に堆積される請求項８乃至１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記Ｔｉ膜は、ＡＬＤ装置を用いて結晶性を有するように前記下部電極上に堆積され、
    該ＡＬＤ装置内で引き続き、前記アニールを行うことを特徴とする、請求項８乃至１０のいずれか１項に記載の半導体装置の製造方法。
  13. 半導体基板上にキャパシタ素子の下部電極を形成する工程と、
    前記下部電極を備えた半導体基板をＡＬＤ装置のチャンバー内に載置する工程と、
    前記チャンバーにＴｉ原料ガスを供給する原料ガス供給工程と、
    前記チャンバーに還元ガスを供給する還元ガス供給工程を備え、
    前記原料ガス供給工程と前記還元ガス供給工程を交互に複数回繰り返して実施し、前記下部電極上にＴｉ膜を堆積した後に、
    前記チャンバーに酸化性ガスを供給して前記Ｔｉ膜のアニールを行い、ルチル結晶構造を有するＴｉＯ2膜を前記下部電極上に形成する工程と、
    前記ＴｉＯ2膜が形成された半導体基板を前記チャンバーから取り出す工程と、
    前記ＴｉＯ2膜を介して前記下部電極と対向する上部電極を形成する工程を、
    備えたことを特徴とする半導体装置の製造方法。
  14. 前記Ｔｉ原料ガスは、Ｔｉ原子と酸素原子が直接結合していない原料であることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記下部電極は、耐酸化性を有する金属材料で構成される請求項８乃至１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記キャパシタ素子は、半導体基板上に形成される半導体素子にコンタクトプラグを介して接続されるものであって、前記キャパシタ素子の形成前に、他の層間絶縁膜よりも酸素透過性の小さい層間絶縁膜を前記キャパシタ素子と半導体素子との間に少なくとも一層形成する工程を有する請求項８乃至１５のいずれか１項に記載の半導体装置の製造方法。
JP2010009000A 2009-04-01 2010-01-19 キャパシタ用容量絶縁膜の製造方法 Expired - Fee Related JP5647792B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010009000A JP5647792B2 (ja) 2009-04-01 2010-01-19 キャパシタ用容量絶縁膜の製造方法
US12/752,456 US8198168B2 (en) 2009-04-01 2010-04-01 Method of manufacturing capacitive insulating film for capacitor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009088951 2009-04-01
JP2009088951 2009-04-01
JP2010009000A JP5647792B2 (ja) 2009-04-01 2010-01-19 キャパシタ用容量絶縁膜の製造方法

Publications (2)

Publication Number Publication Date
JP2010258413A JP2010258413A (ja) 2010-11-11
JP5647792B2 true JP5647792B2 (ja) 2015-01-07

Family

ID=42826530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010009000A Expired - Fee Related JP5647792B2 (ja) 2009-04-01 2010-01-19 キャパシタ用容量絶縁膜の製造方法

Country Status (2)

Country Link
US (1) US8198168B2 (ja)
JP (1) JP5647792B2 (ja)

Families Citing this family (285)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US8760846B1 (en) * 2010-04-16 2014-06-24 GranBlueTech, L.L.C. Apparatus and method for capacitors having engineered electrodes with very high energy density
JP5722008B2 (ja) * 2010-11-24 2015-05-20 株式会社日立国際電気 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
US8564095B2 (en) 2011-02-07 2013-10-22 Micron Technology, Inc. Capacitors including a rutile titanium dioxide material and semiconductor devices incorporating same
US8609553B2 (en) 2011-02-07 2013-12-17 Micron Technology, Inc. Methods of forming rutile titanium dioxide and associated methods of forming semiconductor structures
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
JP5882075B2 (ja) * 2012-02-06 2016-03-09 東京エレクトロン株式会社 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20140131835A1 (en) * 2012-11-12 2014-05-15 Nanya Technology Corp. Semiconductor device with rutile titanium oxide dielectric film
US10304826B2 (en) 2012-12-28 2019-05-28 Taiwan Semiconductor Manufacturing Company Complimentary metal-oxide-semiconductor (CMOS) with low contact resistivity and method of forming same
US20140185182A1 (en) * 2013-01-02 2014-07-03 Nanya Technology Corp. Semiconductor device with rutile titanium oxide dielectric film
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9178011B2 (en) 2013-03-13 2015-11-03 Intermolecular, Inc. Deposition of anisotropic dielectric layers orientationally matched to the physically separated substrate
US9508716B2 (en) * 2013-03-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing a semiconductor device
US9556516B2 (en) * 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
KR101935840B1 (ko) * 2017-12-29 2019-01-07 인천대학교 산학협력단 광전 소자 및 그 제조 방법
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP7210344B2 (ja) * 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421195A (en) * 1965-12-23 1969-01-14 Dale Electronics Capacitor and method of making same
US3650815A (en) * 1969-10-06 1972-03-21 Westinghouse Electric Corp Chemical vapor deposition of dielectric thin films of rutile
US4200474A (en) * 1978-11-20 1980-04-29 Texas Instruments Incorporated Method of depositing titanium dioxide (rutile) as a gate dielectric for MIS device fabrication
JP2000254519A (ja) 1999-03-11 2000-09-19 Kumamoto Prefecture ２層構造酸化チタン光触媒薄膜の製造方法
JP4046588B2 (ja) * 2002-10-10 2008-02-13 Ｎｅｃエレクトロニクス株式会社 キャパシタの製造方法
JP4709115B2 (ja) * 2005-10-12 2011-06-22 財団法人ソウル大学校産学協力財団 ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
US20080087890A1 (en) * 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
JP2009059889A (ja) * 2007-08-31 2009-03-19 Elpida Memory Inc キャパシタ及びその製造方法
US20090065896A1 (en) * 2007-09-07 2009-03-12 Seoul National University Industry Foundation CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
JP2009283850A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc キャパシタ用絶縁膜及びその形成方法、並びにキャパシタ及び半導体装置
WO2010044922A1 (en) * 2008-06-12 2010-04-22 Anguel Nikolov Thin film and optical interference filter incorporating high-index titanium dioxide and method for making them
US7968452B2 (en) * 2009-06-30 2011-06-28 Intermolecular, Inc. Titanium-based high-K dielectric films
US7927947B2 (en) * 2009-06-30 2011-04-19 Intermolecular, Inc. Methods for depositing high-K dielectrics

Also Published As

Publication number Publication date
US20100255652A1 (en) 2010-10-07
JP2010258413A (ja) 2010-11-11
US8198168B2 (en) 2012-06-12

Similar Documents

Publication Publication Date Title
JP5647792B2 (ja) キャパシタ用容量絶縁膜の製造方法
US8283227B2 (en) Method for manufacturing semiconductor memory device
JP2011054708A (ja) 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム
JP5147183B2 (ja) ナノチューブを有するキャパシタ及びその製造方法
KR20010063450A (ko) 반도체 소자의 캐패시터 제조방법
JP2006324363A (ja) キャパシタおよびその製造方法
JP4524698B2 (ja) 容量素子を有する半導体装置及びその製造方法
JP2012248813A (ja) ルチル結晶構造を備えた酸化チタン膜の製造方法
JP2011060825A (ja) 半導体装置及びその製造方法
JP2012080094A (ja) 半導体記憶装置及びその製造方法
JP2011034995A (ja) 半導体装置の製造方法及び半導体装置
US20090289327A1 (en) Capacitor insulating film and method for forming the same, and capacitor and semiconductor device
US20130045582A1 (en) Capacitor insulating film, method of forming the same, capacitor and semiconductor device using the capacitor insulating film
JP2006060230A (ja) ３次元半導体キャパシタおよびその製造方法
JP2012104695A (ja) 半導体装置の製造方法
JP4261267B2 (ja) 半導体素子のキャパシタ形成方法
JP2015084400A (ja) 半導体装置及びその製造方法
TW200816390A (en) Method for fabricating a capacitor in a semiconductor device
JP2003017488A (ja) 半導体装置およびその製造方法
JP2003318284A (ja) 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法
TWI538103B (zh) 半導體裝置及半導體裝置之製造方法
JP2001053254A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JPH1154729A (ja) 半導体素子のコンデンサの製造方法
JP2016072290A (ja) 半導体装置及びその製造方法
JP2006060170A (ja) キャパシタおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121102

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140417

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140528

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141110

R150 Certificate of patent or registration of utility model

Ref document number: 5647792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees