JP2009059889A - キャパシタ及びその製造方法 - Google Patents

キャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2009059889A
JP2009059889A JP2007225765A JP2007225765A JP2009059889A JP 2009059889 A JP2009059889 A JP 2009059889A JP 2007225765 A JP2007225765 A JP 2007225765A JP 2007225765 A JP2007225765 A JP 2007225765A JP 2009059889 A JP2009059889 A JP 2009059889A
Authority
JP
Japan
Prior art keywords
film
cycle
reaction chamber
capacitor according
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007225765A
Other languages
English (en)
Inventor
Toshiyuki Hirota
俊幸 廣田
Masami Tanioku
正巳 谷奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007225765A priority Critical patent/JP2009059889A/ja
Priority to US12/195,884 priority patent/US7888726B2/en
Publication of JP2009059889A publication Critical patent/JP2009059889A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】６０ｎｍ以降、特に４５ｎｍレベルのＤＲＡＭキャパシタの量産に対応可能で、誘電率が高く、かつリーク電流の少ない誘電体膜とその形成方法を提供する。
【解決手段】上部電極５０１及び下部電極５０４間に誘電体膜を介在させてなる半導体装置のキャパシタにおいて、該キャパシタの誘電体膜は、酸化ハフニウム５０２と酸化チタン５０３を交互に原子層レベルで積層した膜を含むことを特徴とし、特にＨｆ／（Ｈｆ＋Ｔｉ）＝１０〜４５ａｔｏｍｉｃ％となる組成比で積層し、４００〜６００℃で高速熱処理した膜である。
【選択図】図５

Description

本発明は、半導体装置に用いられるキャパシタ及びその製造方法に関し、詳しくは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のキャパシタにおける誘電体膜の改良に関する。
ＤＲＡＭの１セルは、一つのトランジスタと一つのキャパシタで構成される。そのキャパシタは下部電極と誘電体膜と上部電極とで構成される。ＤＲＡＭの縮小とともにセル占有面積が小さくなり、限られた占有面積の中で一定量のキャパシタ容量を得る為に、電極構造の３次元化や誘電率の高い誘電体膜の採用が検討されている。
誘電体膜に関して言えば、Ａｌ２Ｏ３は誘電率が９程度であり、それまで用いられていた窒化膜（誘電率＝７）とそれを酸化して窒化膜の上に酸化膜（誘電率＝３．９）を形成したＯＮ膜（酸化膜／窒化膜の積層構造）に比べ、同じＥＯＴ（酸化膜換算膜厚）でリーク電流の少ない膜が得られ、最近までＤＲＡＭ用キャパシタの誘電体膜として用いられていた。
しかし、デバイスの縮小に伴い、さらに高誘電率の膜が必要となっている。７０ｎｍレベルのＤＲＡＭキャパシタの誘電体膜としては、誘電率が２５の酸化ハフニウム（ＨｆＯ２）でも不十分となり、最近では多少誘電率で劣るものの、ＨｆＯ２よりもバンドギャップが大きく、同じＥＯＴ（酸化膜換算膜厚）でリーク電流を低減できるＡｌ２Ｏ３とＨｆＯ２などの積層膜も用いられるようになってきた。しかし、この膜もアモルファスで用いる場合の実効誘電率は２０程度にとどまっている。
ＨｆＯ２へイットリウム（Ｙ）を添加し、結晶化温度を下げ、誘電率を４０程度まで上げる方法や、結晶化したＺｒＯ２（誘電率＝約４０）を誘電体として用いる方法も提案されているが、アモルファスからの結晶化に伴って、リーク電流が増加する現象が課題となっている。
また、さらに誘電率の高い膜として結晶がペロブスカイト構造をとるＳＴＯ（ＳｒＴｉＯ３）膜（誘電率＝１００〜１２０）の検討も進んでいるが、今のところストロンチウム（Ｓｒ）のソースとして蒸気圧の高い良好なプリカーサが無く、実験レベルでの成膜は可能なものの、量産に適用可能なレベルまで完成度の高い成膜技術が確立されていない。
そのほかＴｉＯ２（誘電率＝〜８０）はＴｉのプリカーサに比較的良いものがあるために一部で検討が進んでいるが、ＳＴＯと同様にバンドギャップが狭く、リーク電流の大きいことが問題になっている。
さらには、図９や図１０、図１１に示すような構造でＴｉＯ２とＡｌ２Ｏ３の積層膜も検討されている。
例えば図９の構造を形成するには、下部電極９０１を形成後に、誘電体膜（Ａｌ２Ｏ３層：９０２、ＴｉＯ２層：９０３）を原子層蒸着（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成する。ＡＬＤ法による誘電体膜の成膜シーケンスを図３に示す。すなわち、ステップ３０１でＡＬＤ装置の反応室内にＡｌプリカーサを導入し、Ａｌ化合物の単層膜を形成し、パージング（ステップ３０２）した後、オゾン等の酸化剤を導入して酸化アルミニウムの単分子層を形成する（ステップ３０３）。装置内をパージング（ステップ３０４）し、以上の工程をサイクルＦにて所要回数行うことで、所定の膜厚の酸化アルミニウム層９０２を形成する。同様に、ステップ３０５でＴｉプリカーサを導入し、Ｔｉ化合物の単層膜を形成した後、ステップ３０６〜３０８を実施するサイクルをサイクルＧにて所要回数行うことで、所定の膜厚の酸化チタン層９０３を形成する。その後、上部電極９０４を形成する。なお、本明細書において、ループ矢印上に記載のサイクル記号は、ループの回数ｎ（ｎは０以上）を示すものではなく、ループ矢印に囲まれた各ステップを順次行うことを１サイクルとするもので、そのサイクル回数は、ループ回数ｎに最初の１回を加えた（ｎ＋１）を意味する。
また、図１０の構造を形成するには、下部電極１００１を形成後、図４に示すＡＬＤ法の成膜シーケンスによって誘電体膜（Ａｌ２Ｏ３層：１００２、ＴｉＯ２層：１００３、Ａｌ２Ｏ３層：１００４）を形成し、上部電極１００５を形成する。すなわち、ステップ４０１でＡＬＤ装置の反応室内を窒素ガスにてパージし、該ＡＬＤ装置の反応室内にＡｌプリカーサを導入し（ステップ４０２）、Ａｌ化合物の単層膜を形成し、パージング（ステップ４０３）した後、オゾン等の酸化剤を導入して酸化アルミニウムの単分子層を形成する（ステップ４０４）。装置内をパージング（ステップ４０５）し、以上の工程をサイクルＨにて所要回数行うことで、所定の膜厚の酸化アルミニウム層１００２を形成する。同様に、ステップ４０６でＴｉプリカーサを導入し、Ｔｉ化合物の単層膜を形成した後、ステップ４０７〜４０９を実施するサイクルをサイクルＩにて所要回数行うことで、所定の膜厚の酸化チタン層１００３を形成する。又、前記サイクルＨと同様に、ステップ４１０〜４１３を繰り返すサイクルＨ’を所要回数行うことで、所定の膜厚の酸化アルミニウム層１００４を形成する。その後、上部電極１００５を形成する。
同様にして、図１１の構造（下部電極：１１０１、ＴｉＯ２層：１１０２、Ａｌ２Ｏ３層：１１０３、ＴｉＯ２層：１１０４、上部電極：１１０５）も形成可能である。
しかしながら、本発明者らが試したところ、図９、図１０、図１１の構造では期待したほど誘電率の高さとリーク電流の低減が充分に両立できていない。
その他、関連する技術として、以下の文献を挙げることができる。
特許文献１にはＡＬＤ法で形成したＺｒＯ２、ＨｆＯ２、（Ｚｒｘ，Ｈｆ１−ｘ）Ｏ２（０＜ｘ＜１）、（Ｚｒｙ，Ｔｉ１−ｙ）Ｏ２（０＜ｙ＜１）、（Ｈｆｚ，Ｔｉ１−ｚ）Ｏ２（０＜ｚ＜１）あるいは（Ｚｒｋ，Ｔｉｌ，Ｈｆｍ）Ｏ２（０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料を容量絶縁膜としたＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造の容量を有することを特徴とする半導体装置が開示されている。ここで、（Ｚｒｘ，Ｈｆ１−ｘ）Ｏ２はＺｒとＨｆの固溶体の酸化物、（Ｚｒｙ，Ｔｉ１−ｙ）Ｏ２はＺｒとＴｉの固溶体の酸化物、（Ｈｆｚ，Ｔｉ１−ｚ）Ｏ２はＨｆとＴｉの固溶体の酸化物、（Ｚｒｋ，Ｔｉｌ，Ｈｆｍ）Ｏ２はＺｒとＴｉとＨｆとの固溶体の酸化物である。又、この特許文献における容量絶縁膜は、アニールにより積極的に結晶化して使用されている。
特許文献２にはＡＬＤ法で形成した高誘電率酸化膜（（ＡｌｘＨｆ１−ｘ）Ｏｙ）の形成方法が開示されている。ここでは、ＡｌプリカーサとＨｆプリカーサを同時にＡＬＤ装置の反応室内に導入し、ＡｌとＨｆが所定の組成比で含まれた反応物を蒸着させ、ＡｌとＨｆが同時に酸化されて（ＡｌｘＨｆ１−ｘ）Ｏｙを形成している。
特許文献３には導電性材料と誘電体材料との間に界面層を備え、前記界面層が酸化アルミニウムおよびランタニド酸化物からなる群から選択され、膜厚が約４分子単層以下である集積回路が開示されている。
特開２００２−３７３９４５号公報 特開２００４−２７４０６７号公報 特表２００４−５１１９０９号公報
本発明では、以上の課題を踏まえ、６０ｎｍ以降、特に４５ｎｍレベルのＤＲＡＭキャパシタの量産に対応可能で、誘電率が高く、かつリーク電流の少ない誘電体膜とその形成方法を提供する。
本発明者らは、種々の誘電体膜について検討したところ、酸化ハフニウムと酸化チタンとを原子層レベルで交互に積層することにより、誘電体膜の熱的安定性が高まり、膜の改質の為に行うアニールによっても６００℃程度までであれば、誘電体膜の結晶化を抑制できることを見出した。
すなわち、本発明は、上部電極及び下部電極間に誘電体膜を介在させてなる半導体装置のキャパシタにおいて、該キャパシタの誘電体膜は、酸化ハフニウムと酸化チタンを交互に原子層レベルで積層した膜を含むことを特徴とするキャパシタに関する。
前記酸化ハフニウムと酸化チタンを交互に原子層レベルで積層した膜は、Ｈｆ／（Ｈｆ＋Ｔｉ）＝１０〜４５ａｔｏｍｉｃ％であることが好ましい。
本発明の誘電体膜は、さらに酸化アルミニウムをＡｌ／（Ａｌ＋Ｈｆ＋Ｔｉ）で表される組成比で１〜５ａｔｏｍｉｃ％含むことができ、該酸化アルミニウムの層は上下電極と誘電体膜との接触界面や、酸化ハフニウムと酸化チタンとの層間に挿入することができる。
また本発明は、以下の工程を有するキャパシタの製造方法に関する。
（１）下部電極を形成する工程、
（２）該下部電極上に原子層蒸着（ＡＬＤ）法により酸化ハフニウムと酸化チタンを交互に原子層レベルで積層する工程、及び
（３）上部電極を形成する工程。
前記（２）のＡＬＤ法による積層工程は、
（Ａ１） ＡＬＤ装置の反応室内にＨｆプリカーサを導入して基板上にＨｆ化合物の単層膜を形成する工程、
（Ａ２） ＡＬＤ装置の反応室内をパージする工程、
（Ａ３） ＡＬＤ装置の反応室内に酸化性ガスを導入して前記Ｈｆ化合物の単層膜を酸化する工程、
（Ａ４） ＡＬＤ装置の反応室内をパージする工程、
を所要回数行う酸化ハフニウム層形成サイクル（Ａ）と
（Ｂ１） ＡＬＤ装置の反応室内にＴｉプリカーサを導入して基板上にＴｉ化合物の単層膜を形成する工程、
（Ｂ２） ＡＬＤ装置の反応室内をパージする工程、
（Ｂ３） ＡＬＤ装置の反応室内に酸化性ガスを導入して前記Ｔｉ化合物の単層膜を酸化する工程、
（Ｂ４） ＡＬＤ装置の反応室内をパージする工程、
を所要回数行う酸化チタン層形成サイクル（Ｂ）
とを有し、
前記サイクル（Ａ）とサイクル（Ｂ）との組み合わせになるサイクル（Ｃ）を、所定の膜厚の誘電体膜が得られる回数行うことを特徴とする。
前記サイクル（Ａ）の回数と、前記サイクル（Ｂ）の回数を、Ｈｆ／（Ｈｆ＋Ｔｉ）＝１０〜４５ａｔｏｍｉｃ％となるように調節して行うことが好ましい。
また、本発明のキャパシタの製造方法は、さらに、
（Ｄ１） ＡＬＤ装置の反応室内にＡｌプリカーサを導入して基板上にＡｌ化合物の単層膜を形成する工程、
（Ｄ２） ＡＬＤ装置の反応室内をパージする工程、
（Ｄ３） ＡＬＤ装置の反応室内に酸化性ガスを導入して前記Ａｌ化合物の単層膜を酸化する工程、
（Ｄ４） ＡＬＤ装置の反応室内をパージする工程、
を所要回数行う酸化アルミニウム層形成サイクル（Ｄ）を、Ａｌ／（Ａｌ＋Ｈｆ＋Ｔｉ）＝１〜５ａｔｏｍｉｃ％となる回数含むことができる。
前記サイクル（Ｄ）は、上下電極と誘電体膜との接触界面や、サイクル（Ａ）とサイクル（Ｂ）との間に行うことができる。
本発明によれば、誘電体膜の熱的安定性が高まり、膜の改質の為に行うアニールによっても６００℃程度までであれば、誘電体膜の結晶化を抑制できる。その結果、アモルファスから結晶化する際の体積変化等に伴うクラックやピンホールを抑制し、リーク電流を低減することが出来る。
また本発明によれば、高温での安定性が必要な場合は、Ａｌを少量添加することで７００℃以上まで結晶化を防止できる。その結果、さらにリーク電流を抑制し、信頼性の高い、高品質な誘電体膜を得ることが出来る。
また酸化ハフニウムと酸化チタンを交互に原子層レベルで積層した膜（以下、ＨｆｘＴｉｙＯｚともいう）は、Ｓｒなどの蒸気圧の低いプリカーサを使用する必要がなく、工業的に実用化しやすい。
またＴｉＯ２やＳｒＴｉＯ３などの誘電率の高い材料はバンドギャップが狭く、キャパシタ電極としてＰｔなどのバンドオフセットの大きく取れる材料を使用する必要があるが、ＨｆｘＴｉｙＯｚ膜は従来用いられているＴｉＮ電極を用いても同じＥＯＴで比較してＴｉＯ２などより少ないリーク電流を実現できる。
本発明では、ＤＲＡＭキャパシタの誘電体膜として酸化ハフニウム（ＨｆＯ２）と酸化チタン（ＴｉＯ２）を原子層レベルで積層（ラミネート）した非晶質（アモルファス）膜を使用する。
また、本発明では酸化ハフニウム（ＨｆＯ２）と酸化チタン（ＴｉＯ２）を原子層レベルで積層（ラミネート）するためにＡＬＤ（原子層単位成長）法を用い、ＡＬＤの各サイクル数を調整することで、ＨｆＯ２（誘電率２２）からＴｉＯ２（誘電率８０）の間で組成比の調整が可能で、この範囲で所望の実効誘電率の誘電体膜を得る。
また、酸化ハフニウム（ＨｆＯ２）と酸化チタン（ＴｉＯ２）を原子層レベルで積層（ラミネート）した膜は、Ｈｆ濃度（Ｈｆ／（Ｈｆ＋Ｔｉ））が１０ａｔｏｍｉｃ％以上であれば結晶化温度が６００℃以上となり、膜質改善の為に行う成膜後のアニールで６００℃を掛けても結晶化を防ぐことが出来る。それ故、アモルファスの状態で用いることが可能で、アモルファスからの結晶化に伴うリーク電流の増加を抑制することが出来る。
さらに、上下電極との界面や、ＨｆＯ２とＴｉＯ２のラミネート膜の間に、Ａｌ２Ｏ３の層を少量添加することで、結晶化温度を７００℃以上に高めることが出来、最小限度のＥＯＴ（電気的に見た酸化膜換算膜厚）の犠牲で熱的な安定性を得る。
本発明では、誘電体膜を原子層蒸着（ＡＬＤ）法により成膜することで、酸化ハフニウム（ＨｆＯ２）と酸化チタン（ＴｉＯ２）を原子層レベルで積層することができる。ここで、「原子層レベル」とは、１回のサイクル（金属プリカーサ導入、パージ、酸化性ガス導入、パージ）で金属酸化物（ＨｆＯ２又はＴｉＯ２）を０．３分子層〜３分子層に積層することを意味する。
本発明で製造されるキャパシタの構造は、特に制限されるものではなく、従来公知の構造、すなわち、平板型構造、立体構造（クラウン型）等いずれにも適用できるものである。キャパシタの上下電極材料についても公知の材料が使用できるが、本発明では、高誘電率の誘電体膜の特性を十分に発揮できるように、膜の酸化により誘電率が低下しない材料、例えば、窒化金属膜や白金族金属及びその酸化物などを使用するのが好ましい。窒化金属膜としては、高融点金属の窒化膜が挙げられ、例えば、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）などが挙げられる。又、白金族金属としては、白金（Ｐｔ）を代表として、その他、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）などが挙げられ、その酸化物としては、酸化イリジウム（ＩｒＯ２）、酸化ルテニウム（ＲｕＯ２）、さらには、ペロブスカイト型酸化物（例えば、ＳｒＲｕＯ３）など他の金属と白金族金属との複合酸化物が挙げられる。
本発明のキャパシタを有する半導体装置の一例として、ＤＲＡＭが挙げられるが、その構造についても特に制限されるものではなく、公知のＤＲＡＭ構造に適用できる。本発明では、６０ｎｍ以降の微細化されたＤＲＡＭに好適に使用できるものであって、４５ｎｍ以降のＤＲＡＭにも適用可能なものである。
以下、実施例により本発明を具体的に説明するが、本発明はこれらの実施例のみに限定されるものではなく、本発明の記載の範囲内で種々の変更が可能であることは言うまでもない。
実施例１：
以下、本発明の技術について図を用いて説明する。
本発明の実施例１では、キャパシタ構造として図５に示すような構造を形成する。すなわち、下部電極５０１上に誘電体膜として、酸化ハフニウム層５０２と酸化チタン層５０３を積層（ラミネート）し、上部電極５０４を形成した。本実施例では下部電極５０１及び上部電極５０４として窒化チタン（ＴｉＮ）を用いたが、前述のように、窒化タンタル（ＴａＮ）、窒化モリブデン（ＭｏＮ）などの窒化金属膜や、白金（Ｐｔ）、ルテニウム（Ｒｕ）など、誘電体膜とバンドオフセットを採りやすい白金族金属膜、あるいは、ＩｒＯ２やＲｕＯ２やＳｒＲｕＯ３などの導電性酸化物等を用いても良い。
酸化ハフニウム層５０２と酸化チタン層５０３の積層にはＡＬＤ法を用いる。本実施例では、図１に示すシーケンスで行った。
すなわち、ステップ１０１でＨｆプリカーサ（ＴＥＭＡＨ：テトラキス（エチルメチルアミノ）ハフニウム（Ｈｆ［Ｎ（Ｃ２Ｈ５）ＣＨ３］４）を６０秒間流し、Ｈｆ化合物の単分子層を形成する。次に、ステップ１０２において、真空排気と窒素ガス（Ｎ２）導入を繰り返すサイクルパージを６０秒間行い、ステップ１０３において６０秒間酸化剤（例えば、オゾン（Ｏ３））を流し、酸化ハフニウムの単分子層を形成する。ステップ１０４において、６０秒間サイクルパージを行う。それをサイクルＡで所定回行い、所望の厚さの酸化ハフニウム層５０２を形成する。次にステップ１０５においてＴｉプリカーサ（Ｔｉ（Ｏ−ｉＰｒ）４（チタニウムテトライソプロポキシド））を流し、Ｔｉ化合物の単分子層を形成する。次に、ステップ１０６において、６０秒間サイクルパージを行い、ステップ１０７において６０秒間Ｏ３を流し、酸化チタンの単分子層を形成する。ステップ１０８において、６０秒間サイクルパージを行い、それをサイクルＢによって所定回行い、所望の厚さの酸化チタン層５０３を形成する。すなわち、サイクルＡとＢの回数比によってＨｆとＴｉの組成比の制御が可能となる。
このような組成制御技術は、ＳｒＴｉＯ３等の組成を調整するためにしばしば用いられるが、本発明ではＨｆｘＴｉｙＯｚの組成を制御する方法として使用した。場合によっては、Ｈｆプリカーサを供給し、Ｏ３を供給しただけではきれいなＨｆＯ２の単分子層が形成されない場合もある。また、同様にＴｉプリカーサを供給し、Ｏ３を供給しただけでは、きれいなＴｉＯ２の単分子層が形成されない場合もある。その場合は、シーケンス上は、ラミネートしているように見えても、層がきちんと分離していない場合もある。
本発明でいうところのラミネートとは、このような場合に出来るＨｆＯ２とＴｉＯ２の混合膜（コンビナトリアル膜）を含む。但し、この場合も、特許文献１に記載の（Ｈｆｚ，Ｔｉ１−ｚ）Ｏ２とは異なり、濃度プロファイルを有する膜となる。
そして、これをサイクルＣで所定回行うことで、全体の誘電体膜厚を調整する。
本実施例では、ＨｆのプリカーサとしてＴＥＭＡＨ、Ｔｉのプリカーサとして、Ｔｉ（Ｏ−ｉＰｒ）４を用いたが、ソースガスとしてこれらに限定されるものではなく、その他公知のプリカーサを用いても良い。また、酸化剤としてはＯ３を用いたが、Ｈ２Ｏ（水蒸気）や、プラズマで励起したＯ２などを用いても良い。
成膜装置には、図１２のようなバッチ式の装置を用いた。ヒータ１２０３で石英製の反応室１２０１内を加熱し、ボート１２１０にウェハ１２０２が１００枚充填可能である。各ガスはインジェクタ１２０６〜１２０９を通して反応室１２０１に供給され、排気チャンバ１２０４を通してメインバルブ１２１２、排気ポート１２１３を経てポンプ（図示せず）にて排気される。
インジェクタ１（１２０６）からＨｆプリカーサとＮ２が、インジェクタ２（１２０７）からはＴｉプリカーサとＮ２が、インジェクタ３（１２０８）からはオゾン（Ｏ３）とＮ２がそれぞれ流せるようになっている。（図では、１２０６と１２０７，１２０８を一つにまとめて描いている。）。あるいは、インジェクタの一つをＨｆプリカーサラインとＴｉプリカーサラインで共有し、インジェクタ１（１２０６）にＨｆプリカーサとＴｉプリカーサとＮ２、インジェクタ２にはオゾン（Ｏ３）と窒素（Ｎ２）が流せる構成にしても良い。
インジェクタからのガス供給孔はウェハスロットに対応して設けられ、また、排気もウェハスロット毎に設けることで反応ガスのラミナフローを得て、均一性の良い成膜が可能となっている。また、さらに面内の均一性を向上させるために、回転軸１２１１を中心にボート１２１０を回転させている。
本実施例ではバッチ式の成膜装置が用いられているが、もちろん枚葉式の装置を用いても良い。
図１に示したシーケンスを用いて、各ＡＬＤサイクルについてサイクルＡを１回（繰り返しを行わず、ステップ１０１〜１０４を１回）に固定し、サイクルＢを２〜１０回に変えて物理膜厚約７ｎｍのサンプルを作成した。各膜の成膜レートは装置構成や使用するプリカーサ、シーケンスの各ステップの時間等に依存する。プロセス温度は使用するプリカーサに依存するが、２６０℃から３４０℃程度が望ましい。本実施例では２９０℃を用いた。
Ａ＝１、Ｂ＝２のサイクル比のサンプルでは、ＲＢＳ（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ラザフォード後方散乱法）の結果ではＨｆの濃度（Ｈｆ／（Ｈｆ＋Ｔｉ））は約４０ａｔｏｍｉｃ％であった。これを６００℃のＮ２雰囲気で１分間ＲＴＡ（ラピッド・サーマル・アニ−リング）した場合、実効比誘電率は約３２（ＥＯＴ＝０．８５ｎｍ）であった。また、このサンプルのリーク電流密度が１Ｅ−８Ａ／ｃｍ２になるような電界強度は２．０ＭＶ／ｃｍであった。またこのサンプルを７００℃のＮ２雰囲気のＲＴＡで１分間処理したところ、実効誘電率は３２（ＥＯＴ＝０．８５ｎｍ）でほとんど変化なく、リーク電流耐圧もわずかな変化であった。熱処理を行わなかったサンプルは比誘電率２２（ＥＯＴ＝１．２４ｎｍ）、リーク耐圧は１．３ＭＶ／ｃｍであった。
Ａ＝１、Ｂ＝３のサイクル比のサンプルでは、Ｈｆの濃度は約２６ａｔｏｍｉｃ％であった。これを６００℃のＮ２雰囲気で１分間ＲＴＡした場合、実効比誘電率は約３６（ＥＯＴ＝０．７６ｎｍ）であった。また、このサンプルのリーク電流密度が１Ｅ−８Ａ／ｃｍ２になるような電界強度は１．８ＭＶ／ｃｍであった。またこのサンプルを７００℃のＮ２雰囲気のＲＴＡで１分間処理したところ、実効誘電率は４１（ＥＯＴ＝０．６６ｎｍ）に上昇し、リーク電流耐圧は０．７ＭＶ／ｃｍに悪化した。熱処理を行わなかったサンプルは比誘電率２４（ＥＯＴ＝１．１４ｎｍ）、リーク耐圧は１．０ＭＶ／ｃｍであった。
Ａ＝１、Ｂ＝４のサイクル比のサンプルでは、Ｈｆの濃度は約２１ａｔｏｍｉｃ％であった。これを６００℃のＮ２雰囲気で１分間ＲＴＡした場合、実効比誘電率は約３８（ＥＯＴ＝０．７２ｎｍ）であった。また、このサンプルのリーク電流密度が１Ｅ−８Ａ／ｃｍ２になるような電界強度は１．７ＭＶ／ｃｍであった。また７００℃のＮ２雰囲気のＲＴＡで１分間処理したサンプルでは実効誘電率は約６０（ＥＯＴ＝０．４６ｎｍ）になり、リーク電流耐圧は０．４ＭＶ／ｃｍに悪化した。熱処理を行わなかったサンプルは比誘電率２４．４（ＥＯＴ＝１．１２ｎｍ）、リーク耐圧は０．８ＭＶ／ｃｍであった。
Ａ＝１、Ｂ＝９のサイクル比のサンプルでは、Ｈｆの濃度は約１０ａｔｏｍｉｃ％であった。これを６００℃のＮ２雰囲気で１分間ＲＴＡした場合、実効比誘電率は約４５（ＥＯＴ＝０．６１ｎｍ）であった。また、このサンプルのリーク電流密度が１Ｅ−８Ａ／ｃｍ２になるような電界強度は１．４ＭＶ／ｃｍであった。またこのサンプルを７００℃のＮ２雰囲気のＲＴＡで１分間処理したところ、実効誘電率は約７４（ＥＯＴ＝０．３７ｎｍ）になり、リーク電流耐圧は０．３ＭＶ／ｃｍに悪化した。熱処理を行わなかったサンプルは比誘電率２７（ＥＯＴ＝１．０１ｎｍ）、リーク耐圧は０．４ＭＶ／ｃｍであった。
Ａ＝１、Ｂ＝１０のサイクル比のサンプルでは、Ｈｆの濃度は約８ａｔｏｍｉｃ％であった。これを６００℃のＮ２雰囲気で１分間ＲＴＡした場合、実効比誘電率は約６０（ＥＯＴ＝０．４６ｎｍ）であった。また、このサンプルのリーク電流密度が１Ｅ−８Ａ／ｃｍ２になるような電界強度は０．８ＭＶ／ｃｍであった。またこのサンプルを７００℃のＮ２雰囲気のＲＴＡで１分間処理したところ、実効誘電率は約７６（ＥＯＴ＝０．３６ｎｍ）になり、リーク電流耐圧は０．２５ＭＶ／ｃｍに悪化した。熱処理を行わなかったサンプルは比誘電率２８（ＥＯＴ＝０．９８ｎｍ）、リーク耐圧は０．２ＭＶ／ｃｍであった。
サイクル比に対しＲＢＳで求めたＨｆ濃度は本実施例ではサイクル比１：１に近い側でＨｆが入りやすい（多くなる）傾向を示した。一般には、サイクル比と組成比の関係は装置構成や使用するプリカーサ、成膜条件に依存すると考えられる。
また、Ａ＝２、Ａ＝３の場合もＡとＢの比を一定にすればＡ＝１の場合とほぼ同等の組成比になることが確かめられ、さらに組成比調整の自由度が増す。
このようにして、さまざまな組成比のサンプルを作成し、組成比と、比誘電率、リーク耐圧（リーク電流密度が１Ｅ−８Ａ／ｃｍ２になるような電界強度）の関係を調査したところ、図１３に示すグラフが得られた。
以上のようにして誘電体膜を形成した後、ランプアニーラで熱処理を行い、結晶化の有無をＸＲＤ（Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ：Ｘ線回折法）で調べたところ、窒素雰囲気７００℃１分の熱処理では、Ｈｆ濃度３０ａｔｏｍｉｃ％未満では結晶化（ルチル型）が始まっており、６００℃では１０ａｔｏｍｉｃ％未満で結晶化が始まることが判った。また、成膜温度は３００℃であるが、成膜後に熱処理をしなくても、５ａｔｏｍｉｃ％未満では、結晶化していることがわかった。
図１３の特性と合わせて考えると、結晶化によって高い誘電率が得られるが、リーク耐圧が急激に悪化することが判る。従って、良好な特性を得るには、ＴｉＯ２とＨｆＯ２の積層膜はアモルファス状態で用いることが好ましいことが判った。
他の材料に対する優位性を見出す為に、誘電率が３０以上で、なおかつ１Ｖにおけるリーク電流密度を１Ｅ−８Ａ／ｃｍ２以下に抑えようとすると、リーク耐圧は１．４ＭＶ／ｃｍ程度必要になり、この条件を満たすのは、６００℃で熱処理したＨｆ濃度１０〜４５ａｔｏｍｉｃ％のサンプルとなる。７００℃で熱処理した場合はＨｆ濃度３０〜４５ａｔｏｍｉｃ％で条件を満たすが、６００℃の熱処理に対して優位性が見出せない。また、熱処理を行わない場合はリーク電流が大きく、誘電率も低いので成膜後のアニールは行ったほうが良い特性が得られる。また、成膜後の熱処理は４００℃以上あれば、ほぼ６００℃で熱処理した場合と同等の特性が得られることが本発明者らの検討で判明した。
以上を纏めると、Ｈｆ濃度（Ｈｆ／（Ｈｆ＋Ｔｉ））が１０〜４５ａｔｏｍｉｃ％で４００℃〜６００℃の高速熱処理（ＲＴＡ）で得られた誘電体膜は非晶質を保ち、かつ従来技術よりも良好な特性が得られることが判った。
その後上部電極５０４を形成し、キャパシタとした。
実施例２
図２に示すシーケンスを用いて、図６、７、８に示すような積層を行う。
先ず図６の構造について説明する。実施例１との違いはＨｆｘＴｉｙＯｚ層（酸化チタン層：６０３、酸化ハフニウム層：６０４）を下層Ａｌ２Ｏ３（６０２）と上層のＡｌ２Ｏ３（６０５）で挟んでいることである。これらのＡｌ２Ｏ３層（６０２，６０５）は、ＨｆｘＴｉｙＯｚと電極間の反応、相互拡散を抑止する為に設ける。例えば、キャパシタ形成後に熱負荷が掛かるような場合は、両サイドにＡｌ２Ｏ３層を設けることでキャパシタ特性の悪化を防止することが出来る。Ａｌ２Ｏ３層（６０２，６０５）の膜厚は図２のサイクルＥの回数を１（ループ回数０）として、サイクルＤとＤ’の回数で制御することができる。通常、サイクルＤとＤ’はそれぞれ２−４回行う（０．２７ｎｍ〜０．３６ｎｍ）。ＥＯＴはその分（ＥＯＴ０．３ｎｍ程度）犠牲になるがキャパシタの熱安定性を重視する場合は有効な手法である。ここで、Ａｌプリカーサとしては、ＴＭＡ（Ｔｒｉｍｅｔｈｙｌ−ａｌｕｍｉｎｕｍ トリメチル・アルミニウム Ａｌ（ＣＨ３）３）を使用したが、これに限定されるものではなく、その他公知のプリカーサ、例えば、アルキルアルミニウム、アルコキシアルミニウム、ハロゲン化アルミニウムなどが挙げられる。図１２に示す装置を使用する場合、インジェクタ４（１２０９）からＡｌプリカーサとＮ２が流せるような構成とすればよい。
また、キャパシタ形成後に７００℃以上の熱負荷が掛かる場合は、ＨｆｘＴｉｙＯｚ層の中に、Ａｌ２Ｏ３層を形成しても良い。例えば、図２のシーケンスでＨｆｘＴｉｙＯｚ層の形成の間（サイクルＣ）に数ｎｍに一回Ａｌ２Ｏ３層を単分子層形成（ステップ２１８〜２２１を１回）するだけで熱的な安定性が増し、７００℃程度の熱負荷でも結晶化しないようにできる。また、少量のＡｌを添加することでリーク電流をさらに下げる効果も認められた。例えば、Ａｌ濃度（Ａｌ／（Ａｌ＋Ｈｆ＋Ｔｉ））を２ａｔｏｍｉｃ％、Ｈｆ濃度（Ｈｆ／（Ａｌ＋Ｈｆ＋Ｔｉ））を１３ａｔｏｍｉｃ％、Ｔｉ濃度（Ｔｉ／（Ａｌ＋Ｈｆ＋Ｔｉ））を８５ａｔｏｍｉｃ％に調整した物理膜厚約７ｎｍのサンプルはＲＴＡ７００℃１分の熱処理後も、結晶化せず、比誘電率３７（ＥＯＴ＝０．７４ｎｍ）、リーク耐圧（リーク電流密度が１Ｅ−８Ａ／ｃｍ２になるような電界強度）は１．７ＭＶ／ｃｍを示した。
なお、図７は、図５の構造にＡｌ２Ｏ３層（７０５）を追加した構成であり、図２のシーケンスにおけるサイクルＤ、サイクルＢ’を省略し、サイクルＣの数ｎｍに一回サイクルＤ’を行い、最後にサイクルＤ’を省略して形成したものである。また、図８は、図６の構造にＡｌ２Ｏ３層（８０７）を追加した構成を示している。
Ａｌ２Ｏ３の濃度を高くすると膜の安定度は増すが、Ａｌ２Ｏ３の存在は誘電率を著しく下げるので、必要以上に増やさないことが肝要である。Ａｌ濃度［Ａｌ／（Ａｌ＋Ｈｆ＋Ｔｉ）］は１〜５ａｔｏｍｉｃ％程度で充分である。
以上示してきたように、ＨｆｘＴｉｙＯｚはＡＬＤ法を用いたナノラミネート膜を用いることで、任意とはいかないまでも容易に組成の調整が可能であり、ＨｆＯ２からＴｉＯ２の間でその膜質を制御可能である。
リーク電流とＥＯＴは一般にトレードオフの関係にあるが、本発明ではその組成をＨｆ／（Ｈｆ＋Ｔｉ）＝１０〜４５ａｔｏｍｉｃ％に調整することで有効にＥＯＴを小さくすることができ、６０ｎｍ以降のＤＲＡＭキャパシタ用誘電体材料として適している。
本発明の一実施例による誘電体膜のＡＬＤ法での製造工程を示すシーケンス図である。 本発明の他の実施例による誘電体膜のＡＬＤ法での製造工程を示すシーケンス図である。 従来例による誘電体膜のＡＬＤ法での製造工程を示すシーケンス図である。 他の従来例による誘電体膜のＡＬＤ法での製造工程を示すシーケンス図である。 本発明の第１の実施例になるキャパシタの積層構造を概説する概略断面図である。 本発明の第２の実施例になるキャパシタの積層構造を概説する概略断面図である。 本発明の第３の実施例になるキャパシタの積層構造を概説する概略断面図である。 本発明の第４の実施例になるキャパシタの積層構造を概説する概略断面図である。 従来例のキャパシタの積層構造を概説する概略断面図である。 他の従来例のキャパシタの積層構造を概説する概略断面図である。 さらに他の従来例のキャパシタの積層構造を概説する概略断面図である。 バッチ式ＡＬＤ装置の概略図である。 本発明を用いて作成したキャパシタのＨｆ濃度と誘電率、リーク耐圧の関係を示すグラフである。
符号の説明
５０１、６０１、７０１、８０１ 下部電極
５０２、６０４、７０２、８０４ 酸化ハフニウム層
５０３、６０３、７０３、８０３ 酸化チタン層
６０２、６０５、７０５、８０２、８０５、８０７ 酸化アルミニウム層
５０４、６０６、７０４、８０６ 上部電極

Claims (17)

  1. 上部電極及び下部電極間に誘電体膜を介在させてなる半導体装置のキャパシタにおいて、該キャパシタの誘電体膜は、酸化ハフニウムと酸化チタンを交互に原子層レベルで積層した膜を含むことを特徴とするキャパシタ。
  2. 前記酸化ハフニウムと酸化チタンを交互に原子層レベルで積層した膜は、Ｈｆ／（Ｈｆ＋Ｔｉ）＝１０〜４５ａｔｏｍｉｃ％であることを特徴とする請求項１に記載のキャパシタ。
  3. 前記酸化ハフニウムと酸化チタンを交互に原子層レベルで積層した膜は、アモルファスであることを特徴とする請求項１または２に記載のキャパシタ。
  4. 前記誘電体膜は、さらに酸化アルミニウムをＡｌ／（Ａｌ＋Ｈｆ＋Ｔｉ）＝１〜５ａｔｏｍｉｃ％となる組成比で含むことを特徴とする請求項１乃至３のいずれか１項に記載のキャパシタ。
  5. 前記酸化アルミニウムは、上部電極及び下部電極と誘電体膜との接触界面に層状に形成されることを特徴とする請求項４に記載のキャパシタ。
  6. 前記酸化アルミニウムは、酸化ハフニウムと酸化チタンとの層間に形成されることを特徴とする請求項４または５に記載のキャパシタ。
  7. 前記誘電体膜は、誘電率が３０以上で、なおかつ１Ｖにおけるリーク電流密度が１Ｅ−８Ａ／ｃｍ２以下であることを特徴とする請求項１乃至６のいずれか１項に記載のキャパシタ。
  8. 請求項１乃至７のいずれか１項に記載のキャパシタを含む半導体装置。
  9. 前記半導体装置は、ＤＲＡＭである請求項８に記載の半導体装置。
  10. 以下の工程を有するキャパシタの製造方法。
    （１）下部電極を形成する工程、
    （２）該下部電極上に原子層蒸着（ＡＬＤ）法により酸化ハフニウムと酸化チタンを交互に原子層レベルで積層する工程、及び
    （３）上部電極を形成する工程。
  11. 前記（２）のＡＬＤ法による積層工程は、
    （Ａ１） ＡＬＤ装置の反応室内にＨｆプリカーサを導入して基板上にＨｆ化合物の単層膜を形成する工程、
    （Ａ２） ＡＬＤ装置の反応室内をパージする工程、
    （Ａ３） ＡＬＤ装置の反応室内に酸化性ガスを導入して前記Ｈｆ化合物の単層膜を酸化する工程、
    （Ａ４） ＡＬＤ装置の反応室内をパージする工程、
    を所要回数行う酸化ハフニウム層形成サイクル（Ａ）と
    （Ｂ１） ＡＬＤ装置の反応室内にＴｉプリカーサを導入して基板上にＴｉ化合物の単層膜を形成する工程、
    （Ｂ２） ＡＬＤ装置の反応室内をパージする工程、
    （Ｂ３） ＡＬＤ装置の反応室内に酸化性ガスを導入して前記Ｔｉ化合物の単層膜を酸化する工程、
    （Ｂ４） ＡＬＤ装置の反応室内をパージする工程、
    を所要回数行う酸化チタン層形成サイクル（Ｂ）
    とを有し、
    前記サイクル（Ａ）とサイクル（Ｂ）との組み合わせになるサイクル（Ｃ）を、所定の膜厚の誘電体膜が得られる回数行うことを特徴とする請求項１０に記載のキャパシタの製造方法。
  12. 前記サイクル（Ａ）の回数と、前記サイクル（Ｂ）の回数を、Ｈｆ／（Ｈｆ＋Ｔｉ）＝１０〜４５ａｔｏｍｉｃ％となるように調節して行うことを特徴とする請求項１１に記載のキャパシタの製造方法。
  13. さらに、
    （Ｄ１） ＡＬＤ装置の反応室内にＡｌプリカーサを導入して基板上にＡｌ化合物の単層膜を形成する工程、
    （Ｄ２） ＡＬＤ装置の反応室内をパージする工程、
    （Ｄ３） ＡＬＤ装置の反応室内に酸化性ガスを導入して前記Ａｌ化合物の単層膜を酸化する工程、
    （Ｄ４） ＡＬＤ装置の反応室内をパージする工程、
    を所要回数行う酸化アルミニウム層形成サイクル（Ｄ）を、Ａｌ／（Ａｌ＋Ｈｆ＋Ｔｉ）＝１〜５ａｔｏｍｉｃ％となる回数含むことを特徴とする請求項１０又は１１に記載のキャパシタの製造方法。
  14. 前記サイクル（Ｄ）を、上下電極と誘電体膜との接触界面で行うことを特徴とする請求項１２に記載のキャパシタの製造方法。
  15. 前記サイクル（Ｄ）を、サイクル（Ａ）とサイクル（Ｂ）との間に行うことを特徴とする請求項１３又は１４に記載のキャパシタの製造方法。
  16. 誘電体膜を形成後、４００〜６００℃の温度範囲での高速熱処理工程を含むことを特徴とする請求項１２に記載のキャパシタの製造方法。
  17. 誘電体膜を形成後、４００〜７００℃の温度範囲での高速熱処理工程を含むことを特徴とする請求項１３乃至１５のいずれかに記載のキャパシタの製造方法。
JP2007225765A 2007-08-31 2007-08-31 キャパシタ及びその製造方法 Pending JP2009059889A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007225765A JP2009059889A (ja) 2007-08-31 2007-08-31 キャパシタ及びその製造方法
US12/195,884 US7888726B2 (en) 2007-08-31 2008-08-21 Capacitor for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225765A JP2009059889A (ja) 2007-08-31 2007-08-31 キャパシタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009059889A true JP2009059889A (ja) 2009-03-19

Family

ID=40406028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225765A Pending JP2009059889A (ja) 2007-08-31 2007-08-31 キャパシタ及びその製造方法

Country Status (2)

Country Link
US (1) US7888726B2 (ja)
JP (1) JP2009059889A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014704A (ja) * 2009-07-01 2011-01-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理システム
JP2011044577A (ja) * 2009-08-21 2011-03-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2012069871A (ja) * 2010-09-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
JP2012186485A (ja) * 2009-07-31 2012-09-27 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び半導体デバイス
US8288810B2 (en) 2009-09-07 2012-10-16 Elpida Memory, Inc Semiconductor device and manufacturing method thereof
JP2012529175A (ja) * 2009-06-02 2012-11-15 マイクロン テクノロジー， インク． キャパシタおよびキャパシタを形成する方法
US8420552B2 (en) 2009-07-31 2013-04-16 Hitachi Kokusai Electric Inc. Method of manufacturing a semiconductor device
JP2013229471A (ja) * 2012-04-26 2013-11-07 Denso Corp 誘電膜およびその製造方法
JP2014067796A (ja) * 2012-09-25 2014-04-17 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR20150088185A (ko) * 2014-01-23 2015-07-31 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20230138955A (ko) 2021-02-08 2023-10-05 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 및 기판 처리 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5647792B2 (ja) * 2009-04-01 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． キャパシタ用容量絶縁膜の製造方法
US8310807B2 (en) * 2009-06-12 2012-11-13 Micron Technology, Inc. Capacitors having dielectric regions that include multiple metal oxide-comprising materials
US8236372B2 (en) 2009-06-12 2012-08-07 Micron Technology, Inc. Methods of forming capacitors having dielectric regions that include multiple metal oxide-comprising materials
US9425394B2 (en) * 2013-09-03 2016-08-23 Intermolecular, Inc. Doped oxide dielectrics for resistive random access memory cells
TWI562387B (en) * 2014-04-30 2016-12-11 Win Semiconductors Corp High breakdown voltage metal-insulator-metal capcitor
KR102271771B1 (ko) 2017-05-25 2021-07-01 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US20220301785A1 (en) * 2021-03-18 2022-09-22 Hermes-Epitek Corporation Antiferroelectric capacitor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660660B2 (en) 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
JP3863391B2 (ja) 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR101159070B1 (ko) 2003-03-11 2012-06-25 삼성전자주식회사 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이구비된 커패시터 및 그 제조방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012529175A (ja) * 2009-06-02 2012-11-15 マイクロン テクノロジー， インク． キャパシタおよびキャパシタを形成する方法
JP2011014704A (ja) * 2009-07-01 2011-01-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理システム
US8741731B2 (en) 2009-07-31 2014-06-03 Hitachi Kokusai Electric Inc. Method of manufacturing a semiconductor device
JP2012186485A (ja) * 2009-07-31 2012-09-27 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び半導体デバイス
US8420552B2 (en) 2009-07-31 2013-04-16 Hitachi Kokusai Electric Inc. Method of manufacturing a semiconductor device
JP2011044577A (ja) * 2009-08-21 2011-03-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US8288810B2 (en) 2009-09-07 2012-10-16 Elpida Memory, Inc Semiconductor device and manufacturing method thereof
JP2012069871A (ja) * 2010-09-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
CN102446890A (zh) * 2010-09-27 2012-05-09 尔必达存储器株式会社 半导体装置及其制造方法、以及吸附位阻断原子层沉积法
KR101515675B1 (ko) * 2010-09-27 2015-04-27 엘피다 메모리 가부시키가이샤 반도체 장치 및 그 제조 방법, 그리고 흡착 사이트ㆍ블로킹 원자층 퇴적법
JP2013229471A (ja) * 2012-04-26 2013-11-07 Denso Corp 誘電膜およびその製造方法
JP2014067796A (ja) * 2012-09-25 2014-04-17 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR20150088185A (ko) * 2014-01-23 2015-07-31 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101661104B1 (ko) * 2014-01-23 2016-09-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US9601326B2 (en) 2014-01-23 2017-03-21 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, including film having uniform thickness
KR20230138955A (ko) 2021-02-08 2023-10-05 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 및 기판 처리 장치

Also Published As

Publication number Publication date
US20090057738A1 (en) 2009-03-05
US7888726B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
JP2009059889A (ja) キャパシタ及びその製造方法
US20200181769A1 (en) Process for passivating dielectric films
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US7735206B2 (en) Method for forming a capacitor dielectric and method for manufacturing capacitor using the capacitor dielectric
US7002788B2 (en) Capacitor including a dielectric layer having an inhomogeneous crystalline region and method of fabricating the same
US7442604B2 (en) Methods and batch type atomic layer deposition apparatus for forming dielectric films and methods of manufacturing metal-insulator-metal capacitors including the dielectric films
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
KR20010063452A (ko) 반도체 소자의 캐패시터 제조방법
JP2006310754A (ja) ナノ複合体の誘電膜、その誘電膜を有するキャパシタ及びその製造方法
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
US20090045485A1 (en) Capacitor, method of manufacturing capacitor, capacitor manufacturing apparatus, and semiconductor memory device
US6855594B1 (en) Methods of forming capacitors
US7754563B2 (en) Nanolaminate-structure dielectric film forming method
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR100902102B1 (ko) 반도체 소자의 캐패시터 및 그의 제조방법
KR100653709B1 (ko) 엠아이엠 커패시터의 형성방법들 및 그에 의해 제조된엠아이엠 커패시터들
KR20080084434A (ko) Ｍⅰｍ 커패시터 및 이의 제조 방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR101303178B1 (ko) 캐패시터 유전막 제조방법
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
TW202349463A (zh) 用於鐵電穿隧接面的雙層堆疊及形成方法
KR101061170B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20080102625A (ko) 캐패시터 및 그의 제조방법