KR20080084434A - Ｍⅰｍ 커패시터 및 이의 제조 방법 - Google Patents

Ｍⅰｍ 커패시터 및 이의 제조 방법 Download PDF

Info

Publication number
KR20080084434A
KR20080084434A KR1020070026153A KR20070026153A KR20080084434A KR 20080084434 A KR20080084434 A KR 20080084434A KR 1020070026153 A KR1020070026153 A KR 1020070026153A KR 20070026153 A KR20070026153 A KR 20070026153A KR 20080084434 A KR20080084434 A KR 20080084434A
Authority
KR
South Korea
Prior art keywords
dielectric layer
interface
bulk
dielectric film
mim capacitor
Prior art date
Application number
KR1020070026153A
Other languages
English (en)
Inventor
김기철
조규호
김윤수
이광희
최재형
임재순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070026153A priority Critical patent/KR20080084434A/ko
Publication of KR20080084434A publication Critical patent/KR20080084434A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

전기적 특성을 향상시킬 수 있는 MIM 커패시터 및 이의 제조 방법이 제공된다. MIM 커패시터는 하부 금속 전극, 하부 금속 전극 상에 형성된 하부 계면 유전막, 하부 계면 유전막 상에 유전율이 100 이상인 물질로 형성된 벌크 유전막, 벌크 유전막 상에 형성된 상부 계면 유전막 및 상부 계면 유전막 상에 형성된 상부 금속 전극을 포함하되, 하부 계면 유전막, 벌크 유전막, 상부 계면 유전막은 각각 페로브스카이트(perovskite) 구조를 형성하고, 하부 계면 유전막 및 상부 계면 유전막은 벌크 유전막보다 비저항이 높다.
MIM, 페로브스카이트(perovskite), 유전막, 캐패시터

Description

ＭⅠＭ 커패시터 및 이의 제조 방법{MIM capacitor and Method for fabricating the same}
도 1은 본 발명의 일 실시예에 따른 MIM 커패시터를 개념적으로 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 MIM 커패시터의 제조 방법을 나타낸 순서도이다.
도 3은 본 발명의 일 실시예에 따른 MIM 커패시터의 전압에 따른 누설 전류의 양을 나타낸 그래프이다.
<도면의 주요 부분에 관한 부호의 설명>
100: 하부 금속 전극 110: 하부 계면 유전막
120: 벌크 유전막 130: 상부 계면 유전막
140: 상부 금속 전극
본 발명은 MIM 커패시터 및 이의 제조 방법에 관한 것으로서, 보다 구체적으로는 유전막으로 페로브스카이트(perovskite)형 유전막을 사용하는 MIM 커패시터 및 이의 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 특히 DRAM과 같은 반도체 소자의 경우 제한된 면적에서 충분한 셀 커패시턴스를 확보하기 위하여 많은 노력이 요구된다. 일반적으로 제한된 면적 내에서 셀 커패시턴스를 증가시키는 방법으로는, 커패시터의 유전막 두께를 감소시키는 박막화 방법 및 커패시터 하부 전극을 실린더형, 핀형 등으로 입체화하거나 하부 전극에 반구형 그레인을 성장시켜 하부 전극의 유효 면적을 증가시키는 방법 등이 있다.
그러나 유전막으로서 기존에 사용하던 산화막/질화막/산화막(이하, ONO막)을 그대로 사용하는 경우에는 이러한 노력에도 불구하고, 기가급 이상의 반도체 소자 동작에 필요한 셀 커패시턴스를 얻기가 매우 어렵다. 이에 따라, ONO막보다 수배 내지 수백배 큰 유전율을 갖는 물질로서, 페로브스카이트 구조의 (Ba, Sr)TiO3(BST), SrTiO3(STO), BaTiO3, (Pb,Zr)TiO3(PZT) 또는 (Pb, La, Zr)TiO3(PLZT)등과 같은 고유전 물질을 유전막으로 적용하기 위한 연구가 진행되고 있다.
그러나 페로브스카이트 구조의 유전막을 단일 물질로 형성하는 경우 누설 전류가 발생할 수 있고, 유전막과 상, 하부 금속 전극간의 접착이 불량할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 전기적 특성을 향상시킬 수 있는 MIM 캐패시터를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 MIM 커패시터의 제조 방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 MIM 커패시터는 하부 금속 전극, 하부 금속 전극 상에 형성된 하부 계면 유전막, 하부 계면 유전막 상에 유전율이 100 이상인 물질로 형성된 벌크 유전막, 벌크 유전막 상에 형성된 상부 계면 유전막 및 상부 계면 유전막 상에 형성된 상부 금속 전극을 포함하되, 하부 계면 유전막, 벌크 유전막, 상부 계면 유전막은 각각 페로브스카이트(perovskite) 구조를 형성하고, 하부 계면 유전막 및 상부 계면 유전막은 벌크 유전막보다 비저항이 높다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 MIM 커패시터 제조 방법은 하부 금속 전극을 형성하고, 하부 금속 전극 상에 하부 계면 유전막을 형성하고, 하부 계면 유전막 상에 유전율이 100 이상인 물질로 벌크 유전막을 형성하고, 벌크 유전막 상에 상부 계면 유전막을 형성하고, 상부 계면 유전막에 상부 금속 전극을 형성하는 것을 포함하되, 하부 계면 유전막, 벌크 유전막, 상부 계면 유전막은 각각 페로브스카이트 구조를 형성하고, 하부 계면 유전막 및 상부 계면 유전막은 벌크 유전막보다 비저항이 높다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 소자 이외의 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는 의미로 사용한다. 그리고, ″및/또는″은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. 또, 이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 개략도들을 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 또한 본 발명에 도시된 각 도면에 있어서 각 구성 요소들은 설명의 편의를 고려하여 다소 확대 또는 축소되어 도시된 것일 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 일 실시예에 따른 MIM 커패시터에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 MIM 커패시터의 구조를 개념적으로 도시한 단면도이다. 도 1에서 본 발며의 일 실시예에 따른 MIM 커패시터는 평판형(planar type)으로 도시되지만, 본 발명의 MIM 커패시터는 평판형 뿐만 아니라 실린더형, 핀형, 그 종단면이 사다리꼴이거나 역사다리꼴 등 다양한 형태로 이루어질 수 있다.
본 발명의 일 실시예에 따른 MIM 커패시터는 하부 금속 전극(100), 하부 금속 전극(100) 상에 형성된 하부 계면 유전막(110), 하부 계면 유전막(110) 상에 유전율이 100 이상인 물질로 형성된 벌크 유전막(120), 벌크 유전막(120) 상에 형성된 상부 계면 유전막(130) 및 상부 계면 유전막(130) 상에 형성된 상부 금속 전극(140)을 포함하되, 하부 계면 유전막(110), 벌크 유전막(120), 상부 계면 유전막(130)은 각각 페로브스카이트(perovskite) 구조를 형성하고, 하부 계면 유전막(110) 및 상부 계면 유전막(130)은 벌크 유전막(120)보다 비저항이 높다.
MIM 커패시터는 금속-절연체-금속(metal-insulator-metal) 구조를 가지는 커패시터이고, 본 발명의 일 실시예에 따른 MIM 커패시터는 특히 DRAM 소자의 정보를 저장하는 커패시터에서 사용될 수 있다.
하부 금속 전극(100)은 다결정 실리콘 전극 대신에 일함수(work function)가 큰 금속을 전극으로 사용한다. 하부 금속 전극(100)으로 사용되는 금속은 예를 들어, Ru, SrRuO3, Pt, TaN, WN, TiN, TiAIN, Co, Cu, Hf 또는 이들의 합금(alloy)일 수 있다. 이러한 물질들은 고유전물질을 유전막으로 사용하는 커패시터에서 누설 전류 특성 등 그 전기적 특성이 좋다는 장점을 가진다.
하부 계면 유전막(110)은 페로브스카이트 구조를 가지는 물질로 이루어진 유전막일 수 있다. 하부 계면 유전막(110)은 예를 들어, SrTiO3, CaTiO3, LaAlO3, BaZrO3, BaZrTiO3 또는 SrZrTiO3일 수 있다.
페로브스카이트(perovskite)형 결정 구조는 ABO3를 가지고 있으며, A와 B는 다른 크기의 양이온이고, A와 B의 비율에 따라 구조가 달라지는 구조를 말할 수 있다. 하나의 유닛 셀에서 A는 코너부에, B는 중앙에 위치하며 산소 원자는 각각의 유닛 셀의 가장 자리에 위치한다. 복잡한 페로브스카이트형 결정 구조에서 B 양이온으로 어떤 물질이 오는가에 따라 매우 다양한 페로브스카이트형 결정 구조의 변형 구조가 가능하다. 페로브스카이트형 결정 구조는 강유전성(ferroelectricity)를 가진다. 이러한 페로브스카이트 구조를 가지는 물질, 예를 들어 SrTiO6(STO)와 같은 물질은 안정적이면서도 높은 유전율을 가진다.
하부 계면 유전막(110)의 비저항은 후술할 벌크 유전막(120)에 비하여 비저항이 높은 물질로 증착할 수 있고, 그 결과 하부 전극과의 계면 특성이 개선될 수 있다.
하부 계면 유전막(110)의 두께는 예를 들어, 30 내지 100Å일 수 있으나, 이에 제한되지 않음은 물론이다.
벌크 유전막(120)도 페로브스카이트형 구조일 수 있다. 벌크 유전막(120)은 유전율이 100 이상 되는 고유전 물질일 수 있고, 예를 들어 Ba(1-x)Sr(x)Ti3일 수 있다(단, 상기 x는 0≤x< 1이다).
벌크 유전막(120)의 두께는 예를 들어, 30 내지 150Å일 수 있으나, 이에 제한되지 않음은 물론이다.
상부 계면 유전막(130)도 페로브스카이트 구조를 가지는 물질로 이루어진 유전막일 수 있다. 상부 계면 유전막(130)은 예를 들어, SrTiO3, CaTiO3, LaAlO3, BaZrO3, BaZrTiO3 또는 SrZrTiO3일 수 있다.
상부 계면 유전막(110)의 두께는 예를 들어, 30 내지 100Å일 수 있으나, 이에 제한되지 않음은 물론이다.
본 발명의 일 실시예에 따른 MIM 커패시터의 절연체 부분은 단일 물질 유전막이 아니라, 하부 계면 유전막(110), 벌크 유전막(120), 상부 계면 유전막(130)의 3층으로 구성될 수 있다. 하부 계면 유전막(110), 벌크 유전막(120), 상부 계면 유전막(130) 모두 페로브스카이트형 구조를 지니고 있어서 고유전율을 가진다. 고유전율을 가진 물질을 단일 물질로 사용하는 것이 아니라 벌크 유전막(120)의 상, 하부에 상부 계면 유전막(130) 및 하부 계면 유전막(120)을 형성함으로써, 상부 전 극(140) 및 하부 전극(100)과의 계면 저항을 낮추고, 누설 전류를 감소시킬 수 있다.
상부 금속 전극(140)은 다결정 실리콘 전극 대신에 일함수(work function)가 큰 금속을 전극으로 사용한다. 상부 금속 전극(140)으로 사용되는 금속은 예를 들어, Ru, SrRuO3, Pt, TaN, WN, TiN, TiAIN, Co, Cu, Hf 또는 이들의 합금(alloy)일 수 있다. 이러한 물질들은 본 발명의 일 실시예에서와 같이 고유전물질을 유전막으로 사용하는 커패시터에서 누설 전류 특성 등 그 전기적 특성이 좋다는 장점을 가진다.
이하, 도 1 및 도 2를 참조하여, 본 발명의 일 실시예에 따른 MIM 커패시터의 제조 방법을 설명한다.
도 2는 본 발명의 일 실시예에 따른 MIM 커패시터의 제조 방법을 나타낸 순서도이다.
먼저, 반도체 기판 상에 하부 금속 전극(100)을 형성한다(S10).
도 1에 도시되어 있지는 않지만, 하부 금속 전극(100)은 반도체 기판 상에 트랜지스터 등의 소자(미도시)가 형성된 층간 절연막(미도시) 상에 형성될 수 있다.
하부 금속 전극(100)은 예를 들어, Ru, SrRuO3, Pt, TaN, WN, TiN, TiAIN, Co, Cu, Hf 또는 이들의 합금(alloy)로 형성할 수 있다.
하부 금속 전극(100)은 물리 기상 증착(Physical Vapor Deposition), 화학 기상 증착법(Chemical Vapor Deposition, 이하 CVD라 한다)이나 원자층 증착법(Atomic Layer Deposition, 이하 ALD라 한다), 유기 금속 화학 기상 증착(MOCVD: Metal Organic Chemical Vapor Deposition), 플라즈마 원자층 증착 방법(plasma Enhanced Atomic Layer Deposition: PEALD) 등의 방법으로 형성될 수 있다.
예를 들어, 티타늄 질화막(TiN)을 사용하여 하부 금속 전극(100)을 형성하는 방법을 설명하면, TiCl4과 NH3를 소스 가스로 하여 0.1 내지 10 Torr의 압력 하에서 600 내지 700 ℃의 온도에서 CVD 증착함으로써 형성한다. ALD 방식으로 증착하는 경우에는, 동일한 소스 가스를 사용하되 한번에 한 가지의 소스가스(예컨대 TiCl4) 만을 공급하여 기판 상에 화학 흡착 시킨다음, 반응챔버 내의 미흡착된 소스가스를 퍼지한 후, 다른 한 가지의 소스가스(예컨대 NH3)를 공급하여 기판 상에 티타늄 질화막을 형성하는 과정을 반복한다. 다만 ALD의 경우에는 온도를 450 내지 550℃로 할 수 있다.
다른 예로, 하부 금속 전극(100)으로 Ru를 사용하는 경우를 설명한다. Ru 소스 가스 예컨대, 액상의 Ru(C2H5C5H4)2를 기화시킨 Ru 소스 가스와 반응가스인 O2를 공급하면서 250 내지 450℃의 온도에서 CVD 또는 ALD방식으로 Ru로 이루어진 하부 금속 전극(100)을 형성할 수 있다.
이어서, 하부 금속 전극(100) 상에 하부 계면 유전막을 형성한다(S20).
하부 계면 유전막(110)은 페로브스카이트 구조를 가지는 물질로 형성될 수 있으며, 예를 들어, SrTiO3, CaTiO3, LaAlO3, BaZrO3, BaZrTiO3 또는 SrZrTiO3로 형성할 수 있다. 이러한 페로브스카이트 구조를 가지는 물질, 예를 들어 SrTiO6(STO)와 같은 물질은 안정적이면서도 높은 유전율을 가진다.
하부 계면 유전막(110)은 ALD 등으로 형성할 수 있다. 원자층 증착 방법 사용함으로써 유전막 형성 공정을 400℃ 이하에서 수행할 수 있다. ALD는 하나의 모노레이어씩 증착하므로 단차피복성(step coverage)가 우수하고 비교적 저온에서 증착하기 때문에 열처리 경비(thermal budget)가 감소된다.
하부 계면 유전막(110)은 비저항이 후술할 벌크 유전막(120)보다 높은 물질을 사용할 수 있다. 그 결과 하부 계면 유전막(110)과 하부 금속 전극(100)과의 계면 특성이 향상된다.
하부 계면 유전막(110)은 약 30 내지 100Å 두께로 형성할 수 있다.
하부 계면 유전막(110)을 증착한 후, 열처리 공정을 수행 한다(S30).
페로브스카이트형 구조를 가지는 유전막을 형성한 후 약 400 내지 700℃에서 열처리 공정을 수행한다. 열처리 공정은 O2, O3, N2, Ar, He, 플라즈마-O2, 플라즈마-NH3 또는 진공 상태의 분위기에서 수행될 수 있다.
이러한 열처리는 이후 공정을 통해 하부 계면 유전막(110) 상에 형성되게 될, 벌크 유전막(120) 및 상부 계면 유전막(130)의 유전막으로서의 특성을 향상시킬 수 있다.
이후, 하부 계면 유전막(110) 상에 벌크 유전막(120)을 형성한다(S40).
벌크 유전막(120)은 ALD 등으로 형성할 수 있다.
벌크 유전막(120)으로 유전율 100 이상의 고유전율을 가진 물질이면서, 페로브스카이트 구조의 물질을 사용할 수 있다. 고유전율을 지닌 벌크 유전막(120)을 사용함으로써 벌크 유전막(120)을 포함하는 MIM 커패시터의 전기적 특성이 향상될 수 있다.
다음으로, 벌크 유전막(120) 상에 상부 계면 유전막(130)을 형성한다(S50).
상부 계면 유전막(130)은 페로브스카이트 구조를 가지는 물질로 형성될 수 있으며, 예를 들어, SrTiO3, CaTiO3, LaAlO3, BaZrO3, BaZrTiO3 또는 SrZrTiO3로 형성할 수 있다.
상부 계면 유전막(130)은 ALD 등으로 형성할 수 있다.
상부 계면 유전막(130)은 비저항이 벌크 유전막(120)보다 높은 물질을 사용할 수 있다. 그 결과 상부 계면 유전막(130)과 상부 금속 전극(140)과의 계면 특성이 향상된다.
상부 계면 유전막(130)은 약 30 내지 100Å 두께로 형성할 수 있다.
다음으로, 상부 계면 유전막(130) 상에 상부 금속 전극(140)을 형성한다(S60).
상부 금속 전극(140)은 예를 들어, Ru, SrRuO3, Pt, TaN, WN, TiN, TiAIN, Co, Cu, Hf 또는 이들의 합금(alloy)으로 형성할 수 있다.
상부 금속 전극(140)은 물리 기상 증착(Physical Vapor Deposition), 화학 기상 증착법(Chemical Vapor Deposition, 이하 CVD라 한다)이나 원자층 증착법(Atomic Layer Deposition, 이하 ALD라 한다), 유기 금속 화학 기상 증착(MOCVD: Metal Organic Chemical Vapor Deposition), 플라즈마 원자층 증착 방법(plasma Enhanced Atomic Layer Deposition: PEALD) 등의 방법으로 형성될 수 있다.
상부 금속 전극(140)의 형성 방법은 하부 금속 전극(100)의 형성방법과 실질적으로 동일할 수 있다.
본 발명에 관한 보다 상세한 내용은 다음의 구체적인 실험예를 통하여 설명하며, 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 설명을 생략한다.
<실험예>
네가지 구조의 MIM 커패시터의 전압(voltage)에 따른 누설 전류를 측정하였다. 네가지 구조의 MIM 커패시터 모두 상부 금속 전극과 하부 금속 전극으로 Ru를 사용하였다.
비교예의 경우는 SrTiO3 단일 유전막을 사용하였다. 실험예 1의 경우는 하부 계면 유전막으로 SrTiO3, 벌크 유전막으로 BaSrTiO3, 상부 계면 유전막으로 SrTiO3을 증착하였다. 실험예 2의 경우는 하부 계면 유전막으로 BaSrTiO3 벌크 유전막으로 SrTiO3, 상부 계면 유전막으로 BaSrTiO3을 증착하였다. 실험예 3의 경우는 하부 계면 유전막으로 SrTiO3, 벌크 유전막으로 BaSrTiO3, 상부 계면 유전막으로 BaSrTiO3 을 증착하였다. 도 3의 그래프에서 확인할 수 있듯이, 실험예 1과 같은 구조가 누설전류가 가장 작음을 확인할 수 있었다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 본 발명의 MIM 캐패시터 및 이의 제조 방법에 따르면 MIM 커패시터의 전기적 특성이 향상된다. MIM 커패시터의 누설 전류가 감소하고, 계면 특성이 좋아짐으로써 MIM 커패시터의 전기적 특성은 향상된다.

Claims (12)

  1. 하부 금속 전극;
    상기 하부 금속 전극 상에 형성된 하부 계면 유전막;
    상기 하부 계면 유전막 상에 유전율이 100 이상인 물질로 형성된 벌크 유전막;
    상기 벌크 유전막 상에 형성된 상부 계면 유전막; 및
    상기 상부 계면 유전막 상에 형성된 상부 금속 전극을 포함하되,
    상기 하부 계면 유전막, 상기 벌크 유전막, 상기 상부 계면 유전막은 각각 페로브스카이트(perovskite) 구조를 형성하고,
    상기 하부 계면 유전막 및 상기 상부 계면 유전막은 상기 벌크 유전막보다 비저항이 높은 MIM 커패시터.
  2. 제 1 항에 있어서,
    상기 하부 계면 유전막 및 상기 상부 계면 유전막은 각각 SrTiO3, CaTiO3, LaAlO3, BaZrO3, BaZrTiO3 또는 SrZrTiO3인 MIM 커패시터.
  3. 제 1 항에 있어서,
    상기 벌크 유전막은 Ba(1-x)Sr(x)Ti3인 MIM 커패시터.
    (단, 상기 x는 0≤x< 1이다)
  4. 제 1 항에 있어서,
    상기 하부 계면 유전막 두께는 30 내지 100Å이고,
    상기 상기 벌크 유전막의 두께는 30 내지 150Å이고,
    상기 상부 계면 유전막의 두께는 30 내지 100Å인 MIM 커패시터.
  5. 제 1 항에 있어서,
    상기 상부 전극 및 상기 하부 전극은 Ru, SrRuO3, Pt, TaN, WN, TiN, TiAIN, Co, Cu, Hf 또는 이들의 합금(alloy)인 MIM 커패시터.
  6. 하부 금속 전극을 형성하고,
    상기 하부 금속 전극 상에 하부 계면 유전막을 형성하고,
    상기 하부 계면 유전막 상에 유전율이 100 이상인 물질로 벌크 유전막을 형성하고,
    상기 벌크 유전막 상에 상부 계면 유전막을 형성하고,
    상기 상부 계면 유전막에 상부 금속 전극을 형성하는 것을 포함하되,
    상기 하부 계면 유전막, 상기 벌크 유전막, 상기 상부 계면 유전막은 각각 페로브스카이트 구조를 형성하고,
    상기 하부 계면 유전막 및 상기 상부 계면 유전막은 상기 벌크 유전막보다 비저항이 높은 MIM 커패시터 제조 방법.
  7. 제 6 항에 있어서,
    상기 하부 계면 유전막을 형성한 후 열처리하는 것을 더 포함하되,
    상기 열처리는 O2, O3, N2, Ar, He, 플라즈마-O2, 플라즈마-NH3 또는 진공 상태의 분위기에서,
    400 내지 700℃에서 수행하는 MIM 커패시터 제조 방법.
  8. 제 6 항에 있어서,
    상기 하부 계면 유전막, 상기 벌크 유전막, 상기 상부 계면 유전막은 각각 ALD에 의해 형성되는 MIM 커패시터 제조 방법.
  9. 제 6 항에 있어서,
    상기 하부 계면 유전막 및 상기 상부 계면 유전막은 각각 SrTiO3, CaTiO3, LaAlO3, BaZrO3, BaZrTiO3 또는 SrZrTiO3인 MIM 커패시터 제조 방법.
  10. 제 6 항에 있어서,
    상기 벌크 유전막은 Ba(1-x)Sr(x)Ti3인 MIM 커패시터 제조 방법.
    (단, 상기 x는 0≤x< 1이다)
  11. 제 6 항에 있어서,
    상기 하부 계면 유전막 두께는 30 내지 100Å이고
    상기 상기 벌크 유전막의 두께는 30 내지 150Å이고,
    상기 상부 계면 유전막의 두께는 30 내지 100Å인 MIM 커패시터 제조 방법.
  12. 제 6항에 있어서,
    상기 상부 전극 및 상기 하부 전극은 Ru, SrRuO3, Pt, TaN, WN, TiN, TiAIN, Co, Cu, Hf 또는 이들의 합금(alloy)인 MIM 커패시터 제조 방법.
KR1020070026153A 2007-03-16 2007-03-16 Ｍⅰｍ 커패시터 및 이의 제조 방법 KR20080084434A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070026153A KR20080084434A (ko) 2007-03-16 2007-03-16 Ｍⅰｍ 커패시터 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070026153A KR20080084434A (ko) 2007-03-16 2007-03-16 Ｍⅰｍ 커패시터 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080084434A true KR20080084434A (ko) 2008-09-19

Family

ID=40024787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070026153A KR20080084434A (ko) 2007-03-16 2007-03-16 Ｍⅰｍ 커패시터 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080084434A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035693A (ko) * 2019-09-23 2021-04-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속-절연체-금속(mim) 커패시터에서의 절연파괴 고장을 감소시키는 방법
CN112864319A (zh) * 2021-01-07 2021-05-28 长鑫存储技术有限公司 电容结构的制备方法、电容结构及存储器
US11430729B2 (en) 2020-09-16 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor with a symmetrical capacitor insulator structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035693A (ko) * 2019-09-23 2021-04-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속-절연체-금속(mim) 커패시터에서의 절연파괴 고장을 감소시키는 방법
US11152455B2 (en) 2019-09-23 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce breakdown failure in a MIM capacitor
US11594593B2 (en) 2019-09-23 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce breakdown failure in a MIM capacitor
US11430729B2 (en) 2020-09-16 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor with a symmetrical capacitor insulator structure
CN112864319A (zh) * 2021-01-07 2021-05-28 长鑫存储技术有限公司 电容结构的制备方法、电容结构及存储器
CN112864319B (zh) * 2021-01-07 2022-07-22 长鑫存储技术有限公司 电容结构的制备方法、电容结构及存储器

Similar Documents

Publication Publication Date Title
KR101123433B1 (ko) 고 유전률을 갖는 구조물을 형성하는 방법 및 고 유전률을 갖는 구조물
US7888726B2 (en) Capacitor for semiconductor device
US7297591B2 (en) Method for manufacturing capacitor of semiconductor device
CN1790674B (zh) 具有氧化锆的电容器及其制造方法
US8256077B2 (en) Method for forming a capacitor dielectric having tetragonal phase
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
US20110102968A1 (en) Multilayer structure, capacitor including the multilayer structure and method of forming the same
US7825043B2 (en) Method for fabricating capacitor in semiconductor device
US7927947B2 (en) Methods for depositing high-K dielectrics
US6420740B1 (en) Lead germanate ferroelectric structure with multi-layered electrode
US9153640B2 (en) Process for forming a capacitor structure with rutile titanium oxide dielectric film
US20030160276A1 (en) Capacitor for semiconductor device, manufacturing method thereof, and electronic device employing the same
KR101060740B1 (ko) 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터및 그 제조 방법
KR20080084434A (ko) Ｍⅰｍ 커패시터 및 이의 제조 방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR20110060749A (ko) 캐패시터 및 그의 제조 방법
US20230180459A1 (en) Method of forming thin film, method of forming thin film structure, method of manufacturing capacitor, capacitor and memory device including the same
KR100631949B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100303678B1 (ko) 높은유전상수와낮은누설전류밀도를가지는비에스티(bst)박막커패시터의형성방법
KR20010045568A (ko) 후속 열처리에 의한 결함생성이 억제되는 커패시터 제조방법
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR20080102625A (ko) 캐패시터 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid