TW202349463A - 用於鐵電穿隧接面的雙層堆疊及形成方法 - Google Patents

用於鐵電穿隧接面的雙層堆疊及形成方法 Download PDF

Info

Publication number
TW202349463A
TW202349463A TW112110336A TW112110336A TW202349463A TW 202349463 A TW202349463 A TW 202349463A TW 112110336 A TW112110336 A TW 112110336A TW 112110336 A TW112110336 A TW 112110336A TW 202349463 A TW202349463 A TW 202349463A
Authority
TW
Taiwan
Prior art keywords
oxide film
metal oxide
hafnium
substrate
zirconium
Prior art date
Application number
TW112110336A
Other languages
English (en)
Inventor
史帝芬 康席格理歐
坎達巴拉 泰伯利
羅伯特 克拉克
蒂娜 特里優索
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/706,958 external-priority patent/US20220223608A1/en
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202349463A publication Critical patent/TW202349463A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Biophysics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Evolutionary Computation (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

用於鐵電穿隧接面的雙層堆疊及其形成方法。方法包括藉由執行第一複數循環的原子層沉積在基板上沉積第一金屬氧化物膜，其中第一金屬氧化物膜包括氧化鉿、氧化鋯、或氧化鉿和氧化鋯兩者，藉由執行第二複數循環的原子層沉積在基板上沉積第二金屬氧化物膜，其中第二金屬氧化物膜包括氧化鉿和氧化鋯，且具有與第一金屬氧化物膜不同的氧化鉿和氧化鋯含量，以及加熱處理基板，以在第二金屬氧化物膜中但不在第一金屬氧化物膜中形成鐵電相。鐵電穿隧接面包括第一含金屬電極、第一金屬氧化物膜、第二金屬氧化物膜、和第二含金屬電極。

Description

用於鐵電穿隧接面的雙層堆疊及形成方法
本申請案主張2022年3月29日申請的美國非臨時專利申請案第17/706,958號的申請日的優先權和權利，該申請案為2021年7月30日申請之美國專利申請案第17/390,399號的部分延續申請案，該美國專利申請案第17/390,399號主張2020年8月10日申請的美國臨時專利申請案第63/063,840的優先權，上述申請案的揭露內容明確地整體併入於此，以供參考。
本發明關於半導體處理和半導體裝置，且更特別地，關於半導體處理方法，該方法用於形成具有選擇極化的介電材料，以用於電容器裝置。
鐵電穿隧接面(FTJ，Ferroelectric tunnel junction)是用於神經網路中人工突觸(artificial synapse)應用的候選裝置。FTJ利用夾在兩電極之間的薄鐵電層，其允許電子穿過鐵電層。兩不同的極化狀態用於改變電勢地景(potential landscape)，且因此改變穿隧傳輸係數，且透過相反極性範疇的成核和傳播提供呈現多位準電阻值的可能性。
本發明的實施例描述金屬-鐵電-介電-金屬電容器裝置的形成，該金屬-鐵電-介電-金屬電容器裝置用作新穎的鐵電穿隧接面，該形成與標準的半導體製造製程相容。裝置包括具有線性介電膜及鐵電膜的雙層堆疊，其中裝置操作可依賴鐵電膜的極化反轉及透過線性介電膜的電子穿隧。相對厚的鐵電膜可用於雙層堆疊中，這是因為穿隧電流係受到薄線性介電膜的控制。
根據一實施例，用於鐵電穿隧接面之雙層堆疊的形成方法包括藉由執行第一複數循環的原子層沉積在基板上沉積第一金屬氧化物膜，其中第一金屬氧化物膜包括氧化鉿(HfO 2)、氧化鋯(ZrO 2)、或氧化鉿和氧化鋯兩者。方法更包括藉由執行第二複數循環的原子層沉積在基板上沉積第二金屬氧化物膜，其中第二金屬氧化物膜包括氧化鉿及氧化鋯，且具有與第一金屬氧化物膜不同的氧化鉿含量及氧化鋯含量。方法更包括對第一及第二金屬氧化物膜進行加熱處理，其中在第二金屬氧化物膜中且不在第一金屬氧化物膜中形成鐵電相。
根據一實施例，用於鐵電穿隧接面的雙層堆疊包括第一金屬氧化物膜及第二金屬氧化物膜，該第一金屬氧化物膜包括氧化鉿，氧化鋯，或氧化鉿和氧化鋯兩者，該第二金屬氧化物膜包括氧化鉿和氧化鋯，其中第二金屬氧化物膜為鐵電性，且第一金屬氧化物膜中為線性介電質。
本揭露內容在諸多實施例中重複參考數字。這種重複是為了簡單和清楚的目的，使得重複的參考數字指示諸多實施例中的相似特徵，除非另有說明。
本發明的實施例描述金屬-鐵電-介電-金屬電容器裝置的形成，其可用作鐵電穿隧接面且與習知的半導體製造製程相容。電容器裝置的膜結構包括雙層堆疊，其包括第一金屬氧化物膜和第二金屬氧化物膜。第一金屬氧化物膜非鐵電性，但可線性極化，以及第二金屬氧化物膜為鐵電性。根據本發明的實施例，藉由沉積金屬氧化物膜的雙層堆疊來達成膜結構的形成，該金屬氧化物膜的雙層堆疊具有不同的HfO 2含量和ZrO 2含量。不同金屬氧化物膜的組合允許第二金屬氧化物膜的厚度大於第一金屬氧化物膜的厚度。例如，第一金屬氧化物膜的厚度可為約1.5nm或更小。
根據一實施例，示意性顯示在圖1和2A~2D中的流程圖1中的方法包括在100中，在製程腔室中提供基板2，基板2包括基礎層200和基礎層200上的第一含金屬電極層205。如圖2A所示，含金屬電極層205可與基礎層200直接實體接觸。在一範例中，製程腔室可配置為在基板2上執行介電材料的原子層沉積(ALD)。基礎層200可例如包括半導體材料，其包括矽、鍺、矽鍺、矽鍺碳化物、砷化鎵磷化物、鎵銦磷化物、矽碳化物、砷化鎵、砷化銦、或銦磷化物。在一範例中，基礎層200可具有覆蓋主體半導體的磊晶層。此外，基礎層200可包括絕緣體上半導體(SOI，semiconductor-on-insulator)結構。第一含金屬電極層205可例如包括氮化鈦(TiN)、氮化鉭(TaN)、或其他導電含金屬層及複數金屬層。
方法還包括，在110中，藉由執行第一複數循環的ALD在基板2上形成第一金屬氧化物膜210。所得的第一金屬氧化物膜210具有可描述為mol% HfO 2和mol% ZrO 2的化學組成。根據一些實施例，第一金屬氧化物膜210可包括交替的HfO 2和ZrO 2層的疊層，或者HfO 2和ZrO 2的混合物的固溶體(solid solution)。
圖3A~3D示意性地顯示根據本發明實施例的用於沉積金屬氧化物膜的氣體流程圖。根據一實施例，如圖3A示意性所示，第一複數循環的ALD可包括以下者之順序氣體曝露的x個循環：Hf前驅物、吐淨氣體、氧化劑、和吐淨氣體，以在基板2上沉積HfO 2層。Hf前驅物和氧化劑的每一曝露可進行一段時間，其導致基板2的表面上的飽和曝露，以及吐淨氣體曝露從製程腔室移除未反應的反應物和副產物，且防止Hf前驅物和氧化劑的氣相混合。每一循環沉積一原子層或更少的HfO 2，且可選擇循環的數量x，以精確地控制HfO 2層厚度。Hf前驅體和氧化劑中配體(ligand)的空間位阻(Steric hindrance)以及有限數量的鍵合位置可限制基板表面上的化學吸附，且因此每一循環的HfO 2膜生長可保持在小於一原子層。
根據一實施例，如圖3B示意性所示，第一複數循環的ALD可包括以下者之順序氣體曝露的y個循環：Zr前驅物、吐淨氣體、氧化劑、和吐淨氣體，以在基板2上沉積ZrO 2層。Zr前驅物和氧化劑的每一曝露可進行一段時間，其導致基板2的表面上的飽和曝露，以及吐淨氣體曝露從製程腔室移除未反應的反應物和副產物，且防止Zr前驅物和氧化劑的氣相混合。每一循環沉積一原子層或更少的ZrO 2，且可選擇循環的數量y，以精確地控制ZrO 2層厚度。Zr前驅體和氧化劑中配體的空間位阻以及有限數量的鍵合位置可限制基板表面上的化學吸附，且因此每一循環的ZrO 2膜生長可保持在小於一原子層。
根據一實施例，鉿鋯氧化物膜可藉由順序地執行超級循環中的x個HfO 2的ALD循環及y個ZrO 2的ALD循環來沉積，該超級循環可重複n次以增加疊層中交替HfO 2和ZrO 2層的數量，該疊層形成第一金屬氧化物膜210。圖3C中氣體流程圖示意性地顯示HfO 2層的形成，之後在HfO 2層上形成ZrO 2層。然而，其他實施例考量形成ZrO 2層，之後在ZrO 2層上形成HfO 2層。
根據另一實施例，如圖3D示意性所示，可沉積鉿鋯氧化物膜，其中第一複數循環的ALD可包括以下者之順序氣體曝露的n個循環：Hf前驅物和Zr前驅物之混合物、吐淨氣體、氧化劑、和吐淨氣體。Hf和Zr前驅物及氧化劑的每一共曝露可進行一段時間，其導致飽和曝露。每一循環沉積一原子層或更少的HfO 2和ZrO 2的混合物，且可選擇循環的數量n，以精確地控制膜厚度。包括HfO 2和ZrO 2混合物之固溶體的第一金屬膜210的組成可藉由獨立地控制形成混合物之Hf前驅物和Zr前驅物的流速來選擇，該混合物係曝露至基板2。
根據本發明的實施例，第一金屬氧化物膜210非鐵電性，但在存在外部電場的情況下可線性極化。HfO 2膜和ZrO 2膜非鐵電性，且鉿鋯氧化物膜中缺乏鐵電性是由於在基板2上的沉積之後或在後續之於升高基板溫度下的加熱處理之後，HfO 2含量或ZrO 2含量低於在第一金屬氧化物膜210中形成鐵電相所需的臨界值。根據一實施例，HfO 2含量或ZrO 2含量可小於約25mol%。在一範例中，HfO 2含量可為約10mol%與約20mol%之間，且餘量為ZrO 2。在另一範例中，ZrO 2含量可為約10mol%與約20mol%之間，且餘量為HfO 2。在另一範例中，HfO 2含量可以小於約10mol%，且餘量為ZrO 2。在另一範例中，ZrO 2含量可以小於約10mol%，且餘量為HfO 2。
在基板2上沉積第一金屬氧化物膜210之後，可使用預定的基板溫度和時間段在第一金屬氧化物膜210上執行可選的加熱處理製程。加熱處理可在約400℃與約900℃之間、約200℃與約500℃之間、約200℃與約300℃之間、約300℃與約400℃之間、或約400℃與約500℃之間的基板溫度下進行。在一範例中，加熱處理可在約500℃或更低的基板溫度下進行。在一範例中，加熱處理可與第一金屬氧化物膜210的沉積在相同的製程腔室中進行。在另一範例中，加熱處理可與第一金屬氧化物膜210的沉積在不同的製程腔室中形成。加熱處理可在真空條件下進行，其中存在惰性氣體，例如氬(Ar)或氮(N 2)。
根據一實施例，在整體第一金屬氧化物膜210的沉積之前，可在一或更多的原子層沉積循環之後對第一金屬氧化物膜210進行加熱處理。因此，加熱處理可在整體第一金屬氧化物膜210沉積之前進行。
方法進一步包括，在120中，藉由執行第二複數循環的原子層沉積(ALD)來在基板2上形成第二金屬氧化物膜220。所得的第二金屬氧化物膜220包括HfO 2和ZrO 2，且具有可以描述為mol% HfO 2和mol% ZrO 2的化學組成。根據一些實施例，第二金屬氧化物膜220可包括交替的HfO 2和ZrO 2層的疊層，或者HfO 2和ZrO 2的混合物的固溶體。第二金屬氧化物膜220可如上文所述形成用於第一金屬氧化物膜210，包括如圖3C和3D中所述內容。然而，第二金屬氧化物膜220具有與第一金屬氧化物膜210不同的化學組成。
根據本發明的實施例，在於基板2上進行沉積之後，或在於升高溫度下進行後續的加熱處理之後，第二金屬氧化物膜220具有HfO 2含量或ZrO 2含量，其高於在第二金屬氧化物膜220中形成鐵電相所需的臨界值。因此，第二金屬氧化物膜220是鐵電性。根據一實施例，HfO 2含量和ZrO 2含量皆大於約25mol%。因此，HfO 2含量可大於約25mol%，餘量為ZrO 2，或者ZrO 2含量可大於約25mol%，餘量為HfO 2。範例包括以下比例的HfO 2含量: ZrO 2含量：約30mol%:約70mol%、約40mol%:約60mol%、約50mol%:約50mol%、約60mol%:約40mol%、或約70mol%:約30mol%。
在基板2上沉積第二金屬氧化物膜220之後，在130中，使用預定的基板溫度和時間段對第一和第二金屬氧化物膜210、220執行加熱處理製程。加熱處理在第二金屬氧化物膜220中建立鐵電相，但第一金屬氧化物膜210保持為線狀介電質，其無鐵電相。加熱處理可在以下基板溫度下執行：約400℃與約900℃之間、約200℃與約500℃之間、約200℃與約300℃之間、約300℃與約400℃之間、或約400℃與約500℃之間。在一範例中，加熱處理可與第一和第二金屬氧化物膜210、220的沉積在相同的製程腔室中進行。在另一範例中，加熱處理可與第一和第二金屬氧化物膜210、220的沉積在不同的製程腔室中形成。加熱處理可在真空條件下進行，其中存在惰性氣體，例如氬(Ar)或氮(N 2)。根據一實施例，在於第一金屬氧化物膜210上沉積第二金屬氧化物膜220之前，不對第一金屬氧化物膜210進行加熱處理。
根據本發明的實施例，第一金屬氧化物膜210和第二金屬氧化物膜220可以任何順序沉積在基板2上。在一範例中，如圖2A~2D示意性地所示，第一金屬氧化物膜210沉積為與第一含金屬電極層205直接接觸，且之後，第二金屬氧化物膜220沉積為與第一金屬氧化物膜210的上表面直接實體接觸。在另一範例中，第二金屬氧化物膜220沉積在第一含金屬電極層205上，且之後，第一金屬氧化物膜210沉積為與第二金屬氧化物膜220的上表面直接實體接觸。
根據一實施例，第一金屬氧化物膜210和第二金屬氧化物膜220在HfO 2含量、ZrO 2含量、和膜厚度方面不同。根據一實施例，HfO 2含量、ZrO 2含量、和膜厚度的差異藉由上述且如3A~3D示意顯示的複數循環ALD而容易達成。在一範例中，圖3C中的x個HfO 2的ALD循環和y個ZrO 2的ALD循環形成交替的HfO 2和ZrO 2層的疊層，其中HfO 2的ALD循環的數量相對於ZrO 2的ALD循環的數量可用於選擇化學組成。在一範例中，在圖3D中，在前驅物混合物中，Hf前驅物和Zr前驅物的相對流速可用於達成期望的化學組成。此外，相同的鉿前驅物、鋯前驅物、氧化劑、和吐淨氣體可用於沉積第一金屬氧化物膜210和第二金屬氧化物膜220兩者。這相較於不同膜包括不同化學元素的其他方法而言，提供若干優點。一些優點包括更高的製造產量、單個製程腔室的處理、以及更少的不同反應物。
在一些實施例中，第一金屬氧化物膜210可藉由圖3A~3D中的任何的氣體流程圖來沉積。類似地，第二金屬氧化物膜220可藉由圖3C中的氣體流程圖或藉由圖3D中的氣體流程圖來沉積。在一範例中，第一和第二金屬氧化物膜210、220兩者可藉由圖3C中的氣體流程圖來沉積。在另一範例中，第一和第二金屬氧化物膜210、220兩者可藉由圖3D中的氣體流程圖來沉積。在又一範例中，第一金屬氧化物膜210可藉由圖3A或3B中的氣體流程圖來沉積，且第二金屬氧化物膜220可藉由圖3C或3D中的氣體流程圖來沉積。
在130中的加熱處理之後，可在第二金屬氧化物膜220上沉積第二含金屬電極層225。這在圖2D中示意性地示出。第二含金屬電極層225可例如包括氮化鈦(TiN)、氮化鉭(TaN)、或其他導電含金屬層和複數金屬層。
本發明的實施例可利用廣泛種類的鋯(Zr)和鉿(Hf)前驅物進行氣相沉積。例如，代表性範例包括：Zr(O tBu)4(叔丁醇鋯(ZTB, zirconium tert-butoxide))、Zr(NEt 2) 4(四(二乙基氨基)鋯(TDEAZ, tetrakis(diethylamido)zirconium))、Zr(NMeEt) 4(四(乙基甲基氨基)鋯(TEMAZ, tetrakis(ethylmethylamido)zirconium))、Zr(NMe 2) 4(四(二甲氨基)鋯(TDMAZ, tetrakis(dimethylamido)zirconium))、Hf(O tBu) 4(叔丁醇鉿(HTB, hafnium tert-butoxide))、Hf(NEt 2) 4(四(二乙氨基)鉿(TDEAH，tetrakis(diethylamido)hafnium))、Hf(NEtMe) 4(四(乙基甲基氨基)鉿(TEMAH，tetrakis(ethylmethylamido)hafnium))、和Hf(NMe 2) 4(四(二甲基氨基)鉿(TDMAH，tetrakis(dimethylamido)hafnium))。在一些範例中，可使用三(二甲氨基環戊二烯基鉿(HfCp(NMe 2) 3)作為鉿前驅物，其可從Air Liquide以HyALDTM獲得，以及可使用三(二甲氨基環戊二烯基鋯(ZrCp(NMe 2) 3))作為鉿前驅物，其可從Air Liquide以ZyALDTM獲得。氧化劑可包括含氧氣體，其包括電漿激發O 2，水(H 2O)、或臭氧(O 3)。
根據一實施例，第一金屬氧化物膜210和第二金屬氧化物膜210的雙層堆疊可用於如圖2D示意性所示的金屬-鐵電-介電-金屬電容器裝置中。雙層堆疊包括第二金屬氧化物膜220的相對厚的鐵電層和第一金屬氧化物膜210的較薄的線性介電層，後者控制裝置的穿隧電流。
已描述用於形成金屬-鐵電-介電-金屬電容器裝置的複數實施例，該金屬-鐵電-介電-金屬電容器裝置可用作鐵電穿隧接面，且與習知的半導體製造製程相容。出於說明和描述的目的，已呈現本發明的實施例的前述描述。其並不旨在是詳盡的或將本發明限制於所揭露的精確形式。本說明書和所附申請專利範圍包括僅用於描述性目的且不應被解釋為限制的用語。相關領域的技術人員可察知，根據上述教導，許多修改和變化是可能的。本領域技術人員將認知圖中所示的諸多元件的諸多等效組合和替代物。因此，本發明的範圍不受該詳細描述的限制，而是受所附申請專利範圍的限制。
1:流程圖 2:基板 100:步驟 110:步驟 120:步驟 130:步驟 200:基礎層 205:含金屬電極層 210:金屬氧化物膜 220:金屬氧化物膜 225:含金屬電極層
併入本說明書且構成本說明書的一部分的附圖顯示本發明的實施例，其與上文給出的本發明的概括描述和下文給出的詳細描述一起用於解釋本發明。
圖1是根據本發明實施例的製造雙層堆疊的例示性方法的流程圖；
圖2A~2D顯示根據本發明實施例的例示性膜結構的示意性剖面圖，其包括具有線性介電膜和鐵電膜的雙層堆疊；以及
圖3A~3D示意性地顯示根據本發明實施例的用於沉積金屬氧化物膜的氣體流程圖。
2:基板
200:基礎層
205:含金屬電極層
210:金屬氧化物膜
220:金屬氧化物膜
225:含金屬電極層

Claims (20)

  1. 一種雙層堆疊的形成方法，該雙層堆疊用於鐵電穿隧接面，該雙層堆疊的形成方法包括： 藉由執行第一複數循環的原子層沉積在一基板上沉積一第一金屬氧化物膜，其中該第一金屬氧化物膜包括氧化鉿、氧化鋯、或氧化鉿和氧化鋯兩者； 藉由執行第二複數循環的原子層沉積在該基板上沉積一第二金屬氧化物膜，其中該第二金屬氧化物膜包括氧化鉿及氧化鋯，且具有與該第一金屬氧化物膜不同的氧化鉿含量及氧化鋯含量； 對該基板進行加熱處理，以在該第二金屬氧化物膜中且不在該第一金屬氧化物膜中形成一鐵電相。
  2. 如請求項1的雙層堆疊的形成方法，其中包括該氧化鉿和該氧化鋯兩者之該第一金屬氧化物膜中的氧化鉿含量或氧化鋯含量低於藉由該加熱處理形成該鐵電相所需的一臨界值。
  3. 如請求項1的雙層堆疊的形成方法，其中包括該氧化鉿和該氧化鋯兩者之該第一金屬氧化物膜中的該氧化鉿含量或該氧化鋯含量低於約25mol%。
  4. 如請求項1的雙層堆疊的形成方法，其中該第二金屬氧化物膜中的該氧化鉿含量和該氧化鋯含量大於約25mol%。
  5. 如請求項1的雙層堆疊的形成方法，其中在存在一外部電場的情況下，該第一金屬氧化物膜呈現出線性極化。
  6. 如請求項1的雙層堆疊的形成方法，其中該第二金屬氧化物膜的厚度大於該第一金屬氧化物膜的厚度。
  7. 如請求項1的雙層堆疊的形成方法，其中該第一金屬氧化物膜的厚度為約1.5nm或更小。
  8. 如請求項1的雙層堆疊的形成方法，其中沉積該第一金屬氧化物膜的該步驟進一步包括在一或更多循環的該原子層沉積之後，加熱處理該基板。
  9. 如請求項1的雙層堆疊的形成方法，其中沉積包括氧化鉿和氧化鋯兩者的該第一金屬氧化物膜的該步驟或沉積該第二金屬氧化物膜的該步驟包括： a) 先順序地將該基板曝露於一鉿前驅物，以及再順序地將該基板曝露於一吐淨氣體； b) 先順序地將該基板曝露於一氧化劑，以及再順序地將基板曝露於該吐淨氣體； c) 先順序地將該基板曝露於一鋯前驅物，以及再順序地將該基板曝露於該吐淨氣體；以及 d) 先順序地將該基板曝露於一氧化劑，以及再順序地將該基板曝露於該吐淨氣體。
  10. 如請求項9的雙層堆疊的形成方法，其中在c)和d)順序地執行第二次數之前或之後，a)和b)順序地執行第一次數。
  11. 如請求項1的雙層堆疊的形成方法，其中沉積包括氧化鉿和氧化鋯兩者的該第一金屬氧化物膜的該步驟或沉積該第二金屬氧化物膜的該步驟包括： a) 先順序地同時將該基板曝露於一鉿前驅物和一鋯前驅物，以及再順序地將該基板曝露於一吐淨氣體；以及 b) 先順序地將該基板曝露於一氧化劑，以及再順序地將該基板曝露於該吐淨氣體。
  12. 如請求項1的雙層堆疊的形成方法，其中在一惰性氣體存在下的情況下，在約400℃與約900℃之間的基板溫度下執行該加熱處理。
  13. 一種用於鐵電穿隧接面的雙層堆疊，該雙層堆疊包括： 一第一金屬氧化物膜，其包括氧化鉿、氧化鋯、或氧化鉿和氧化鋯兩者；以及 一第二金屬氧化物膜，其包括氧化鉿和氧化鋯，其中該第二金屬氧化物膜為鐵電性，且該第一金屬氧化物膜為一線性介電質。
  14. 如請求項13的用於鐵電穿隧接面的雙層堆疊，其中該第二金屬氧化物膜具有與該第一金屬氧化物膜不同的氧化鉿含量和氧化鋯含量。
  15. 如請求項13的用於鐵電穿隧接面的雙層堆疊，其中含有該氧化鉿和該氧化鋯兩者的該第一金屬氧化物膜中的氧化鋯含量或氧化鉿含量低於形成鐵電相所需的一臨界值。
  16. 如請求項13的用於鐵電穿隧接面的雙層堆疊，其中該第二金屬氧化物膜的厚度大於該第一金屬氧化物膜的厚度。
  17. 如請求項13的用於鐵電穿隧接面的雙層堆疊，其中該第一金屬氧化物膜的厚度為約1.5nm或更小。
  18. 一種鐵電穿隧接面，包括： 一第一含金屬電極； 一第一金屬氧化物膜，其含有氧化鉿、氧化鋯、或氧化鉿和氧化鋯兩者； 一第二金屬氧化物膜，其含有氧化鉿和氧化鋯，其中該第二金屬氧化物膜為鐵電性，且該第一金屬氧化物膜為一線性介電質；以及 一第二含金屬電極。
  19. 如請求項18的鐵電穿隧接面，其中包括該氧化鉿和該氧化鋯兩者的該第一金屬氧化物膜中的氧化鋯含量或氧化鉿含量低於形成鐵電相所需的一臨界值。
  20. 如請求項18的鐵電穿隧接面，其中包括該氧化鉿和該氧化鋯兩者的該第一金屬氧化物膜中的氧化鋯含量或氧化鉿含量低於約25mol%，且該第二金屬氧化物膜中的氧化鉿含量和氧化鋯含量大於約25mol%。
TW112110336A 2022-03-29 2023-03-21 用於鐵電穿隧接面的雙層堆疊及形成方法 TW202349463A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/706,958 2022-03-29
US17/706,958 US20220223608A1 (en) 2020-08-10 2022-03-29 Bilayer dielectric stack for a ferroelectric tunnel junction and method of forming

Publications (1)

Publication Number Publication Date
TW202349463A true TW202349463A (zh) 2023-12-16

Family

ID=88203333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112110336A TW202349463A (zh) 2022-03-29 2023-03-21 用於鐵電穿隧接面的雙層堆疊及形成方法

Country Status (2)

Country Link
TW (1) TW202349463A (zh)
WO (1) WO2023191981A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3503199A1 (en) * 2017-12-22 2019-06-26 IMEC vzw A method for forming a ferroelectric field-effect transistor
US10833150B2 (en) * 2018-07-11 2020-11-10 International Business Machines Corporation Fast recrystallization of hafnium or zirconium based oxides in insulator-metal structures
US20230089523A1 (en) * 2020-06-17 2023-03-23 Merck Patent Gmbh Inherently ferroelectric hf-zr containing films
WO2022035618A1 (en) * 2020-08-10 2022-02-17 Tokyo Electron Limited Methods for forming dielectric materials with selected polarization for semiconductor devices
US20220223608A1 (en) * 2020-08-10 2022-07-14 Tokyo Electron Limited Bilayer dielectric stack for a ferroelectric tunnel junction and method of forming

Also Published As

Publication number Publication date
WO2023191981A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US9627501B2 (en) Graded dielectric structures
TWI263695B (en) Atomic layer deposition of oxide film
US7816278B2 (en) In-situ hybrid deposition of high dielectric constant films using atomic layer deposition and chemical vapor deposition
KR101505693B1 (ko) 지르코늄 치환된 티탄산바륨 게이트 유전체
US7972977B2 (en) ALD of metal silicate films
US7888726B2 (en) Capacitor for semiconductor device
KR100640654B1 (ko) ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
US20080020593A1 (en) ALD of metal silicate films
JP2008536318A (ja) 多層多成分高ｋ膜及びそれを堆積させる方法
KR20010063452A (ko) 반도체 소자의 캐패시터 제조방법
US20220223608A1 (en) Bilayer dielectric stack for a ferroelectric tunnel junction and method of forming
JP2002343790A (ja) 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
JP2007013086A (ja) ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法
US20150255267A1 (en) Atomic Layer Deposition of Aluminum-doped High-k Films
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
KR100763123B1 (ko) 플래시 메모리 소자의 유전체막 형성 방법
US20130316546A1 (en) Methods of atomic layer deposition of hafnium oxide as gate dielectrics
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
TW202349463A (zh) 用於鐵電穿隧接面的雙層堆疊及形成方法
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR20070000759A (ko) 플래시 메모리 소자의 제조방법
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR20060037478A (ko) 반도체 장치의 제조 방법
TWI803905B (zh) 用於鐵電記憶體之無碳的疊層氧化鉿/氧化鋯膜