JP2003318284A - 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法 - Google Patents

二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法

Info

Publication number
JP2003318284A
JP2003318284A JP2002379439A JP2002379439A JP2003318284A JP 2003318284 A JP2003318284 A JP 2003318284A JP 2002379439 A JP2002379439 A JP 2002379439A JP 2002379439 A JP2002379439 A JP 2002379439A JP 2003318284 A JP2003318284 A JP 2003318284A
Authority
JP
Japan
Prior art keywords
dielectric film
capacitor
thin film
semiconductor device
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002379439A
Other languages
English (en)
Inventor
Ki-Jung Lee
起 正 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003318284A publication Critical patent/JP2003318284A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 二重誘電体膜を利用して既存の誘電物質より
大きい充電容量を得ることができる半導体素子のコンデ
ンサ及びその製造方法を提供する。 【解決手段】 半導体基板２１上に下部電極３３を形成
する段階と、前記下部電極上にＡｌ２Ｏ３薄膜３７ａと
Ｔａ２Ｏ５薄膜３７ｂの二重誘電体膜で構成された誘電
体膜を形成する段階と、前記誘電体膜上に上部電極３９
を形成する段階とを含んで構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子のコンデ
ンサ製造方法に係り、より詳細にはＴａ２Ｏ５／Ａｌ２
Ｏ３の二重誘電体膜の構造を有した半導体素子のコンデ
ンサ製造方法に関するものである。
【０００２】
【従来の技術】近年、微細化された半導体工程技術の発
達でメモリー製品の高集積化が加速化されることによっ
て単位セル面積が大きく減少しており、動作電圧の低電
圧化がなされている。
【０００３】しかし、記憶素子の動作に必要な充電容量
はセル面積の減少にもかかわらず、ソフトエラー（ｓｏ
ｆｔ ｅｒｒｏｒ）の発生とリフレッシュ時間の短縮を
防止するために２５ｆＦ／セル以上の充分な容量が要求
されている。したがって、現在窒化膜／酸化膜（ＮＯ）
構造の窒化膜を誘電体として使用しているＤＲＡＭ用コ
ンデンサ素子の場合は表面的に大きい半球型構造の電極
表面を有する３次元形態の電荷貯蔵電極を使用してお
り、その高さも日増しに増加している。
【０００４】一方、コンデンサの高さが増加するように
なれば、セル領域と周辺回路領域との間に生じる高さ差
によって後続の露光工程時に焦点深度（ｄｅｐｔｈ ｏ
ｆｆｏｃｕｓ）が確保されなくて配線工程以後の集積工
程に悪影響を及ぼすようになる。したがって、従来のＮ
Ｏコンデンサ素子としては２５６Ｍ以上の次世代ＤＲＡ
Ｍ製品に必要な充電容量を確保するのにその限界を見せ
ている。
【０００５】一方、最近ではＮ／Ｏコンデンサが２５６
Ｍ以上の次世代ＤＲＡＭ製品に必要な充電容量を確保す
るのにその限界を見せているために、図１乃至図４に示
すようなＴａ２Ｏ５コンデンサの開発が本格的になされ
ている（例えば、特許文献１参照）。
【０００６】このようなＴａ２Ｏ５誘電体膜を利用した
従来技術による半導体素子のコンデンサ製造方法を図１
乃至図４を参照して説明すると次のようである。図１乃
至図４は従来技術による半導体素子のコンデンサ製造方
法を説明するための工程断面図である。
【０００７】従来技術による半導体素子のコンデンサ製
造方法は、図１に示すように、まず半導体基板１上に第
１の層間絶縁膜３を蒸着した後、その上に感光物質を塗
布した後フォトリソグラフィ工程技術を利用した露光及
び現象工程を実行して、これを選択的にパターニングし
てプラグコンタクト形成用の第１のフォトマスク（図示
せず）を形成する。
【０００８】それから、第１のフォトマスク（図示せ
ず）をマスクに、第１の層間絶縁膜３をパターニングし
て半導体基板１の一部分を露出させるプラグコンタクト
ホール５を形成した後、第１のフォトマスク（図示せ
ず）を除去する。次いで、プラグコンタクトホール５及
び第１の層間絶縁膜３上に導電物質を蒸着した後、これ
をＣＭＰ（ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ
ｐｏｌｉｓｈ）してプラグコンタクトホール５内にコン
タクトプラグ７を形成する。
【０００９】それから、図２に示すように、全体構造の
上面に第２の層間絶縁膜９を蒸着した後、第２の層間絶
縁膜９上に感光物質を塗布した後フォトリソグラフィ工
程技術を利用した露光及び現象工程を実行してこれを選
択的にパターニングしてプラグコンタクト形成用の第２
のフォトマスク（図示せず）を形成する。次いで、第２
のフォトマスク（図示せず）をマスクに、第２の層間絶
縁膜９をパターニングしてコンタクトプラグ７上部の第
２の層間絶縁膜９内に下部電極領域を限定するコンタク
トホール１１を形成した後、第２のフォトマスク（図示
せず）を除去する。それから、コンタクトホール１１を
含んだ第２の層間絶縁膜９上にドーピングされたポリシ
リコン層（図示せず）を蒸着した後その上に感光物質を
塗布する。この時、ドーピングされたポリシリコン層
（図示せず）の形成工程は、シリンダー構造または凹構
造に形状化されたコンデンサモジュールを下部電極とし
て使用するためにＬＰＣＶＤチャンバを使用して蒸着す
る。
【００１０】次いで、図３に示すように、感光物質とド
ーピングされたポリシリコン層（図示せず）をＣＭＰし
た後残っている感光物質と第２の層間絶縁膜９を除去し
てコンタクトプラグ７と接続するシリンダー形態の下部
電極１３を形成する。この時、シリンダー形態の下部電
極の代りに凹構造の下部電極を形成することもできる。
この場合に感光物質とドーピングされたポリシリコン層
（図示せず）をＣＭＰした後残っている感光物質のみを
除去して凹構造の下部電極を形成する。
【００１１】次いで、図４に示すように、下部電極１３
上にＴａ２Ｏ５薄膜１５を蒸着した後Ｔａ２Ｏ５薄膜１
５上に上部電極１７としてＴｉＮ膜を蒸着し、さらに、
その上に構造的な安全性を確保し、熱的または電気的衝
撃に対して上部電極の耐久性を向上させるために一種の
緩衝層としてドープトポリシリコンを共に積層して半導
体素子のコンデンサを形成する。
【００１２】
【特許文献１】特開平０９−１９９６９０号公報
【００１３】
【発明が解決しようとする課題】しかし、Ｔａ２Ｏ５薄
膜は不安定な化学量論比（ｓｔｏｉｃｈｉｏｍｅｔｒ
ｙ）を有しているためにＴａとＯの組成比の差に起因し
た置換型Ｔａ原子（ｖａｃａｎｃｙ ａｔｏｍ）が薄膜
内に存在せざるを得なくなる。そして、薄膜形成時にＴ
ａ２Ｏ５の前駆体（ｐｒｅｃｕｓｏｒ）であるＴａ（Ｏ
Ｃ２Ｈ５）５の有機物とＯ２（またはＮ２Ｏ）ガスの反
応により不純物である炭素原子と炭素化合物（Ｃ、ＣＨ
４、Ｃ２Ｈ４等）及び水（Ｈ２Ｏ）も共に存在するよう
になる。結局、Ｔａ２Ｏ５薄膜内に不純物として存在す
る炭素原子、イオンとラジカルによってコンデンサの漏
洩電流が増加するようになって、誘電特性が劣化する問
題点を内包している。
【００１４】現在、ＤＣＳ（Ｄｉ−Ｃｈｌｏｒｏ−Ｓｉ
ｌａｎｅ）ガスを使用して蒸着したＳｉ３Ｎ４（ε＝
７）誘電体膜としては誘電率が小さくてこれ以上の０．
１６μｍ級以下の微細配線工程が使用される超高集積製
品のコンデンサ誘電膜としてその限界点に到達している
状態であり、これより誘電率が大きいＴａ２Ｏ５（ε＝
２５）誘電膜を使わざるをえない状況に置かれている。
しかし、Ｔａ２Ｏ５薄膜もその自体の誘電率は大きい
が、上記で言及したように、コンデンサ形成時にＴａ２
Ｏ５薄膜自体が有している問題点のためにコンデンサ形
成時にＴａ２Ｏ５蒸着した後、高温酸化工程で下部電極
のポリシリコン表面に低誘電界面酸化膜（Ｓｉ２Ｏ、ε
＝３．８５）が形成されて事実上に等価酸化膜の厚さを
３０Å以下に低くすることができなくて大きい充電容量
値を得るのにもその限界がある。
【００１５】そこで、本発明は上記従来の半導体素子の
コンデンサにおける問題点に鑑みてなされたものであっ
て、本発明の目的は、二重誘電体膜を利用して既存の誘
電物質より大きい充電容量を得ることができる二重誘電
膜の構造を有した半導体素子のコンデンサ及びその製造
方法を提供することにある。
【００１６】また、本発明の他の目的は、漏洩電流発生
を効果的に防止することができて超高集積半導体素子に
適合した二重誘電膜の構造を有した半導体素子のコンデ
ンサ及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
になされた本発明による二重誘電膜の構造を有した半導
体素子のコンデンサ製造方法は、半導体基板上に下部電
極を形成する段階と、前記下部電極上にＡｌ２Ｏ３薄膜
とＴａ２Ｏ５薄膜の二重誘電膜で構成された誘電体膜を
形成する段階と、前記誘電体膜上に上部電極を形成する
段階とを含んで構成されることを特徴とする。
【００１８】また、上記目的を達成するためになされた
本発明による二重誘電膜の構造を有した半導体素子のコ
ンデンサは、半導体基板上に形成された下部電極と、前
記下部電極上に形成されたＡｌ２Ｏ３薄膜とＴａ２Ｏ５
薄膜の二重誘電膜で構成された誘電体膜と、前記誘電体
膜上に形成された上部電極を含んで構成されることを特
徴とする。
【００１９】
【発明の実施の形態】次に、本発明に係る二重誘電膜の
構造を有した半導体素子のコンデンサ及びその製造方法
の実施の形態の具体例を図面を参照しながら説明する。
図５乃至図８は、本発明による二重誘電膜の構造を有し
た半導体素子のコンデンサ製造方法を説明するための工
程断面図である。
【００２０】本発明の一実施例による二重誘電体膜の構
造を有した半導体素子のコンデンサ製造方法は、図５に
示すように、まず半導体基板２１上に第１の層間絶縁膜
２３を蒸着した後その上に感光物質を塗布した後フォト
リソグラフィ工程技術を利用した露光及び現象工程を進
行してこれを選択的にパターニングしてプラグコンタク
ト形成用の第１のフォトマスク（図示せず）を形成す
る。
【００２１】それから、第１のフォトマスク（図示せ
ず）をマスクに、第１の層間絶縁膜２３をパターニング
して半導体基板２１の一部分を露出させるプラグコンタ
クトホール２５を形成した後、第１のフォトマスク（図
示せず）を除去する。次いで、プラグコンタクトホール
２５及び第１の層間絶縁膜２３上に導電物質を蒸着した
後これをＣＭＰしてプラグコンタクトホール２５内にコ
ンタクトプラグ２７を形成する。
【００２２】次に、図６に示すように、全体構造の上面
に第２の層間絶縁膜２９を蒸着した後、第２の層間絶縁
膜２９上に感光物質を塗布した後フォトリソグラフィ工
程技術を利用した露光及び現象工程を実行してこれを選
択的にパターニングしてプラグコンタクト形成用の第２
のフォトマスク（図示せず）を形成する。次いで、第２
のフォトマスク（図示せず）をマスクに、第２の層間絶
縁膜２９をパターニングしてコンタクトプラグ２７上部
の第２の層間絶縁膜２９内に下部電極領域を限定するコ
ンタクトホール３１を形成した後、第２のフォトマスク
（図示せず）を除去する。
【００２３】次に、コンタクトホール３１を含んだ第２
の層間絶縁膜２９上にドーピングされたポリシリコン層
（図示せず）を蒸着した後その上に感光物質を塗布す
る。この時、ドーピングされたポリシリコン層（図示せ
ず）の形成工程は、シリンダー構造または凹構造に形状
化されたコンデンサモジュールを下部電極として使用す
るためにＬＰＣＶＤチャンバを使用して蒸着する。次い
で、感光物質とドーピングされたポリシリコン層（図示
せず）をＣＭＰした後、残っている感光物質と第２の層
間絶縁膜２９を除去してコンタクトプラグ２７と接続す
るシリンダー形態の下部電極３３を形成する。この時、
シリンダー形態の下部電極の代りに凹構造の下部電極を
形成することもできる。この場合に、感光物質とドーピ
ングされたポリシリコン層（図示せず）をＣＭＰした
後、残っている感光物質のみを除去して凹構造の下部電
極を形成する。
【００２４】次に、図７に示すように、充電容量値を増
加させるために下部電極３３の表面に半球（ＨＳＧ；Ｈ
ｅｍｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ）形状のポリ
シリコン層３５を形成して下部電極３３の面積を増加さ
せる。次いで、半球形状のポリシリコン層３５の表面に
自然酸化膜（Ｓｉ２Ｏ）の形成により低誘電酸化層が形
成されることを防止し、後続工程の非晶質Ａｌ２Ｏ３蒸
着工程で生じる低誘電酸化膜の形成を最小化するため
に、下部電極３３のポリシリコン層の表面を３００乃至
５００℃の温度でイン−シトゥ（ｉｎ−ｓｉｔｕ）また
はエクス−シトゥ方式のプラズマまたは７００℃乃至９
５０℃温度でのＲＴＰ工程を利用してＮＨ３雰囲気下で
３０秒乃至１２０秒の間ポリシリコン層の表面を窒化処
理する。
【００２５】または、下部電極として使用するためにポ
リシリコン層を形成した後にイン−シトゥまたはエクス
−シトゥでＨＦ蒸気またはＨＦ溶液を使用して自然酸化
膜を除去してＨＦ化合物を利用してポリシリコンを表面
処理する工程でＨＦ表面処理の前後に界面を洗浄する
か、または、均一性を向上させる目的でＮＨ４ＯＨ溶液
またはＨ２ＳＯ４溶液などを使用して界面を洗浄する。
【００２６】次いで、図８に示すように、半導体基板上
で生じる表面化学反応（ｓｕｒｆａｃｅ ｃｈｅｍｉｃ
ａｌ ｒｅａｃｔｉｏｎ）を通じてＡｌ２Ｏ３薄膜３７
ａを１０Å乃至２０Å程度に薄く蒸着した後、５０Å乃
至１００Å程度のＴａ２Ｏ５薄膜３７ｂを３００℃乃至
６００℃の温度と０．１乃至５Ｔｏｒｒ圧力下のＬＰＣ
ＶＤチャンバでＣＶＤまたはＡＬＤ（Ａｔｏｍｉｃ Ｌ
ａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により蒸着する。こ
こで、Ａｌ２Ｏ３薄膜３７ａは１次誘電体膜として使用
し、Ｔａ２Ｏ５薄膜３７ｂは２次誘電体膜として使用す
る。
【００２７】この時、Ａｌ２Ｏ３薄膜３７ａは、Ａｌ成
分の化学蒸気をＭＦＣのような流量調節器を通じて蒸発
器（ｅｖａｐｏｒｉｚｅｒ）または蒸発管（ｅｖａｐｏ
ｒａｔｉｏｎ ｔｕｂｅ）に供給された一定量のＡｌ
（ＯＣ２Ｈ５）３溶液を１５０℃乃至３００℃の温度範
囲内で蒸発させて得る。
【００２８】一方、非晶質Ａｌ２Ｏ３薄膜を蒸着する前
にイン−シトゥプラズマを使用して一次的にＮＯ２また
はＯ２雰囲気で低温熱処理してダングリングボンド（ｄ
ａｎｇｌｉｎｇ ｂｏｎｄ）に起因した構造的欠陥ない
し構造的不均一性（ｈｏｍｏｇｅｎｉｔｙ）を改善して
漏洩電流の特性を向上させるために選択的な酸化工程を
さらに実行する。
【００２９】上述でのＴａ２Ｏ５薄膜を蒸着した後、実
行されるＮ２Ｏ熱処理工程で酸化剤（ｏｘｉｄａｎｔ；
活性酸素）が下部電極側に拡散されないようにするため
に、拡散障壁用として１０Å乃至２０Å程度の薄い非晶
質Ａｌ２Ｏ３薄膜が１次誘電膜として蒸着された後、Ｒ
ＴＰを利用して８００℃乃至９００℃温度のＮ２雰囲気
で３０秒乃至１２０秒程度アニーリングさせて結晶化を
誘導する。
【００３０】または、１次誘電膜Ａｌ２Ｏ３薄膜を形成
した後、所望の厚さ、５０Å乃至１００Å程度ＣＶＤま
たはＡＬＤ方式で２次誘電膜として非晶質Ｔａ２Ｏ５薄
膜を蒸着して上のような方法でＲＴＰを利用して８００
℃乃至９５０℃のＮ２Ｏ（Ｎ ２またはＯ２）雰囲気で３
０秒乃至１２０秒程度アニーリング処理して結晶化を誘
導する。
【００３１】一方、結晶化を誘導する方法としては、Ｒ
ＴＰ工程を利用する代わりに電気炉（ｆｕｒｎａｃｅ）
を利用して７００℃乃至８００℃温度のＮ２Ｏ（または
Ｏ２）雰囲気で１０分乃至３０分程度アニーリングさせ
て結晶化を誘導する。また、Ｔａ２Ｏ５誘電体膜３９ｂ
は、Ｔａ（ＯＣ２Ｈ５）５（タンタルエチラート）また
はＴａ（Ｎ（ＣＨ３）２）５（ペンタ−ジメチル−アミ
ノ−タンタル）のような有機金属化合物を前駆体（ｐｒ
ｅｃｕｒｓｏｒ）として使用してＣＶＤまたはＡＬＤ方
法で蒸着する。または、Ｔａ成分の化学蒸気をＭＦＣの
ような流量調節器を通じて蒸発器または蒸発管に供給さ
れた一定量のＴａ（ＯＣ２Ｈ５）溶液を１５０℃乃至２
００℃温度範囲内で蒸発させて得る。
【００３２】一方、Ｔａ２Ｏ５薄膜を蒸着するためのＣ
ＶＤまたはＡＬＤ用Ｔａ成分の化学蒸気をＴａ（ＯＣ２
Ｈ５）５のような金属有機化合物溶液をＭＦＣのような
流量調節器を通じて定量供給した後、１５０℃乃至２０
０℃温度範囲内で定温で維持されている蒸発器（ｅｖａ
ｐｏｒｉｚｅｒ）または蒸発管（ｅｖａｐｏｒａｔｉｏ
ｎ ｔｕｂｅ）で蒸発させた後に、凝縮を防止するため
に１５０℃以上の温度になる供給管に沿って０．１乃至
５Ｔｏｒｒ以下のＣＶＤまたはＡＬＤチャンバ内に注入
してＴａ２Ｏ５薄膜を蒸着する。
【００３３】それから、全体構造の上面に上部電極３９
としてＴｉＮ膜を蒸着するか、または、その上に構造的
な安全性を確保して、熱的または電気的衝撃に対して上
部電極の耐久性を向上させるために一種の緩衝層として
ドープトポリシリコンを共に積層して半導体素子のコン
デンサを形成する。この時、上部電極３９は、ドープト
ポリシリコンを含んでＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒ
ｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔなどのような金属
系の物質を使用する。また、金属系の上部電極は、ＣＶ
Ｄ法またはＡＬＤ法を含んだＰＥ−ＣＶＤ法、ＲＦマグ
ネチックスッパタリング法を利用して形成する。
【００３４】尚、本発明は、上述の実施例に限られるも
のではない。本発明の技術的範囲から逸脱しない範囲内
で多様に変更実施することが可能である。
【００３５】
【発明の効果】上述したようになされた本発明による二
重誘電膜の構造を有した半導体素子のコンデンサ製造方
法によれば、Ｔａ２Ｏ５／Ａｌ２Ｏ３の二重誘電体膜を
コンデンサの誘電層として使用すると誘電率が従来のＮ
Ｏ薄膜（ε＝４〜５）より高く、従来のＴａ２Ｏ５薄膜
（ε＝２５）のように下部ポリシリコン電極と界面との
間に形成される低誘電酸化膜の形成自体を基本的に防止
することができるために等価酸化膜の厚さ（Ｔｏｘ）を
Ｎ／Ｏコンデンサ（Ｔｏｘ＝４５〜５５Å）やＴａ２Ｏ
５コンデンサ（Ｔｏｘ＝３０〜４０Å）より小さな２０
〜３０Å程度で調節することができて超高集積製品群で
も２５ｆＦ／セル以上の大きい充電容量をより容易に確
保することができる効果がある。
【００３６】特に、Ｔａ２Ｏ５誘電体膜のみを利用して
コンデンサを構成することよりは機械及び電気的強度が
優秀なペロブスカイト型構造（ＡＢＯ３構造）をしてい
るＡｌ２Ｏ３誘電体膜が窒化膜／酸化膜（Ｎ／Ｏ）また
はＴａ２Ｏ５誘電体膜に比べて降伏特性（ｂｒｅａｋｄ
ｏｗｎ ｐｒｏｐｅｒｔｙ）が優秀である。このよう
に、二重誘電体膜の構造でコンデンサを形成する場合
に、従来のＴａ２Ｏ５薄膜のみを誘電体膜として使用す
る時と異なり、既に結晶化された状態で存在している薄
いＡｌ２Ｏ３誘電体膜上にＴａ２Ｏ５薄膜を蒸着した
後、Ｎ２Ｏアニーリング工程で活性酸素がＴａ２Ｏ５誘
電体膜をあけて下に拡散する時に拡散障壁の役割をする
ために下部電極であるポリシリコンの表面に低誘電酸化
膜が形成されることを防止することができる効果があ
る。
【００３７】また、二重のＴａ２Ｏ５／Ａｌ２Ｏ３誘電
体膜の構造を採用したコンデンサを利用する場合、ＮＯ
またはＴａ２Ｏ５コンデンサに比べて外部から印加され
る電気的衝撃にも強いだけでなくＮＯまたはＴａ２Ｏ５
より絶縁破壊電圧（ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇ
ｅ）が高く、漏洩電流の発生水準が低い優秀な電気的特
性を得ることができる効果がある。
【図面の簡単な説明】
【図１】従来技術による半導体素子のコンデンサ製造方
法を説明するための工程別断面図である。
【図２】従来技術による半導体素子のコンデンサ製造方
法を説明するための工程別断面図である。
【図３】従来技術による半導体素子のコンデンサ製造方
法を説明するための工程別断面図である。
【図４】従来技術による半導体素子のコンデンサ製造方
法を説明するための工程別断面図である。
【図５】 本発明による二重誘電膜の構造を有した半導
体素子のコンデンサ製造方法を説明するための工程別断
面図である。
【図６】 本発明による二重誘電膜の構造を有した半導
体素子のコンデンサ製造方法を説明するための工程別断
面図である。
【図７】 本発明による二重誘電膜の構造を有した半導
体素子のコンデンサ製造方法を説明するための工程別断
面図である。
【図８】 本発明による二重誘電膜の構造を有した半導
体素子のコンデンサ製造方法を説明するための工程別断
面図である。
【符号の説明】
２１ 半導体基板 ２３ 第１の層間絶縁膜 ２５ プラグコンタクトホール ２７ コンタクトプラグ ２９ 第２の層間絶縁膜 ３１ コンタクトホール ３３ 下部電極 ３５ 半球型ポリシリコン層 ３７ａ Ａｌ２Ｏ３薄膜（１次誘電膜） ３７ｂ Ｔａ２Ｏ５薄膜（２次誘電膜） ３９ 上部電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F058 BA11 BD01 BD05 BF04 BJ04 5F083 AD24 AD49 AD56 AD62 GA06 GA09 JA02 JA06 JA19 JA38 JA40 JA43 MA06 MA17 PR16 PR21 PR33 PR34

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に下部電極を形成する段階
    と、 前記下部電極上にＡｌ２Ｏ３薄膜とＴａ２Ｏ５薄膜の二
    重誘電膜で構成された誘電体膜を形成する段階と、 前記誘電体膜上に上部電極を形成する段階とを含んで構
    成されることを特徴とする二重誘電膜の構造を有した半
    導体素子のコンデンサ製造方法。
  2. 【請求項２】 前記下部電極は、ポリシリコン層と半球
    型ポリシリコン層とで構成されることを特徴とする請求
    項１に記載の二重誘電膜の構造を有した半導体素子のコ
    ンデンサ製造方法。
  3. 【請求項３】 前記下部電極であるポリシリコン層を形
    成した後に、ポリシリコン層の表面をイン−シトゥ（ｉ
    ｎ−ｓｉｔｕ）またはエクス−シトゥ（ｅｘ−ｓｉｔ
    ｕ）方式のＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒ
    ｏｃｅｓｓｉｎｇ）でＮＨ３雰囲気下で３０秒乃至１２
    ０秒の間アニーリング処理して窒化処理する段階をさら
    に含むことを特徴とする請求項２に記載の二重誘電膜の
    構造を有した半導体素子のコンデンサ製造方法。
  4. 【請求項４】 １次誘電膜である前記Ａｌ２Ｏ３薄膜を
    蒸着する前に、下部電極用のポリシリコン層をイン−シ
    トゥまたはエクス−シトゥでＨＦ蒸気またはＨＦ溶液を
    使用して自然酸化膜を除去する工程を実行する段階か、 または、ＨＦ化合物を利用してポリシリコンを表面処理
    する工程でＨＦ表面処理前後にＮＨ４ＯＨ溶液またはＨ
    ２ＳＯ４溶液などを使用して界面を洗浄した後、１次誘
    電膜である前記Ａｌ２Ｏ３薄膜を蒸着する段階かをさら
    に含むことを特徴とする請求項２に記載の半導体素子の
    コンデンサ製造方法。
  5. 【請求項５】 前記Ａｌ２Ｏ３薄膜は１０Å乃至２０Å
    程度の厚さで蒸着し、前記Ｔａ２Ｏ５薄膜は３００℃乃
    至６００℃温度と０．１乃至５Ｔｏｒｒの圧力下のＬＰ
    ＣＶＤチャンバでＣＶＤまたはＡＬＤ（Ａｔｏｍｉｃ
    ＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）により０乃至１００
    Å程度の厚さで蒸着することを特徴とする請求項１に記
    載の半導体素子のコンデンサ製造方法。
  6. 【請求項６】 前記Ａｌ２Ｏ３薄膜は、Ａｌ成分の化学
    蒸気をＭＦＣ（Ｍａｓｓ Ｆｌｏｗ Ｃｏｎｔｒｏｌｌ
    ｅｒ）のような流量調節器を通じて蒸発器（ｅｖａｐｏ
    ｒｉｚｅｒ）または蒸発管（ｅｖａｐｏｒａｔｉｏｎ
    ｔｕｂｅ）に供給された一定量のＡｌ（ＯＣ２Ｈ５）３
    溶液を１５０℃乃至３００℃の温度範囲内で蒸発させて
    得ることを特徴とする請求項１または５に記載の半導体
    素子のコンデンサ製造方法。
  7. 【請求項７】 非晶質である前記Ａｌ２Ｏ３薄膜を蒸着
    する前にイン−シトゥプラズマを使用して一次的にＮＯ
    ２またはＯ２雰囲気で低温熱処理による選択的な酸化工
    程を実行する段階をさらに含むことを特徴とする請求項
    １に記載の半導体素子のコンデンサ製造方法。
  8. 【請求項８】 薄い非晶質である前記Ａｌ２Ｏ３薄膜を
    １次誘電膜として蒸着した後、ＲＴＰを利用して８００
    ℃乃至９００℃温度のＮ２雰囲気で３０秒乃至１２０秒
    程度アニーリングさせて結晶化を誘導する段階をさらに
    含むことを特徴とする請求項１または５に記載の半導体
    素子のコンデンサ製造方法。
  9. 【請求項９】 前記１次誘電膜Ａｌ２Ｏ３薄膜を形成し
    た後、５０Å乃至１００Å程度ＣＶＤまたはＡＬＤ方式
    で２次の非晶質Ｔａ２Ｏ５薄膜を蒸着してＲＴＰを利用
    して８００℃乃至９５０℃のＮ２Ｏ（Ｎ２またはＯ２）
    雰囲気で３０秒乃至１２０秒程度アニーリング処理して
    結晶化を誘導する段階をさらに含むことを特徴とする請
    求項１に記載の半導体素子のコンデンサ製造方法。
  10. 【請求項１０】 前記結晶化を誘導する方法としては、
    ＲＴＰ工程を利用する代わりに電気炉（ｆｕｒｎａｃ
    ｅ）を利用して７００℃乃至８００℃温度のＮ ２Ｏ（ま
    たはＯ２）雰囲気で１０分乃至３０分程度アニーリング
    させて結晶化を誘導することを特徴とする請求項８また
    は９に記載の半導体素子のコンデンサ製造方法。
  11. 【請求項１１】 ２次誘電体膜である前記Ｔａ２Ｏ５誘
    電体膜は、Ｔａ（ＯＣ２Ｈ５）５（タンタルエチラー
    ト）またはＴａ（Ｎ（ＣＨ３）２）５（ペンタ−ジメチ
    ル−アミノ−タンタル）のような有機金属化合物を前駆
    体（ｐｒｅｃｕｒｓｏｒ）として使用してＣＶＤまたは
    ＡＬＤ方法で蒸着することを特徴とする請求項１に記載
    の半導体素子のコンデンサ製造方法。
  12. 【請求項１２】 前記２次Ｔａ２Ｏ５誘電体膜は、Ｔａ
    成分の化学蒸気をＭＦＣのような流量調節器を通じて蒸
    発器または蒸発管に供給された一定量のＴａ（ＯＣ２Ｈ
    ５）溶液を１５０℃乃至２００℃の温度範囲内で蒸発さ
    せて得ることを特徴とする請求項１に記載の半導体素子
    のコンデンサ製造方法。
  13. 【請求項１３】 前記２次Ｔａ２Ｏ５薄膜は、ＣＶＤま
    たはＡＬＤ用Ｔａ成分の化学蒸気をＴａ（ＯＣ２Ｈ５）
    ５のような金属有機化合物溶液をＭＦＣのような流量調
    節器を通じて定量供給した後１５０℃乃至２００℃の温
    度範囲内で定温で維持されている蒸発器（ｅｖａｐｏｒ
    ｉｚｅｒ）または蒸発管（ｅｖａｐｏｒａｔｉｏｎ ｔ
    ｕｂｅ）で蒸発させた後に凝縮を防止するために１５０
    ℃温度以上になる供給管に沿って０．１乃至５Ｔｏｒｒ
    以下のＣＶＤまたはＡＬＤチャンバ内に注入してＴａ２
    Ｏ５薄膜を蒸着することを特徴とする請求項１に記載の
    半導体素子のコンデンサ製造方法。
  14. 【請求項１４】 半導体基板上に形成された下部電極
    と、 前記下部電極上に形成されたＡｌ２Ｏ３薄膜とＴａ２Ｏ
    ５薄膜の二重誘電膜で構成された誘電体膜と、 前記誘電体膜上に形成された上部電極を含んで構成され
    ることを特徴とする二重誘電膜の構造を有した半導体素
    子のコンデンサ。
  15. 【請求項１５】 前記下部電極は、ポリシリコン層と半
    球型ポリシリコン層で構成されたことを特徴とする請求
    項１４に記載の二重誘電膜の構造を有した半導体素子の
    コンデンサ。
  16. 【請求項１６】 前記下部電極は、シリンダー構造また
    は凹構造に形成されることを特徴とする請求項１４に記
    載の二重誘電膜の構造を有した半導体素子のコンデン
    サ。
  17. 【請求項１７】 前記上部電極は、ＴｉＮ層とポリシリ
    コン層の積層構造で形成することを特徴とする請求項１
    ４に記載の二重誘電膜の構造を有した半導体素子のコン
    デンサ。
  18. 【請求項１８】 前記上部電極は、ドープドポリシリコ
    ンを含んで、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ
    ２、Ｉｒ、ＩｒＯ２、Ｐｔの金属系の物質群の中からい
    ずれか一つを積層して使用することを特徴とする請求項
    １４に記載の二重誘電膜の構造を有した半導体素子のコ
    ンデンサ。
JP2002379439A 2002-04-23 2002-12-27 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法 Pending JP2003318284A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002-022118 2002-04-23
KR10-2002-0022118A KR100464650B1 (ko) 2002-04-23 2002-04-23 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법

Publications (1)

Publication Number Publication Date
JP2003318284A true JP2003318284A (ja) 2003-11-07

Family

ID=29208763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002379439A Pending JP2003318284A (ja) 2002-04-23 2002-12-27 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法

Country Status (3)

Country Link
US (1) US20030199139A1 (ja)
JP (1) JP2003318284A (ja)
KR (1) KR100464650B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108624A (ja) * 2004-10-01 2006-04-20 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2006324363A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
JP2007201083A (ja) * 2006-01-25 2007-08-09 Elpida Memory Inc キャパシタの製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019351B2 (en) * 2003-03-12 2006-03-28 Micron Technology, Inc. Transistor devices, and methods of forming transistor devices and circuit devices
US7092234B2 (en) * 2003-05-20 2006-08-15 Micron Technology, Inc. DRAM cells and electronic systems
US7126182B2 (en) * 2004-08-13 2006-10-24 Micron Technology, Inc. Memory circuitry
KR100591775B1 (ko) 2004-11-25 2006-06-26 삼성전자주식회사 금속-절연막-금속형 커패시터를 구비하는 반도체 소자 및그 형성 방법
KR20060072680A (ko) 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 장치의 커패시터 및 그 제조방법
DE502006008914D1 (de) * 2006-09-25 2011-03-31 Grundfos Management As Halbleiterbauelement
US8085522B2 (en) * 2007-06-26 2011-12-27 Headway Technologies, Inc. Capacitor and method of manufacturing the same and capacitor unit
KR100971415B1 (ko) * 2008-04-21 2010-07-21 주식회사 하이닉스반도체 결정화도움막을 구비하는 캐패시터 및 그 제조 방법
WO2017155671A1 (en) * 2016-03-11 2017-09-14 Applied Materials, Inc. Aluminum electroplating and oxide formation as barrier layer for aluminum semiconductor process equipment
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode
CN112542543B (zh) * 2019-09-20 2023-04-07 云谷（固安）科技有限公司 一种电容器和显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930012120B1 (ko) * 1991-07-03 1993-12-24 삼성전자 주식회사 반도체장치 및 그의 제조방법
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
KR100269332B1 (ko) * 1998-07-07 2000-10-16 윤종용 반도체장치의 커패시터 및 그 제조방법
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
KR100359860B1 (ko) * 1998-12-31 2003-02-20 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100306397B1 (ko) * 1999-12-15 2001-10-17 김응수 산화알미늄과 산화탄탈륨의 연속적 증착방법
KR100705926B1 (ko) * 1999-12-22 2007-04-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
KR100414156B1 (ko) * 2001-05-29 2004-01-07 삼성전자주식회사 집적회로소자의 캐패시터 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108624A (ja) * 2004-10-01 2006-04-20 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2006324363A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
JP2007201083A (ja) * 2006-01-25 2007-08-09 Elpida Memory Inc キャパシタの製造方法
US8586430B2 (en) 2006-01-25 2013-11-19 Elpida Memory, Inc. Method of forming dielectric film and capacitor manufacturing method using the same

Also Published As

Publication number Publication date
KR100464650B1 (ko) 2005-01-03
US20030199139A1 (en) 2003-10-23
KR20030083442A (ko) 2003-10-30

Similar Documents

Publication Publication Date Title
JP4493208B2 (ja) 不揮発性メモリ素子及びその製造方法
US20050106798A1 (en) Semiconductor device and method for fabricating the same
US6340622B1 (en) Method for fabricating capacitors of semiconductor device
US6287910B2 (en) Method for forming a capacitor using tantalum nitride as a capacitor dielectric
KR20060091908A (ko) 박막 형성 방법
US6770525B2 (en) Method of fabricating capacitors for semiconductor devices
JP2003318284A (ja) 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
US20050280066A1 (en) Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same
JP2004214602A (ja) 半導体素子のキャパシタ形成方法
US6656788B2 (en) Method for manufacturing a capacitor for semiconductor devices
US6339009B1 (en) Method of manufacturing capacitor of semiconductor device
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US6410400B1 (en) Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer
JP2001036045A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100358065B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20020045750A (ko) 반도체 소자의 캐패시터 제조방법
KR100434701B1 (ko) 반도체 소자의 커패시터 제조방법
KR100881737B1 (ko) 반도체 장치의 캐패시터 및 그 제조방법
KR20010020024A (ko) 탄탈륨산화막 커패시터의 제조방법
KR20010003783A (ko) 반도체 소자의 캐패시터 제조 방법