JP4493208B2 - 不揮発性メモリ素子及びその製造方法 - Google Patents
不揮発性メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP4493208B2 JP4493208B2 JP2000395492A JP2000395492A JP4493208B2 JP 4493208 B2 JP4493208 B2 JP 4493208B2 JP 2000395492 A JP2000395492 A JP 2000395492A JP 2000395492 A JP2000395492 A JP 2000395492A JP 4493208 B2 JP4493208 B2 JP 4493208B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric film
- nonvolatile memory
- floating gate
- manufacturing
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000010408 film Substances 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005121 nitriding Methods 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000011066 ex-situ storage Methods 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 239000002243 precursor Substances 0.000 claims description 4
- 150000001722 carbon compounds Chemical class 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 239000012495 reaction gas Substances 0.000 claims description 2
- 238000006557 surface reaction Methods 0.000 claims description 2
- 238000004381 surface treatment Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 claims 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 11
- 239000010936 titanium Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリ素子及びその製造方法に関し、特に、高誘電率を有し、かつ、優れた電気的特性を有する誘電体膜を備えた不揮発性メモリ素子及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体メモリ素子は、データ蓄積特性によって、２つに大別される。その１つは、周期的にデータを復元させなければならないＤＲＡＭ(Dynamic Random Access Memory)のような揮発性(volatile)メモリ素子であり、もう１つは、周期的なデータの復元が不要なＳＲＡＭ、フラッシュ(flash)などのような不揮発性(Non−Volatile)メモリ素子である。
【０００３】
前記２種のメモリ素子等は、各々適用される分野に必要な長所を有しているので、応用分野の特性に合うように独立的に使用されている。
【０００４】
不揮発性メモリ素子の一種であるフラッシュ(flash)メモリ素子の場合、最近携帯用電子製品市場の成長と共にその需要が段々増加している。
【０００５】
フラッシュメモリ素子のセルトランジスタに使用している誘電体膜はフローティングゲート(floating gate)とコントロールゲート(control gate)を絶縁させると共に、所定のキャパシタンスを有する誘電体層の役割をする。
【０００６】
このようなフラッシュメモリ素子の誘電体膜に主として使用している酸化膜／窒化膜／酸化膜（ＯＮＯ）誘電体薄膜は、次世代のフラッシュメモリ製品に必要なキャパシタンスの確保に限界を見せている。
【０００７】
即ち、過度にドーピングされたポリシリコン上に熱酸化方法により成長された酸化膜は、フローティングゲートの高濃度燐（Ｐ）成分による特性低下と、高い欠陥密度、そして、ドーピングされたポリシリコン膜の酸化により引き起こされる酸化膜厚さのばらつき等により厚さを低減させるのが容易でないので、十分なキャパシタンスが確保できない問題がある。
【０００８】
従って、２５６Ｍ以上のＤＲＡＭ製品で適用可能性が大きいタンタル酸化物（Ｔａ2Ｏ5）薄膜をフラッシュメモリ素子の誘電体膜に適用する可能性が大きくなっている。
【０００９】
【発明が解決しようとする課題】
しかし、タンタル酸化物（Ta2O5）膜は、不安定な化学量論比(stoichiometry)を有しているので、タンタル（Ｔａ）と酸素（Ｏ）の組成比の差による置換形タンタル原子(タンタル空孔：vacancy atom)が薄膜内に存在することになる。
【００１０】
タンタル酸化物（Ta2O5）膜は、物質自体の不安定な組成のため、その薄膜内には酸素空孔(oxygen vacancy)状態の置換形タンタル（Ｔａ）原子が常に局部的に存在せざるを得ない。
【００１１】
従って、タンタル酸化物（Ta2O5）固有の不安定な化学量論比を安定化させて、漏洩電流を防止する目的で薄膜内に残存している置換形タンタル原子（Ta）を酸化させるための別の酸化工程が必要である。
【００１２】
また、薄膜形成時にタンタル酸化物（Ta2O5）の前駆体(precursor)であるＴａ（ＯＣ2Ｈ5）5の有機物とＯ2（または、Ｎ2Ｏ）ガスの反応により不純物である炭素原子（Ｃ）と炭素化合物（ＣＨ4、Ｃ2Ｈ4）、及び水（Ｈ2Ｏ）も共に存在することになる。
【００１３】
結局、タンタル酸化物（Ta2O5）薄膜内に不純物として存在する炭素原子、イオンとラジカル(radical)によりセルトランジスタのフローティングゲートからの誘電体膜を通じる漏洩電流が増加することになり、誘電特性が劣化する問題がある。
【００１４】
以上の理由により、タンタル酸化物（Ta2O5）薄膜は、不揮発性メモリ素子であるフラッシュメモリ素子のセルトランジスタの誘電体膜に適用できない問題がある。
【００１５】
従って、本発明は、前記従来技術の問題を解決するため、案出したもので、高集積メモリ素子から求められる十分な充電容量が得られる不揮発性メモリ素子及びその製造方法を提供することを目的とする。
【００１６】
また、本発明の別の目的は、高誘電率の誘電体膜を使用して優れた電気的特性を有する不揮発性メモリ素子及びその製造方法を提供することにある。
【００１７】
そして、本発明のまた別の目的は、メモリ素子の製造時の製造工程数を低減し、製造コストを低減することにより、生産性を向上させることができる不揮発性メモリ素子及びその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
前記目的の達成のための本発明にかかる不揮発性メモリ素子は、半導体基板、前記半導体基板上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたフローティングゲート、前記フローティングゲート上に形成された（ＴａＯ）1-x（ＴｉＯ）xＮ] (0.01≦x≦0.09)からなる誘電体膜、及び、前記誘電体膜の上部に形成されたコントロールゲートを含むことを特徴とする。
【００１９】
また、本発明による不揮発性メモリ素子の製造方法は、半導体基板を提供するステップ、半導体基板上にゲート絶縁膜を形成するステップ、前記ゲート絶縁膜上にフローティングゲートを形成するステップ、前記フローティングゲート上に（ＴａＯ）1-x（ＴｉＯ）xＮを蒸着して誘電体膜を形成するステップ、及び、前記誘電体膜上にコントロールゲート用導電層を形成するステップを含むことを特徴とする。
【００２０】
また、本発明による不揮発性メモリ素子の製造方法は、半導体基板を提供するステップ、半導体基板上にゲート絶縁膜を形成するステップ、前記ゲート絶縁膜上にフローティングゲート用ポリシリコン層と、半球形ポリシリコン層を積層するステップ、前記半球形ポリシリコン層を窒化処理するステップ、前記窒化処理された半球形ポリシリコン層上に（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)を蒸着して誘電体膜を形成するステップ、及び、前記誘電体膜上に表面を電気炉を用いた熱処理または急速熱処理工程を介して誘電体膜の結晶化を誘導するステップ、および前記誘電体膜上にコントロールゲート用導電層を形成するステップを含むことを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明にかかる不揮発性メモリ素子及びその製造方法を添付の図面を参照しながら詳細に説明する。
【００２２】
図１ないし図5は、本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【００２３】
本発明にかかる不揮発性メモリ素子の製造方法は、まず、図１に示すように、半導体基板１上に薄い酸化膜などを成長させて、ゲート絶縁膜５を形成する。
【００２４】
次に、前記ゲート絶縁膜５上に、例えば低圧化学気相蒸着(low pressure chemical vapor deposition)法などを用いてドーピングされたポリシリコン膜などを蒸着してフローティングゲート用導電層１０などを形成する。
【００２５】
その際、前記フローティングゲート用導電層１０は、ドーピングされたポリシリコン膜であってもよく、またはＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔのような金属のいずれかで形成してもよく、または前記金属膜とポリシリコン膜の積層構造で形成することもできる。
【００２６】
次に、図２に示すように、セルトランジスタの充電容量を増加させるために、前記フローティングゲート用導電層１０上に、よく知られている通常の方法で半球形のグレーン(Hemi Spherical Grain :ＨＳＧ）形状のポリシリコン層１５を形成してもよい。フローティングゲートは、ポリシリコン層とＨＳＧポリシリコン層の積層構造であってもよい。フローティングゲート用導電層10とHSGポリシリコン層15とを併せて、フローティングゲートということがある。
【００２７】
その際、前記ゲート用導電層１０は、スタック(stack)構造(例えば、二重スタック構造)、円筒形、二重円筒形構造等、セルトランジスタの充電容量を増加させるために３次元構造で形成することもできる。
【００２８】
次に、図３に示すように、後続誘電体膜の蒸着及び熱工程の際、フローティングゲートを形成するための半球形ポリシリコン層１５の表面と後続工程で形成される誘電体膜(図示しない)の界面で低誘電率の酸化膜（ＳｉＯ2）が形成されることを防止するために、後続する誘電体膜の蒸着前にインシチュー(In-situ)又はエキスシチュー(Ex-situ)で工程を通じて前記半球形ポリシリコン層15を窒化処理してもよい。
【００２９】
その際、前記窒化処理工程は、３００〜６００℃程度の温度、アンモニア（ＮＨ3）ガスまたはＮ2／Ｈ2雰囲気で１〜５分間程度プラズマを放電させて、前記フローティングゲート用導電層１０及びＨＳＧポリシリコン層１５の表面を窒化(nitridation)させてもよい。
【００３０】
また、前記窒化処理工程は、急速熱処理(Rapid Thermal Process ; RTP)工程を用いて、６００〜９５０℃程度、好ましくは６５０〜９５０℃程度の温度においてＮＨ3雰囲気でアニリングして窒化させることもできる。
【００３１】
そして、前記窒化工程は、プラズマまたはRTPを用いる代わりに、電気炉を用いて５００〜１０００℃程度の温度においてＮＨ3雰囲気で窒化させることもできる。
【００３２】
一方、前記ポリシリコン層１５の表面を窒化させる工程前に、フローティングゲート用導電層１０を形成した後、インシチュー又はエキスシチューでフッ化水素（ＨＦ）蒸気またはフッ化水素溶液を使用して自然酸化膜を除去する工程を追加することもできる。
【００３３】
また、このようなＨＦを用いた表面処理前または後に、界面(表面)を清浄したり均一性を向上させるために、ＮＨ4ＯＨ溶液、Ｈ2ＳＯ4溶液等の化合物を使用して界面を処理する工程を追加することもできる。その際、前記フローティングゲート用導電層１０の酸化抵抗層を増加させるために、プラズマまたはRTPを用いて、ＮＨ3またはＮ2／Ｈ2雰囲気でフローティングゲート用導電層１０の表面を３００〜９５０℃程度の温度で窒化させるか、或いはＮＯ2またはＯ2雰囲気で熱処理してダングリングボンド(dangling bond)に起因する構造的欠陥または構造的なばらつきを改善して漏洩電流特性を向上させることもできる。
【００３４】
次に、図４に示すように、前記窒化処理されていてもよいポリシリコン層１５上に、低圧化学気相蒸着チャンバーなどで気相反応(gas phase reaction)を押えさせながらアモルファス（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜２０を約１５０Å未満の厚さで蒸着させる。
【００３５】
その際、タンタル（Ｔａ）成分の蒸気は、ＭＦＣ(Mass Flow Contoroller)のような流量調節器を通じて蒸発器または蒸発管に供給された一定量のタンタラムエチレート（Ｔａ（ＯＣ2Ｈ5）5）等の溶液を１４０〜２００℃程度の温度範囲内で蒸発させて得ることができる。
【００３６】
また、チタン（Ｔｉ）成分の蒸気は、チタンイソプロピレート（Ｔｉ［ＯＣＨ（ＣＨ3）2］4）のようなチタン化合物を流量調節器を介して蒸発器に供給した後、一定量を２００〜３００℃程度の温度範囲内で蒸発させて得ることができる。
【００３７】
そして、前記Ｔｉ成分の蒸気は、チタンテトラクロライド（ＴｉＣｌ4）を始めとして、ＴＤＭＡＴ(tetrakis-dimethylamido-Ti)、ＴＤＥＡＴ(tetrakis-diethylamido-Ti)等の化合物を前駆体として使用して得ることもできる。
【００３８】
従って、このような方法により得られた蒸気をＴｉ／Ｔａ＝０．０１〜１．０程度のモル比(mole ratio)で、反応ガスであるアンモニア（ＮＨ3）ガスと酸素（Ｏ2）ガス量を１０〜１０００ｓｃｃｍ程度の範囲内で定量供給して低圧化学気相蒸着チャンバー内等で表面反応させて、（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜を得ることができる。
【００３９】
次に、前記アモルファスの（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜２０内に反応副産物として残っている炭素化合物のような不純物を除去し、結晶化を誘導して誘電率を増加させるために、電気炉(furnace)等を用いて６５０〜９５０℃程度の温度においてＮ2Ｏ、Ｏ2またはＮ2雰囲気で５〜３０分程度熱処理して前記アモルファスの（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜２０を結晶化させてもよい。
【００４０】
次に、図５に示すように、結晶化されていてもよい（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)誘電体膜２０上にドーピングされたポリシリコンなどを蒸着してコントロールゲート用導電層２５を形成する。
【００４１】
その際、前記コントロールゲート用導電層２５はドーピングされたポリシリコン膜以外に、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔのような金属のいずれかで形成してもよい。前記金属膜を１００〜６００Å程度蒸着し、その上に後続熱工程によるキャパシタの電気的特性熱化を防止するための緩衝層(buffer layer)としてポリシリコン膜を積層することもできる。
【００４２】
また、前記金属膜等は、ＬＰ−ＣＶＤ方法以外にもＰＥ−ＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)、ＲＦマグネティックスパッタリング(Radio Frequency Magnetic Sputtering) 等の方法を用いて蒸着することもできる。
【００４３】
次に、通常のリソグラフ方法(lithography method)などを用いて、前記コントロールゲート用導電層２５、（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜２０及びフローティングゲートを成す導電層１０とポリシリコン層１５を逐次パターニングしてフローティングゲート１０と１５、誘電体膜２０及びコントロールゲート２５からなるセルゲート電極を完成してもよい。
【００４４】
【発明の効果】
前述のように、本発明にかかる不揮発性メモリ素子及びその製造方法においては、次のような効果がある。
【００４５】
本発明は、誘電定数（ε）が４０以上で、誘電率が高い（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜が得られるので、従来のＯＮＯ薄膜（ε＝４〜５）またはＴａ2Ｏ5薄膜（ε＝２５）を用いた素子より大きい充電容量を得ることができる。
【００４６】
また、本発明は、（ＴａＯ）1-x（ＴｉＯ）xＮ薄膜の誘電率が大きいので、電荷蓄積電極の面積を増加させるための複雑な３次元構造の使用が不要である。即ち、電荷蓄積電極を簡単なスタック(stack)構造にしても十分な充電容量を得ることができる。
【００４７】
そして、本発明のように、（ＴａＯ）1-x（ＴｉＯ）xＮ誘電体膜を有するフラッシュメモリ素子のセルトランジスタは、タンタル酸化物（Ｔａ2Ｏ5）薄膜のような誘電体膜の化学量論比により生じる酸素空孔と炭素不純物により生じる漏洩電流が高いという問題が解決できる。
【００４８】
尚、本発明は、従来の漏洩電流が生じるという問題を改善するため、タンタル酸化物（Ｔａ2Ｏ5）薄膜蒸着前処理工程で行っている急速熱処理(Rapid Thermal Annealing ; RTA)工程及び誘電体膜蒸着以後の多段階低温酸化工程のような複雑な熱処理工程が不要である。
【００４９】
このため、本発明は、単位工程数が低減され、工程時間が短くなって生産コスとが低減されるので、生産性の面で非常に経済的である。
【００５０】
一方、本発明は、構造的に安定した正方晶系(tetragonal system)の格子構造の酸化チタン（ＴｉＯ2）が共有結合されているので、タンタル酸化物（Ｔａ2Ｏ5）自体として存在する場合に比べて、機械的、電気的強度が優れており、構造的にも安定していて、外部から印加される電気的衝撃にも強いのみならず、漏洩電流発生水準も低いので、タンタル酸化物（Ｔａ2Ｏ5）薄膜を使用するセルトランジスタより優れた電気的特性を得ることができる。
【００５１】
よって、本発明は、セルゲート電極内で（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜を誘電体膜として使用することにより、高集積化による単位セル面積の低減にもかかわらず、不揮発性メモリ素子の次世代製品から求められる充電容量を十分得ることができる。
【００５２】
一方、本発明は、前述の実施の形態に限るものではなく、請求範囲に記載された本発明の技術的思想及び範囲内で当業者によりいろいろな変形が可能である。
【図面の簡単な説明】
【図１】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図２】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図３】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図４】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図５】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【符号の説明】
１ 半導体基板
５ ゲート絶縁膜
１０ フローティングゲート用導電層
１５ ＨＳＧシリコン層
２０ 誘電体膜
２５ コントロールゲート
【発明の属する技術分野】
本発明は、不揮発性メモリ素子及びその製造方法に関し、特に、高誘電率を有し、かつ、優れた電気的特性を有する誘電体膜を備えた不揮発性メモリ素子及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体メモリ素子は、データ蓄積特性によって、２つに大別される。その１つは、周期的にデータを復元させなければならないＤＲＡＭ(Dynamic Random Access Memory)のような揮発性(volatile)メモリ素子であり、もう１つは、周期的なデータの復元が不要なＳＲＡＭ、フラッシュ(flash)などのような不揮発性(Non−Volatile)メモリ素子である。
【０００３】
前記２種のメモリ素子等は、各々適用される分野に必要な長所を有しているので、応用分野の特性に合うように独立的に使用されている。
【０００４】
不揮発性メモリ素子の一種であるフラッシュ(flash)メモリ素子の場合、最近携帯用電子製品市場の成長と共にその需要が段々増加している。
【０００５】
フラッシュメモリ素子のセルトランジスタに使用している誘電体膜はフローティングゲート(floating gate)とコントロールゲート(control gate)を絶縁させると共に、所定のキャパシタンスを有する誘電体層の役割をする。
【０００６】
このようなフラッシュメモリ素子の誘電体膜に主として使用している酸化膜／窒化膜／酸化膜（ＯＮＯ）誘電体薄膜は、次世代のフラッシュメモリ製品に必要なキャパシタンスの確保に限界を見せている。
【０００７】
即ち、過度にドーピングされたポリシリコン上に熱酸化方法により成長された酸化膜は、フローティングゲートの高濃度燐（Ｐ）成分による特性低下と、高い欠陥密度、そして、ドーピングされたポリシリコン膜の酸化により引き起こされる酸化膜厚さのばらつき等により厚さを低減させるのが容易でないので、十分なキャパシタンスが確保できない問題がある。
【０００８】
従って、２５６Ｍ以上のＤＲＡＭ製品で適用可能性が大きいタンタル酸化物（Ｔａ2Ｏ5）薄膜をフラッシュメモリ素子の誘電体膜に適用する可能性が大きくなっている。
【０００９】
【発明が解決しようとする課題】
しかし、タンタル酸化物（Ta2O5）膜は、不安定な化学量論比(stoichiometry)を有しているので、タンタル（Ｔａ）と酸素（Ｏ）の組成比の差による置換形タンタル原子(タンタル空孔：vacancy atom)が薄膜内に存在することになる。
【００１０】
タンタル酸化物（Ta2O5）膜は、物質自体の不安定な組成のため、その薄膜内には酸素空孔(oxygen vacancy)状態の置換形タンタル（Ｔａ）原子が常に局部的に存在せざるを得ない。
【００１１】
従って、タンタル酸化物（Ta2O5）固有の不安定な化学量論比を安定化させて、漏洩電流を防止する目的で薄膜内に残存している置換形タンタル原子（Ta）を酸化させるための別の酸化工程が必要である。
【００１２】
また、薄膜形成時にタンタル酸化物（Ta2O5）の前駆体(precursor)であるＴａ（ＯＣ2Ｈ5）5の有機物とＯ2（または、Ｎ2Ｏ）ガスの反応により不純物である炭素原子（Ｃ）と炭素化合物（ＣＨ4、Ｃ2Ｈ4）、及び水（Ｈ2Ｏ）も共に存在することになる。
【００１３】
結局、タンタル酸化物（Ta2O5）薄膜内に不純物として存在する炭素原子、イオンとラジカル(radical)によりセルトランジスタのフローティングゲートからの誘電体膜を通じる漏洩電流が増加することになり、誘電特性が劣化する問題がある。
【００１４】
以上の理由により、タンタル酸化物（Ta2O5）薄膜は、不揮発性メモリ素子であるフラッシュメモリ素子のセルトランジスタの誘電体膜に適用できない問題がある。
【００１５】
従って、本発明は、前記従来技術の問題を解決するため、案出したもので、高集積メモリ素子から求められる十分な充電容量が得られる不揮発性メモリ素子及びその製造方法を提供することを目的とする。
【００１６】
また、本発明の別の目的は、高誘電率の誘電体膜を使用して優れた電気的特性を有する不揮発性メモリ素子及びその製造方法を提供することにある。
【００１７】
そして、本発明のまた別の目的は、メモリ素子の製造時の製造工程数を低減し、製造コストを低減することにより、生産性を向上させることができる不揮発性メモリ素子及びその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
前記目的の達成のための本発明にかかる不揮発性メモリ素子は、半導体基板、前記半導体基板上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたフローティングゲート、前記フローティングゲート上に形成された（ＴａＯ）1-x（ＴｉＯ）xＮ] (0.01≦x≦0.09)からなる誘電体膜、及び、前記誘電体膜の上部に形成されたコントロールゲートを含むことを特徴とする。
【００１９】
また、本発明による不揮発性メモリ素子の製造方法は、半導体基板を提供するステップ、半導体基板上にゲート絶縁膜を形成するステップ、前記ゲート絶縁膜上にフローティングゲートを形成するステップ、前記フローティングゲート上に（ＴａＯ）1-x（ＴｉＯ）xＮを蒸着して誘電体膜を形成するステップ、及び、前記誘電体膜上にコントロールゲート用導電層を形成するステップを含むことを特徴とする。
【００２０】
また、本発明による不揮発性メモリ素子の製造方法は、半導体基板を提供するステップ、半導体基板上にゲート絶縁膜を形成するステップ、前記ゲート絶縁膜上にフローティングゲート用ポリシリコン層と、半球形ポリシリコン層を積層するステップ、前記半球形ポリシリコン層を窒化処理するステップ、前記窒化処理された半球形ポリシリコン層上に（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)を蒸着して誘電体膜を形成するステップ、及び、前記誘電体膜上に表面を電気炉を用いた熱処理または急速熱処理工程を介して誘電体膜の結晶化を誘導するステップ、および前記誘電体膜上にコントロールゲート用導電層を形成するステップを含むことを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明にかかる不揮発性メモリ素子及びその製造方法を添付の図面を参照しながら詳細に説明する。
【００２２】
図１ないし図5は、本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【００２３】
本発明にかかる不揮発性メモリ素子の製造方法は、まず、図１に示すように、半導体基板１上に薄い酸化膜などを成長させて、ゲート絶縁膜５を形成する。
【００２４】
次に、前記ゲート絶縁膜５上に、例えば低圧化学気相蒸着(low pressure chemical vapor deposition)法などを用いてドーピングされたポリシリコン膜などを蒸着してフローティングゲート用導電層１０などを形成する。
【００２５】
その際、前記フローティングゲート用導電層１０は、ドーピングされたポリシリコン膜であってもよく、またはＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔのような金属のいずれかで形成してもよく、または前記金属膜とポリシリコン膜の積層構造で形成することもできる。
【００２６】
次に、図２に示すように、セルトランジスタの充電容量を増加させるために、前記フローティングゲート用導電層１０上に、よく知られている通常の方法で半球形のグレーン(Hemi Spherical Grain :ＨＳＧ）形状のポリシリコン層１５を形成してもよい。フローティングゲートは、ポリシリコン層とＨＳＧポリシリコン層の積層構造であってもよい。フローティングゲート用導電層10とHSGポリシリコン層15とを併せて、フローティングゲートということがある。
【００２７】
その際、前記ゲート用導電層１０は、スタック(stack)構造(例えば、二重スタック構造)、円筒形、二重円筒形構造等、セルトランジスタの充電容量を増加させるために３次元構造で形成することもできる。
【００２８】
次に、図３に示すように、後続誘電体膜の蒸着及び熱工程の際、フローティングゲートを形成するための半球形ポリシリコン層１５の表面と後続工程で形成される誘電体膜(図示しない)の界面で低誘電率の酸化膜（ＳｉＯ2）が形成されることを防止するために、後続する誘電体膜の蒸着前にインシチュー(In-situ)又はエキスシチュー(Ex-situ)で工程を通じて前記半球形ポリシリコン層15を窒化処理してもよい。
【００２９】
その際、前記窒化処理工程は、３００〜６００℃程度の温度、アンモニア（ＮＨ3）ガスまたはＮ2／Ｈ2雰囲気で１〜５分間程度プラズマを放電させて、前記フローティングゲート用導電層１０及びＨＳＧポリシリコン層１５の表面を窒化(nitridation)させてもよい。
【００３０】
また、前記窒化処理工程は、急速熱処理(Rapid Thermal Process ; RTP)工程を用いて、６００〜９５０℃程度、好ましくは６５０〜９５０℃程度の温度においてＮＨ3雰囲気でアニリングして窒化させることもできる。
【００３１】
そして、前記窒化工程は、プラズマまたはRTPを用いる代わりに、電気炉を用いて５００〜１０００℃程度の温度においてＮＨ3雰囲気で窒化させることもできる。
【００３２】
一方、前記ポリシリコン層１５の表面を窒化させる工程前に、フローティングゲート用導電層１０を形成した後、インシチュー又はエキスシチューでフッ化水素（ＨＦ）蒸気またはフッ化水素溶液を使用して自然酸化膜を除去する工程を追加することもできる。
【００３３】
また、このようなＨＦを用いた表面処理前または後に、界面(表面)を清浄したり均一性を向上させるために、ＮＨ4ＯＨ溶液、Ｈ2ＳＯ4溶液等の化合物を使用して界面を処理する工程を追加することもできる。その際、前記フローティングゲート用導電層１０の酸化抵抗層を増加させるために、プラズマまたはRTPを用いて、ＮＨ3またはＮ2／Ｈ2雰囲気でフローティングゲート用導電層１０の表面を３００〜９５０℃程度の温度で窒化させるか、或いはＮＯ2またはＯ2雰囲気で熱処理してダングリングボンド(dangling bond)に起因する構造的欠陥または構造的なばらつきを改善して漏洩電流特性を向上させることもできる。
【００３４】
次に、図４に示すように、前記窒化処理されていてもよいポリシリコン層１５上に、低圧化学気相蒸着チャンバーなどで気相反応(gas phase reaction)を押えさせながらアモルファス（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜２０を約１５０Å未満の厚さで蒸着させる。
【００３５】
その際、タンタル（Ｔａ）成分の蒸気は、ＭＦＣ(Mass Flow Contoroller)のような流量調節器を通じて蒸発器または蒸発管に供給された一定量のタンタラムエチレート（Ｔａ（ＯＣ2Ｈ5）5）等の溶液を１４０〜２００℃程度の温度範囲内で蒸発させて得ることができる。
【００３６】
また、チタン（Ｔｉ）成分の蒸気は、チタンイソプロピレート（Ｔｉ［ＯＣＨ（ＣＨ3）2］4）のようなチタン化合物を流量調節器を介して蒸発器に供給した後、一定量を２００〜３００℃程度の温度範囲内で蒸発させて得ることができる。
【００３７】
そして、前記Ｔｉ成分の蒸気は、チタンテトラクロライド（ＴｉＣｌ4）を始めとして、ＴＤＭＡＴ(tetrakis-dimethylamido-Ti)、ＴＤＥＡＴ(tetrakis-diethylamido-Ti)等の化合物を前駆体として使用して得ることもできる。
【００３８】
従って、このような方法により得られた蒸気をＴｉ／Ｔａ＝０．０１〜１．０程度のモル比(mole ratio)で、反応ガスであるアンモニア（ＮＨ3）ガスと酸素（Ｏ2）ガス量を１０〜１０００ｓｃｃｍ程度の範囲内で定量供給して低圧化学気相蒸着チャンバー内等で表面反応させて、（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜を得ることができる。
【００３９】
次に、前記アモルファスの（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜２０内に反応副産物として残っている炭素化合物のような不純物を除去し、結晶化を誘導して誘電率を増加させるために、電気炉(furnace)等を用いて６５０〜９５０℃程度の温度においてＮ2Ｏ、Ｏ2またはＮ2雰囲気で５〜３０分程度熱処理して前記アモルファスの（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜２０を結晶化させてもよい。
【００４０】
次に、図５に示すように、結晶化されていてもよい（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)誘電体膜２０上にドーピングされたポリシリコンなどを蒸着してコントロールゲート用導電層２５を形成する。
【００４１】
その際、前記コントロールゲート用導電層２５はドーピングされたポリシリコン膜以外に、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2、Ｐｔのような金属のいずれかで形成してもよい。前記金属膜を１００〜６００Å程度蒸着し、その上に後続熱工程によるキャパシタの電気的特性熱化を防止するための緩衝層(buffer layer)としてポリシリコン膜を積層することもできる。
【００４２】
また、前記金属膜等は、ＬＰ−ＣＶＤ方法以外にもＰＥ−ＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)、ＲＦマグネティックスパッタリング(Radio Frequency Magnetic Sputtering) 等の方法を用いて蒸着することもできる。
【００４３】
次に、通常のリソグラフ方法(lithography method)などを用いて、前記コントロールゲート用導電層２５、（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜２０及びフローティングゲートを成す導電層１０とポリシリコン層１５を逐次パターニングしてフローティングゲート１０と１５、誘電体膜２０及びコントロールゲート２５からなるセルゲート電極を完成してもよい。
【００４４】
【発明の効果】
前述のように、本発明にかかる不揮発性メモリ素子及びその製造方法においては、次のような効果がある。
【００４５】
本発明は、誘電定数（ε）が４０以上で、誘電率が高い（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜が得られるので、従来のＯＮＯ薄膜（ε＝４〜５）またはＴａ2Ｏ5薄膜（ε＝２５）を用いた素子より大きい充電容量を得ることができる。
【００４６】
また、本発明は、（ＴａＯ）1-x（ＴｉＯ）xＮ薄膜の誘電率が大きいので、電荷蓄積電極の面積を増加させるための複雑な３次元構造の使用が不要である。即ち、電荷蓄積電極を簡単なスタック(stack)構造にしても十分な充電容量を得ることができる。
【００４７】
そして、本発明のように、（ＴａＯ）1-x（ＴｉＯ）xＮ誘電体膜を有するフラッシュメモリ素子のセルトランジスタは、タンタル酸化物（Ｔａ2Ｏ5）薄膜のような誘電体膜の化学量論比により生じる酸素空孔と炭素不純物により生じる漏洩電流が高いという問題が解決できる。
【００４８】
尚、本発明は、従来の漏洩電流が生じるという問題を改善するため、タンタル酸化物（Ｔａ2Ｏ5）薄膜蒸着前処理工程で行っている急速熱処理(Rapid Thermal Annealing ; RTA)工程及び誘電体膜蒸着以後の多段階低温酸化工程のような複雑な熱処理工程が不要である。
【００４９】
このため、本発明は、単位工程数が低減され、工程時間が短くなって生産コスとが低減されるので、生産性の面で非常に経済的である。
【００５０】
一方、本発明は、構造的に安定した正方晶系(tetragonal system)の格子構造の酸化チタン（ＴｉＯ2）が共有結合されているので、タンタル酸化物（Ｔａ2Ｏ5）自体として存在する場合に比べて、機械的、電気的強度が優れており、構造的にも安定していて、外部から印加される電気的衝撃にも強いのみならず、漏洩電流発生水準も低いので、タンタル酸化物（Ｔａ2Ｏ5）薄膜を使用するセルトランジスタより優れた電気的特性を得ることができる。
【００５１】
よって、本発明は、セルゲート電極内で（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜を誘電体膜として使用することにより、高集積化による単位セル面積の低減にもかかわらず、不揮発性メモリ素子の次世代製品から求められる充電容量を十分得ることができる。
【００５２】
一方、本発明は、前述の実施の形態に限るものではなく、請求範囲に記載された本発明の技術的思想及び範囲内で当業者によりいろいろな変形が可能である。
【図面の簡単な説明】
【図１】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図２】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図３】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図４】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図５】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【符号の説明】
１ 半導体基板
５ ゲート絶縁膜
１０ フローティングゲート用導電層
１５ ＨＳＧシリコン層
２０ 誘電体膜
２５ コントロールゲート
Claims (20)
- 半導体基板、
前記半導体基板上に形成されたゲート絶縁膜、
前記ゲート絶縁膜上に形成されたフローティングゲート、
前記フローティングゲート上に形成された（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)からなる誘電体膜、及び、
前記誘電体膜の上部に形成されたコントロールゲートを含むことを特徴とする不揮発性メモリ素子。 - 前記誘電体膜のＴｉとＴａのモル比は、０．０１〜１．０であることを特徴とする請求項1記載の不揮発性メモリ素子。
- 前記フローティングゲートは、スタック構造、円筒形構造および二重以上の円筒形構造からなる群から選ばれる１種であることを特徴とする請求項1記載の不揮発性メモリ素子。
- 前記フローティングゲートが、ポリシリコン層とＨＳＧポリシリコン層の積層構造からなることを特徴とする請求項1記載の不揮発性メモリ素子。
- 前記フローティングゲート及びコントロールゲートからなる群から選ばれる少なくとも１種が、ドーピングされたポリシリコンからなることを特徴とする請求項1記載の不揮発性メモリ素子。
- 前記フローティングゲート及びコントロールゲートからなる群から選ばれる少なくとも１種が、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2及びＰｔからなるグループから選択されたいずれかからなることを特徴とする請求項1記載の不揮発性メモリ素子。
- 前記コントロールゲートは、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2及びＰｔからなるグループから選択されたいずれかと、ポリシリコンが積層された構造からなることを特徴とする請求項５記載の不揮発性メモリ素子。
- 半導体基板を提供するステップ、
半導体基板上にゲート絶縁膜を形成するステップ、
前記ゲート絶縁膜上にフローティングゲートを形成するステップ、
前記フローティングゲート上に（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)を蒸着して誘電体膜を形成するステップ、及び
前記誘電体膜上にコントロールゲート用導電層を形成するステップ
を含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記誘電体膜を形成するステップが、タンタルエチレート(Ta(OC2H5)5)を前駆体として使用して前記誘電体膜を形成することを特徴とする請求項８記載の不揮発性メモリ素子の製造方法。
- 前記フローティングゲートを形成するステップが、前記ゲート絶縁膜上に導電層を形成し、前記導電層上に半球形（ＨＳＧ）ポリシリコン層を形成することを特徴とする請求項８記載の不揮発性メモリ素子の製造方法。
- 前記誘電体膜を形成するステップの前に、前記フローティングゲート用導電層上に前記フローティングゲートの表面を窒化処理するステップを更に含むことを特徴とする請求項８記載の不揮発性メモリ素子の製造方法。
- 前記フローティングゲートを窒化処理するステップが、インシチュー又はエキスシチューで、３００〜６００℃、ＮＨ3またはＮ2／Ｈ2雰囲気で１〜５分間プラズマを用いて行うか、或いは
急速熱処理工程を用いて６００〜９５０℃の温度においてＮＨ3雰囲気でアニリングして行うか、或いは
電気炉を用いてインシチュー又はエキスシチューで、５００〜１０００℃、ＮＨ3雰囲気で行うことを特徴とする請求項１１記載の不揮発性メモリ素子の製造方法。 - 前記誘電体膜を形成するステップの前に、インシチュー又はエキスシチューで、前記フローティングゲートの表面に形成された自然酸化膜を除去するステップを更に含むことを特徴とする請求項８記載の不揮発性メモリ素子の製造方法。
- 前記フローティングゲートの表面に形成された自然酸化膜を除去するステップの前または後に、前記フローティングゲートの表面を清浄したり均一性を向上させるために、ＮＨ4ＯＨ溶液またはＨ2ＳＯ4溶液を用いて表面処理するステップを更に備えることを特徴とする請求項１３記載の不揮発性メモリ素子の製造方法。
- 前記（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)薄膜のＴｉとＴａのモル組成比が、０．０１〜１．０になるよう、化学気相蒸着法により蒸着することを特徴とする請求項８記載の不揮発性メモリ素子の製造方法。
- 前記（ＴａＯ）1-x（ＴｉＯ）xＮ(xは前記に定義された通り)を蒸着して誘電体膜を形成するステップが、Ｔａ蒸気は流量調節器を介して蒸発器に供給される一定量のＴａ（ＯＣ2Ｈ5）5溶液を１４０〜２００℃で蒸発させて得て、Ｔｉ成分の蒸気はＴｉ［ＯＣＨ（ＣＨ3）2］4溶液を流量調節器を介して蒸発器に供給した後、一定量を２００〜３００℃で蒸発させて得るか、或いはＴｉＣｌ4、ＴＤＭＡＴまたはＴＤＥＡＴを前駆体として使用することを特徴とする請求項８記載の不揮発性メモリ素子の製造方法。
- 前記（ＴａＯ）1-x（ＴｉＯ）xＮ(xは前記に定義された通り)を蒸着して誘電体膜を形成するステップが、Ｔｉ／Ｔａ＝０．０１〜１．０のモル比で、反応ガスＮＨ3とＯ2ガス量を１０〜１０００ｓｃｃｍ内で定量供給して低圧化学気相蒸着チャンバー内で表面反応させることを特徴とする請求項８記載の不揮発性メモリ素子の製造方法。
- 前記誘電体膜を形成するステップ後に、インシチュー又はエキスシチューで、前記誘電体膜の表面を電気炉を用いた熱処理工程または急速熱処理工程を介して炭素化合物のような誘電体膜内の不純物を除去しながら誘電体膜の結晶化を誘導するステップを更に備えることを特徴とする請求項８記載の不揮発性メモリ素子の製造方法。
- 前記熱処理工程が、６５０〜９５０℃でＮ2Ｏ、Ｏ2またはＮ2雰囲気で進行することを特徴とする請求項１８記載の不揮発性メモリ素子の製造方法。
- 半導体基板を提供するステップ、
半導体基板上にゲート絶縁膜を形成するステップ、
前記ゲート絶縁膜上にフローティングゲート用ポリシリコン層と、半球形ポリシリコン層を積層するステップ、
前記半球形ポリシリコン層を窒化処理するステップ、
前記窒化処理された半球形ポリシリコン層上に（ＴａＯ）1-x（ＴｉＯ）xＮ(0.01≦x≦0.09)を蒸着して誘電体膜を形成するステップ、及び
前記誘電体膜上に表面を電気炉を用いた熱処理または急速熱処理工程を介して誘電体膜の結晶化を誘導するステップ、および
前記誘電体膜上にコントロールゲート用導電層を形成するステップ
を含むことを特徴とする不揮発性メモリ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067182A KR100351450B1 (ko) | 1999-12-30 | 1999-12-30 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR1999-67182 | 1999-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223282A JP2001223282A (ja) | 2001-08-17 |
| JP4493208B2 true JP4493208B2 (ja) | 2010-06-30 |
Family
ID=19634300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000395492A Expired - Fee Related JP4493208B2 (ja) | 1999-12-30 | 2000-12-26 | 不揮発性メモリ素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6396099B2 (ja) |
| JP (1) | JP4493208B2 (ja) |
| KR (1) | KR100351450B1 (ja) |
| TW (1) | TW480675B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351450B1 (ko) * | 1999-12-30 | 2002-09-09 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100415538B1 (ko) * | 2001-09-14 | 2004-01-24 | 주식회사 하이닉스반도체 | 이중 유전막을 구비한 캐패시터 및 그 제조 방법 |
| JP2003168749A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| KR100426482B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| KR20030082136A (ko) * | 2002-04-16 | 2003-10-22 | 삼성전자주식회사 | 메탈 전극을 갖는 플래시 메모리 소자 및 그 제조 방법 |
| US7005697B2 (en) | 2002-06-21 | 2006-02-28 | Micron Technology, Inc. | Method of forming a non-volatile electron storage memory and the resulting device |
| US20040176751A1 (en) * | 2002-08-14 | 2004-09-09 | Endovia Medical, Inc. | Robotic medical instrument system |
| KR100537277B1 (ko) * | 2002-11-27 | 2005-12-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100482752B1 (ko) * | 2002-12-26 | 2005-04-14 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
| US7115927B2 (en) * | 2003-02-24 | 2006-10-03 | Samsung Electronics Co., Ltd. | Phase changeable memory devices |
| KR100665396B1 (ko) * | 2004-01-09 | 2007-01-04 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 소자의 제조 방법 |
| JP2005311300A (ja) | 2004-03-26 | 2005-11-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR100539158B1 (ko) * | 2004-04-20 | 2005-12-26 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 게이트간 유전막 형성 방법 |
| US7588988B2 (en) | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
| US7172947B2 (en) * | 2004-08-31 | 2007-02-06 | Micron Technology, Inc | High dielectric constant transition metal oxide materials |
| KR100580771B1 (ko) * | 2004-10-01 | 2006-05-15 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 형성방법 |
| US7208793B2 (en) | 2004-11-23 | 2007-04-24 | Micron Technology, Inc. | Scalable integrated logic and non-volatile memory |
| KR100634262B1 (ko) | 2005-03-05 | 2006-10-13 | 삼성전자주식회사 | 복합 유전막을 갖는 반도체 장치의 제조 방법 |
| US7612403B2 (en) * | 2005-05-17 | 2009-11-03 | Micron Technology, Inc. | Low power non-volatile memory and gate stack |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US7575978B2 (en) | 2005-08-04 | 2009-08-18 | Micron Technology, Inc. | Method for making conductive nanoparticle charge storage element |
| US7592251B2 (en) | 2005-12-08 | 2009-09-22 | Micron Technology, Inc. | Hafnium tantalum titanium oxide films |
| US7759747B2 (en) | 2006-08-31 | 2010-07-20 | Micron Technology, Inc. | Tantalum aluminum oxynitride high-κ dielectric |
| KR100810071B1 (ko) | 2006-09-29 | 2008-03-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100881018B1 (ko) * | 2007-11-16 | 2009-01-30 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| JP5395415B2 (ja) | 2007-12-03 | 2014-01-22 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| JP5527966B2 (ja) | 2007-12-28 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ |
| KR101744758B1 (ko) | 2010-08-31 | 2017-06-09 | 삼성전자 주식회사 | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 |
| CN109494224B (zh) * | 2017-09-08 | 2020-12-01 | 华邦电子股份有限公司 | 非挥发性存储器装置及其制造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235366A (ja) * | 1991-08-20 | 1993-09-10 | Natl Semiconductor Corp <Ns> | 酸化タンタル制御ゲート絶縁膜を使用する自己整合型積層ゲートｅｐｒｏｍセル |
| JPH07263442A (ja) * | 1994-03-17 | 1995-10-13 | Sony Corp | タンタル系高誘電体材料及び高誘電体膜の形成方法並びに半導体装置 |
| JPH1084089A (ja) * | 1996-06-24 | 1998-03-31 | Hyundai Electron Ind Co Ltd | 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法 |
| JPH10189778A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 半導体記憶素子およびその製造方法 |
| JPH10261773A (ja) * | 1997-03-18 | 1998-09-29 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH113981A (ja) * | 1997-04-18 | 1999-01-06 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JPH1117153A (ja) * | 1997-06-11 | 1999-01-22 | Hyundai Electron Ind Co Ltd | 半導体素子のキャパシタ形成方法 |
| JPH1174478A (ja) * | 1997-09-01 | 1999-03-16 | Matsushita Electron Corp | 誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置 |
| JPH11238412A (ja) * | 1997-09-30 | 1999-08-31 | Motorola Inc | 電子構造体およびその製造方法 |
| WO1999064645A1 (en) * | 1998-06-12 | 1999-12-16 | Applied Materials, Inc. | A method and apparatus for the formation of dielectric layers |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107838A (ja) * | 1983-11-17 | 1985-06-13 | Nec Corp | 半導体装置の製造方法 |
| JPH03142883A (ja) * | 1989-10-27 | 1991-06-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0521744A (ja) * | 1991-07-10 | 1993-01-29 | Sony Corp | 半導体記憶装置のキヤパシタおよびその製造方法 |
| JPH05259387A (ja) * | 1992-03-11 | 1993-10-08 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US5767005A (en) * | 1993-07-27 | 1998-06-16 | Micron Technology, Inc. | Method for fabricating a flash EEPROM |
| KR0172727B1 (ko) * | 1995-12-30 | 1999-03-30 | 김주용 | 플래쉬 메모리 소자의 제조방법 |
| US5753559A (en) * | 1996-01-16 | 1998-05-19 | United Microelectronics Corporation | Method for growing hemispherical grain silicon |
| KR100238218B1 (ko) * | 1996-11-29 | 2000-02-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US5970342A (en) * | 1998-03-06 | 1999-10-19 | Texas Instruments-Acer Incorporated | Method of forming high capacitive-coupling ratio and high speed flash memories with a textured tunnel oxide |
| US6204203B1 (en) * | 1998-10-14 | 2001-03-20 | Applied Materials, Inc. | Post deposition treatment of dielectric films for interface control |
| KR100327584B1 (ko) * | 1999-07-01 | 2002-03-14 | 박종섭 | 반도체소자의 고정전용량 커패시터 형성방법 |
| KR100494322B1 (ko) * | 1999-12-22 | 2005-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100351450B1 (ko) * | 1999-12-30 | 2002-09-09 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
-
1999
- 1999-12-30 KR KR1019990067182A patent/KR100351450B1/ko not_active IP Right Cessation
-
2000
- 2000-12-26 JP JP2000395492A patent/JP4493208B2/ja not_active Expired - Fee Related
- 2000-12-29 TW TW089128263A patent/TW480675B/zh not_active IP Right Cessation
-
2001
- 2001-01-02 US US09/751,446 patent/US6396099B2/en not_active Expired - Fee Related
-
2002
- 2002-04-15 US US10/121,509 patent/US6893922B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235366A (ja) * | 1991-08-20 | 1993-09-10 | Natl Semiconductor Corp <Ns> | 酸化タンタル制御ゲート絶縁膜を使用する自己整合型積層ゲートｅｐｒｏｍセル |
| JPH07263442A (ja) * | 1994-03-17 | 1995-10-13 | Sony Corp | タンタル系高誘電体材料及び高誘電体膜の形成方法並びに半導体装置 |
| JPH1084089A (ja) * | 1996-06-24 | 1998-03-31 | Hyundai Electron Ind Co Ltd | 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法 |
| JPH10189778A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 半導体記憶素子およびその製造方法 |
| JPH10261773A (ja) * | 1997-03-18 | 1998-09-29 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH113981A (ja) * | 1997-04-18 | 1999-01-06 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JPH1117153A (ja) * | 1997-06-11 | 1999-01-22 | Hyundai Electron Ind Co Ltd | 半導体素子のキャパシタ形成方法 |
| JPH1174478A (ja) * | 1997-09-01 | 1999-03-16 | Matsushita Electron Corp | 誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置 |
| JPH11238412A (ja) * | 1997-09-30 | 1999-08-31 | Motorola Inc | 電子構造体およびその製造方法 |
| WO1999064645A1 (en) * | 1998-06-12 | 1999-12-16 | Applied Materials, Inc. | A method and apparatus for the formation of dielectric layers |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100351450B1 (ko) | 2002-09-09 |
| US6893922B2 (en) | 2005-05-17 |
| JP2001223282A (ja) | 2001-08-17 |
| US20010029075A1 (en) | 2001-10-11 |
| US20020109142A1 (en) | 2002-08-15 |
| US6396099B2 (en) | 2002-05-28 |
| KR20010059661A (ko) | 2001-07-06 |
| TW480675B (en) | 2002-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4493208B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US6627494B2 (en) | Method for forming gate electrode of flash memory | |
| JP2003100908A (ja) | 高誘電膜を備えた半導体素子及びその製造方法 | |
| KR100422565B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP4247421B2 (ja) | 半導体装置のキャパシターの製造方法 | |
| US20030116795A1 (en) | Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film | |
| KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| JP4486735B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| US6339009B1 (en) | Method of manufacturing capacitor of semiconductor device | |
| JP2001053253A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| US6410400B1 (en) | Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer | |
| JP2003318284A (ja) | 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法 | |
| KR100359860B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US6448128B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US6531372B2 (en) | Method of manufacturing capacitor of semiconductor device using an amorphous TaON | |
| KR100464649B1 (ko) | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 | |
| US20030052376A1 (en) | Semiconductor device with high-k dielectric layer and method for manufacturing the same | |
| JP2003007858A (ja) | 半導体素子のキャパシタ形成方法 | |
| JP2003168684A (ja) | 半導体素子の誘電膜形成方法 | |
| KR100882090B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| US7300805B2 (en) | Method of manufacturing a ferroelectric capacitor | |
| JP2001053256A (ja) | 半導体メモリ素子のキャパシタ形成方法 | |
| JP2007317730A (ja) | 強誘電体キャパシタの製造方法、強誘電体メモリおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090916 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091216 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |