JP4493208B2 - 不揮発性メモリ素子及びその製造方法 - Google Patents

不揮発性メモリ素子及びその製造方法 Download PDF

Info

Publication number
JP4493208B2
JP4493208B2 JP2000395492A JP2000395492A JP4493208B2 JP 4493208 B2 JP4493208 B2 JP 4493208B2 JP 2000395492 A JP2000395492 A JP 2000395492A JP 2000395492 A JP2000395492 A JP 2000395492A JP 4493208 B2 JP4493208 B2 JP 4493208B2
Authority
JP
Japan
Prior art keywords
dielectric film
nonvolatile memory
floating gate
manufacturing
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000395492A
Other languages
English (en)
Other versions
JP2001223282A (ja
Inventor
光 ▲チョル▼ 朱
起 正 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001223282A publication Critical patent/JP2001223282A/ja
Application granted granted Critical
Publication of JP4493208B2 publication Critical patent/JP4493208B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、不揮発性メモリ素子及びその製造方法に関し、特に、高誘電率を有し、かつ、優れた電気的特性を有する誘電体膜を備えた不揮発性メモリ素子及びその製造方法に関する。
【0002】
【従来の技術】
一般に、半導体メモリ素子は、データ蓄積特性によって、2つに大別される。その1つは、周期的にデータを復元させなければならないDRAM(Dynamic Random Access Memory)のような揮発性(volatile)メモリ素子であり、もう1つは、周期的なデータの復元が不要なSRAM、フラッシュ(flash)などのような不揮発性(Non−Volatile)メモリ素子である。
【0003】
前記2種のメモリ素子等は、各々適用される分野に必要な長所を有しているので、応用分野の特性に合うように独立的に使用されている。
【0004】
不揮発性メモリ素子の一種であるフラッシュ(flash)メモリ素子の場合、最近携帯用電子製品市場の成長と共にその需要が段々増加している。
【0005】
フラッシュメモリ素子のセルトランジスタに使用している誘電体膜はフローティングゲート(floating gate)とコントロールゲート(control gate)を絶縁させると共に、所定のキャパシタンスを有する誘電体層の役割をする。
【0006】
このようなフラッシュメモリ素子の誘電体膜に主として使用している酸化膜/窒化膜/酸化膜(ONO)誘電体薄膜は、次世代のフラッシュメモリ製品に必要なキャパシタンスの確保に限界を見せている。
【0007】
即ち、過度にドーピングされたポリシリコン上に熱酸化方法により成長された酸化膜は、フローティングゲートの高濃度燐(P)成分による特性低下と、高い欠陥密度、そして、ドーピングされたポリシリコン膜の酸化により引き起こされる酸化膜厚さのばらつき等により厚さを低減させるのが容易でないので、十分なキャパシタンスが確保できない問題がある。
【0008】
従って、256M以上のDRAM製品で適用可能性が大きいタンタル酸化物(Ta25)薄膜をフラッシュメモリ素子の誘電体膜に適用する可能性が大きくなっている。
【0009】
【発明が解決しようとする課題】
しかし、タンタル酸化物(Ta2O5)膜は、不安定な化学量論比(stoichiometry)を有しているので、タンタル(Ta)と酸素(O)の組成比の差による置換形タンタル原子(タンタル空孔:vacancy atom)が薄膜内に存在することになる。
【0010】
タンタル酸化物(Ta2O5)膜は、物質自体の不安定な組成のため、その薄膜内には酸素空孔(oxygen vacancy)状態の置換形タンタル(Ta)原子が常に局部的に存在せざるを得ない。
【0011】
従って、タンタル酸化物(Ta2O5)固有の不安定な化学量論比を安定化させて、漏洩電流を防止する目的で薄膜内に残存している置換形タンタル原子(Ta)を酸化させるための別の酸化工程が必要である。
【0012】
また、薄膜形成時にタンタル酸化物(Ta2O5)の前駆体(precursor)であるTa(OC255の有機物とO2(または、N2O)ガスの反応により不純物である炭素原子(C)と炭素化合物(CH4、C24)、及び水(H2O)も共に存在することになる。
【0013】
結局、タンタル酸化物(Ta2O5)薄膜内に不純物として存在する炭素原子、イオンとラジカル(radical)によりセルトランジスタのフローティングゲートからの誘電体膜を通じる漏洩電流が増加することになり、誘電特性が劣化する問題がある。
【0014】
以上の理由により、タンタル酸化物(Ta2O5)薄膜は、不揮発性メモリ素子であるフラッシュメモリ素子のセルトランジスタの誘電体膜に適用できない問題がある。
【0015】
従って、本発明は、前記従来技術の問題を解決するため、案出したもので、高集積メモリ素子から求められる十分な充電容量が得られる不揮発性メモリ素子及びその製造方法を提供することを目的とする。
【0016】
また、本発明の別の目的は、高誘電率の誘電体膜を使用して優れた電気的特性を有する不揮発性メモリ素子及びその製造方法を提供することにある。
【0017】
そして、本発明のまた別の目的は、メモリ素子の製造時の製造工程数を低減し、製造コストを低減することにより、生産性を向上させることができる不揮発性メモリ素子及びその製造方法を提供することにある。
【0018】
【課題を解決するための手段】
前記目的の達成のための本発明にかかる不揮発性メモリ素子は、半導体基板、前記半導体基板上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたフローティングゲート、前記フローティングゲート上に形成された(TaO)1-x(TiO)xN] (0.01≦x≦0.09)からなる誘電体膜、及び、前記誘電体膜の上部に形成されたコントロールゲートを含むことを特徴とする。
【0019】
また、本発明による不揮発性メモリ素子の製造方法は、半導体基板を提供するステップ、半導体基板上にゲート絶縁膜を形成するステップ、前記ゲート絶縁膜上にフローティングゲートを形成するステップ、前記フローティングゲート上に(TaO)1-x(TiO)xNを蒸着して誘電体膜を形成するステップ、及び、前記誘電体膜上にコントロールゲート用導電層を形成するステップを含むことを特徴とする。
【0020】
また、本発明による不揮発性メモリ素子の製造方法は、半導体基板を提供するステップ、半導体基板上にゲート絶縁膜を形成するステップ、前記ゲート絶縁膜上にフローティングゲート用ポリシリコン層と、半球形ポリシリコン層を積層するステップ、前記半球形ポリシリコン層を窒化処理するステップ、前記窒化処理された半球形ポリシリコン層上に(TaO)1-x(TiO)xN(0.01≦x≦0.09)を蒸着して誘電体膜を形成するステップ、及び、前記誘電体膜上に表面を電気炉を用いた熱処理または急速熱処理工程を介して誘電体膜の結晶化を誘導するステップ、および前記誘電体膜上にコントロールゲート用導電層を形成するステップを含むことを特徴とする。
【0021】
【発明の実施の形態】
以下、本発明にかかる不揮発性メモリ素子及びその製造方法を添付の図面を参照しながら詳細に説明する。
【0022】
図1ないし図5は、本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【0023】
本発明にかかる不揮発性メモリ素子の製造方法は、まず、図1に示すように、半導体基板1上に薄い酸化膜などを成長させて、ゲート絶縁膜5を形成する。
【0024】
次に、前記ゲート絶縁膜5上に、例えば低圧化学気相蒸着(low pressure chemical vapor deposition)法などを用いてドーピングされたポリシリコン膜などを蒸着してフローティングゲート用導電層10などを形成する。
【0025】
その際、前記フローティングゲート用導電層10は、ドーピングされたポリシリコン膜であってもよく、またはTiN、TaN、W、WN、WSi、Ru、RuO2、Ir、IrO2、Ptのような金属のいずれかで形成してもよく、または前記金属膜とポリシリコン膜の積層構造で形成することもできる。
【0026】
次に、図2に示すように、セルトランジスタの充電容量を増加させるために、前記フローティングゲート用導電層10上に、よく知られている通常の方法で半球形のグレーン(Hemi Spherical Grain :HSG)形状のポリシリコン層15を形成してもよい。フローティングゲートは、ポリシリコン層とHSGポリシリコン層の積層構造であってもよい。フローティングゲート用導電層10とHSGポリシリコン層15とを併せて、フローティングゲートということがある。
【0027】
その際、前記ゲート用導電層10は、スタック(stack)構造(例えば、二重スタック構造)、円筒形、二重円筒形構造等、セルトランジスタの充電容量を増加させるために3次元構造で形成することもできる。
【0028】
次に、図3に示すように、後続誘電体膜の蒸着及び熱工程の際、フローティングゲートを形成するための半球形ポリシリコン層15の表面と後続工程で形成される誘電体膜(図示しない)の界面で低誘電率の酸化膜(SiO2)が形成されることを防止するために、後続する誘電体膜の蒸着前にインシチュー(In-situ)又はエキスシチュー(Ex-situ)で工程を通じて前記半球形ポリシリコン層15を窒化処理してもよい。
【0029】
その際、前記窒化処理工程は、300〜600℃程度の温度、アンモニア(NH3)ガスまたはN2/H2雰囲気で1〜5分間程度プラズマを放電させて、前記フローティングゲート用導電層10及びHSGポリシリコン層15の表面を窒化(nitridation)させてもよい。
【0030】
また、前記窒化処理工程は、急速熱処理(Rapid Thermal Process ; RTP)工程を用いて、600〜950℃程度、好ましくは650〜950℃程度の温度においてNH3雰囲気でアニリングして窒化させることもできる。
【0031】
そして、前記窒化工程は、プラズマまたはRTPを用いる代わりに、電気炉を用いて500〜1000℃程度の温度においてNH3雰囲気で窒化させることもできる。
【0032】
一方、前記ポリシリコン層15の表面を窒化させる工程前に、フローティングゲート用導電層10を形成した後、インシチュー又はエキスシチューでフッ化水素(HF)蒸気またはフッ化水素溶液を使用して自然酸化膜を除去する工程を追加することもできる。
【0033】
また、このようなHFを用いた表面処理前または後に、界面(表面)を清浄したり均一性を向上させるために、NH4OH溶液、H2SO4溶液等の化合物を使用して界面を処理する工程を追加することもできる。その際、前記フローティングゲート用導電層10の酸化抵抗層を増加させるために、プラズマまたはRTPを用いて、NH3またはN2/H2雰囲気でフローティングゲート用導電層10の表面を300〜950℃程度の温度で窒化させるか、或いはNO2またはO2雰囲気で熱処理してダングリングボンド(dangling bond)に起因する構造的欠陥または構造的なばらつきを改善して漏洩電流特性を向上させることもできる。
【0034】
次に、図4に示すように、前記窒化処理されていてもよいポリシリコン層15上に、低圧化学気相蒸着チャンバーなどで気相反応(gas phase reaction)を押えさせながらアモルファス(TaO)1-x(TiO)xN(0.01≦x≦0.09)薄膜20を約150Å未満の厚さで蒸着させる。
【0035】
その際、タンタル(Ta)成分の蒸気は、MFC(Mass Flow Contoroller)のような流量調節器を通じて蒸発器または蒸発管に供給された一定量のタンタラムエチレート(Ta(OC255)等の溶液を140〜200℃程度の温度範囲内で蒸発させて得ることができる。
【0036】
また、チタン(Ti)成分の蒸気は、チタンイソプロピレート(Ti[OCH(CH324)のようなチタン化合物を流量調節器を介して蒸発器に供給した後、一定量を200〜300℃程度の温度範囲内で蒸発させて得ることができる。
【0037】
そして、前記Ti成分の蒸気は、チタンテトラクロライド(TiCl4)を始めとして、TDMAT(tetrakis-dimethylamido-Ti)、TDEAT(tetrakis-diethylamido-Ti)等の化合物を前駆体として使用して得ることもできる。
【0038】
従って、このような方法により得られた蒸気をTi/Ta=0.01〜1.0程度のモル比(mole ratio)で、反応ガスであるアンモニア(NH3)ガスと酸素(O2)ガス量を10〜1000sccm程度の範囲内で定量供給して低圧化学気相蒸着チャンバー内等で表面反応させて、(TaO)1-x(TiO)xN(0.01≦x≦0.09)薄膜を得ることができる。
【0039】
次に、前記アモルファスの(TaO)1-x(TiO)xN(0.01≦x≦0.09)薄膜20内に反応副産物として残っている炭素化合物のような不純物を除去し、結晶化を誘導して誘電率を増加させるために、電気炉(furnace)等を用いて650〜950℃程度の温度においてN2O、O2またはN2雰囲気で5〜30分程度熱処理して前記アモルファスの(TaO)1-x(TiO)xN(0.01≦x≦0.09)薄膜20を結晶化させてもよい。
【0040】
次に、図5に示すように、結晶化されていてもよい(TaO)1-x(TiO)xN(0.01≦x≦0.09)誘電体膜20上にドーピングされたポリシリコンなどを蒸着してコントロールゲート用導電層25を形成する。
【0041】
その際、前記コントロールゲート用導電層25はドーピングされたポリシリコン膜以外に、TiN、TaN、W、WN、WSi、Ru、RuO2、Ir、IrO2、Ptのような金属のいずれかで形成してもよい。前記金属膜を100〜600Å程度蒸着し、その上に後続熱工程によるキャパシタの電気的特性熱化を防止するための緩衝層(buffer layer)としてポリシリコン膜を積層することもできる。
【0042】
また、前記金属膜等は、LP−CVD方法以外にもPE−CVD(Plasma Enhanced Chemical Vapor Deposition)、RFマグネティックスパッタリング(Radio Frequency Magnetic Sputtering) 等の方法を用いて蒸着することもできる。
【0043】
次に、通常のリソグラフ方法(lithography method)などを用いて、前記コントロールゲート用導電層25、(TaO)1-x(TiO)xN(0.01≦x≦0.09)薄膜20及びフローティングゲートを成す導電層10とポリシリコン層15を逐次パターニングしてフローティングゲート10と15、誘電体膜20及びコントロールゲート25からなるセルゲート電極を完成してもよい。
【0044】
【発明の効果】
前述のように、本発明にかかる不揮発性メモリ素子及びその製造方法においては、次のような効果がある。
【0045】
本発明は、誘電定数(ε)が40以上で、誘電率が高い(TaO)1-x(TiO)xN(0.01≦x≦0.09)薄膜が得られるので、従来のONO薄膜(ε=4〜5)またはTa25薄膜(ε=25)を用いた素子より大きい充電容量を得ることができる。
【0046】
また、本発明は、(TaO)1-x(TiO)xN薄膜の誘電率が大きいので、電荷蓄積電極の面積を増加させるための複雑な3次元構造の使用が不要である。即ち、電荷蓄積電極を簡単なスタック(stack)構造にしても十分な充電容量を得ることができる。
【0047】
そして、本発明のように、(TaO)1-x(TiO)xN誘電体膜を有するフラッシュメモリ素子のセルトランジスタは、タンタル酸化物(Ta25)薄膜のような誘電体膜の化学量論比により生じる酸素空孔と炭素不純物により生じる漏洩電流が高いという問題が解決できる。
【0048】
尚、本発明は、従来の漏洩電流が生じるという問題を改善するため、タンタル酸化物(Ta25)薄膜蒸着前処理工程で行っている急速熱処理(Rapid Thermal Annealing ; RTA)工程及び誘電体膜蒸着以後の多段階低温酸化工程のような複雑な熱処理工程が不要である。
【0049】
このため、本発明は、単位工程数が低減され、工程時間が短くなって生産コスとが低減されるので、生産性の面で非常に経済的である。
【0050】
一方、本発明は、構造的に安定した正方晶系(tetragonal system)の格子構造の酸化チタン(TiO2)が共有結合されているので、タンタル酸化物(Ta25)自体として存在する場合に比べて、機械的、電気的強度が優れており、構造的にも安定していて、外部から印加される電気的衝撃にも強いのみならず、漏洩電流発生水準も低いので、タンタル酸化物(Ta25)薄膜を使用するセルトランジスタより優れた電気的特性を得ることができる。
【0051】
よって、本発明は、セルゲート電極内で(TaO)1-x(TiO)xN(0.01≦x≦0.09)薄膜を誘電体膜として使用することにより、高集積化による単位セル面積の低減にもかかわらず、不揮発性メモリ素子の次世代製品から求められる充電容量を十分得ることができる。
【0052】
一方、本発明は、前述の実施の形態に限るものではなく、請求範囲に記載された本発明の技術的思想及び範囲内で当業者によりいろいろな変形が可能である。
【図面の簡単な説明】
【図1】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図2】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図3】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図4】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【図5】本発明にかかる不揮発性メモリ素子の製造方法を説明するための工程手順図である。
【符号の説明】
1 半導体基板
5 ゲート絶縁膜
10 フローティングゲート用導電層
15 HSGシリコン層
20 誘電体膜
25 コントロールゲート

Claims (20)

  1. 半導体基板、
    前記半導体基板上に形成されたゲート絶縁膜、
    前記ゲート絶縁膜上に形成されたフローティングゲート、
    前記フローティングゲート上に形成された(TaO)1-x(TiO)xN(0.01≦x≦0.09)からなる誘電体膜、及び、
    前記誘電体膜の上部に形成されたコントロールゲートを含むことを特徴とする不揮発性メモリ素子。
  2. 前記誘電体膜のTiとTaのモル比は、0.01〜1.0であることを特徴とする請求項1記載の不揮発性メモリ素子。
  3. 前記フローティングゲートは、スタック構造、円筒形構造および二重以上の円筒形構造からなる群から選ばれる1種であることを特徴とする請求項1記載の不揮発性メモリ素子。
  4. 前記フローティングゲートが、ポリシリコン層とHSGポリシリコン層の積層構造からなることを特徴とする請求項1記載の不揮発性メモリ素子。
  5. 前記フローティングゲート及びコントロールゲートからなる群から選ばれる少なくとも1種が、ドーピングされたポリシリコンからなることを特徴とする請求項1記載の不揮発性メモリ素子。
  6. 前記フローティングゲート及びコントロールゲートからなる群から選ばれる少なくとも1種が、TiN、TaN、W、WN、WSi、Ru、RuO2、Ir、IrO2及びPtからなるグループから選択されたいずれかからなることを特徴とする請求項1記載の不揮発性メモリ素子。
  7. 前記コントロールゲートは、TiN、TaN、W、WN、WSi、Ru、RuO2、Ir、IrO2及びPtからなるグループから選択されたいずれかと、ポリシリコンが積層された構造からなることを特徴とする請求項5記載の不揮発性メモリ素子。
  8. 半導体基板を提供するステップ、
    半導体基板上にゲート絶縁膜を形成するステップ、
    前記ゲート絶縁膜上にフローティングゲートを形成するステップ、
    前記フローティングゲート上に(TaO)1-x(TiO)xN(0.01≦x≦0.09)を蒸着して誘電体膜を形成するステップ、及び
    前記誘電体膜上にコントロールゲート用導電層を形成するステップ
    を含むことを特徴とする不揮発性メモリ素子の製造方法。
  9. 前記誘電体膜を形成するステップが、タンタルエチレート(Ta(OC2H5)5)を前駆体として使用して前記誘電体膜を形成することを特徴とする請求項8記載の不揮発性メモリ素子の製造方法。
  10. 前記フローティングゲートを形成するステップが、前記ゲート絶縁膜上に導電層を形成し、前記導電層上に半球形(HSG)ポリシリコン層を形成することを特徴とする請求項8記載の不揮発性メモリ素子の製造方法。
  11. 前記誘電体膜を形成するステップの前に、前記フローティングゲート用導電層上に前記フローティングゲートの表面を窒化処理するステップを更に含むことを特徴とする請求項8記載の不揮発性メモリ素子の製造方法。
  12. 前記フローティングゲートを窒化処理するステップが、インシチュー又はエキスシチューで、300〜600℃、NH3またはN2/H2雰囲気で1〜5分間プラズマを用いて行うか、或いは
    急速熱処理工程を用いて600〜950℃の温度においてNH3雰囲気でアニリングして行うか、或いは
    電気炉を用いてインシチュー又はエキスシチューで、500〜1000℃、NH3雰囲気で行うことを特徴とする請求項11記載の不揮発性メモリ素子の製造方法。
  13. 前記誘電体膜を形成するステップの前に、インシチュー又はエキスシチューで、前記フローティングゲートの表面に形成された自然酸化膜を除去するステップを更に含むことを特徴とする請求項8記載の不揮発性メモリ素子の製造方法。
  14. 前記フローティングゲートの表面に形成された自然酸化膜を除去するステップの前または後に、前記フローティングゲートの表面を清浄したり均一性を向上させるために、NH4OH溶液またはH2SO4溶液を用いて表面処理するステップを更に備えることを特徴とする請求項13記載の不揮発性メモリ素子の製造方法。
  15. 前記(TaO)1-x(TiO)xN(0.01≦x≦0.09)薄膜のTiとTaのモル組成比が、0.01〜1.0になるよう、化学気相蒸着法により蒸着することを特徴とする請求項8記載の不揮発性メモリ素子の製造方法。
  16. 前記(TaO)1-x(TiO)xN(xは前記に定義された通り)を蒸着して誘電体膜を形成するステップが、Ta蒸気は流量調節器を介して蒸発器に供給される一定量のTa(OC255溶液を140〜200℃で蒸発させて得て、Ti成分の蒸気はTi[OCH(CH324溶液を流量調節器を介して蒸発器に供給した後、一定量を200〜300℃で蒸発させて得るか、或いはTiCl4、TDMATまたはTDEATを前駆体として使用することを特徴とする請求項8記載の不揮発性メモリ素子の製造方法。
  17. 前記(TaO)1-x(TiO)xN(xは前記に定義された通り)を蒸着して誘電体膜を形成するステップが、Ti/Ta=0.01〜1.0のモル比で、反応ガスNH3とO2ガス量を10〜1000sccm内で定量供給して低圧化学気相蒸着チャンバー内で表面反応させることを特徴とする請求項8記載の不揮発性メモリ素子の製造方法。
  18. 前記誘電体膜を形成するステップ後に、インシチュー又はエキスシチューで、前記誘電体膜の表面を電気炉を用いた熱処理工程または急速熱処理工程を介して炭素化合物のような誘電体膜内の不純物を除去しながら誘電体膜の結晶化を誘導するステップを更に備えることを特徴とする請求項8記載の不揮発性メモリ素子の製造方法。
  19. 前記熱処理工程が、650〜950℃でN2O、O2またはN2雰囲気で進行することを特徴とする請求項18記載の不揮発性メモリ素子の製造方法。
  20. 半導体基板を提供するステップ、
    半導体基板上にゲート絶縁膜を形成するステップ、
    前記ゲート絶縁膜上にフローティングゲート用ポリシリコン層と、半球形ポリシリコン層を積層するステップ、
    前記半球形ポリシリコン層を窒化処理するステップ、
    前記窒化処理された半球形ポリシリコン層上に(TaO)1-x(TiO)xN(0.01≦x≦0.09)を蒸着して誘電体膜を形成するステップ、及び
    前記誘電体膜上に表面を電気炉を用いた熱処理または急速熱処理工程を介して誘電体膜の結晶化を誘導するステップ、および
    前記誘電体膜上にコントロールゲート用導電層を形成するステップ
    を含むことを特徴とする不揮発性メモリ素子の製造方法。
JP2000395492A 1999-12-30 2000-12-26 不揮発性メモリ素子及びその製造方法 Expired - Fee Related JP4493208B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990067182A KR100351450B1 (ko) 1999-12-30 1999-12-30 비휘발성 메모리 소자 및 그 제조방법
KR1999-67182 1999-12-30

Publications (2)

Publication Number Publication Date
JP2001223282A JP2001223282A (ja) 2001-08-17
JP4493208B2 true JP4493208B2 (ja) 2010-06-30

Family

ID=19634300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000395492A Expired - Fee Related JP4493208B2 (ja) 1999-12-30 2000-12-26 不揮発性メモリ素子及びその製造方法

Country Status (4)

Country Link
US (2) US6396099B2 (ja)
JP (1) JP4493208B2 (ja)
KR (1) KR100351450B1 (ja)
TW (1) TW480675B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351450B1 (ko) * 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR100415538B1 (ko) * 2001-09-14 2004-01-24 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터 및 그 제조 방법
JP2003168749A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 不揮発性半導体記憶装置及びその製造方法
KR100426482B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR20030082136A (ko) * 2002-04-16 2003-10-22 삼성전자주식회사 메탈 전극을 갖는 플래시 메모리 소자 및 그 제조 방법
US7005697B2 (en) 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
US20040176751A1 (en) * 2002-08-14 2004-09-09 Endovia Medical, Inc. Robotic medical instrument system
KR100537277B1 (ko) 2002-11-27 2005-12-19 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100482752B1 (ko) * 2002-12-26 2005-04-14 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100665396B1 (ko) * 2004-01-09 2007-01-04 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 제조 방법
JP2005311300A (ja) 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法
KR100539158B1 (ko) * 2004-04-20 2005-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트간 유전막 형성 방법
US7172947B2 (en) * 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
KR100580771B1 (ko) * 2004-10-01 2006-05-15 주식회사 하이닉스반도체 플래쉬 메모리소자의 형성방법
US7208793B2 (en) * 2004-11-23 2007-04-24 Micron Technology, Inc. Scalable integrated logic and non-volatile memory
KR100634262B1 (ko) 2005-03-05 2006-10-13 삼성전자주식회사 복합 유전막을 갖는 반도체 장치의 제조 방법
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7592251B2 (en) 2005-12-08 2009-09-22 Micron Technology, Inc. Hafnium tantalum titanium oxide films
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
KR100810071B1 (ko) 2006-09-29 2008-03-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100881018B1 (ko) * 2007-11-16 2009-01-30 주식회사 동부하이텍 반도체 소자의 제조 방법
JP5395415B2 (ja) * 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101744758B1 (ko) 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
CN109494224B (zh) * 2017-09-08 2020-12-01 华邦电子股份有限公司 非挥发性存储器装置及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235366A (ja) * 1991-08-20 1993-09-10 Natl Semiconductor Corp <Ns> 酸化タンタル制御ゲート絶縁膜を使用する自己整合型積層ゲートepromセル
JPH07263442A (ja) * 1994-03-17 1995-10-13 Sony Corp タンタル系高誘電体材料及び高誘電体膜の形成方法並びに半導体装置
JPH1084089A (ja) * 1996-06-24 1998-03-31 Hyundai Electron Ind Co Ltd 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法
JPH10189778A (ja) * 1996-12-26 1998-07-21 Sony Corp 半導体記憶素子およびその製造方法
JPH10261773A (ja) * 1997-03-18 1998-09-29 Matsushita Electron Corp 不揮発性半導体記憶装置の製造方法
JPH113981A (ja) * 1997-04-18 1999-01-06 Nippon Steel Corp 半導体装置及びその製造方法
JPH1117153A (ja) * 1997-06-11 1999-01-22 Hyundai Electron Ind Co Ltd 半導体素子のキャパシタ形成方法
JPH1174478A (ja) * 1997-09-01 1999-03-16 Matsushita Electron Corp 誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置
JPH11238412A (ja) * 1997-09-30 1999-08-31 Motorola Inc 電子構造体およびその製造方法
WO1999064645A1 (en) * 1998-06-12 1999-12-16 Applied Materials, Inc. A method and apparatus for the formation of dielectric layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107838A (ja) * 1983-11-17 1985-06-13 Nec Corp 半導体装置の製造方法
JPH03142883A (ja) * 1989-10-27 1991-06-18 Fujitsu Ltd 半導体装置及びその製造方法
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法
JPH05259387A (ja) * 1992-03-11 1993-10-08 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5767005A (en) * 1993-07-27 1998-06-16 Micron Technology, Inc. Method for fabricating a flash EEPROM
KR0172727B1 (ko) * 1995-12-30 1999-03-30 김주용 플래쉬 메모리 소자의 제조방법
US5753559A (en) * 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
KR100238218B1 (ko) * 1996-11-29 2000-02-01 윤종용 반도체장치의 커패시터 제조방법
US5970342A (en) * 1998-03-06 1999-10-19 Texas Instruments-Acer Incorporated Method of forming high capacitive-coupling ratio and high speed flash memories with a textured tunnel oxide
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
KR100327584B1 (ko) * 1999-07-01 2002-03-14 박종섭 반도체소자의 고정전용량 커패시터 형성방법
KR100494322B1 (ko) * 1999-12-22 2005-06-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100351450B1 (ko) * 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235366A (ja) * 1991-08-20 1993-09-10 Natl Semiconductor Corp <Ns> 酸化タンタル制御ゲート絶縁膜を使用する自己整合型積層ゲートepromセル
JPH07263442A (ja) * 1994-03-17 1995-10-13 Sony Corp タンタル系高誘電体材料及び高誘電体膜の形成方法並びに半導体装置
JPH1084089A (ja) * 1996-06-24 1998-03-31 Hyundai Electron Ind Co Ltd 半球形シリコンの製造方法及び半球形シリコンを利用した半導体素子のキャパシタの製造方法
JPH10189778A (ja) * 1996-12-26 1998-07-21 Sony Corp 半導体記憶素子およびその製造方法
JPH10261773A (ja) * 1997-03-18 1998-09-29 Matsushita Electron Corp 不揮発性半導体記憶装置の製造方法
JPH113981A (ja) * 1997-04-18 1999-01-06 Nippon Steel Corp 半導体装置及びその製造方法
JPH1117153A (ja) * 1997-06-11 1999-01-22 Hyundai Electron Ind Co Ltd 半導体素子のキャパシタ形成方法
JPH1174478A (ja) * 1997-09-01 1999-03-16 Matsushita Electron Corp 誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置
JPH11238412A (ja) * 1997-09-30 1999-08-31 Motorola Inc 電子構造体およびその製造方法
WO1999064645A1 (en) * 1998-06-12 1999-12-16 Applied Materials, Inc. A method and apparatus for the formation of dielectric layers

Also Published As

Publication number Publication date
US6396099B2 (en) 2002-05-28
JP2001223282A (ja) 2001-08-17
KR20010059661A (ko) 2001-07-06
US20010029075A1 (en) 2001-10-11
TW480675B (en) 2002-03-21
KR100351450B1 (ko) 2002-09-09
US20020109142A1 (en) 2002-08-15
US6893922B2 (en) 2005-05-17

Similar Documents

Publication Publication Date Title
JP4493208B2 (ja) 不揮発性メモリ素子及びその製造方法
US6627494B2 (en) Method for forming gate electrode of flash memory
JP2003100908A (ja) 高誘電膜を備えた半導体素子及びその製造方法
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4247421B2 (ja) 半導体装置のキャパシターの製造方法
US20030116795A1 (en) Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
US6339009B1 (en) Method of manufacturing capacitor of semiconductor device
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US6410400B1 (en) Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer
JP2003318284A (ja) 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法
KR100359860B1 (ko) 반도체 소자의 캐패시터 형성방법
US6448128B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6531372B2 (en) Method of manufacturing capacitor of semiconductor device using an amorphous TaON
KR100464649B1 (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
US20030052376A1 (en) Semiconductor device with high-k dielectric layer and method for manufacturing the same
JP2003007858A (ja) 半導体素子のキャパシタ形成方法
JP2003168684A (ja) 半導体素子の誘電膜形成方法
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
US7300805B2 (en) Method of manufacturing a ferroelectric capacitor
JP2001053256A (ja) 半導体メモリ素子のキャパシタ形成方法
JP2007317730A (ja) 強誘電体キャパシタの製造方法、強誘電体メモリおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees