JP2003007858A - 半導体素子のキャパシタ形成方法 - Google Patents
半導体素子のキャパシタ形成方法Info
- Publication number
- JP2003007858A JP2003007858A JP2002102829A JP2002102829A JP2003007858A JP 2003007858 A JP2003007858 A JP 2003007858A JP 2002102829 A JP2002102829 A JP 2002102829A JP 2002102829 A JP2002102829 A JP 2002102829A JP 2003007858 A JP2003007858 A JP 2003007858A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- capacitor
- dielectric film
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000003990 capacitor Substances 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910003071 TaON Inorganic materials 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims abstract description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 10
- 238000009832 plasma treatment Methods 0.000 claims abstract description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract 2
- 239000007789 gas Substances 0.000 claims description 20
- 229910052718 tin Inorganic materials 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 239000012495 reaction gas Substances 0.000 claims description 8
- 238000007740 vapor deposition Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 2
- 229910019899 RuO Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 230000001131 transforming effect Effects 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 238000001704 evaporation Methods 0.000 abstract description 2
- 229910004446 Ta2 O5 Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 51
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 30
- 239000010409 thin film Substances 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000010410 layer Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000002994 raw material Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910010282 TiON Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 102100024237 Stathmin Human genes 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 TaON又はTa2O5などのTa元素を含む誘電膜を
備えるキャパシタの形成方法において、電気的特性に優
れたCl基による損傷が少ない半導体素子のキャパシタ形
成方法を提供する。 【解決手段】 本発明による半導体素子のキャパシタ形
成方法においては、基板上部にキャパシタの下部電極を
形成する工程と、前記下部電極上にTa元素を含んだ誘電
体膜を形成する工程と、前記誘電体膜に窒素プラズマ処
理を実施して同誘電体膜の表面に窒化層を形成する工程
と、前記誘電体膜上にPECVD法により蒸着した第１のTiN
膜上にLPCVD法により第２のTiNを蒸着して前記キャパシ
タの上部電極を形成する工程が実施される。
備えるキャパシタの形成方法において、電気的特性に優
れたCl基による損傷が少ない半導体素子のキャパシタ形
成方法を提供する。 【解決手段】 本発明による半導体素子のキャパシタ形
成方法においては、基板上部にキャパシタの下部電極を
形成する工程と、前記下部電極上にTa元素を含んだ誘電
体膜を形成する工程と、前記誘電体膜に窒素プラズマ処
理を実施して同誘電体膜の表面に窒化層を形成する工程
と、前記誘電体膜上にPECVD法により蒸着した第１のTiN
膜上にLPCVD法により第２のTiNを蒸着して前記キャパシ
タの上部電極を形成する工程が実施される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
形成方法に関し、特に、半導体素子のキャパシタ形成方
法に関する。
形成方法に関し、特に、半導体素子のキャパシタ形成方
法に関する。
【０００２】
【従来の技術】半導体記憶素子であるDRAM(Dynamic Ran
dom Access Memory)の集積度が増加することに伴って記
憶情報の基本単位である１ビットを記憶させるメモリセ
ルの面積が順次小さくなっている。しかし、ソフトエラ
ー(Soft Error)を防止し、安定した動作を保持するため
には単位セル当たりの一定以上の充電容量が必要である
ため、セルの縮小に比例してキャパシタの面積を減少さ
せることはできない。従って、制限されたセル面積内に
メモリキャパシタの容量を適正値以上に保持させるため
の研究が要求されている。これは大略３つの方法に分け
て進行されて来た。すなわち、誘電体の厚さの減少、キ
ャパシタの有効面積の増加、誘電率が相対的に高い材料
の使用などが考慮されてきた。
dom Access Memory)の集積度が増加することに伴って記
憶情報の基本単位である１ビットを記憶させるメモリセ
ルの面積が順次小さくなっている。しかし、ソフトエラ
ー(Soft Error)を防止し、安定した動作を保持するため
には単位セル当たりの一定以上の充電容量が必要である
ため、セルの縮小に比例してキャパシタの面積を減少さ
せることはできない。従って、制限されたセル面積内に
メモリキャパシタの容量を適正値以上に保持させるため
の研究が要求されている。これは大略３つの方法に分け
て進行されて来た。すなわち、誘電体の厚さの減少、キ
ャパシタの有効面積の増加、誘電率が相対的に高い材料
の使用などが考慮されてきた。
【０００３】従来のキャパシタに用いられる誘電体膜
は、SiO2と、誘電率がSiO2の約２倍であるSi3N4を用い
たNO(Nitride-Oxide)薄膜又はONO(Oxide-Nitride-Oxid
e)薄膜が主なものであった。しかし、SiO2、NO(Nitride
-Oxide)、ONO(Oxide-Nitride-Oxide)薄膜などは、物質
自体の誘電率が小さいので誘電体薄膜の厚さを薄くして
表面的を広くしたとしても、高い静電容量を具現するこ
とができないので、新物質を導入せざるを得ない状況で
あった。
は、SiO2と、誘電率がSiO2の約２倍であるSi3N4を用い
たNO(Nitride-Oxide)薄膜又はONO(Oxide-Nitride-Oxid
e)薄膜が主なものであった。しかし、SiO2、NO(Nitride
-Oxide)、ONO(Oxide-Nitride-Oxide)薄膜などは、物質
自体の誘電率が小さいので誘電体薄膜の厚さを薄くして
表面的を広くしたとしても、高い静電容量を具現するこ
とができないので、新物質を導入せざるを得ない状況で
あった。
【０００４】従って、高集積DRAMでは、既存の誘電体薄
膜に代える物質として(Ba,Sr)TiO3(以下、BSTという)、
(Pb,Zr)TiO3(以下、PZTという)、Ta2O5、TiONなどの誘
電体薄膜を導入した。この中で、Ta2O5誘電体薄膜は、
シリコン窒化膜に比べて３倍以上の誘電率(約２０〜２
５)を有し、BSTやPZTに比べてエッチングが容易であ
る。また、CVD法により蒸着(deposition)する場合、ス
テップカバレージ(step coverage)に優れた特徴があ
る。しかし、前記Ta2O5層を化学量論比に合うように形
成することが困難であるため、最近ではTa2O5の不安定
な化学量論比を改善するため、TaON誘電体薄膜の開発が
なされている。
膜に代える物質として(Ba,Sr)TiO3(以下、BSTという)、
(Pb,Zr)TiO3(以下、PZTという)、Ta2O5、TiONなどの誘
電体薄膜を導入した。この中で、Ta2O5誘電体薄膜は、
シリコン窒化膜に比べて３倍以上の誘電率(約２０〜２
５)を有し、BSTやPZTに比べてエッチングが容易であ
る。また、CVD法により蒸着(deposition)する場合、ス
テップカバレージ(step coverage)に優れた特徴があ
る。しかし、前記Ta2O5層を化学量論比に合うように形
成することが困難であるため、最近ではTa2O5の不安定
な化学量論比を改善するため、TaON誘電体薄膜の開発が
なされている。
【０００５】前記のように高誘電率を有するTa2O5を誘
電体膜として用いるキャパシタでは、電極物質の選択が
誘電体の特性に大きく影響を及ぼす。すなわち、酸化タ
ンタル(Ta2O5)を用いたキャパシタは、既存のNO(Nitrid
e-Oxide)キャパシタとは異なってMIS構造に基づいてい
る。ここでMは、プレートノードとして用いられる金属
電極を示し、Iは絶縁体の誘電体を示し、またSはストレ
ージノードとして用いられるポリシリコンを示す。Ta2O
5キャパシタの上部電極であるプレート電極は、ポリシ
リコン/TiNかポリシリコン/WNの積層構造からなってい
る。一方、下部電極であるストレージ電極は、その表面
がRTN(Rapid Thermal Nitration)処理されたポリシリコ
ンを用いている。
電体膜として用いるキャパシタでは、電極物質の選択が
誘電体の特性に大きく影響を及ぼす。すなわち、酸化タ
ンタル(Ta2O5)を用いたキャパシタは、既存のNO(Nitrid
e-Oxide)キャパシタとは異なってMIS構造に基づいてい
る。ここでMは、プレートノードとして用いられる金属
電極を示し、Iは絶縁体の誘電体を示し、またSはストレ
ージノードとして用いられるポリシリコンを示す。Ta2O
5キャパシタの上部電極であるプレート電極は、ポリシ
リコン/TiNかポリシリコン/WNの積層構造からなってい
る。一方、下部電極であるストレージ電極は、その表面
がRTN(Rapid Thermal Nitration)処理されたポリシリコ
ンを用いている。
【０００６】MIS(Metal/Insulator/Silicon)構造では、
素子の集積化に応じて適正な静電容量を確保するため、
誘電体膜のTa2O5厚さを減少させることができる。Ta2O5
キャパシタの誘電体薄膜の厚さを減少させる方法は、キ
ャパシタの形成後、後続熱工程が重要である。すなわ
ち、後続工程の熱負担が少ないほどより薄いTa2O5薄膜
を形成することができる。Ta2O5薄膜をどのぐらい薄く
減らすことができるかについては、明らかに知られてい
ないが、その限界は概略２０Å〜３０Å程度である。し
かし、誘電体膜の厚さが２０Å〜３０Åより薄くなれ
ば、漏れ電流が増加するという問題点が発生する。
素子の集積化に応じて適正な静電容量を確保するため、
誘電体膜のTa2O5厚さを減少させることができる。Ta2O5
キャパシタの誘電体薄膜の厚さを減少させる方法は、キ
ャパシタの形成後、後続熱工程が重要である。すなわ
ち、後続工程の熱負担が少ないほどより薄いTa2O5薄膜
を形成することができる。Ta2O5薄膜をどのぐらい薄く
減らすことができるかについては、明らかに知られてい
ないが、その限界は概略２０Å〜３０Å程度である。し
かし、誘電体膜の厚さが２０Å〜３０Åより薄くなれ
ば、漏れ電流が増加するという問題点が発生する。
【０００７】このような問題を解決するため、下部電極
をポリシリコンに代えて金属(metal)で形成して誘電体
膜の厚さを減らす方法が試みられている。すなわち、下
部電極を金属で形成する場合には、誘電体薄膜の厚さを
減らすことに障害となる表面に存在する自然酸化膜が形
成されないため、Ta2O5薄膜の厚さを減らすことができ
る。
をポリシリコンに代えて金属(metal)で形成して誘電体
膜の厚さを減らす方法が試みられている。すなわち、下
部電極を金属で形成する場合には、誘電体薄膜の厚さを
減らすことに障害となる表面に存在する自然酸化膜が形
成されないため、Ta2O5薄膜の厚さを減らすことができ
る。
【０００８】しかし、金属下部電極を形成する場合、下
部電極の膜質に応じて漏れ電流の特性に大きい影響を及
ぼす。従って、金属でキャパシタの下部電極を形成する
場合には、シリコン基板またはポリシリコンプラグが下
部電極をなす金属膜と反応することを防止し、誘電体膜
の蒸着の際にソースガスとして用いられる酸素の拡散を
防止するため、下部電極下にバリヤー層(barrier laye
r)を形成することが肝要である。
部電極の膜質に応じて漏れ電流の特性に大きい影響を及
ぼす。従って、金属でキャパシタの下部電極を形成する
場合には、シリコン基板またはポリシリコンプラグが下
部電極をなす金属膜と反応することを防止し、誘電体膜
の蒸着の際にソースガスとして用いられる酸素の拡散を
防止するため、下部電極下にバリヤー層(barrier laye
r)を形成することが肝要である。
【０００９】一方、Ta2O5またはTiONが誘電膜として用
いられる場合、上部電極に如何なる物質が用いられるか
によってタンタル酸化膜の誘電膜の特性が変わる。
いられる場合、上部電極に如何なる物質が用いられるか
によってタンタル酸化膜の誘電膜の特性が変わる。
【００１０】チタニウムナイトライド(TiN)膜は、他の
導電性物質に比べて相対的に安定した特性を有し、化学
気相蒸着(Chemical Vapor Deposition)法により蒸着が
可能であって、良い蒸着特性が得られるため、上部電極
に広く用いられる。
導電性物質に比べて相対的に安定した特性を有し、化学
気相蒸着(Chemical Vapor Deposition)法により蒸着が
可能であって、良い蒸着特性が得られるため、上部電極
に広く用いられる。
【００１１】前記金属上部電極にTiNを用いる場合、TiN
は蒸着する時、高温より低温で電気的特性が良好であ
る。しかし、原料物質にTiCl4を用いているため、低温
でTiNの蒸着工程を実施する場合には、Cl基によりTaON
薄膜が損傷されることになる。なお、低温において蒸着
されるため緻密なTiN薄膜が得られないので、TaON、ま
たはTa2O5薄膜とTiN界面に還元されたTaが存在すること
になり、高い漏れ電流の原因となるので、TaONまたはTa
2O5キャパシタの電気的特性に影響を及ぼすという問題
点がある。
は蒸着する時、高温より低温で電気的特性が良好であ
る。しかし、原料物質にTiCl4を用いているため、低温
でTiNの蒸着工程を実施する場合には、Cl基によりTaON
薄膜が損傷されることになる。なお、低温において蒸着
されるため緻密なTiN薄膜が得られないので、TaON、ま
たはTa2O5薄膜とTiN界面に還元されたTaが存在すること
になり、高い漏れ電流の原因となるので、TaONまたはTa
2O5キャパシタの電気的特性に影響を及ぼすという問題
点がある。
【００１２】
【発明が解決しようとする課題】本発明は、前記のよう
な問題点を解決するため、TaON又はTa2O5などのTa元素
を含む誘電膜を備えるキャパシタの形成方法において、
電気的特性に優れたCl基による損傷が少ない半導体素子
のキャパシタ形成方法を提供することにその目的があ
る。
な問題点を解決するため、TaON又はTa2O5などのTa元素
を含む誘電膜を備えるキャパシタの形成方法において、
電気的特性に優れたCl基による損傷が少ない半導体素子
のキャパシタ形成方法を提供することにその目的があ
る。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
め、本発明による半導体素子のキャパシタ形成方法にお
いては、基板上部にキャパシタの下部電極を形成する工
程と、前記下部電極上にTa元素を含んだ誘電体膜を形成
する工程と前記誘電体膜に窒素プラズマ処理を実施して
同誘電体膜の表面に窒化層を形成する工程と、前記誘電
体膜上にPECVD法により蒸着した第１のTiN膜上にLPCVD
法により第２のTiNを蒸着して上部電極を形成する工程
が実施される。
め、本発明による半導体素子のキャパシタ形成方法にお
いては、基板上部にキャパシタの下部電極を形成する工
程と、前記下部電極上にTa元素を含んだ誘電体膜を形成
する工程と前記誘電体膜に窒素プラズマ処理を実施して
同誘電体膜の表面に窒化層を形成する工程と、前記誘電
体膜上にPECVD法により蒸着した第１のTiN膜上にLPCVD
法により第２のTiNを蒸着して上部電極を形成する工程
が実施される。
【００１４】本発明は、Ta2O5またはTaONなどのTa元素
を含む誘電体膜を備えるキャパシタの形成方法に関する
ものであって、上部電極のTiN蒸着の前にTiN蒸着の際に
発生するCl基がTaON誘電体薄膜を損傷させることを防止
するため、前記誘電体膜をNH 3などを用いて窒素プラズ
マ処理する。この窒素プラズマ処理の後には、上部電極
であるTiNと前記誘電体膜との界面反応を最小化するた
め、PECVD(Plasma Enhanced Chemical Vapor Depositio
n)法により緻密な第１のTiN膜を蒸着し、その上にLPCVD
(Low Pressure Chemical Vapor Deposition)法によりカ
バレージ特性に優れた第２のTiN膜を蒸着して上部電極
を形成する。すなわち、本発明はPECVD法の優秀な電気
的特性とLPCVDの優秀なステップカバレージ性を用いた
ものである。好ましくは、前記PECVD-TiNとLPCVD-TiNと
は、同じチャンバー(chamber)でインシツ(in-situ)に進
行する。
を含む誘電体膜を備えるキャパシタの形成方法に関する
ものであって、上部電極のTiN蒸着の前にTiN蒸着の際に
発生するCl基がTaON誘電体薄膜を損傷させることを防止
するため、前記誘電体膜をNH 3などを用いて窒素プラズ
マ処理する。この窒素プラズマ処理の後には、上部電極
であるTiNと前記誘電体膜との界面反応を最小化するた
め、PECVD(Plasma Enhanced Chemical Vapor Depositio
n)法により緻密な第１のTiN膜を蒸着し、その上にLPCVD
(Low Pressure Chemical Vapor Deposition)法によりカ
バレージ特性に優れた第２のTiN膜を蒸着して上部電極
を形成する。すなわち、本発明はPECVD法の優秀な電気
的特性とLPCVDの優秀なステップカバレージ性を用いた
ものである。好ましくは、前記PECVD-TiNとLPCVD-TiNと
は、同じチャンバー(chamber)でインシツ(in-situ)に進
行する。
【００１５】本発明により形成されるキャパシタの下部
電極は電荷貯蔵電極となり、上部電極はセルプレートと
なる。電荷貯蔵電極の構造としては、単純スタック構
造、シリンダー構造、多層フィン構造及びコンケーブ構
造などがあり得る。本発明の実施例では、下部電極がTi
NであるMIM構造や、それ以外にRu、Pt、Ir、Os、W、M
o、Co、Ni、Au、Ag及びRuO2、IrO2のような酸化物電極
が用いられるし、不純物がドーピングされたポリシリコ
ン層を用いて金属-絶縁膜-半導体構造(MIS 構造)のキャ
パシタを形成することもできる。
電極は電荷貯蔵電極となり、上部電極はセルプレートと
なる。電荷貯蔵電極の構造としては、単純スタック構
造、シリンダー構造、多層フィン構造及びコンケーブ構
造などがあり得る。本発明の実施例では、下部電極がTi
NであるMIM構造や、それ以外にRu、Pt、Ir、Os、W、M
o、Co、Ni、Au、Ag及びRuO2、IrO2のような酸化物電極
が用いられるし、不純物がドーピングされたポリシリコ
ン層を用いて金属-絶縁膜-半導体構造(MIS 構造)のキャ
パシタを形成することもできる。
【００１６】
【発明の実施の形態】以下、図面を参照しながら本発明
の一実施例を詳しく説明する。
の一実施例を詳しく説明する。
【００１７】先ず、図１に示すように所定の下部構造
(図示せず)形成が完了した半導体基板１００上にポリシ
リコンプラグ１０５を形成し、下部電極１１０を形成す
る。前記所定の下部構造は、素子分離酸化膜、そしてゲ
ート酸化膜、ゲート電極ソース/ドレイン電極とから構
成されるモス電界効果トランジスタ(MOSFET)を含む。
(図示せず)形成が完了した半導体基板１００上にポリシ
リコンプラグ１０５を形成し、下部電極１１０を形成す
る。前記所定の下部構造は、素子分離酸化膜、そしてゲ
ート酸化膜、ゲート電極ソース/ドレイン電極とから構
成されるモス電界効果トランジスタ(MOSFET)を含む。
【００１８】ポリシリコンプラグ１０５を形成した後に
はポリシリコン表面をHF、または緩衝酸化エッチング剤
(Buffered Oxide Etchant、BOE)によりエッチングし
て、自然酸化膜(図示せず)を除去する。次いで、接着層
(glue layer)であるTi膜(図示せず)を蒸着し、拡散防止
のためのバリヤー層(barrier layer)にTiN(図示せず)を
蒸着した後、下部電極であるTiN膜１１０を蒸着する。
はポリシリコン表面をHF、または緩衝酸化エッチング剤
(Buffered Oxide Etchant、BOE)によりエッチングし
て、自然酸化膜(図示せず)を除去する。次いで、接着層
(glue layer)であるTi膜(図示せず)を蒸着し、拡散防止
のためのバリヤー層(barrier layer)にTiN(図示せず)を
蒸着した後、下部電極であるTiN膜１１０を蒸着する。
【００１９】次いで、図２に示すようにTaONなどのTa元
素を含む誘電体膜１１５を形成する。本発明の実施例で
は前記誘電体膜１１５をTaONで形成する。
素を含む誘電体膜１１５を形成する。本発明の実施例で
は前記誘電体膜１１５をTaONで形成する。
【００２０】TaONを形成するための反応原料として用い
られるタンタルエチレート(Ta(OC2H 5)5)は常温で液体状
態であるので、１７０℃〜１９０℃に保持した気化器で
気相状態に調整される。反応ガスであるNH3ガスを１０s
ccm〜１０００sccm程度用いて反応炉内の圧力を０.１to
rr〜２torrに保持し、３００℃〜４００℃に加熱したウ
ェーハにTaONを蒸着して誘電体膜１１５を形成する。
られるタンタルエチレート(Ta(OC2H 5)5)は常温で液体状
態であるので、１７０℃〜１９０℃に保持した気化器で
気相状態に調整される。反応ガスであるNH3ガスを１０s
ccm〜１０００sccm程度用いて反応炉内の圧力を０.１to
rr〜２torrに保持し、３００℃〜４００℃に加熱したウ
ェーハにTaONを蒸着して誘電体膜１１５を形成する。
【００２１】次いで、図３に示すように、TaON誘電体膜
１１５内の酸素欠乏及び炭素を除去するため、３００℃
〜５００℃で１分〜５分の間、N2ガスとO2ガスとを用い
てプラズマ処理を実施する。このプラズマ熱処理に代え
て紫外線-オゾン(UV-O3)ガスにより処理すること可能で
ある。前記プラズマ処理の後には、５００℃〜６５０℃
の温度にてN2ガスとO2とを用いて３０秒〜６０秒間RTO
(Rapid Thermal Oxidation)工程を実施する。これは、
誘電体膜と下部電極との界面を安定化させると共に、誘
電体薄膜を結晶化させることによって、誘電体の誘電率
を増加させることに役立つ。
１１５内の酸素欠乏及び炭素を除去するため、３００℃
〜５００℃で１分〜５分の間、N2ガスとO2ガスとを用い
てプラズマ処理を実施する。このプラズマ熱処理に代え
て紫外線-オゾン(UV-O3)ガスにより処理すること可能で
ある。前記プラズマ処理の後には、５００℃〜６５０℃
の温度にてN2ガスとO2とを用いて３０秒〜６０秒間RTO
(Rapid Thermal Oxidation)工程を実施する。これは、
誘電体膜と下部電極との界面を安定化させると共に、誘
電体薄膜を結晶化させることによって、誘電体の誘電率
を増加させることに役立つ。
【００２２】次いで、図４に示すように、誘電体膜１１
５をNH3プラズマ処理する。
５をNH3プラズマ処理する。
【００２３】NH3ガスは、酸素を還元させてTaON表面に
窒化層(図示せず)を形成する。すなわち、上部電極とし
てTiNを蒸着する前に、Taを含む誘電体膜１１５に影響
を及ぼすClの影響を減らすために、NH3ガス雰囲気下で
プラズマ熱処理を実施して、Taを含む誘電体膜１１５の
表面を窒化させる。NH3ガスの量は、１０sccm〜１００
０sccmにする。この場合、R.F.電力(R.F.Power)を３０w
att〜１０００wattに変圧し、反応圧力を０.１torr〜２
torrに保持して１秒〜１２０秒の間プラズマ処理を実施
する。
窒化層(図示せず)を形成する。すなわち、上部電極とし
てTiNを蒸着する前に、Taを含む誘電体膜１１５に影響
を及ぼすClの影響を減らすために、NH3ガス雰囲気下で
プラズマ熱処理を実施して、Taを含む誘電体膜１１５の
表面を窒化させる。NH3ガスの量は、１０sccm〜１００
０sccmにする。この場合、R.F.電力(R.F.Power)を３０w
att〜１０００wattに変圧し、反応圧力を０.１torr〜２
torrに保持して１秒〜１２０秒の間プラズマ処理を実施
する。
【００２４】次いで、図５に示すように、PECVD法によ
り第１のTiN膜１２０を蒸着し、LPCVD法により第２のTi
N膜１２５を順次的に蒸着して上部電極を形成する。
り第１のTiN膜１２０を蒸着し、LPCVD法により第２のTi
N膜１２５を順次的に蒸着して上部電極を形成する。
【００２５】PECVD法を用いた第１のTiN膜１２０の蒸着
方法は以下の通りである。原料物質としてはTiCl4を用
いるし、反応ガスとしてはNH3を用いる。反応炉の温度
は、５００℃〜６００℃に保持する。反応圧力は、１０
０mTorr〜１０Torrに保持する。反応ソースであるTiCl4
の量は５０mg〜４００mgとする。反応ガスとしてはNH3
ガスの量を１０sccm〜１０００sccmとする。R.F.電力
(R.F.Power)は３０watt〜４００wattに保持し、下部ヒ
ーター(SUB HEATER)を接地(ground)とし、シャワーヘッ
ド(SHOWER HEAD)を電極(electrode)とする。
方法は以下の通りである。原料物質としてはTiCl4を用
いるし、反応ガスとしてはNH3を用いる。反応炉の温度
は、５００℃〜６００℃に保持する。反応圧力は、１０
０mTorr〜１０Torrに保持する。反応ソースであるTiCl4
の量は５０mg〜４００mgとする。反応ガスとしてはNH3
ガスの量を１０sccm〜１０００sccmとする。R.F.電力
(R.F.Power)は３０watt〜４００wattに保持し、下部ヒ
ーター(SUB HEATER)を接地(ground)とし、シャワーヘッ
ド(SHOWER HEAD)を電極(electrode)とする。
【００２６】LPCVD法を用いた第２のTiN膜１２５を蒸着
する時、原料物質としてはTiCl4を用い、反応ガスとし
てはNH3を用いる。反応炉の温度は５００℃〜６００℃
に保持する。反応圧力は、１００mTorr〜１０Torrに保
持する。反応ソースであるTiCl4の量は、５０mg〜４０
０mgにする。反応ガスとしてのNH3ガスの量は１０sccm
〜１０００sccmにする。好ましくは、前記PECVD法を用
いた第１TiN膜１２０と前記LPCVDを用いた第２TiN膜１
２５とは、同じチャンバー(chamber)でインシツ(In-sit
u)に進行する。
する時、原料物質としてはTiCl4を用い、反応ガスとし
てはNH3を用いる。反応炉の温度は５００℃〜６００℃
に保持する。反応圧力は、１００mTorr〜１０Torrに保
持する。反応ソースであるTiCl4の量は、５０mg〜４０
０mgにする。反応ガスとしてのNH3ガスの量は１０sccm
〜１０００sccmにする。好ましくは、前記PECVD法を用
いた第１TiN膜１２０と前記LPCVDを用いた第２TiN膜１
２５とは、同じチャンバー(chamber)でインシツ(In-sit
u)に進行する。
【００２７】尚、本発明は、上記実施例に限られるもの
ではない。本発明の趣旨から逸脱しない範囲内で多様に
変更実施することが可能である。
ではない。本発明の趣旨から逸脱しない範囲内で多様に
変更実施することが可能である。
【００２８】
【発明の効果】上述したように実施される本発明による
と、上部電極のTiN薄膜の蒸着前にTa元素を含む誘電体
膜をNH3プラズマ処理して、上部電極形成のためのTiN薄
膜の蒸着の際に発生するCl基による誘電体膜の損傷(dam
age)を減少させることができる。
と、上部電極のTiN薄膜の蒸着前にTa元素を含む誘電体
膜をNH3プラズマ処理して、上部電極形成のためのTiN薄
膜の蒸着の際に発生するCl基による誘電体膜の損傷(dam
age)を減少させることができる。
【００２９】また、TiN上部電極の形成時にまずPECVD法
により緻密な薄膜を形成し、さらにLPCVD法により蒸着
することにより電気的特性が改善される有利な効果があ
る。
により緻密な薄膜を形成し、さらにLPCVD法により蒸着
することにより電気的特性が改善される有利な効果があ
る。
【図１】 本発明にかかる半導体素子のキャパシタ形成
過程において、ポリシリコンプラグ上にTi/TiN下部電極
を形成したことを示す断面図である。
過程において、ポリシリコンプラグ上にTi/TiN下部電極
を形成したことを示す断面図である。
【図２】 本発明にかかる半導体素子のキャパシタ形成
過程において、Ti/TiN下部電極上に誘電膜を形成したこ
とを示す断面図である。
過程において、Ti/TiN下部電極上に誘電膜を形成したこ
とを示す断面図である。
【図３】 本発明にかかる半導体素子のキャパシタ形成
過程において、N2とO2プラズマ熱処理及びRTO熱処理を
図示的に示す断面図である。
過程において、N2とO2プラズマ熱処理及びRTO熱処理を
図示的に示す断面図である。
【図４】 本発明にかかる半導体素子のキャパシタ形成
過程において、NH3プラズマ処理を図示的に示す断面図
である。
過程において、NH3プラズマ処理を図示的に示す断面図
である。
【図５】 本発明にかかる半導体素子のキャパシタ形成
過程において、誘電膜上に上部電極を形成したことを示
す断面図である。
過程において、誘電膜上に上部電極を形成したことを示
す断面図である。
１０５...ポリシリコン、１１０...TiN/Ti層、１１
５...誘電体膜、１２０...PECVD-TiN、１２５...PECVD-
TiN
５...誘電体膜、１２０...PECVD-TiN、１２５...PECVD-
TiN
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 朴 基善
大韓民国京畿道利川市夫鉢邑牙美里山136
−１ 株式会社ハイニックスセミコンダク
ター内
Ｆターム(参考） 5F038 AC05 AC15 AC16 AC18 EZ11
EZ14 EZ17 EZ20
5F058 BA05 BB06 BD12 BF74 BJ04
5F083 AD21 GA27 GA30 JA05 JA32
JA39 JA40 PR00 PR05 PR13
PR21 PR22
Claims (19)
- 【請求項１】 基板上部にキャパシタの下部電極を形成
する工程と、 前記下部電極上にTa元素を含んだ誘電体膜を形成する工
程と、 前記誘電体膜に窒素プラズマ処理を実施して同誘電体膜
の表面に窒化層を形成する工程と、 前記誘電体膜上にPECVD法により蒸着した第１のTiN膜の
上面にLPCVD法により第２のTiN膜を蒸着した前記キャパ
シタの上部電極を形成する工程とを含むことを特徴とす
る半導体素子のキャパシタ形成方法。 - 【請求項２】 前記誘電体膜が、TaON又はTa2O5から選
択したいずれか１つの物質からなることを特徴とする請
求項１に記載の半導体素子のキャパシタ形成方法。 - 【請求項３】 前記誘電体膜を形成する工程が、前記下
部電極上にTaONを用いて形成した誘電体膜を酸素雰囲気
の下で熱処理する工程を含むことを特徴とする請求項２
に記載の半導体素子のキャパシタ形成方法。 - 【請求項４】 前記誘電体膜を酸素雰囲気にて熱処理す
る工程として、 N2ガスとO2ガスを用いたプラズマ熱処理又は紫外線-オ
ゾン(UV/O3)の熱処理からなる第１の熱処理工程と、 N2ガスとO2ガスを用いてRTO処理する第２の熱処理工程
とを実施したことを特徴とする請求項３に記載の半導体
素子のキャパシタ形成方法。 - 【請求項５】 前記誘電体膜を形成する工程において、
気化したタンタルエチレートをソースガスとして用いる
ことを特徴とする請求項３に記載した半導体素子のキャ
パシタ形成方法。 - 【請求項６】 前記誘電体膜を形成する工程において、
反応ガスとしてNH3ガスを用いることを特徴とする請求
項５に記載の半導体素子のキャパシタ形成方法 - 【請求項７】 前記誘電体膜を形成する工程において、
前記誘電体膜を０.１torr〜２torrの圧力下で形成する
ことを特徴とする請求項５に記載の半導体素子のキャパ
シタ形成方法。 - 【請求項８】 前記誘電体膜を形成する工程において、
前記誘電体膜を３００℃〜４００℃に加熱したウェーハ
上に蒸着することを特徴とする請求項６に記載の半導体
素子のキャパシタ形成方法。 - 【請求項９】 前記第１の熱処理工程を、３００℃〜５
００℃の温度下で１分〜５分間実施することを特徴とす
る請求項４に記載の半導体素子のキャパシタ形成方法。 - 【請求項１０】 前記第２の熱処理工程を、５００℃〜
６５０℃の温度にてN2ガスとO2ガスを用いて３０秒〜６
０秒間実施することを特徴とする請求項４に記載の半導
体素子のキャパシタ形成方法。 - 【請求項１１】 前記窒素プラズマ処理工程において、
NH3プラズマを用いることを特徴とする請求項１に記載
の半導体素子のキャパシタ形成方法。 - 【請求項１２】 前記窒素プラズマ処理工程を、R.F.電
力(R.F.Power)を３０ワット〜１０００ワットに変圧し
た電力により０.１torr〜２torr圧力下で実施すること
を特徴とする請求項１１に記載の半導体素子のキャパシ
タ形成方法。 - 【請求項１３】 前記下部電極を、TiN、Ru、Pt、Ir、O
s、W、Mo、Co、Ni、Au、Ag、RuO2、IRO2から選択したい
ずれか１つの物質から形成されたことを特徴とする請求
項１に記載の半導体素子のキャパシタ形成方法。 - 【請求項１４】 前記第１のTiN膜を、TiCl4を反応ソー
スとして用いて蒸着することを特徴とする請求項１に記
載の半導体素子のキャパシタ形成方法。 - 【請求項１５】 前記第１のTiN膜を、NH3反応ガスを用
いて形成することを特徴とする請求項１４に記載の半導
体素子のキャパシタ形成方法。 - 【請求項１６】 前記第１のTiN膜を、５００℃〜６０
０℃の温度にて１００mTorr〜１０Torrの圧力下で蒸着
することを特徴とする請求項１または請求項１５に記載
の半導体素子のキャパシタ形成方法。 - 【請求項１７】 前記第２のTiN膜を、TiCl4を反応ソー
スとして用いて蒸着することを特徴とする請求項１に記
載の半導体素子のキャパシタ形成方法。 - 【請求項１８】 前記第２のTiN膜を、NH3反応ガスを用
いて形成することを特徴とする請求項１７に記載の半導
体素子のキャパシタ形成方法。 - 【請求項１９】 前記第２のTiN膜を、５００℃〜６０
０℃の温度にて１００mTorr〜１０Torrの圧力下で蒸着
することを特徴とする請求項１または請求項１８に記載
の半導体素子のキャパシタ形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0032688A KR100410389B1 (ko) | 2001-06-12 | 2001-06-12 | 반도체 소자의 캐패시터 제조방법 |
| KR2001-032688 | 2001-06-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007858A true JP2003007858A (ja) | 2003-01-10 |
| JP4063570B2 JP4063570B2 (ja) | 2008-03-19 |
Family
ID=19710690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002102829A Expired - Fee Related JP4063570B2 (ja) | 2001-06-12 | 2002-04-04 | 半導体素子のキャパシタ形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6635524B2 (ja) |
| JP (1) | JP4063570B2 (ja) |
| KR (1) | KR100410389B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008114609A1 (ja) * | 2007-03-19 | 2008-09-25 | Nec Corporation | 半導体装置及びその製造方法 |
| JP2013526357A (ja) * | 2010-05-21 | 2013-06-24 | ネステク ソシエテ アノニム | 遠隔制御される食品加工器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859263B1 (ko) * | 2007-02-22 | 2008-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그 제조 방법 |
| JP2014154632A (ja) * | 2013-02-06 | 2014-08-25 | Rohm Co Ltd | 多層構造体、コンデンサ素子およびその製造方法 |
| US11038010B2 (en) * | 2015-01-29 | 2021-06-15 | Taiwan Semiconductor Manufacturing Company Limited | Capacitor structure and method of making the same |
| CN104882366B (zh) * | 2015-03-31 | 2017-12-05 | 浙江工业大学 | 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801401A (en) | 1997-01-29 | 1998-09-01 | Micron Technology, Inc. | Flash memory with microcrystalline silicon carbide film floating gate |
| DE19825736C2 (de) | 1997-06-11 | 2003-09-18 | Hyundai Electronics Ind | Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung |
| KR100445409B1 (ko) * | 1997-06-30 | 2004-11-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| US6031263A (en) | 1997-07-29 | 2000-02-29 | Micron Technology, Inc. | DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate |
| US5926740A (en) | 1997-10-27 | 1999-07-20 | Micron Technology, Inc. | Graded anti-reflective coating for IC lithography |
| US5886368A (en) | 1997-07-29 | 1999-03-23 | Micron Technology, Inc. | Transistor with silicon oxycarbide gate and methods of fabrication and use |
| US6057628A (en) | 1997-12-01 | 2000-05-02 | Board Of Regents Of The University Of Nebraska | Piezoelectric sensors/actuators for use in refractory environments |
| KR100271715B1 (ko) * | 1997-12-10 | 2000-11-15 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| US6015917A (en) | 1998-01-23 | 2000-01-18 | Advanced Technology Materials, Inc. | Tantalum amide precursors for deposition of tantalum nitride on a substrate |
| KR100293713B1 (ko) * | 1998-12-22 | 2001-07-12 | 박종섭 | 메모리소자의 커패시터 제조방법 |
| KR20000042480A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| JP2000208720A (ja) * | 1999-01-13 | 2000-07-28 | Lucent Technol Inc | 電子デバイス、ｍｏｍキャパシタ、ｍｏｓトランジスタ、拡散バリア層 |
| US6114198A (en) * | 1999-05-07 | 2000-09-05 | Vanguard International Semiconductor Corporation | Method for forming a high surface area capacitor electrode for DRAM applications |
| KR100482753B1 (ko) * | 1999-11-09 | 2005-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
-
2001
- 2001-06-12 KR KR10-2001-0032688A patent/KR100410389B1/ko not_active IP Right Cessation
-
2002
- 2002-04-04 JP JP2002102829A patent/JP4063570B2/ja not_active Expired - Fee Related
- 2002-06-12 US US10/166,602 patent/US6635524B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008114609A1 (ja) * | 2007-03-19 | 2008-09-25 | Nec Corporation | 半導体装置及びその製造方法 |
| JP2013526357A (ja) * | 2010-05-21 | 2013-06-24 | ネステク ソシエテ アノニム | 遠隔制御される食品加工器 |
| US9125518B2 (en) | 2010-05-21 | 2015-09-08 | Nestec S.A. | Remote controlled food processor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030008455A1 (en) | 2003-01-09 |
| KR100410389B1 (ko) | 2003-12-18 |
| KR20020094463A (ko) | 2002-12-18 |
| US6635524B2 (en) | 2003-10-21 |
| JP4063570B2 (ja) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100422565B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6849505B2 (en) | Semiconductor device and method for fabricating the same | |
| JP4493208B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US6486022B2 (en) | Method of fabricating capacitors | |
| JP4486735B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| KR100418580B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6656788B2 (en) | Method for manufacturing a capacitor for semiconductor devices | |
| JP2001203339A (ja) | 半導体素子のキャパシタ製造方法 | |
| US6777740B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JP4063570B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| JP2001057414A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| US20030052376A1 (en) | Semiconductor device with high-k dielectric layer and method for manufacturing the same | |
| JP4223248B2 (ja) | 半導体素子の誘電膜形成方法 | |
| JP2003163284A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR100559136B1 (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR100390837B1 (ko) | 캐패시터 제조 방법 | |
| KR100448242B1 (ko) | 반도체 소자의 캐패시터 상부전극 제조방법 | |
| KR100388465B1 (ko) | 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 | |
| US6716717B2 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100388466B1 (ko) | 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 | |
| KR20040001902A (ko) | 반도체장치의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |