JP5395415B2 - 薄膜トランジスタの作製方法 - Google Patents

Description

薄膜トランジスタ及び少なくとも画素部に薄膜トランジスタを用いた表示装置、並びにそれらの作製方法に関する。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

画像表示装置のスイッチング素子として、非晶質半導体膜を用いた薄膜トランジスタ、結晶粒径が１００ｎｍ以上の多結晶半導体膜を用いた薄膜トランジスタ等が用いられている。多結晶半導体膜の形成方法としては、パルス発振のエキシマレーザビームを光学系により線状に加工して、非晶質珪素膜に対し線状ビームを走査させながら照射して結晶化する技術が知られている。

また、画像表示装置のスイッチング素子として、微結晶シリコン膜またはゲルマニウムを含む微結晶シリコン膜を用いた薄膜トランジスタが用いられている（特許文献１及び２）。
特開平４−２４２７２４号公報 特開２００５−４９８３２号公報

多結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタは、非晶質半導体膜をチャネル形成領域に用いた薄膜トランジスタに比べて移動度が２桁以上高く、半導体表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。しかしながら、非晶質半導体膜をチャネル形成領域に用いた場合に比べて、半導体膜の結晶化のために工程が複雑化するため、その分歩留まりが低減し、コストが高まるという問題がある。

また、微結晶ゲルマニウム膜をチャネル形成領域に用いた薄膜トランジスタは、オフ電流が高いという問題がある。また、ゲルマニウム薄膜は、絶縁膜上における密着性が低く、薄膜トランジスタの作製工程において、歩留まりが低減するという問題がある。

上述した問題に鑑み、電気特性が優れた薄膜トランジスタ、及びそれを有する表示装置、並びにそれらを歩留まり高く作製する方法を提案することを課題の一とする。

ゲート電極と、ゲート絶縁膜と、ゲート絶縁膜の表面に形成されるシリコンを主成分とする結晶粒と、ゲート絶縁膜及び結晶粒を覆うゲルマニウムを主成分とする半導体膜と、ゲルマニウムを主成分とする半導体膜に接するバッファ層とが重畳する薄膜トランジスタと、当該薄膜トランジスタを備えた表示装置である。

ゲルマニウムを主成分とする半導体膜は、シリコンを主成分とする結晶粒を介してゲート絶縁膜上に形成されるため、ゲート絶縁膜表面との接触面積が減少すると共に、シリコンを主成分とする結晶粒との接触面積が増加するため、界面における密着性が高まる。

また、バッファ層としては、非晶質シリコン膜がある。更には、窒素、水素、またはハロゲンのいずれか一つ以上を含む非晶質シリコン膜であってもよい。ゲルマニウムを主成分とする半導体膜の表面にバッファ層を形成することで、当該構造の薄膜トランジスタのオフ電流を低減することが可能である。また、ゲルマニウムを主成分とする半導体膜中に結晶粒が含まれる場合、当該結晶粒が酸化されることを低減することが可能であると共に、高抵抗領域となるため、ゲルマニウムを主成分とする半導体膜中の欠陥を低減することができる。

バッファ層は、プラズマＣＶＤ法、スパッタリング法等で形成することができる。また、非晶質シリコン膜を形成した後、非晶質シリコン膜を窒素プラズマ、水素プラズマ、またはハロゲンプラズマで処理して非晶質シリコン膜の表面を窒素化、水素化またはハロゲン化することができる。

また、ゲート絶縁膜上にシリコンを主成分とする半導体膜を形成し、当該シリコンを主成分とする半導体膜にプラズマを照射してシリコンを主成分とする半導体膜の一部をエッチングして、結晶性が高い結晶粒を密度高く形成する。次に、ゲルマニウムを含む堆積性気体、及び水素を原料ガスとしたプラズマＣＶＤ法により、ゲート絶縁膜及び結晶粒上に結晶性の高いゲルマニウムを主成分とする半導体膜を形成する。

ゲート絶縁膜上に形成するシリコンを主成分とする半導体膜としては、非晶質シリコン膜、非晶質シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜、微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜、または微結晶シリコン膜をスパッタリング法、ＣＶＤ法等により形成する。

シリコンを主成分とする半導体膜に照射するプラズマとしては、水素、フッ素、フッ化物のいずれか一つ以上をプラズマＣＶＤ装置の反応室内に導入し、高周波電源を印加してプラズマを発生させる。当該プラズマには、少なくとも、水素プラズマまたはフッ素プラズマが含まれており、シリコンを主成分とする半導体膜の非晶質成分をエッチングする。特に、シリコンを主成分とする半導体膜が微結晶シリコン膜または微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜の場合、結晶粒が小さく、その間を埋める非晶質成分をエッチングすることで、結晶性の高い結晶粒を密度高く残存させることができる。また、ゲート絶縁膜上に形成されるシリコンを主成分とする半導体膜が、非晶質シリコン膜または非晶質シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜の場合は、非晶質成分をエッチングするとともに、一部を結晶化し、微細な結晶粒を密度高く形成することができる。このため、ゲート絶縁膜との界面における非晶質成分をもプラズマによりエッチングされるため、ゲート絶縁膜上には結晶性の高い結晶粒を形成することができる。

ゲート絶縁膜及びシリコンを主成分とする結晶粒上に形成するゲルマニウムを主成分とする半導体膜は、少なくともゲルマニウムを含む堆積性気体を原料ガスとしたプラズマＣＶＤ法により、非晶質ゲルマニウム膜、非晶質シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜、微結晶ゲルマニウム膜、または微結晶シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜を形成する。

また、ゲルマニウムを主成分とする半導体膜が、微結晶ゲルマニウム膜、または微結晶シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜の場合、シリコンを主成分とする結晶粒から結晶成長させる。結晶成長はゲート絶縁膜表面に対して法線方向に結晶成長するため、柱状の結晶粒が繋がった微結晶ゲルマニウム膜を形成することができる。また、ゲート絶縁膜上にある結晶粒から結晶成長するため、ゲート絶縁膜との界面における結晶性が高く、また膜中の結晶性も高い微結晶ゲルマニウム膜、または微結晶シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜を形成することができる。また、このような微結晶ゲルマニウム膜、または微結晶シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜を薄膜トランジスタのチャネル形成領域に用いることで、移動度やオン電流の高い薄膜トランジスタを作製することができる。

なお、ゲート絶縁膜上にシリコンを主成分とする半導体膜を形成する前に、フッ素、フッ化物気体、または水素の少なくとも一つ以上をプラズマＣＶＤ装置の反応室内に導入し高周波電源を印加して、プラズマを発生させて、ゲート絶縁膜の一部をエッチングしてもよい。当該エッチングによりゲート絶縁膜の表面に凹凸を形成することができる。当該凹凸を有する絶縁膜上に、シリコンを主成分とする半導体膜を形成し、プラズマに曝すことにより、結晶粒の密度を高めやすくなり、柱状の結晶粒が密接に繋がった微結晶ゲルマニウム膜または微結晶シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜を形成することができる。

また、シリコンを主成分とする結晶粒またはゲルマニウムを主成分とする半導体膜にドナーとなる不純物元素を添加してもよい。シリコンを主成分とする結晶粒またはゲルマニウムを主成分とする半導体膜にドナーとなる不純物元素を添加することで、シリコンを主成分とする結晶粒またはゲルマニウムを主成分とする半導体膜の結晶性が高まり、導電率が高まるとともに、ゲート絶縁膜との界面における結晶性を高めることが可能である。このため、当該ドナーとなる不純物元素を含むゲルマニウムを主成分とする半導体膜を薄膜トランジスタのチャネル形成領域に用いることで、移動度やオン電流の高い薄膜トランジスタを作製することができる。

シリコンを主成分とする結晶粒またはゲルマニウムを主成分とする半導体膜にドナーとなる不純物元素を添加する方法としては、ゲート絶縁膜、シリコンを主成分とする半導体膜、シリコンを主成分とする結晶粒、またはゲルマニウムを主成分とする半導体膜にドナーとなる不純物元素を添加してもよい。ゲート絶縁膜にドナーとなる不純物元素を添加する場合は、ゲート絶縁膜を形成する前に、反応室内に、ドナーとなる不純物元素を含む気体を流し、反応室内壁及び絶縁膜の下地部材にドナーとなる不純物元素を吸着させる。または、被膜の原料ガスとともに、ドナーとなる不純物元素を含む気体を導入してもよい。

シリコンを主成分とする半導体膜にドナーとなる不純物元素を添加する場合は、シリコンを主成分とする半導体膜を形成する前に反応室内に、ドナーとなる不純物元素を含む気体を流し、反応室内壁及びゲート絶縁膜にドナーとなる不純物元素を吸着させてもよい。または、ゲート絶縁膜上に形成するシリコンを主成分とする半導体膜の原料ガスとともに、ドナーとなる不純物元素を含む気体を導入してもよい。または、シリコンを主成分とする半導体膜をエッチングする際、フッ素、フッ化物気体、または水素の少なくとも一つ以上とともに、ドナーとなる不純物元素を含む気体を用いて、プラズマを発生させることで、水素ラジカルまたはフッ素ラジカルでゲート絶縁膜上に形成されるシリコンを主成分とする半導体膜の非晶質成分をエッチングするとともに、エッチングされたシリコンを主成分とする半導体膜にドナーとなる不純物元素を添加してもよい。

ゲルマニウムを主成分とする半導体膜にドナーとなる不純物元素を添加する場合は、ゲルマニウムを主成分とする半導体膜を形成する前に、ドナーとなる不純物元素を含む気体を流し、反応室内壁、ゲート絶縁膜、及びシリコンを主成分とする結晶粒にドナーとなる不純物元素を吸着させてもよい。または、ゲルマニウムを主成分とする半導体膜の原料ガスとともに、ドナーとなる不純物元素を含む気体を導入してもよい。

また、ゲルマニウムを主成分とする半導体膜を用い、薄膜トランジスタ（ＴＦＴ）を作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示装置を作製する。ゲルマニウムを主成分とする半導体膜をチャネル形成領域に用いた薄膜トランジスタは、その移動度が非晶質シリコン膜や微結晶シリコン膜をチャネル形成領域に用いた薄膜トランジスタよりも高いため、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

また、表示装置としては、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には有機ＥＬ（エレクトロルミネッセンス）及び無機ＥＬが含まれる。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

なお、本明細書中における表示装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

チャネル形成領域にゲルマニウムを主成分とする半導体膜を用いることで、電界効果移動度及びオン電流の高い薄膜トランジスタを作製することができる。更に、チャネル形成領域として機能するゲルマニウムを主成分とする半導体膜と、ソース領域またはドレイン領域との間に、バッファ層を設けることで、オフ電流の低い薄膜トランジスタを作製することができる。即ち、電気特性が優れた薄膜トランジスタを作製することができる。また、それを有する表示装置を作製することができる。

以下、実施の形態について、図面を用いて以下に説明する。但し、開示される発明は以下の説明に限定されず、開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に開示される発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。

（実施の形態１）
図１に示す薄膜トランジスタは、基板５０上にゲート電極５１が形成され、ゲート電極５１上にゲート絶縁膜５２ａ、５２ｂが形成され、ゲート絶縁膜５２ａ、５２ｂ上にシリコンを主成分とする結晶粒６０が形成され、シリコンを主成分とする結晶粒６０及びゲート絶縁膜５２ｂ上にゲルマニウムを主成分とする半導体膜６１が形成され、ゲルマニウムを主成分とする半導体膜６１上にバッファ層７３が形成され、バッファ層７３上に一導電型を付与する不純物元素が添加された一対の半導体膜７２が形成され、一導電型を付与する不純物元素が添加された一対の半導体膜７２上に配線７１ａ〜７１ｃが形成される。シリコンを主成分とする結晶粒６０と比較して、ゲルマニウムを主成分とする半導体膜６１のほうが、移動度が高いため、キャリアはゲルマニウムを主成分とする半導体膜６１の方を移動する。このため、ゲート絶縁膜５２ｂ上に形成されるゲルマニウムを主成分とする半導体膜６１が、薄膜トランジスタのチャネル形成領域として機能する。また、バッファ層７３が高抵抗領域として機能する。

基板５０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。

ゲート電極５１は、金属材料で形成される。金属材料としてはアルミニウム、クロム、チタン、タンタル、モリブデン、銅などが適用される。ゲート電極５１の好適例は、アルミニウム又はアルミニウムとバリア金属の積層構造体によって形成される。バリア金属としては、チタン、モリブデン、クロムなどの高融点金属が適用される。バリア金属はアルミニウムのヒロック防止、酸化防止のために設けることが好ましい。

ゲート電極５１は厚さ５０ｎｍ以上３００ｎｍ以下で形成する。ゲート電極５１の厚さを５０ｎｍ以上１００ｎｍ以下とすることで、後に形成されるゲルマニウムを主成分とする半導体膜や配線の段切れ防止が可能である。また、ゲート電極５１の厚さを１５０ｎｍ以上３００ｎｍ以下とすることで、ゲート電極５１の抵抗率を低減することが可能であり、基板の大面積化が可能である。

なお、ゲート電極５１上にはゲルマニウムを主成分とする半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極に接続する配線や容量配線も同時に形成することができる。

ゲート絶縁膜５２ａ、５２ｂはそれぞれ、厚さ５０〜１５０ｎｍの酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。ここでは、ゲート絶縁膜５２ａとして窒化珪素膜または窒化酸化珪素膜を形成し、ゲート絶縁膜５２ｂとして酸化珪素膜または酸化窒化珪素膜を形成して積層する形態を示す。なお、ゲート絶縁膜を２層とせず、ゲート絶縁膜を、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層で形成することができる。

ゲート絶縁膜５２ａを窒化珪素膜、または窒化酸化珪素膜を用いて形成することで、基板５０とゲート絶縁膜５２ａの密着力が高まり、基板５０としてガラス基板を用いた場合、基板５０からの不純物が、ゲルマニウムを主成分とする半導体膜に拡散するのを防止することが可能であり、さらにゲート電極５１の酸化防止が可能である。即ち、膜剥れを防止することができると共に、後に形成される薄膜トランジスタの電気特性を向上させることができる。また、ゲート絶縁膜５２ａ、５２ｂはそれぞれ厚さ５０ｎｍ以上であると、ゲート電極５１の凹凸による被覆率の低減を緩和することが可能であるため好ましい。

ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、組成範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、組成範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。

シリコンを主成分とする結晶粒６０は、シリコン、またはゲルマニウムより多くのシリコンを含むシリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）等で形成することができる。シリコンを主成分とする結晶粒６０の大きさを、１〜３０ｎｍとし、密度を１×１０^１３／ｃｍ^３未満、好ましくは１×１０^１０／ｃｍ^３未満とすると、分離された結晶粒を形成することが可能であり、後に形成するゲルマニウムを主成分とする半導体膜とゲート絶縁膜５２ｂとの密着性を高めることができる。

ゲルマニウムを主成分とする半導体膜６１は、ゲルマニウム膜、またはシリコンより多くのゲルマニウムを含むシリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜を用いることができる。また、ゲルマニウムを主成分とする半導体膜６１は、非晶質ゲルマニウム膜、非晶質シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜、微結晶ゲルマニウム膜、微結晶シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜（以下、微結晶ゲルマニウム膜、微結晶シリコンゲルマニウム膜を微結晶半導体膜と示す。）で形成することができる。微結晶半導体膜とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この微結晶半導体膜は、自由エネルギー的に安定な第３の状態を有し、短距離秩序を持ち格子歪みを有する結晶質なものであり、粒径が０．５〜１００ｎｍ、好ましくは１〜２０ｎｍの柱状または針状結晶が基板表面に対して法線方向に成長している。また、複数の微結晶半導体の間に非単結晶半導体が存在している。

単結晶ゲルマニウムのバンドギャップは約０．７ｅＶであり、非晶質ゲルマニウムのバンドギャップは約１．２ｅＶである。このため、微結晶ゲルマニウム膜のバンドギャップは０．７ｅＶより高く、１．２ｅＶより低い。なお、単結晶シリコンのバンドギャップは１．１ｅＶであり、非晶質シリコンのバンドギャップは約１．７ｅＶである。また、微結晶シリコン膜のバンドギャップは１．１ｅＶより高く、１．７ｅＶより低い。単結晶シリコンよりも単結晶ゲルマニウムの抵抗率が低く、移動度が高いため、シリコンを主成分とする結晶粒６０より、ゲルマニウムを主成分とする半導体膜６１を優先的にキャリアが移動する。このため、本実施の形態の薄膜トランジスタは、微結晶シリコン膜やアモルファスシリコン膜をチャネル形成領域に用いた薄膜トランジスタと比較して、移動度やオン電流が高くなる。

ゲルマニウムを主成分とする半導体膜６１は、１ｎｍ以上厚く２００ｎｍ以下、好ましくは１ｎｍ以上８０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下で形成する。少なくとも、ゲルマニウムを主成分とする半導体膜６１の厚さを１ｎｍ以上５０ｎｍ以下とすることで、完全空乏型の薄膜トランジスタを作製することができる。

また、ゲルマニウムを主成分とする半導体膜の酸素濃度、及び窒素濃度は、３×１０^１９ａｔｏｍｓ／ｃｍ^３未満、更に好ましくは３×１０^１８ａｔｏｍｓ／ｃｍ^３未満、炭素の濃度を３×１０^１８ａｔｏｍｓ／ｃｍ^３以下とすることが好ましい。酸素、窒素、又は炭素がゲルマニウムを主成分とする半導体膜に混入する濃度を低減することで、ゲルマニウムを主成分とする半導体膜の欠陥の生成を抑制する事ができる。さらには、酸素、または窒素がゲルマニウムを主成分とする半導体膜中に入っていると、結晶化しにくい。このため、ゲルマニウムを主成分とする半導体膜中の酸素濃度、窒素濃度が比較的低いことで、結晶性の高いゲルマニウムを主成分とする半導体膜を形成することができる。

また、本実施の形態のゲルマニウムを主成分とする半導体膜には、アクセプターとなる不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。アクセプターとなる不純物元素としては、代表的には硼素であり、Ｂ_２Ｈ_６、ＢＦ_３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合でゲルマニウムを含む堆積性気体に混入させると良い。そしてボロンの濃度は、例えば１×１０^１４〜６×１０^１６ａｔｏｍｓ／ｃｍ^３とすると良い。

また、バッファ層７３としては、非晶質シリコン膜を用いる。または、フッ素、塩素、臭素、若しくはヨウ素等のハロゲンが含まれる非晶質シリコン膜を用いる。または、窒素が含まれる非晶質シリコン膜を用いる。バッファ層７３の厚さを５０ｎｍ〜２００ｎｍとする。

バッファ層７３は、非晶質シリコン膜で形成されるため、エネルギーギャップがゲルマニウムを主成分とする半導体膜６１に比べて大きく、また抵抗率が高く、移動度がゲルマニウムを主成分とする半導体膜６１より低い。このため、後に形成される薄膜トランジスタにおいて、バッファ層７３は高抵抗領域として機能し、ソース領域及びドレイン領域として機能する一導電型を付与する不純物元素が添加された一対の半導体膜７２と、ゲルマニウムを主成分とする半導体膜６１との間に生じるリーク電流を低減することができる。また、オフ電流を低減することができる。

また、ゲルマニウムを主成分とする半導体膜６１の表面に、バッファ層７３として、非晶質シリコン膜、更には水素、窒素、またはハロゲンを含む非晶質シリコン膜を形成することで、ゲルマニウムを主成分とする半導体膜６１が微結晶ゲルマニウム膜の場合、微結晶ゲルマニウム膜に含まれる結晶粒の表面の自然酸化を防止することが可能である。特に、非晶質ゲルマニウムと微結晶ゲルマニウムが接する領域では、局部応力により亀裂が入りやすい。この亀裂が酸素に触れると微結晶ゲルマニウムは酸化される。しかしながら、ゲルマニウムを主成分とする半導体膜６１の表面にバッファ層７３を形成することで、微結晶ゲルマニウムの酸化を防ぐことができる。

一導電型を付与する不純物元素が添加された一対の半導体膜７２は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、シリコンを含む堆積性気体にＰＨ_３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、シリコンを含む堆積性気体にＢ_２Ｈ_６などの不純物気体を加えれば良い。リンまたはボロンの濃度を１×１０^１９〜１×１０^２１ａｔｏｍｓ／ｃｍ^３とすることで、導電膜とオーミックコンタクトすることが可能であり、ソース領域及びドレイン領域として機能する。一導電型を付与する不純物元素が添加された一対の半導体膜７２は、微結晶シリコン膜、または非晶質シリコン膜で形成することができる。一導電型を付与する不純物元素が添加された一対の半導体膜７２は、５ｎｍ以上５０ｎｍ以下の厚さで形成する。一導電型を付与する不純物元素が添加された半導体膜の膜厚を、薄くすることでスループットを向上させることができる。

配線７１ａ〜７１ｃは、アルミニウム、銅、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリブデンなどのマイグレーション防止元素、耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、一導電型を付与する不純物元素が添加された半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。ここでは、導電膜としては、配線７１ａ〜７１ｃの３層が積層した構造を示し、配線７１ａ、７１ｃにモリブデン膜、導電膜７１ｂにアルミニウム膜を用いた構造や、配線７１ａ、７１ｃにチタン膜、導電膜７１ｂにアルミニウム膜を用いた構造を示す。

本実施の形態で示すように、ゲルマニウムを主成分とする半導体膜をチャネル形成領域に有する薄膜トランジスタを作製することで、微結晶シリコン膜やアモルファスシリコン膜をチャネル形成領域に有する薄膜トランジスタと比較して、移動度やオン電流の高い薄膜トランジスタを作製することができる。また、チャネル形成領域として機能するゲルマニウムを主成分とする半導体膜と、ソース領域またはドレイン領域との間にバッファ層として、抵抗率の高い非晶質シリコン膜を設けることで、バッファ層が高抵抗領域として機能し、薄膜トランジスタのオフ電流を低減することができる。また、ゲート絶縁膜上にシリコンを主成分とする結晶粒を介して、ゲルマニウムを主成分とする半導体膜を形成するため、ゲルマニウムを主成分とする半導体膜の膜剥れを低減することが可能である。このため、ＯＮ／ＯＦＦ比が高く、移動度が高く、電気特性に優れた薄膜トランジスタを歩留まり高く作製することができる。

（実施の形態２）
本実施の形態では、実施の形態１と比較して、移動度が高く、また歩留まりを高くすることが可能な、ゲルマニウムを主成分とする半導体膜を有する薄膜トランジスタについて、図２を用いて示す。

図２に示す薄膜トランジスタは、基板５０上にゲート電極５１が形成され、ゲート電極５１上にゲート絶縁膜５２ａ、５２ｂが形成され、ゲート絶縁膜５２ａ、５２ｂ上にシリコンを主成分とし、且つドナーとなる不純物元素を含む結晶粒６８が形成され、シリコンを主成分とし、且つドナーとなる不純物元素を含む結晶粒６８及びゲート絶縁膜５２ｂ上にゲルマニウムを主成分とする半導体膜６１が形成され、ゲルマニウムを主成分とする半導体膜６１上にバッファ層７３が形成され、バッファ層７３上に一導電型を付与する不純物元素が添加された一対の半導体膜７２が形成され、一導電型を付与する不純物元素が添加された一対の半導体膜７２上に配線７１ａ〜７１ｃが形成される。シリコンを主成分とし、且つドナーとなる不純物元素を含む結晶粒６８と比較して、ゲルマニウムを主成分とする半導体膜６１のほうが、移動度が高いため、キャリアはゲルマニウムを主成分とする半導体膜６１の方を移動する。このため、ゲート絶縁膜５２ｂ上に形成されるゲルマニウムを主成分とする半導体膜６１が、薄膜トランジスタのチャネル形成領域として機能する。また、バッファ層７３が高抵抗領域として機能する。

シリコンを主成分とし、且つドナーとなる不純物元素を含む結晶粒６８は、ドナーとなる不純物元素を含むシリコン膜、またはドナーとなる不純物元素を含み、且つゲルマニウムより多くのシリコンを含むシリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜等で形成することができる。シリコンを主成分とする結晶粒６８の大きさを、１〜３０ｎｍとし、密度を１×１０^１３／ｃｍ^３未満、好ましくは１×１０^１０／ｃｍ^３未満とすると、分離された結晶粒を形成することが可能であり、後に形成するゲルマニウムを主成分とする半導体膜とゲート絶縁膜５２ｂとの密着性を高めることができる。

また、シリコンを主成分とし、且つドナーとなる不純物元素を含む結晶粒６８には、二次イオン質量分析法（ＳＩＭＳ、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による測定濃度が６×１０^１５ａｔｏｍｓ／ｃｍ^３以上３×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは３×１０^１６ａｔｏｍｓ／ｃｍ^３以上３×１０^１７ａｔｏｍｓ／ｃｍ^３以下のドナーとなる不純物元素が含まれる。また、ドナーとなる不純物元素としては、リン、砒素、アンチモン等がある。

シリコンを主成分とし、且つドナーとなる不純物元素を含む結晶粒６８に含まれるドナーとなる不純物元素の濃度を上記範囲とすることにより、ゲート絶縁膜５２ｂ及び結晶粒６８の界面における結晶性、ならびに結晶粒６８の結晶性を高めることが可能である。このため、当該結晶粒６８を元に結晶成長して形成されるゲルマニウムを主成分とする半導体膜６１の結晶性も高まる。この結果、ゲルマニウムを主成分とする半導体膜６１を微結晶半導体膜で形成することができる。このため、当該ゲルマニウムを主成分とする半導体膜をチャネル形成領域に有する薄膜トランジスタは、移動度が高く、オン電流の高い薄膜トランジスタを作製することができる。

なお、ここでは、ドナーとなる不純物元素は、シリコンを主成分とする結晶粒６８にのみ含まれる形態を示したが、ゲート絶縁膜５２ａ、ゲート絶縁膜５２ｂ、またはゲルマニウムを主成分とする半導体膜６１に含まれてもよい。ゲート絶縁膜５２ａ、またはゲート絶縁膜５２ｂにドナーとなる不純物元素が含まれることにより、ゲート絶縁膜の表面にはドナーとなる不純物元素が析出する。ドナーとなる不純物元素がゲート絶縁膜５２ｂの表面に析出することで、シリコンを主成分とする結晶粒６８を形成する際の結晶性を高めることができる。また、ゲート絶縁膜において、ゲート電極５１側にドナーとなる不純物元素を含ませることで、低濃度の不純物元素をシリコンを主成分とする結晶粒６８、さらにはゲルマニウムを主成分とする半導体膜６１側に拡散させることができる。

以上のことから、ゲート絶縁膜５２ｂ及びゲルマニウムを主成分とする半導体膜６１における密着性を高めると共に、界面及びゲルマニウムを主成分とする半導体膜６１の結晶性を高めることが可能であり、ゲルマニウムを主成分とする半導体膜６１の抵抗率を低減することが可能である。このため、移動度が高く、オン電流の高い薄膜トランジスタを作製することができる。

（実施の形態３）
本実施の形態では、実施の形態１と比較して、移動度が高く、また歩留まりを高くすることが可能な、ゲルマニウムを主成分とする半導体膜を有する薄膜トランジスタについて、図３を用いて示す。

図３に示す薄膜トランジスタは、基板５０上にゲート電極５１が形成され、ゲート電極５１上にゲート絶縁膜５２ａが形成され、ゲート絶縁膜５２ａ上に、表面が凹凸状であるゲート絶縁膜４１が形成され、ゲート絶縁膜４１上にシリコンを主成分とする結晶粒６０が形成され、シリコンを主成分とする結晶粒６０及びゲート絶縁膜４１上にゲルマニウムを主成分とする半導体膜６１が形成され、ゲルマニウムを主成分とする半導体膜６１上にバッファ層７３が形成され、バッファ層７３上に一導電型を付与する不純物元素が添加された一対の半導体膜７２が形成され、一導電型を付与する不純物元素が添加された一対の半導体膜７２上に配線７１ａ〜７１ｃが形成される。シリコンを主成分とする結晶粒６０と比較して、ゲルマニウムを主成分とする半導体膜６１のほうが、移動度が高いため、キャリアはゲルマニウムを主成分とする半導体膜６１の方を移動する。このため、ゲート絶縁膜４１上に形成されるゲルマニウムを主成分とする半導体膜６１が、薄膜トランジスタのチャネル形成領域として機能する。また、バッファ層７３が高抵抗領域として機能する。

表面が凹凸状のゲート絶縁膜４１は、拡大図４０で示すように、表面に凹凸が形成される。凹凸の形状は、凸部及び凹部がそれぞれ緩やかな曲線状である波状でもよい。また、凸部の先端は針状に尖り、凹部は緩やかな曲線状をなす形とすることもできる。また、凹凸の高低差は数ｎｍ〜数十ｎｍである。なお、ゲート絶縁膜４１の表面が凹凸を有するため、実施の形態１及び２と比較して、さらにゲート絶縁膜４１とゲルマニウムを主成分とする半導体膜６１の密着性が向上する。このため、薄膜トランジスタの作製工程でゲート絶縁膜４１及びゲルマニウムを主成分とする半導体膜６１界面における剥離を低減することが可能であり、歩留まりを高めることが可能である。また、ゲルマニウムを主成分とする半導体膜６１をチャネル形成領域に有する薄膜トランジスタを作製することで、移動度やオン電流の高い薄膜トランジスタを作製することができる。

なお、本実施の形態を、実施の形態１及び実施の形態２に適用することができる。

（実施の形態４）
本実施の形態では、実施の形態１と比較して、移動度が高く、また歩留まりを高くすることが可能な、ゲルマニウムを主成分とする半導体膜を有する薄膜トランジスタについて、図４を用いて示す。

図４に示す薄膜トランジスタは、基板５０上にゲート電極５１が形成され、ゲート電極５１上にゲート絶縁膜５２ａ、５２ｂが形成され、ゲート絶縁膜５２ｂ上にシリコンを主成分とする微結晶半導体膜６９が形成され、シリコンを主成分とする微結晶半導体膜６９上にゲルマニウムを主成分とする半導体膜６１が形成され、ゲルマニウムを主成分とする半導体膜６１上にバッファ層７３が形成され、バッファ層７３上に一導電型を付与する不純物元素が添加された一対の半導体膜７２が形成され、一導電型を付与する不純物元素が添加された一対の半導体膜７２上に配線７１ａ〜７１ｃが形成される。シリコンを主成分とする微結晶半導体膜６９と比較して、ゲルマニウムを主成分とする半導体膜６１のほうが、移動度が高いため、キャリアはゲルマニウムを主成分とする半導体膜６１の方を移動する。このため、ゲルマニウムを主成分とする半導体膜６１が、薄膜トランジスタのチャネル形成領域として機能する。また、バッファ層７３が高抵抗領域として機能する。

シリコンを主成分とする微結晶半導体膜６９は、ゲート絶縁膜５２ｂとの界面においては非晶質成分が多いもの、ゲルマニウムを主成分とする半導体膜との界面における表面においては微結晶が形成される。このため、微結晶半導体膜６９の表面は結晶性が高い。この上にゲルマニウムを主成分とする半導体膜６１を形成すると、シリコンを主成分とする微結晶半導体膜６９の表面の結晶を結晶核として、結晶成長するため、結晶性の高いゲルマニウムを主成分とする半導体膜６１、代表的にはゲルマニウムを主成分とする微結晶半導体膜が形成される。シリコンを主成分とする微結晶半導体膜６９と比較して、ゲルマニウムを主成分とする半導体膜６１の方が、抵抗率が低いため、キャリアは優先的にゲルマニウムを主成分とする半導体膜６１側を流れる。このため、本実施の形態で示す薄膜トランジスタは、移動度やオン電流が高い。

また、ゲルマニウムを主成分とする半導体膜６１は、シリコンを主成分とする微結晶半導体膜６９と接するため、これらの密着性が向上する。このため、薄膜トランジスタの歩留まりを高めることが可能である。なお、シリコンを主成分とする微結晶半導体膜にドナーとなる不純物元素を添加してもよい。この結果、ゲート絶縁膜との界面における結晶性、及びシリコンを主成分とする微結晶半導体膜の結晶性を向上させることができる。

（実施の形態５）
ここでは、実施の形態１に示す薄膜トランジスタの作製工程について、以下に説明する。

同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。ここでは、ｎチャネル型の薄膜トランジスタを用いて説明する。

図５（Ａ）に示すように、基板５０上にゲート電極５１を形成し、ゲート電極５１上に、ゲート絶縁膜５２ａ、５２ｂを形成する。

ゲート電極５１は、スパッタリング法、ＣＶＤ法、めっき法、印刷法、液滴吐出法等を用い、実施の形態１に示すゲート電極５１で示す金属を用いて形成する。ここでは、基板５０上に導電膜としてモリブデン膜をスパッタリング法により成膜し、第１のフォトマスクを用いて形成したレジストマスクを用いて基板５０上に形成された導電膜をエッチングしてゲート電極５１を形成する。

ゲート絶縁膜５２ａ、５２ｂはそれぞれ、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。ここでは、ゲート絶縁膜５２ａとして窒化珪素膜または窒化酸化珪素膜を形成し、ゲート絶縁膜５２ｂとして酸化珪素膜または酸化窒化珪素膜を形成して積層する形態を示す。

次に、ゲート絶縁膜５２ｂ上にシリコンを主成分とする半導体膜４２を形成する。

シリコンを主成分とする半導体膜４２は、非晶質シリコン膜、非晶質シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜、微結晶シリコン膜、または微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜を形成する。微結晶シリコン膜または微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜としては、結晶粒径が０．５〜１００ｎｍ、好ましくは１〜２０ｎｍの微結晶シリコン膜または微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜を用いることができる。なお、微結晶シリコン膜及び微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜には、非晶質成分が含まれていてもよい。シリコンを主成分とする半導体膜４２の膜厚は、１〜１００ｎｍ、好ましくは２〜２０ｎｍ、より好ましくは５〜１０ｎｍとする。

シリコンを主成分とする半導体膜４２は、スパッタリング法やＣＶＤ法により形成することができる。シリコンを主成分とする半導体膜４２をスパッタリング法で形成する場合、水素、または希ガスを用いてシリコンターゲットまたはシリコンゲルマニウムターゲットをスパッタリングして、ゲート絶縁膜５２ｂ上にシリコンを主成分とする半導体膜４２として非晶質シリコン膜または非晶質シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜を形成する。

シリコンを主成分とする半導体膜４２をＣＶＤ法により形成する場合、シリコンを含む堆積性気体と共に、水素をプラズマＣＶＤ装置の反応室に導入し、高周波電力を印加し、プラズマを発生させてゲート絶縁膜５２ｂ上に、シリコンを主成分とする半導体膜４２として非晶質シリコン膜または微結晶シリコン膜を形成する。また、シリコンを含む堆積性気体と、水素と共に、ゲルマニウムを含む堆積性気体を用いることで、非晶質シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜または微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜を形成する。

なお、シリコンを主成分とする半導体膜４２として非晶質シリコン膜を形成する一形態として、反応室において、シリコンを含む堆積性気体を用いたグロー放電プラズマにより非晶質シリコン膜を形成することができる。または、シリコンを含む堆積性気体に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して、グロー放電プラズマにより非晶質シリコン膜を形成することができる。または、シリコンを含む堆積性気体の流量の１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いたグロー放電プラズマにより、非晶質シリコン膜を形成することができる。さらには、上記シリコンを含む堆積性気体のほかに、ゲルマニウムを含む堆積性気体を用いることで、非晶質シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜を形成することができる。

また、シリコンを主成分とする半導体膜４２として微結晶シリコン膜を形成する一形態として、反応室内において、シリコンを含む堆積性気体、ここではシランと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶シリコン膜を形成する。シリコンを含む堆積性気体は水素及び／又は希ガスで１０倍から２０００倍に希釈される。そのため多量の水素及び／又は希ガスが必要とされる。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。微結晶シリコン膜の成長表面を水素で不活性化し、微結晶シリコンの成長を促進するためには１２０℃〜２２０℃で成膜を行うことが好ましい。さらには、上記シリコンを含む堆積性気体のほかに、ゲルマニウムを含む堆積性気体を用いることで、微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜を形成することができる。

シリコンを主成分とする半導体膜４２形成工程においてグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には６０ＭＨｚを印加することで行われる。または１ＧＨｚ、若しくは２．５４ＧＨｚ等のマイクロ波電力を用いてもよい。

次に、図５（Ｂ）に示すように、シリコンを主成分とする半導体膜４２にプラズマ４３を曝して、図５（Ｃ）に示すように、結晶粒４４を形成する。プラズマ４３としては、水素、フッ素、フッ化物のいずれか一つ以上をプラズマＣＶＤ装置の反応室内に導入し、高周波電源を印加して発生させたプラズマを用いればよい。

フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電源を印加することで、水素プラズマ、フッ素プラズマが発生する。水素プラズマは、反応室内に水素を導入し、プラズマを発生させる。フッ素プラズマは、反応室内に、フッ素またはフッ化物を導入し、プラズマを発生させる。フッ化物としては、ＨＦ、ＳｉＦ_４、ＳｉＨＦ_３、ＳｉＨ_２Ｆ_２、ＳｉＨ_３Ｆ、Ｓｉ_２Ｆ_６、ＧｅＦ_４、ＧｅＨＦ_３、ＧｅＨ_２Ｆ_２、ＧｅＨ_３Ｆ、Ｇｅ_２Ｆ_６等がある。なお、フッ素、フッ化物気体、または水素のほかに希ガスを反応室内に導入して希ガスプラズマを発生させてもよい。

水素プラズマまたはフッ素プラズマ等により、水素ラジカルまたはフッ素ラジカルがプラズマ中に生成する。水素ラジカルはシリコンを主成分とする半導体膜４２の非晶質成分と反応して、半導体膜４２の一部を結晶化させるとともに、非晶質成分をエッチングする。また、フッ素ラジカルは、シリコンを主成分とする半導体膜４２の非晶質成分をエッチングする。このため、シリコンを主成分とする半導体膜４２が微結晶半導体膜の場合、膜に含まれる結晶粒は小さく、その間を埋める非晶質成分をエッチングすることで、結晶性の高い結晶粒を密度高く残存させることができる。また、ゲート絶縁膜５２ｂ上に形成されるシリコンを主成分とする半導体膜４２が非晶質半導体膜の場合は、非晶質成分をエッチングするとともに、一部を結晶化し、微細な結晶粒を形成することができる。このため、ゲート絶縁膜との界面における非晶質成分をプラズマによりエッチングできるため、ゲート絶縁膜上には結晶性の高い結晶粒を形成することができる。

プラズマ４３の発生方法は、ＨＦ帯（３ＭＨｚ〜３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚ）、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には６０ＭＨｚを用いることが好ましい。特に、１３．５６ＭＨｚの高周波電力を用いることで、プラズマの均一性を高めることが可能であり、第６世代〜第１０世代の大面積基板上においても、均一性の高いプラズマをシリコンを主成分とする半導体膜に曝すことができるため、大量生産に好ましい。または１ＧＨｚ、若しくは２．５４ＧＨｚ等のマイクロ波電力を用いてもよい。

ここでは、一形態として、プラズマＣＶＤ装置の反応室内において、水素及び／又は希ガスとを導入し、グロー放電プラズマにより、水素プラズマを発生させて、シリコンを主成分とする半導体膜４２に水素プラズマを曝して、シリコンを主成分とする半導体膜４２の非晶質半導体成分をエッチングして結晶粒４４を形成する。

次に、結晶粒４４を結晶核として結晶成長させて、ゲルマニウムを主成分とする半導体膜４５を形成する。

ゲルマニウムを主成分とする半導体膜４５をＣＶＤ法により形成する場合、ゲルマニウムを含む堆積性気体と共に、水素をプラズマＣＶＤ装置の反応室に導入し、高周波電力を印加し、プラズマを発生させて、ゲルマニウムを主成分とする半導体膜４５として非晶質ゲルマニウム膜または微結晶ゲルマニウム膜を形成する。また、ゲルマニウムを含む堆積性気体と、水素と共に、シリコンを含む堆積性気体を用いることで、非晶質シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜または微結晶シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜を形成する。

なお、ゲルマニウムを主成分とする半導体膜４５として非晶質ゲルマニウム膜を形成する一形態として、反応室において、ゲルマニウムを含む堆積性気体を用いたグロー放電プラズマにより非晶質ゲルマニウム膜を形成することができる。または、ゲルマニウムを含む堆積性気体に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して、グロー放電プラズマにより非晶質ゲルマニウム膜を形成することができる。または、ゲルマニウムを含む堆積性気体の流量の１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いたグロー放電プラズマにより、非晶質ゲルマニウム膜を形成することができる。さらには、ゲルマニウムを含む堆積性気体、水素と共に、シリコンを含む堆積性気体を用いることで、ゲルマニウムを主成分とする半導体膜４５として非晶質シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜を形成することができる。

また、ゲルマニウムを主成分とする半導体膜４５として微結晶ゲルマニウム膜を形成する一形態として、反応室内において、ゲルマニウムを含む堆積性気体、ここではゲルマンと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶ゲルマニウム膜を形成する。ゲルマニウムを含む堆積性気体は水素及び／又は希ガスで１０倍から２０００倍に希釈される。そのため多量の水素及び／又は希ガスが必要とされる。基板の加熱温度は１００℃〜４００℃、好ましくは２５０℃〜３５０℃で行う。さらには、ゲルマニウムを含む堆積性気体、水素と共に、シリコンを含む堆積性気体を用いることで、ゲルマニウムを主成分とする半導体膜４５として微結晶シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜を形成することができる。

ゲルマニウムを主成分とする半導体膜４５の形成工程においてグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には６０ＭＨｚを印加することで行われる。または１ＧＨｚ、若しくは２．５４ＧＨｚ等のマイクロ波電力を用いてもよい。

ここでは、プラズマＣＶＤ装置の反応室内において、ゲルマニウムを含む堆積性気体、ここではゲルマンと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶ゲルマニウム膜を形成する。基板の加熱温度は１００℃〜４００℃、好ましくは２５０℃〜３５０℃で行う。ゲート絶縁膜５２ｂ上にある結晶粒からゲート絶縁膜５２ｂ表面に対して法線方向に結晶成長するため、柱状の結晶粒を有する微結晶ゲルマニウム膜を形成することができる。また、ゲート絶縁膜５２ｂとの界面における結晶性が高く、また膜中の結晶性も高い微結晶ゲルマニウム膜を形成することができる。更には、ゲート絶縁膜５２ｂ及びゲルマニウムを主成分とする半導体膜４５の間に、シリコンを主成分とする結晶粒があるため、ゲート絶縁膜５２ｂ及びゲルマニウムを主成分とする半導体膜４５の密着性を高めることができる。

さらには、ゲルマニウムを主成分とする半導体膜４５として微結晶ゲルマニウム膜を形成するために、ゲルマニウムを含む堆積性気体と共に、フッ素またはフッ化物ガスを用いることで、結晶粒から結晶成長する際に、結晶成長の場における非晶質成分をフッ素ラジカルがエッチングするため、結晶性の高い結晶成長が起きる。即ち、結晶性の高い微結晶ゲルマニウム膜を形成することができる。フッ化物としては、ＨＦ、ＳｉＦ_４、ＳｉＨＦ_３、ＳｉＨ_２Ｆ_２、ＳｉＨ_３Ｆ、Ｓｉ_２Ｆ_６、ＧｅＦ_４、ＧｅＨＦ_３、ＧｅＨ_２Ｆ_２、ＧｅＨ_３Ｆ、Ｇｅ_２Ｆ_６等がある。

以上の工程により、ゲート絶縁膜５２ｂとの界面における結晶性が高い微結晶ゲルマニウム膜を形成することができる。

次に、図５（Ｅ）に示すように、ゲルマニウムを主成分とする半導体膜４５上にバッファ層５４、一導電型を付与する不純物が添加された半導体膜５５を順に形成する。次に、一導電型を付与する不純物が添加された半導体膜５５上にレジストマスク５６を形成する。

バッファ層５４としては、シリコンを含む堆積性気体を用いたプラズマＣＶＤ法により非晶質シリコン膜を形成することができる。または、シリコンを含む堆積性気体に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質シリコン膜を形成することができる。または、シリコンを含む堆積性気体の流量の１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含む非晶質シリコン膜を形成することができる。また、上記非晶質シリコン膜に、フッ素、または塩素等のハロゲンを添加してもよい。

また、バッファ層５４は、ターゲットにシリコン、ゲルマニウム等の半導体を用いて水素、または希ガスでスパッタリングして非晶質シリコン膜を形成することができる。

バッファ層５４は、後のソース領域及びドレイン領域の形成プロセスにおいて、一部エッチングされる場合があるが、そのときに、バッファ層５４の一部が残存する厚さで形成することが好ましい。代表的には、５０ｎｍ〜２００ｎｍの厚さで形成することが好ましい。薄膜トランジスタの印加電圧の高い（例えば１５Ｖ程度）表示装置、代表的には液晶表示装置において、バッファ層５４を厚く形成すると、耐圧が高くなり、薄膜トランジスタに高い電圧が印加されても、薄膜トランジスタが劣化することを回避することができる。

ゲルマニウムを主成分とする半導体膜４５が微結晶半導体膜の場合、ゲルマニウムを主成分とする半導体膜４５の表面に、非晶質シリコン膜、更には水素、窒素、またはハロゲンを含む非晶質シリコン膜を形成することで、ゲルマニウムを主成分とする半導体膜４５に含まれる結晶粒の表面の自然酸化を防止することが可能である。特に、非晶質成分と微結晶粒が接する領域では、局部応力により亀裂が入りやすい。この亀裂が酸素に触れると結晶粒は酸化され、酸化ゲルマニウムが形成される。しかしながら、ゲルマニウムを主成分とする半導体膜４５の表面にバッファ層５４を形成することで、ゲルマニウムを主成分とする半導体膜に含まれる微結晶粒の酸化を防ぐことができる。

また、バッファ層５４は、非晶質シリコン膜を用いて形成する、または、水素、若しくはハロゲンを含む非晶質シリコン膜で形成するため、エネルギーギャップがゲルマニウムを主成分とする半導体膜４５に比べて大きく、また抵抗率が高く、移動度がゲルマニウムを主成分とする半導体膜４５より低い。このため、後に形成される薄膜トランジスタにおいて、ソース領域及びドレイン領域と、ゲルマニウムを主成分とする半導体膜４５との間に形成されるバッファ層は高抵抗領域として機能し、ゲルマニウムを主成分とする半導体膜４５がチャネル形成領域として機能する。このため、薄膜トランジスタのオフ電流を低減することができる。当該薄膜トランジスタを表示装置のスイッチング素子として用いた場合、表示装置のコントラストを向上させることができる。

なお、ゲルマニウムを主成分とする半導体膜４５を形成した後、プラズマＣＶＤ法によりバッファ層５４を３００℃〜４００℃の温度にて成膜することが好ましい。この成膜処理により水素がゲルマニウムを主成分とする半導体膜４５に供給され、ゲルマニウムを主成分とする半導体膜４５を水素化したのと同等の効果が得られる。すなわち、ゲルマニウムを主成分とする半導体膜４５上にバッファ層５４を堆積することにより、ゲルマニウムを主成分とする半導体膜４５に水素を拡散させて、ダングリングボンドの終端をすることができる。

一導電型を付与する不純物元素が添加された半導体膜５５は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、シリコンを含む堆積性気体にＰＨ_３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、シリコンを含む堆積性気体にＢ_２Ｈ_６などの不純物気体を加えれば良い。リンまたはボロンの濃度を１×１０^１９〜１×１０^２１ａｔｏｍｓ／ｃｍ^３とすることで、配線７１ａ〜７１ｃとオーミックコンタクトすることが可能であり、ソース領域及びドレイン領域として機能する。一導電型を付与する不純物元素が添加された半導体膜５５は、微結晶シリコン膜、または非晶質シリコン膜で形成することができる。一導電型を付与する不純物元素が添加された半導体膜５５は５ｎｍ以上５０ｎｍ以下の厚さで形成する。一導電型を付与する不純物元素が添加された半導体膜の膜厚を、薄くすることでスループットを向上させることができる。

レジストマスク５６は、フォトリソグラフィ技術により形成する。ここでは、第２のフォトマスクを用いて、一導電型を付与する不純物元素が添加された半導体膜５５上に塗布されたレジストを露光現像して、レジストマスク５６を形成する。

次に、レジストマスク５６を用いて、シリコンを主成分とする結晶粒４４、ゲルマニウムを主成分とする半導体膜４５、バッファ層５４、及び一導電型を付与する不純物が添加された半導体膜５５をエッチングし分離して、図６（Ａ）に示すように、シリコンを主成分とする結晶粒６０、ゲルマニウムを主成分とする半導体膜６１、バッファ層６２、及び一導電型を付与する不純物が添加された半導体膜６３を形成する。この後、レジストマスク５６を除去する。なお、図６（Ａ）（レジストマスク５６は除く。）は、図８（Ａ）のＡ−Ｂの断面図に相当する。

ゲルマニウムを主成分とする半導体膜６１、バッファ層６２の端部側面が傾斜していることにより、リークパスの距離が長くなるため、バッファ層６２上に形成されるソース領域及びドレイン領域とゲルマニウムを主成分とする半導体膜６１との間にリーク電流が生じることを低減することが可能である。また、配線と、ゲルマニウムを主成分とする半導体膜６１との間にリーク電流が生じるのを低減することが可能である。ゲルマニウムを主成分とする半導体膜６１及びバッファ層６２の端部側面の傾斜角度は、３０°〜９０°、好ましくは４５°〜８０°である。このような角度とすることで、段差形状による配線の段切れを防ぐことができる。

次に、図６（Ｂ）に示すように、一導電型を付与する不純物が添加された半導体膜６３及びゲート絶縁膜５２ｂ上に導電膜６５ａ〜６５ｃを形成し、導電膜６５ａ〜６５ｃ上にレジストマスク６６を形成する。導電膜６５ａ〜６５ｃは、スパッタリング法、ＣＶＤ法、印刷法、液滴吐出法、蒸着法等を用いて、実施の形態１の配線７１ａ〜７１ｃに列挙する材料を適宜用いて形成する。ここでは、導電膜としては、導電膜６５ａ〜６５ｃの３層が積層した構造の導電膜を示し、導電膜６５ａ、６５ｃにモリブデン膜、導電膜６５ｂにアルミニウム膜を用いた積層導電膜や、導電膜６５ａ、６５ｃにチタン膜、導電膜６５ｂにアルミニウム膜を用いた積層導電膜を示す。導電膜６５ａ〜６５ｃは、スパッタリング法や真空蒸着法で形成する。

レジストマスク６６は、レジストマスク５６と同様に形成することができる。

次に、図６（Ｃ）に示すように、導電膜６５ａ〜６５ｃの一部をエッチングし、一対の配線７１ａ〜７１ｃ（ソース電極及びドレイン電極として機能する。）を形成する。ここでは、第３のフォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスク６６を用いて、導電膜６５ａ〜６５ｃをウエットエッチングすると、導電膜６５ａ〜６５ｃが等方的にエッチングされる。この結果、レジストマスク６６より面積の小さい配線７１ａ〜７１ｃを形成することができる。

次に、レジストマスク６６を用いて一導電型を付与する不純物元素が添加された半導体膜６３をエッチングし分離する。この結果、図７（Ａ）に示すような、ソース領域及びドレイン領域として機能する一導電型を付与する不純物元素が添加された一対の半導体膜７２を形成することができる。なお、当該エッチング工程において、バッファ層６２の一部もエッチングする。一部エッチングされた、凹部が形成されたバッファ層をバッファ層７３と示す。ソース領域及びドレイン領域の形成工程と、バッファ層の凹部とを同一工程で形成することができる。バッファ層の凹部の深さをバッファ層の一番膜厚の厚い領域の１／２〜１／３とすることで、ソース領域及びドレイン領域の距離を離すことが可能であるため、ソース領域及びドレイン領域の間でのリーク電流を低減することができる。この後、レジストマスク６６を除去する。

次に、露出しているバッファ層にダメージが入らず、且つ該バッファ層に対するエッチングレートが低い条件でドライエッチングしてもよい。この工程により、ソース領域及びドレイン領域間のバッファ層上のエッチング残渣物、レジストマスクの残渣、及びレジストマスクの除去に用いる装置内の汚染源を除去することが可能であり、ソース領域及びドレイン領域間の絶縁を確実なものとすることができる。この結果、薄膜トランジスタのリーク電流を低減することが可能であり、オフ電流が小さく、耐圧の高い薄膜トランジスタを作製することが可能である。なお、エッチングガスには例えば塩素ガスを用いればよい。

なお、図７（Ａ）（レジストマスク６６は除く。）は、図８（Ｂ）のＡ−Ｂの断面図に相当する。図８（Ｂ）に示すように、ソース領域及びドレイン領域として機能する一導電型を付与する不純物元素が添加された一対の半導体膜７２の端部は、配線７１ｃの端部の外側に位置することが分かる。また、バッファ層７３の端部は配線７１ｃ及びソース領域及びドレイン領域として機能する一導電型を付与する不純物元素が添加された一対の半導体膜７２の端部の外側に位置する。また、配線の一方は他方を囲む形状（具体的には、Ｕ字型、Ｃ字型）である。このため、キャリアが移動する領域の面積を増加させることが可能であるため、電流量を増やすことが可能であり、薄膜トランジスタの面積を縮小することができる。また、ゲート電極上において、ゲルマニウムを主成分とする半導体膜、配線が重畳されているため、ゲート電極の凹凸の影響が少なく、被覆率の低減及びリーク電流の発生を抑制することができる。

以上の工程により、チャネルエッチ型の薄膜トランジスタ７４を形成することができる。

次に、図７（Ｂ）に示すように、配線７１ａ〜７１ｃ、ソース領域及びドレイン領域として機能する一導電型を付与する不純物元素が添加された一対の半導体膜７２、バッファ層７３、及びゲート絶縁膜５２ｂ上に絶縁膜７６を形成する。絶縁膜７６は、ゲート絶縁膜５２ａ、５２ｂと同様に形成することができる。なお、絶縁膜７６は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。また、絶縁膜７６に窒化珪素膜を用いることで、バッファ層７３中の酸素濃度を５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下とすることができ、バッファ層７３の酸化を防止することができる。

次に、絶縁膜７６に第４のフォトマスクを用いて形成したレジストマスクを用いて絶縁膜７６の一部をエッチングしてコンタクトホールを形成し、図７（Ｃ）に示すように、当該コンタクトホールにおいて配線７１ｃに接する画素電極７７を形成する。なお、図７（Ｃ）は、図８（Ｃ）のＡ−Ｂの断面図に相当する。表示素子の画素電極７７に接続する配線７１ａ〜７１ｃをドレイン電極とし、当該配線と対向する配線７１ａ〜７１ｃをソース電極（ソース配線）とすることで、薄膜トランジスタのオン電流を高くすることが可能であり、または繰り返し動作による劣化を低減することができる。また、ゲート電極５１とドレイン電極として機能する配線７１ａ〜７１ｃとの間に生じる寄生容量が発生しにくく、画素電極７７に電荷を溜めやすい。このため、当該薄膜トランジスタを液晶表示装置に用いる場合、液晶素子の高速動作が可能である。

画素電極７７は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯともいう）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、画素電極７７として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

ここでは、画素電極７７としては、スパッタリング法によりＩＴＯを成膜した後、ＩＴＯ上にレジストを塗布する。次に、第５のフォトマスクを用いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてＩＴＯをエッチングして画素電極７７を形成する。

以上により、薄膜トランジスタ、及び表示装置に用いることが可能な素子基板を形成することができる。

また、シリコンを主成分とする半導体膜、ゲルマニウムを主成分とする半導体膜の成膜処理においては、シリコンを含む堆積性気体、ゲルマニウムを含む堆積性気体及び水素の他、反応ガスにヘリウムを加えても良い。ヘリウムは２４．５ｅＶとすべての気体中で最も高いイオン化エネルギーを持ち、そのイオン化エネルギーよりも少し低い、約２０ｅＶの準位に準安定状態があるので、放電持続中においては、イオン化にはその差約４ｅＶしか必要としない。そのため放電開始電圧も全ての気体中最も低い値を示す。このような特性から、ヘリウムはプラズマを安定的に維持することができる。また、均一なプラズマを形成することができるので、シリコンを主成分とする半導体膜、ゲルマニウムを主成分とする半導体膜を堆積する基板の面積が大きくなってもプラズマ密度の均一化を図る効果を奏する。

ゲルマニウムを主成分とする半導体膜をチャネル形成領域に用いた薄膜トランジスタは、非晶質シリコン膜や微結晶シリコン膜をチャネル形成領域に用いた薄膜トランジスタと比較して移動度が高く、またオン電流も高い。このため、表示素子のスイッチングとして、チャネル形成領域がゲルマニウムを主成分とする半導体膜で形成される薄膜トランジスタを用いることで、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小することが可能である。このため、一画素あたりに示す薄膜トランジスタの面積が小さくなり、画素の開口率を高めることが可能である。この結果、解像度の高い表示装置を作製することができる。

また、本実施の形態で作製する薄膜トランジスタのチャネル形成領域は、ゲルマニウムを主成分とする半導体膜で形成されているため、非晶質シリコン膜と比較して抵抗率が低い。このため、ゲルマニウムを主成分とする半導体膜をチャネル形成領域に用いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり、スイッチング素子としての応答性が優れ、高速動作が可能となる。また、薄膜トランジスタのチャネル形成領域にゲルマニウムを主成分とする半導体膜を用いることで、薄膜トランジスタのしきい値電圧の変動が抑制され、電界効果移動度が向上し、サブスレッショルド係数（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ：Ｓ値）も小さくなるので、薄膜トランジスタの高性能化を図ることができる。それにより、表示装置の駆動周波数を高くすることが可能であり、パネルサイズの大面積化や画素の高密度化にも十分対応することができる。

さらには、本実施の形態で作製する薄膜トランジスタは、チャネル形成領域であるゲルマニウムを主成分とする半導体膜とソース領域及びドレイン領域である一導電型を付与する不純物元素が添加された半導体膜の間に、バッファ層として、抵抗率の高い非晶質シリコン膜を形成する。オフ電流は当該バッファ領域を流れるが、バッファ層は高抵抗領域であるため、オフ電流を抑えることができると共に、ゲルマニウムを主成分とする半導体膜の酸化を防止する機能も有する。このため、オフ電流を抑えると共に、チャネル形成領域における欠陥低減によるオン電流の上昇を図ることができ、更には経年劣化を低減することができる。

次に、本実施の形態の成膜工程に適用されるプラズマＣＶＤ装置の一例として、ゲート絶縁膜、シリコンを主成分とする半導体膜、ゲルマニウムを主成分とする半導体膜の成膜に適した構成の一例を示す。

図９は複数の反応室を備えたマルチ・チャンバ・プラズマＣＶＤ装置の一例を示す。この装置は共通室４２３と、ロード／アンロード室４２２、第１反応室４００ａ、第２反応室４００ｂ、第３反応室４００ｃ、第４反応室４００ｄを備えた構成となっている。ロード／アンロード室４２２のカセットに装填される基板は、共通室４２３の搬送機構４２６によって各反応室に搬出入される枚葉式の構成である。共通室４２３と各室の間にはゲートバルブ４２５が備えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。

各反応室は形成する薄膜の種類によって区分されている。例えば、第１反応室４００ａはゲート絶縁膜などの絶縁膜を成膜し、第２反応室４００ｂは、結晶粒の元となるシリコンを主成分とする半導体膜、薄膜トランジスタのチャネル形成領域となるゲルマニウムを主成分とする半導体膜を成膜し、第３反応室４００ｃは薄膜トランジスタの高抵抗領域となるバッファ層を成膜し、第４反応室４００ｄはソース及びドレインを形成する一導電型を付与する不純物元素が添加された半導体膜を成膜する反応室として充当される。勿論、反応室の数はこれに限定されるわけではなく、必要に応じて任意に増減することができる。また、一の反応室で一の膜を成膜するようにしても良いし、一の反応室で複数の膜を成膜するように構成しても良い。

各反応室には排気手段としてターボ分子ポンプ４１９とドライポンプ４２０が接続されている。排気手段はこれらの真空ポンプの組み合わせに限定されるものではなく、概略１０^−５Ｐａから１０^−１Ｐａの真空度にまで排気できるものであれば他の真空ポンプを適用することができる。排気手段と各反応室との間にはバタフライバルブ４１７が設けられており、これによって真空排気を遮断させることができ、コンダクタンスバルブ４１８によって排気速度を制御して、それぞれの反応室の圧力を調節することができる。

なお、ゲルマニウムを主成分とする半導体膜を形成する第２反応室４００ｂは超高真空まで真空排気するものとして、クライオポンプ４２１を連結してもよい。クライオポンプ４２１を用いることで、反応室の圧力を１０^−５Ｐａよりも低い圧力の超高真空とすることができる。本実施の形態では、反応室内を１０^−５Ｐａよりも低い圧力の超高真空とすることで、ゲルマニウムを主成分とする半導体膜中の酸素濃度及び窒素濃度の低減に効果的である。この結果、ゲルマニウムを主成分とする半導体膜に含まれる酸素及び窒素の濃度をそれぞれ１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることができる。ゲルマニウムを主成分とする半導体膜中の酸素濃度及び窒素濃度を低減することで、膜中の欠陥を低減し、結晶性を高めることが可能となるため、キャリアの移動度を向上させることが可能である。

ガス供給手段４０８はシラン、ゲルマンに代表される半導体材料ガス若しくは希ガスなどプロセスに用いるガスが充填されるシリンダ４１０、ストップバルブ４１１、４１２、マスフローコントローラ４１３などで構成されている。ガス供給手段４０８ｇは第１反応室４００ａに接続され、ゲート絶縁膜を成膜するためのガスを供給する。ガス供給手段４０８ｉは第２反応室４００ｂに接続され、シリコンを主成分とする半導体膜用、及びゲルマニウムを主成分とする半導体膜用のガスを供給する。ガス供給手段４０８ｂは第３反応室４００ｃに接続され、バッファ層用のガスを供給する。ガス供給手段４０８ｎは第４反応室４００ｄに接続され、例えばｎ型半導体膜用のガスを供給する。また、ドナーとなる不純物元素を含む気体の一つであるフォスフィンは、第１の反応室４００ａ、第２の反応室４００ｂに供給されてもよい。ガス供給手段４０８ａはアルゴンを供給し、ガス供給手段４０８ｆは反応室内のクリーニングに用いるエッチングガスを供給する系統であり、これらは各反応室共通のラインとして構成されている。

各反応室にはプラズマを形成するための高周波電力供給手段が連結されている。高周波電力供給手段は高周波電源４０４と整合器４０６が含まれる。

各反応室は形成する薄膜の種類によって使い分けることが可能である。それぞれの薄膜は最適な成膜温度があるので、反応室を個別に分けておくことで成膜温度を管理することが容易となる。さらに、同じ膜種を繰り返し成膜することができるので、前に形成された膜に起因する残留不純物の影響を排除することができる。特に、ゲルマニウムを主成分とする半導体膜にドナーとなる不純物元素が含まれる場合、当該ドナーとなる不純物元素をバッファ層に混入させることを回避することができる。この結果、バッファ層の不純物元素の濃度を低減することが可能であり、薄膜トランジスタのオフ電流を低減することが可能である。

なお、同一反応室内において、シリコンを主成分とする半導体膜、ゲルマニウムを主成分とする半導体膜、バッファ層、一導電型を付与する不純物元素が添加された半導体膜を連続的に形成してもよい。具体的には、ゲート絶縁膜が形成された基板を反応室に搬入し、そこで、シリコンを主成分とする半導体膜、ゲルマニウムを主成分とする半導体膜、バッファ層、及び一導電型を付与する不純物元素が添加された半導体膜を連続的に成膜する。この後、反応室から基板を搬出した後、反応室内をフッ素ラジカル等でクリーニングすることが好ましい。

また、本実施の形態では、薄膜トランジスタとして逆スタガ型薄膜トランジスタを用いて説明したが、これに限定されるものではなく、順スタガ型薄膜トランジスタ、トップゲート型薄膜トランジスタ等にも適用することが可能である。具体的には、下地膜として機能する絶縁膜上にシリコンを主成分とする結晶粒、及びゲルマニウムを主成分とする半導体膜を形成し、ゲルマニウムを主成分とする半導体膜上にゲート絶縁膜及びゲート電極を形成すると、下地膜として機能する絶縁膜との界面の結晶性を高めたゲルマニウムを主成分とする半導体膜を有する薄膜トランジスタを作製することができる。

本実施の形態により、電気特性が優れた逆スタガ型の薄膜トランジスタ、及びそれを有する表示基板を作製することができる。

（実施の形態６）
本実施の形態では、実施の形態２に示す薄膜トランジスタの作製方法について、以下に示す。

図１０（Ａ）に示すように、実施の形態５と同様に、基板５０上にゲート電極５１を形成し、ゲート電極５１上にゲート絶縁膜５２ａ、５２ｂを形成する。次に、ゲート絶縁膜５２ｂ上にシリコンを主成分とする半導体膜４７を形成する。

ここでは、シリコンを主成分とする半導体膜４７として、ドナーとなる不純物元素を含むシリコン膜を形成する。ドナーとなる不純物元素を含むシリコン膜をプラズマＣＶＤ法またはスパッタリング法により形成する。ドナーとなる不純物元素としては、リン、砒素、またはアンチモンを用いる。また、シリコンを主成分とする半導体膜４７としては、非晶質シリコン膜、非晶質シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜、微結晶シリコン膜、または微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜を形成する。

ドナーとなる不純物元素を含み、且つシリコンを主成分とする半導体膜４７の形成方法としては、実施の形態５に示すシリコンを主成分とする半導体膜４２の原料気体と共に、ドナーとなる不純物元素を含む気体を用いてシリコンを主成分とする半導体膜４７を形成すればよい。例えば、シラン及び水素と共に、フォスフィンを用いたプラズマＣＶＤ法によりリンを含む非晶質シリコン膜または微結晶シリコン膜を形成することができる。

ドナーとなる不純物元素の濃度は、６×１０^１５ａｔｏｍｓ／ｃｍ^３以上３×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上３×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは３×１０^１６ａｔｏｍｓ／ｃｍ^３以上３×１０^１７ａｔｏｍｓ／ｃｍ^３以下であることが好ましい。ドナーとなる不純物元素の濃度を上記範囲とすることで、ゲート絶縁膜５２ｂ、及びドナーとなる不純物元素を含み、且つシリコンを主成分とする半導体膜４７の界面における結晶性を高めることが可能である。

また、シリコンを主成分とする半導体膜４７を形成する前に、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、ゲート絶縁膜５２ｂ表面及び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、シリコンを主成分とする半導体膜４７を堆積すると、ドナーとなる不純物元素を取り込みながらシリコンを主成分とする半導体膜が堆積するため、ドナーとなる不純物元素を含むシリコンを主成分とする半導体膜４７を形成することができる。

次に、シリコンを主成分とする半導体膜４７を用いて、結晶性の高い結晶粒を形成する工程を行う。ここでは、図１０（Ｂ）に示すように、ドナーとなる不純物元素を含むシリコンを主成分とする半導体膜４７にプラズマ４３を照射する。この結果、図１０（Ｃ）に示すように、ゲート絶縁膜５２ｂ上にドナーとなる不純物元素を含みシリコンを主成分とする結晶粒４８を形成する。プラズマ４３としては、実施の形態５に示すプラズマ４３を適宜用いることができる。

なお、ドナーとなる不純物元素を含むシリコンを主成分とする半導体膜４７の代わりに、実施の形態５に示すシリコンを主成分とする半導体膜４２を形成し、プラズマ４３として、反応室に、水素、フッ素、またはフッ化物と共に、ドナーとなる不純物元素を含む気体を導入して、プラズマを発生させてもよい。水素、フッ素、またはフッ化物でシリコンを主成分とする半導体膜４７の非晶質成分をエッチングすると共に、残存するシリコンを主成分とする半導体膜にドナーとなる不純物元素を添加することで、ドナーとなる不純物元素を含みシリコンを主成分とする結晶粒４８を形成することができる。

次に、ゲルマニウムを含む堆積性気体、及び水素を反応室内に導入し高周波電源を印加し、結晶粒４８を結晶核として結晶成長させ、図１０（Ｄ）に示すように、ゲルマニウムを主成分とする半導体膜４５を形成する。また、ゲルマニウムを含む堆積性気体と、水素と共に、シリコンを含む堆積性気体を用いることで、非晶質シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜または微結晶シリコンゲルマニウム（Ｓｉ_ｙＧｅ_１−ｙ、０＜ｙ＜０．５）膜を形成する。

さらには、ゲルマニウムを含む堆積性気体と共に、フッ化物ガスを用いてゲルマニウムを主成分とする半導体膜４５を形成してもよい。

結晶粒４８を結晶核として結晶成長させることで、ゲルマニウムを含む半導体膜４５として結晶性の高い微結晶半導体膜を形成することができる。ここでは、ゲルマンと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶ゲルマニウム膜を形成する。

なお、ゲルマニウムを主成分とする半導体膜４５を形成する前に、成膜装置の反応室内壁に非晶質ゲルマニウム膜または微結晶ゲルマニウム膜を形成することが好ましい。また、反応室内壁をフッ素プラズマ等でクリーニングした後、反応室内壁に非晶質ゲルマニウム膜または微結晶ゲルマニウム膜を形成することが好ましい。このような処理により、ゲルマニウムを主成分とする半導体膜４５を形成する際に、反応室の内壁の成分やクリーニングに用いたフッ素が、ゲルマニウムを主成分とする半導体膜４５中に混入することを低減することが可能である。

さらには、ゲルマニウムを主成分とする半導体膜４５として、ドナーとなる不純物元素を含み且つゲルマニウムを主成分とする半導体膜を形成してもよい。ドナーとなる不純物元素を含み且つゲルマニウムを主成分とする半導体膜の形成方法としては、ゲルマニウムを主成分とする半導体膜の原料気体と共に、ドナーとなる不純物元素を含む気体を用いればよい。例えば、ゲルマン、及び水素、並びにフォスフィンを用いたプラズマＣＶＤ法によりリンを含む微結晶ゲルマニウム膜を形成することができる。

また、ゲルマニウムを主成分とする半導体膜４５を形成する前に、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、ゲート絶縁膜５２ｂ及び結晶粒４８の表面及び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、ゲルマニウムを主成分とする半導体膜４５を堆積することで、ドナーとなる不純物元素を取り込みながらゲルマニウムを主成分とする半導体膜が堆積するため、ドナーとなる不純物元素を含み且つゲルマニウムを主成分とする半導体膜を形成することができる。

また、反応室内壁に形成する非晶質ゲルマニウム膜または微結晶ゲルマニウム膜にドナーとなる不純物元素を添加してもよい。ドナーとなる不純物元素の濃度は、６×１０^１５ａｔｏｍｓ／ｃｍ^３以上３×１０^１８ａｔｏｍｓ／ｃｍ^３下、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上３×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは３×１０^１６ａｔｏｍｓ／ｃｍ^３以上３×１０^１７ａｔｏｍｓ／ｃｍ^３以下であることが好ましい。このような処理により、反応室内の圧力を真空排気する際に、反応室内壁に付着するドナーとなる不純物元素が反応室内に解離する。当該解離されたドナーとなる不純物元素はゲルマニウムを主成分とする半導体膜４５に混入するため、ドナーとなる不純物元素を有するゲルマニウムを主成分とする半導体膜４５を形成することができる。

ドナーとなる不純物元素を含み且つゲルマニウムを主成分とする半導体膜は、抵抗率が低いため、当該半導体膜を用いる薄膜トランジスタのオン電流及び移動度を上昇させることができる。

また、ドナーとなる不純物元素を含むシリコンを主成分とする半導体膜４７を形成する代わりに、ドナーとなる不純物元素を含まないシリコンを主成分とする半導体膜を形成し、ゲート絶縁膜５２ｂとしてドナーとなる不純物元素を含む絶縁膜を形成してもよい。例えば、ドナーとなる不純物元素（リン、砒素、またはアンチモン）を含む酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜等を用いて形成することができる。また、ゲート絶縁膜５２ｂを積層構造とする場合、シリコンを主成分とする半導体膜４７に接する層またはゲート絶縁膜５２ａに接する層にドナーとなる不純物元素を添加してもよい。

ゲート絶縁膜５２ｂとしてドナーとなる不純物元素を含む絶縁膜の形成方法としては、絶縁膜の原料気体と共に、ドナーとなる不純物元素を含む気体を用いて絶縁膜を形成すればよい。例えば、シラン、アンモニア、及びフォスフィンを用いたプラズマＣＶＤ法によりリンを含む窒化珪素膜を形成することができる。また、シラン、一酸化二窒素、及びアンモニア、並びにフォスフィンを用いたプラズマＣＶＤ法により、リンを含む酸化窒化珪素膜を形成することができる。

また、ゲート絶縁膜５２ｂを形成する前に、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、ゲート絶縁膜５２ａ表面及び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、ゲート絶縁膜５２ｂを形成することで、ドナーとなる不純物元素を取り込みながらゲート絶縁膜５２ｂを形成した後、シリコンを主成分とする半導体膜４７が堆積するため、ドナーとなる不純物元素を含むシリコンを主成分とする半導体膜４７を形成することができる。

さらには、ゲート絶縁膜５２ｂ、シリコンを主成分とする半導体膜４７、結晶粒４８、ゲルマニウムを主成分とする半導体膜４５のいずれか２つ以上にドナーとなる不純物元素を添加してもよい。

以上の工程により、ゲート絶縁膜との界面における結晶性が高く、また膜中の結晶性も高い微結晶ゲルマニウム膜を形成することができる。

次に、図１０（Ｅ）に示すように、ゲルマニウムを主成分とする半導体膜４５上にバッファ層５４、一導電型を付与する不純物が添加された半導体膜５５を順に形成する。次に、一導電型を付与する不純物が添加された半導体膜５５上にレジストマスク５６を形成する。

この後、実施の形態５と同様の工程により、実施の形態２に示すような薄膜トランジスタを作製することができる。

なお、本実施の形態では、薄膜トランジスタとして逆スタガ型薄膜トランジスタを用いて説明したが、これに限定されるものではなく、順スタガ型薄膜トランジスタ、トップゲート型薄膜トランジスタ等にも適用することが可能である。具体的には、下地膜として機能する絶縁膜上にシリコンを主成分とする結晶粒及びゲルマニウムを主成分とする半導体膜を形成し、ゲルマニウムを主成分とする半導体膜上にゲート絶縁膜及びゲート電極を形成すると、下地膜として機能する絶縁膜との界面の結晶性を高めたゲルマニウムを主成分とする半導体膜を有する薄膜トランジスタを作製することができる。

（実施の形態７）
本実施の形態では、実施の形態３に示す薄膜トランジスタの作製方法について、以下に示す。

図１１（Ａ）に示すように、実施の形態５と同様に、基板５０上にゲート電極５１を形成し、ゲート電極５１上にゲート絶縁膜５２ａ、５２ｂを形成する。

次に、ゲート絶縁膜５２ｂ表面をプラズマ４６に曝し、図３の拡大図４０で示されるような、表面に凹凸を有するゲート絶縁膜４１を形成する。凹凸の形状としては、凸部及び凹部がそれぞれ緩やかな曲線状である波状でもよい。また、凸部の先端は針状に尖り、凹部は緩やかな曲線状をなす形とすることもできる。また、凹凸の間隔は狭いと、後に密度の高い結晶粒を形成することができるため、好ましい。

プラズマ４６は、ゲート絶縁膜５２ｂの表面を凹凸にするようなプラズマ４６をゲート絶縁膜５２ｂに曝す。このようなプラズマとしては、反応室内に、フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電源を印加して、プラズマ４６を発生させ、当該プラズマ４６をゲート絶縁膜５２ｂに曝すことで、ゲート絶縁膜５２ｂの表面をエッチングし、凹凸を有するゲート絶縁膜４１とする。

次に、ゲート絶縁膜４１上にシリコンを主成分とする半導体膜４２を形成する。シリコンを主成分とする半導体膜４２は、ゲート絶縁膜４１の表面の凹凸の影響を受け、図示しないがシリコンを主成分とする半導体膜４２の表面も数ｎｍ〜数十ｎｍの凹凸を有する。次に、実施の形態５と同様に、結晶性の高い結晶粒を密度高く形成する工程を行う。ここでも同様に、プラズマＣＶＤ装置の反応室内に、フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電源を印加して、プラズマ４３を発生させ、当該プラズマ４３をシリコンを主成分とする半導体膜４２に曝すことで、シリコンを主成分とする半導体膜４２の一部、代表的には非晶質成分をエッチングする。なお、本実施の形態では、シリコンを主成分とする半導体膜４２の表面が凹凸を有するため、シリコンを主成分とする半導体膜４２の応力集中により結晶粒が形成されやすくなる。また、シリコンを主成分とする半導体膜４２のＳｉの結合手が（１１０）面以外の面でも結合するため、結合がより強固になり、ゲート絶縁膜と結晶粒、さらにはゲート絶縁膜とゲルマニウムを主成分とする半導体膜の密着性が向上する。

この結果、図１１（Ｃ）に示すような、結晶性の高い結晶粒４４を形成することができる。

次に、ゲルマニウムを含む堆積性気体、及び水素を反応室内に導入し高周波電源を印加して、図１１（Ｄ）に示すように、ゲルマニウムを主成分とする半導体膜４５を形成する。なお、結晶粒４４を結晶核として結晶成長させることで、ゲルマニウムを含む半導体膜４５として結晶性の高い微結晶半導体膜を形成することができる。ここでは、ゲルマンと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶ゲルマニウム膜を形成する。

以上の工程により、ゲート絶縁膜との界面における密着性が高く、また膜中の結晶性も高い微結晶ゲルマニウム膜を形成することができる。

次に、図１１（Ｅ）に示すように、ゲルマニウムを主成分とする半導体膜４５上にバッファ層５４、一導電型を付与する不純物が添加された半導体膜５５を順に形成する。次に、一導電型を付与する不純物が添加された半導体膜５５上にレジストマスク５６を形成する。

この後、実施の形態５と同様の工程により、実施の形態３に示すような薄膜トランジスタを作製することができる。

なお、本実施の形態では、薄膜トランジスタとして逆スタガ型薄膜トランジスタを用いて説明したが、これに限定されるものではなく、順スタガ型薄膜トランジスタ、トップゲート型薄膜トランジスタ等にも適用することが可能である。具体的には、下地膜として機能する絶縁膜上にシリコンを主成分とする結晶粒及びゲルマニウムを主成分とする半導体膜を形成し、ゲルマニウムを主成分とする半導体膜上にゲート絶縁膜及びゲート電極を形成すると、下地膜として機能する絶縁膜との界面の結晶性を高めたゲルマニウムを主成分とする半導体膜を有する薄膜トランジスタを作製することができる。

（実施の形態８）
本実施の形態では、実施の形態４に示す薄膜トランジスタの作製方法について、以下に示す。

図１２（Ａ）に示すように、実施の形態５と同様に、基板５０上にゲート電極５１を形成し、ゲート電極５１上にゲート絶縁膜５２ａ、５２ｂを形成する。

次に、ゲート絶縁膜５２ｂ上にシリコンを主成分とする半導体膜４２を形成する。シリコンを主成分とする半導体膜４２としては、微結晶シリコン膜、または微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜を形成する。シリコンを主成分とする半導体膜４２に微結晶シリコン膜、または微結晶シリコンゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ、０．５＜ｘ＜１）膜を形成すると、ゲート絶縁膜５２ｂとの界面においては非晶質成分が多いものの、膜表面においては微結晶が形成される。このため、シリコンを主成分とする半導体膜４２の表面は結晶性が高い。

次に、図１２（Ｂ）に示すように、ゲルマニウムを含む堆積性気体、及び水素を反応室内に導入し高周波電源を印加し、ゲルマニウムを主成分とする半導体膜４５を形成する。シリコンを主成分とする半導体膜４２を形成すると、ゲルマニウムを主成分とする半導体膜は、シリコンを主成分とする半導体膜４２表面の結晶性を元に、結晶成長するため、結晶性の高いゲルマニウムを主成分とする半導体膜４５、代表的にはゲルマニウムを主成分とする微結晶半導体膜が形成される。ここでは、ゲルマンと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶ゲルマニウム膜を形成する。

以上の工程により、シリコンを主成分とする半導体膜４２との界面における結晶性が高く、また膜中の結晶性も高い微結晶ゲルマニウム膜を形成することができる。

次に、図１２（Ｃ）に示すように、ゲルマニウムを主成分とする半導体膜４５上にバッファ層５４、一導電型を付与する不純物が添加された半導体膜５５を順に形成する。次に、一導電型を付与する不純物が添加された半導体膜５５上にレジストマスク５６を形成する。

この後、実施の形態５と同様の工程により、実施の形態４に示すような薄膜トランジスタを作製することができる。

（実施の形態９）
次に、上記形態とは異なる薄膜トランジスタの作製方法について、図１３乃至図１９を用いて説明する。ここでは、上記形態よりフォトマスク数を削減することが可能なプロセスを用いて薄膜トランジスタを作製する工程について示す。

実施の形態５と同様に、基板５０上に導電膜を形成し、導電膜上にレジストを塗布し、第１のフォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて導電膜の一部をエッチングして、図１３（Ａ）に示すように、ゲート電極５１を形成する。次に、ゲート電極５１上に、ゲート絶縁膜５２ａ、５２ｂを形成する。次に、シリコンを主成分とする結晶粒４４、ゲルマニウムを主成分とする半導体膜４５、バッファ層５４、一導電型を付与する不純物元素が添加された半導体膜５５、及び導電膜６５ａ〜６５ｃを順に形成する。次に、導電膜６５ａ上にレジスト８０を塗布する。なお、ゲルマニウムを主成分とする半導体膜４５の形成方法は、実施の形態５乃至８を用いることができる。

レジスト８０は、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジストを用いて示す。

次に、第２のフォトマスクとして多階調マスク１５９を用いて、レジスト８０に光を照射して、レジスト８０を露光する。

ここで、多階調マスク１５９を用いた露光について、図１４を用いて説明する。

多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することが可能である。

多階調マスクの代表例としては、図１４（Ａ）に示すようなグレートーンマスク１５９ａ、図１４（Ｃ）に示すようなハーフトーンマスク１５９ｂがある。

図１４（Ａ）に示すように、グレートーンマスク１５９ａは、透光性を有する基板１６３及びその上に形成される遮光部１６４並びに回折格子１６５で構成される。遮光部１６４においては、光の透光率が０％である。一方、回折格子１６５はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透光率を制御することができる。なお、回折格子１６５は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。

透光性を有する基板１６３は、石英等の透光性を有する基板を用いることができる。遮光部１６４及び回折格子１６５は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。

グレートーンマスク１５９ａに露光光を照射した場合、図１４（Ｂ）に示すように、遮光部１６４においては、光透光率１６６は０％であり、遮光部１６４及び回折格子１６５が設けられていない領域では光透光率１６６は１００％である。また、回折格子１６５においては、１０〜７０％の範囲で調整可能である。回折格子１６５における光の透光率の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。

図１４（Ｃ）に示すように、ハーフトーンマスク１５９ｂは、透光性を有する基板１６３及びその上に形成される半透過部１６７並びに遮光部１６８で構成される。半透過部１６７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部１６８は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。

ハーフトーンマスク１５９ｂに露光光を照射した場合、図１４（Ｄ）に示すように、遮光部１６８においては、光透光率１６９は０％であり、遮光部１６８及び半透過部１６７が設けられていない領域では光透光率１６９は１００％である。また、半透過部１６７においては、１０〜７０％の範囲で調整可能である。半透過部１６７に於ける光の透光率の調整は、半透過部１６７の材料により調整により可能である。

多階調マスクを用いて露光した後、現像することで、図１３（Ｂ）に示すように、膜厚の異なる領域を有するレジストマスク８１を形成することができる。

次に、レジストマスク８１により、シリコンを主成分とする結晶粒４４、ゲルマニウムを主成分とする半導体膜４５、バッファ層５４、一導電型を付与する不純物元素が添加された半導体膜５５、及び導電膜６５ａ〜６５ｃをエッチングし分離する。この結果、図１５（Ａ）に示すような、シリコンを主成分とする結晶粒５９、ゲルマニウムを主成分とする半導体膜５８、バッファ層６２、一導電型を付与する不純物元素が添加された半導体膜６３、及び導電膜８５ａ〜８５ｃを形成することができる。なお、図１５（Ａ）（レジストマスク８１を除く。）は図１９（Ａ）のＡ−Ｂにおける断面図に相当する。

次に、レジストマスク８１をアッシングする。この結果、レジストの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のレジスト（ゲート電極５１の一部と重畳する領域）は除去され、図１５（Ａ）に示すように、分離されたレジストマスク８６を形成することができる。

次に、レジストマスク８６を用いて、導電膜８５ａ〜８５ｃをエッチングし分離する。この結果、図１５（Ｂ）に示すような、一対の配線９２ａ〜９２ｃを形成することができる。レジストマスク８６を用いて導電膜８５ａ〜８５ｃをウエットエッチングすると、導電膜８５ａ〜８５ｃが等方的にエッチングされる。この結果、レジストマスク８６より面積の小さい配線９２ａ〜９２ｃを形成することができる。

次に、レジストマスク８６を用いて、一導電型を付与する不純物元素が添加された半導体膜６３をエッチングして、一対のソース領域及びドレイン領域８８を形成する。なお、当該エッチング工程において、バッファ層６２の一部もエッチングされる。一部エッチングされたバッファ層をバッファ層８７と示す。なお、バッファ層８７には凹部が形成される。ソース領域及びドレイン領域の形成工程と、バッファ層の凹部とを同一工程で形成することができる。ここでは、バッファ層６２の一部が、レジストマスク８１と比較して面積が縮小したレジストマスク８６で一部エッチングされたため、ソース領域及びドレイン領域８８の外側にバッファ層８７が突出した形状となる。また、配線９２ａ〜９２ｃの端部と、ソース領域及びドレイン領域８８の端部は一致せずずれており、配線９２ａ〜９２ｃの端部の外側に、ソース領域及びドレイン領域８８の端部が形成される。この後、レジストマスク８６を除去する。

次に、露出しているバッファ層にダメージが入らず、且つ該バッファ層に対するエッチングレートが低い条件でドライエッチングしてもよい。この工程により、ソース領域及びドレイン領域間のバッファ層上のエッチング残渣物、レジストマスクの残渣、及びレジストマスクの除去に用いる装置内の汚染源を除去することが可能であり、ソース領域及びドレイン領域間の絶縁を確実なものとすることができる。この結果、薄膜トランジスタのリーク電流を低減することが可能であり、オフ電流が小さく、耐圧の高い薄膜トランジスタを作製することが可能である。なお、エッチングガスには例えば塩素を含むガス、フッ素を含むガス等を用いればよい。

図１５（Ｃ）に示すように、配線９２ａ〜９２ｃの端部と、ソース領域及びドレイン領域８８の端部は一致せずずれた形状となることで、配線９２ａ〜９２ｃの端部の距離が離れるため、配線間のリーク電流やショートを防止することができる。このため信頼性の高い逆スタガ型の薄膜トランジスタを作製することができる。

以上の工程により、チャネルエッチ型の薄膜トランジスタ８３を形成することができる。また、２枚のフォトマスクを用いて薄膜トランジスタを形成することができる。

次に、図１６（Ａ）に示すように、配線９２ａ〜９２ｃ、ソース領域及びドレイン領域８８、バッファ層８７、ゲルマニウムを主成分とする半導体膜５８、及びゲート絶縁膜５２ｂ上に絶縁膜７６を形成する。

次に、第３のフォトマスクを用いて形成したレジストマスクを用いて絶縁膜７６の一部をエッチングしてコンタクトホールを形成する。次に、当該コンタクトホールにおいて配線９２ｃに接する画素電極７７を形成する。ここでは、画素電極７７としては、スパッタリング法によりＩＴＯを成膜した後、ＩＴＯ上にレジストを塗布する。次に、第４のフォトマスクを用いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてＩＴＯをエッチングして画素電極７７を形成する。なお、図１６（Ｂ）は、図１９（Ｃ）のＡ−Ｂの断面図に相当する。

以上により、薄膜トランジスタ、及び当該薄膜トランジスタを有し、表示装置に用いることが可能な素子基板を形成することができる。

次に、１枚のフォトマスクでコンタクトホールと容量素子を形成することが可能な工程について、以下に示す。ここでは、図１９のＣ−Ｄの断面図を示す。

図１６（Ａ）の後、図１７（Ａ）に示すように、絶縁膜７６上に絶縁膜１０１を形成する。ここでは、感光性の有機樹脂を用いて絶縁膜１０１を形成する。次に、多階調マスク１６０を用いて絶縁膜１０１を感光した後、現像して、図１７（Ｂ）に示すように、薄膜トランジスタの配線を覆う絶縁膜７６を露出する凹部１１１ａと、容量配線５１ｃ上に凹部１１１ｂを有する絶縁膜１０２を形成する。ここでは、薄膜トランジスタの配線においては、絶縁膜１０１を１００％露光することが可能であり、また容量配線５１ｃ上では絶縁膜１０１を１０〜７０％の範囲で露光することが可能な多階調マスク１６０を用いる。

次に、凹部を有する絶縁膜１０２を全体的にエッチング（エッチバック）した後、絶縁膜７６の一部をエッチングし、図１８（Ａ）に示すように、配線を露出するコンタクトホール１１２ａを形成すると共に、容量配線５１ｃ上に凹部１１２ｂを有する絶縁膜１０３及び絶縁膜７６ａを形成する。

次に、絶縁膜１０３をアッシングして、コンタクトホール１１２ａ及び凹部１１２ｂの面積を広げ、コンタクトホール１１３ａおよび凹部１１３ｂを有する絶縁膜１０４を形成する。なお、絶縁膜７６ａは感光性有機樹脂では形成されず、無機絶縁膜で形成されるため、アッシングされない。このため、配線上には上面形状が２重の輪となっているコンタクトホール１１３ａが形成される。

この後、画素電極７７を形成すると共に、容量配線５１ｃ、ゲート絶縁膜５２ａ、５２ｂ、絶縁膜７６ａ、及び画素電極７７で構成される容量素子１０５を形成することができる。

以上の工程により、一枚の多階調マスクによって、画素電極及び配線を接続するコンタクトホールを形成する共に、容量素子を形成することができる。

（実施の形態１０）
本実施の形態では、実施の形態１乃至９に適用可能な薄膜トランジスタの構造について以下に示す。

実施の形態５に示す、図６（Ｃ）の配線７１ａ〜７１ｃ、または実施の形態９に示す図１５（Ｂ）の配線９２ａ〜９２ｃを形成した後、レジストマスク６６または８６を除去し、配線７１ａ〜７１ｃまたは配線９２ａ〜９２ｃをマスクとして一導電型を付与する不純物元素が添加された半導体膜６３をエッチングしてもよい。この結果、配線７１ａ〜７１ｃまたは配線９２ａ〜９２ｃと、ソース領域及びドレイン領域として機能する一導電型を付与する不純物元素が添加された一対の半導体膜７２またはソース領域及びドレイン領域８８の端部が一致した薄膜トランジスタを形成することができる。ここでは、図６（Ｃ）のレジストマスク６６を除去した後、配線７１ａ〜７１ｃをマスクとして、一導電型を付与する不純物元素が添加された半導体膜６３をエッチングして、ソース領域及びドレイン領域８９の端部と配線７１ａ〜７１ｃの端部が揃っている薄膜トランジスタを図２０に示す。

また、実施の形態１乃至９では、チャネルエッチ型の薄膜トランジスタを用いて示したが、実施の形態１乃至９に示す薄膜トランジスタをチャネル保護型薄膜トランジスタすることができる。ここでは、実施の形態５を用いて説明する。

具体的には、図５（Ａ）に示すように、基板５０上にゲート電極５１を形成し、ゲート電極５１上にゲート絶縁膜５２ａ、５２ｂを形成する。次に、図５（Ｂ）乃至（Ｄ）を経て、シリコンを主成分とする結晶粒４４及びゲルマニウムを主成分とする半導体膜４５を形成する。

図５（Ｅ）に示すように、ゲルマニウムを主成分とする半導体膜４５上にバッファ層５４を形成する。次に、バッファ層５４上であって、且つゲート電極５１に重畳する領域にチャネル保護膜を形成する。チャネル保護膜は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜を成膜した後、フォトリソグラフィ工程により選択的にエッチングして形成することができる。または、ポリイミド、アクリル、またはシロキサンを含む組成物を吐出し焼成して形成することができる。次に、一導電型を付与する不純物が添加された半導体膜及び導電膜を順に形成する。次に、フォトリソグラフィ工程により形成したレジストマスクを用いて、導電膜、一導電型を付与する不純物が添加された半導体膜、バッファ層、ゲルマニウムを主成分とする半導体膜をエッチングし、分離する。この結果、図２１に示すような、シリコンを主成分とする結晶粒６０、ゲルマニウムを主成分とする半導体膜６１、バッファ層７３、ソース領域及びドレイン領域として機能する一導電型を付与する不純物元素が添加された一対の半導体膜７２、及びソース電極及びドレイン電極として機能する配線７１ａ〜７１ｃを形成する。また、一部凹部を有するチャネル保護膜８２を形成する。

以上の工程によりチャネル保護型の薄膜トランジスタを形成することができる。

また、実施の形態１乃至９に示す薄膜トランジスタのゲート絶縁膜５２ａ、５２ｂの代わりに、図２２に示すように、３層のゲート絶縁膜５２ａ、５２ｂ、５２ｃを形成してもよい。３層目のゲート絶縁膜５２ｃとしては、厚さ１ｎｍ〜５ｎｍ程度の窒化珪素膜または窒化酸化珪素膜を形成することができる。

３層目のゲート絶縁膜５２ｃとして形成する厚さ１ｎｍ〜５ｎｍ程度の窒化珪素膜または窒化酸化珪素膜の形成方法としては、プラズマＣＶＤ法で形成することができる。また、ゲート絶縁膜５２ｂに対し、高密度プラズマを用いて窒化処理して、ゲート絶縁膜５２ｂの表面に窒素珪素層を形成することができる。高密度プラズマ窒化を行うことで、より高い濃度の窒素を含有する窒化珪素層を得ることも可能である。高密度プラズマは、高い周波数のマイクロ波、たとえば２．４５ＧＨｚを使うことによって生成される。低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない層を形成することができる。また、ゲート絶縁膜５２ｂの表面の粗さが小さくできるため、キャリア移動度を大きくすることができる。

（実施の形態１１）
本実施の形態では、表示装置の一形態として、実施の形態１乃至１０で示す薄膜トランジスタを有する液晶表示装置について、以下に示す。ここでは、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図２３乃至図２５を用いて説明する。ＶＡ型の液晶表示装置とは、液晶パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。

図２３と図２４は、ＶＡ型液晶パネルの画素構造を示している。図２４は基板６００の平面図であり、図２４中に示す切断線Ｙ−Ｚに対応する断面構造を図２３に表している。以下の説明ではこの両図を参照して説明する。

この画素構造は、一つの画素に複数の画素電極６２４、６２６が有り、それぞれの画素電極６２４、６２６に平坦化膜６２２を介して薄膜トランジスタ６２８、６２９が接続されている。各薄膜トランジスタ６２８、６２９は、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極６２４、６２６に印加する信号を、独立して制御する構成を有している。

画素電極６２４はコンタクトホール６２３において、配線６１８により薄膜トランジスタ６２８と接続している。また、画素電極６２６はコンタクトホール６２７において、配線６１９で薄膜トランジスタ６２９と接続している。薄膜トランジスタ６２８のゲート配線６０２と、薄膜トランジスタ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線６１６は、薄膜トランジスタ６２８と薄膜トランジスタ６２９で共通に用いられている。薄膜トランジスタ６２８及び薄膜トランジスタ６２９は上記実施の形態で示す薄膜トランジスタを用いて作製することができる。

画素電極６２４と画素電極６２６の形状は異なっており、スリット６２５によって分離されている。Ｖ字型に広がる画素電極６２４の外側を囲むように画素電極６２６が形成されている。画素電極６２４と画素電極６２６に印加する電圧のタイミングを、薄膜トランジスタ６２８及び薄膜トランジスタ６２９により異ならせることで、液晶の配向を制御している。ゲート配線６０２とゲート配線６０３は異なるゲート信号を与えることで、薄膜トランジスタ６２８と薄膜トランジスタ６２９の動作タイミングを異ならせることができる。また、画素電極６２４、６２６上に配向膜６４８が形成されている。

対向基板６０１には、遮光膜６３２、着色膜６３６、対向電極６４０が形成されている。また、着色膜６３６と対向電極６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。また、対向電極６４０上に配向膜６４６が形成される。図２５に対向基板側の構造を示す。対向電極６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極６２４及び画素電極６２６側のスリット６２５とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。

ここでは、基板、着色膜、遮光膜、及び平坦化膜で、カラーフィルターを構成する。なお、遮光膜、平坦化膜の何れか一方、または両方は、基板上に形成されていなくともよい。

また、着色膜は、可視光の波長範囲のうち、任意の波長範囲の光の成分を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる着色膜を組み合わせて、カラーフィルターに用いることが多い。しかしながら、着色膜の組み合わせに関しては、これに限られない。

画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、第１の液晶素子が形成されている。また、画素電極６２６と液晶層６５０と対向電極６４０が重なり合うことで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。

なお、ここでは、液晶表示装置として、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置を示したが、上記実施の形態に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置、その他の液晶表示装置に用いることができる。

以上の工程により、液晶表示装置を作製することができる。本実施の形態の液晶表示装置は、オフ電流が少なく、電気特性が優れた逆スタガ型の薄膜トランジスタを用いているため、コントラストが高く、視認性の高い液晶表示装置を作製することができる。

（実施の形態１２）
本実施の形態では、表示装置の一形態として、実施の形態１乃至１０で示す薄膜トランジスタを有する発光表示装置について、以下に示す。ここでは、発光表示装置が有する画素の構成について説明する。図２６（Ａ）に、画素の上面図の一形態を示し、図２６（Ｂ）に図２６（Ａ）のＡ−Ｂに対応する画素の断面構造の一形態を示す。

発光装置としては、ここではエレクトロルミネッセンスを利用する発光素子を有する表示装置を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。また、ここでは、薄膜トランジスタの作製工程として上記実施の形態を用いることができる。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。また、第１の電極への信号の入力を制御するためのスイッチング用の薄膜トランジスタ、及び発光素子の駆動を制御する駆動用の薄膜トランジスタとして、チャネルエッチ型の薄膜トランジスタを用いて示すが、チャネル保護型の薄膜トランジスタを適宜用いることができる。

図２６（Ａ）及び図２６（Ｂ）において、第１の薄膜トランジスタ７４ａは第１の電極への信号の入力を制御するためのスイッチング用の薄膜トランジスタであり、第２の薄膜トランジスタ７４ｂは発光素子９４への電流または電圧の供給を制御するための駆動用の薄膜トランジスタに相当する。

第１の薄膜トランジスタ７４ａのゲート電極は走査線として機能する配線５１ａに接続され、ソースまたはドレインの一方は信号線として機能する配線７１ａ〜７１ｃに接続され、ソースまたはドレインの他方に接続する配線７１ｄ〜７１ｆは第２の薄膜トランジスタ７４ｂのゲート電極５１ｂに接続される。第２の薄膜トランジスタ７４ｂのソースまたはドレインの一方は電源線９３ａ〜９３ｃに接続され、ソースまたはドレインの他方は電気的に表示装置の第１の電極７９に接続される。第２の薄膜トランジスタ７４ｂのゲート電極、ゲート絶縁膜、及び電源線９３ａ〜９３ｃで容量素子９６を構成し、第１の薄膜トランジスタ７４ａのソースまたはドレインの他方は容量素子９６に接続される。

なお、容量素子９６は、第１の薄膜トランジスタ７４ａがオフのときに第２の薄膜トランジスタ７４ｂのゲート／ソース間電圧またはゲート／ドレイン間電圧（以下、ゲート電圧とする）を保持するための容量素子に相当し、必ずしも設ける必要はない。

本実施の形態では、第１の薄膜トランジスタ７４ａ及び第２の薄膜トランジスタ７４ｂを実施の形態１乃至１０に示す薄膜トランジスタを用いて形成することができる。また、第１の薄膜トランジスタ７４ａ及び第２の薄膜トランジスタ７４ｂはここではｎチャネル型薄膜トランジスタで形成するが、第１の薄膜トランジスタ７４ａをｎチャネル型薄膜トランジスタで形成し、第２の薄膜トランジスタ７４ｂをｐチャネル型薄膜トランジスタで形成してもよい。さらには、第１の薄膜トランジスタ７４ａ及び第２の薄膜トランジスタ７４ｂをｐチャネル型の薄膜トランジスタで形成してもよい。

第１の薄膜トランジスタ７４ａ及び第２の薄膜トランジスタ７４ｂ上に絶縁膜７６を形成し、絶縁膜７６上に平坦化膜７８を形成し、平坦化膜７８及び絶縁膜７６に形成されるコンタクトホールにおいて、配線９３ｆに接続する第１の電極７９が形成される。平坦化膜７８は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンポリマーを用いて形成することが好ましい。コンタクトホールにおいては、第１の電極７９が凹凸を有するため、当該領域を覆い、且つ開口部を有する隔壁９１を設ける。隔壁９１の開口部において第１の電極７９と接するように、ＥＬ層９２が形成され、ＥＬ層９２を覆うように第２の電極９３が形成され、第２の電極９３及び隔壁９１を覆うように絶縁膜９５が形成される。

ここでは、発光素子として上面射出構造の発光素子９４を示す。上面射出構造の発光素子９４は、第１の薄膜トランジスタ７４ａ、第２の薄膜トランジスタ７４ｂ上でも発光することが可能であるため、発光面積を増大することが可能である。しかしながら、ＥＬ層９２の下地膜が凹凸を有すると、当該凹凸において膜厚分布が不均一となり第２の電極９３及び第１の電極７９がショートし、表示欠陥となってしまう。このため、平坦化膜７８を設けることが好ましい。

第１の電極７９及び第２の電極９３でＥＬ層９２を挟んでいる領域が発光素子９４に相当する。図２６（Ｂ）に示した画素の場合、発光素子９４から発せられる光は、白抜きの矢印で示すように第２の電極９３側に射出する。

陰極として機能する第１の電極７９は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。ＥＬ層９２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、第１の電極７９に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、これらの層を全て設ける必要はない。第２の電極９３は、光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。

ここでは、基板とは逆側の面から発光を取り出す上面射出構造の発光素子について示したが、基板側の面から発光を取り出す下面射出構造の発光素子や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子を適宜適用することができる。

また、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。

なお、本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用薄膜トランジスタ）と発光素子が電気的に接続されている例を示したが、駆動用薄膜トランジスタと発光素子との間に電流制御用薄膜トランジスタが接続されている構成であってもよい。

以上の工程により、発光表示装置を作製することができる。本実施の形態の発光表示装置は、オフ電流が少なく、電気特性が優れた逆スタガ型の薄膜トランジスタを用いているため、コントラストが高く、視認性の高い発光表示装置を作製することができる。

（実施の形態１３）
次に、本発明の一形態である表示パネルの構成について、以下に示す。

図２７（Ａ）に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された画素部６０１２と接続している表示パネルの形態を示す。画素部６０１２及び走査線駆動回路６０１４は、実施の形態１乃至４に示す薄膜トランジスタを用いて形成する。高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半導体をチャネル形成領域に用いたトランジスタ、多結晶の半導体をチャネル形成領域に用いた薄膜トランジスタ、またはＳＯＩをチャネル形成領域に用いたトランジスタであっても良い。画素部６０１２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介して供給される。さらに、信号線駆動回路６０１３及びＦＰＣ６０１５の間、または信号線駆動回路６０１３及び画素部６０１２の間に、保護回路を設けてもよい。保護回路は、実施の形態１乃至４に示す薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成される。また、ダイオードとして、実施の形態１乃至４に示す薄膜トランジスタをダイオード接続したダイオードを用いることもできる。

なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。

また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図２７（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形成された画素部６０２２及び走査線駆動回路６０２４と接続している表示装置パネルの形態を示す。画素部６０２２及び走査線駆動回路６０２４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５を介して画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。さらに、信号線駆動回路６０２３及びＦＰＣ６０２５の間、または信号線駆動回路６０２３及び画素部６０２２の間に、保護回路を設けてもよい。

また、信号線駆動回路の一部または走査線駆動回路の一部のみを、上記実施の形態に示す薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図２７（Ｃ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる表示装置パネルの形態を示す。画素部６０３２及び走査線駆動回路６０３４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。さらに、信号線駆動回路及びＦＰＣ６０３５の間、または信号線駆動回路及び画素部６０３２の間に、保護回路を設けてもよい。

図２７に示すように、本実施の形態の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、上記実施の形態に示す薄膜トランジスタを用いて形成することができる。

なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図２７に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。

なお本実施の形態で用いる信号線駆動回路は、シフトレジスタとアナログスイッチ有する。または、シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。

（実施の形態１４）
上記実施の形態により得られる表示装置は、アクティブマトリクス型表示装置パネルに用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに上記実施の形態を実施できる。

その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２８に示す。

図２８（Ａ）はテレビジョン装置である。表示パネルを、図２８（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面２００３が形成され、その他付属設備としてスピーカ部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。

図２８（Ａ）に示すように、筐体２００１に表示素子を用いた表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン操作機２００６にも出力する情報を表示する表示部２００７が設けられていても良い。

また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を液晶表示パネルで形成し、サブ画面２００８を発光表示パネルで形成しても良い。また、主画面２００３を発光表示パネルで形成し、サブ画面２００８を発光表示パネルで形成し、サブ画面２００８は点滅可能とする構成としても良い。

図２９はテレビ装置の主要な構成を示すブロック図を示している。表示パネル９００には、画素部９２１が形成されている。信号線駆動回路９２２と走査線駆動回路９２３は、表示パネル９００にＣＯＧ方式により実装されていても良い。

その他の外部回路の構成として、映像信号の入力側では、チューナ９２４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９２５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９２６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９２７などを有している。コントロール回路９２７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路９２８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

チューナ９２４で受信した信号のうち、音声信号は、音声信号増幅回路９２９に送られ、その出力は音声信号処理回路９３０を経てスピーカ９３３に供給される。制御回路９３１は受信局（受信周波数）や音量の制御情報を入力部９３２から受け、チューナ９２４や音声信号処理回路９３０に信号を送出する。

勿論、上記実施の形態はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。

主画面２００３、サブ画面２００８において、上記実施の形態で説明した表示装置を適用することで、テレビジョン装置の量産性を高めることができる。

また、図２８（Ｂ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す表示装置を適用することにより、コンピュータの量産性を高めることができる。

図２８（Ｃ）は卓上照明器具であり、照明部２５０１、傘２５０２、可変アーム２５０３、支柱２５０４、台２５０５、電源２５０６を含む。上記実施の形態に示す発光装置を照明部２５０１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具なども含まれる。上記実施の形態に示す表示装置を適用することにより、量産性を高めることができ、安価な卓上照明器具を提供することができる。

図３０は上記実施の形態を適用したスマートフォン携帯電話の一例であり、図３０（Ａ）が正面図、図３０（Ｂ）が背面図、図３０（Ｃ）が２つの筐体をスライドさせたときの正面図である。スマートフォン携帯電話は、筐体１００１及び１００２二つの筐体で構成されている。スマートフォン携帯電話は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能である。

筐体１００１においては、表示部１１０１、スピーカ１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングディバイス１１０５、表面カメラ用レンズ１１０６、外部接続端子ジャック１１０７、イヤホン端子１１０８等を備え、筐体１００２においては、キーボード１２０１、外部メモリスロット１２０２、裏面カメラ１２０３、ライト１２０４等を備えている。また、アンテナは筐体１００１内部に内蔵されている。

また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。

重なり合った筐体１００１と筐体１００２（図３０（Ａ）に示す。）は、スライドし図３０（Ｃ）のように展開する。表示部１１０１には、上記実施の形態に示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０１及び表面カメラ用レンズ１１０６を同一の面に備えているため、テレビ電話が可能である。また、表示部１１０１をファインダーとし裏面カメラ１２０３及びライト１２０４で静止画及び動画の撮影が可能である。

スピーカ１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、再生等の用途が可能である。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。

また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード１２０１を用いると便利である。更に、重なり合った筐体１００１と筐体１００２（図３０（Ａ））は、スライドし図３０（Ｃ）のように展開し、携帯情報端末として使用できる場合は、キーボード１２０１、ポインティングディバイス１１０５を用い円滑な操作が可能である。外部接続端子ジャック１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入しより大量のデータ保存及び移動に対応できる。

筐体１００２の裏面（図３０（Ｂ））には、裏面カメラ１２０３及びライト１２０４を備えており、表示部１１０１をファインダーとし静止画及び動画の撮影が可能である。

また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えたものであってもよい。上記実施の形態に示す表示装置を適用することにより、スマートフォン携帯電話の量産性を高めることができる。

本実施の形態に係る薄膜トランジスタを説明する断面図である。 本実施の形態に係る薄膜トランジスタを説明する断面図である。 本実施の形態に係る薄膜トランジスタを説明する断面図である。 本実施の形態に係る薄膜トランジスタを説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する平面図である。 本発明に適用可能なプラズマＣＶＤ装置の構成を示す図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本発明に適用可能な多階調マスクを説明する図である。 本実施の形態に係る表示装置の作製方法を説明する断面図である。 本実施の形態に係る表示装置の作製方法を説明する断面図である。 本実施の形態に係る表示装置の作製方法を説明する断面図である。 本実施の形態に係る表示装置の作製方法を説明する断面図である。 本実施の形態に係る表示装置の作製方法を説明する上面図である。 本実施の形態に係る表示装置の作製方法を説明する断面図である。 本実施の形態に係る表示装置の作製方法を説明する断面図である。 本実施の形態に係る表示装置の作製方法を説明する断面図である。 本実施の形態に係る表示装置を説明する断面図である。 本実施の形態に係る表示装置を説明する上面図である。 本実施の形態に係る表示装置を説明する上面図である。 本実施の形態に係る表示装置を説明する断面図及び上面図である。 本実施の形態に係る表示パネルを説明する斜視図である。 本実施の形態に係る表示装置を用いた電子機器を説明する斜視図である。 本実施の形態に係る表示装置を用いた電子機器を説明する図である。 本実施の形態に係る表示装置を用いた電子機器を説明する図である。

Claims (7)

1. ゲート絶縁膜を形成する第１の工程と、
   シリコンを含む堆積性気体と共に水素を導入し高周波電力を印加して、前記ゲート絶縁膜上にシリコンを主成分とする半導体膜を形成する第２の工程と、
   フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電源を印加して、前記シリコンを主成分とする半導体膜の一部をエッチングして、シリコンを主成分とする結晶粒を形成する第３の工程と、
   ゲルマニウムを含む堆積性気体、及び水素を導入し高周波電源を印加して、前記ゲート絶縁膜及び前記シリコンを主成分とする結晶粒上にゲルマニウムを主成分とする半導体膜を形成する第４の工程と、
   シリコンを含む堆積性気体、及び水素を導入し高周波電源を印加して、前記ゲルマニウムを主成分とする半導体膜上にバッファ層を形成する第５の工程と、を有することを特徴とする薄膜トランジスタの作製方法。
2. ゲート絶縁膜を形成する第１の工程と、
   水素、または希ガスを用いてシリコンターゲットまたはシリコンゲルマニウムターゲットをスパッタリングして、前記ゲート絶縁膜上に前記シリコンを主成分とする半導体膜を形成する第２の工程と、
   フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電源を印加して、前記シリコンを主成分とする半導体膜の一部をエッチングして、シリコンを主成分とする結晶粒を形成する第３の工程と、
   ゲルマニウムを含む堆積性気体、及び水素を導入し高周波電源を印加して、前記ゲート絶縁膜及び前記シリコンを主成分とする結晶粒上にゲルマニウムを主成分とする半導体膜を形成する第４の工程と、
   シリコンを含む堆積性気体、及び水素を導入し高周波電源を印加して、前記ゲルマニウムを主成分とする半導体膜上にバッファ層を形成する第５の工程と、を有することを特徴とする薄膜トランジスタの作製方法。
3. 請求項１または２において、前記第２の工程の前に、フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電源を印加して、前記ゲート絶縁膜をプラズマに曝す工程を有することを特徴とする薄膜トランジスタの作製方法。
4. 請求項１乃至３のいずれか一項において、前記シリコンを主成分とする半導体膜は、非晶質シリコン膜、非晶質シリコンゲルマニウム膜、微結晶シリコン膜、または微結晶シリコンゲルマニウム膜であることを特徴とする薄膜トランジスタの作製方法。
5. 請求項１において、
   前記第２の工程において、前記シリコンを含む堆積性気体と共に、ドナーとなる不純物元素を含む気体を導入し高周波電力を印加して、前記ゲート絶縁膜上にドナーとなる不純物元素を含むシリコンを主成分とする半導体膜を形成することを特徴とする薄膜トランジスタの作製方法。
6. 請求項１乃至４のいずれか一項において、
   前記第３の工程において、前記フッ素、フッ化物気体、または水素の少なくとも一つ以上と共に、ドナーとなる不純物元素を含む気体を導入し高周波電力を印加して、前記シリコンを主成分とする半導体膜の一部をエッチングして前記シリコンを主成分とする結晶粒を形成すると共に、前記シリコンを主成分とする結晶粒にドナーとなる不純物元素を添加することを特徴とする薄膜トランジスタの作製方法。
7. 請求項１乃至４のいずれか一項において、
   前記第４の工程において、前記ゲルマニウムを含む堆積性気体、及び水素と共に、ドナーとなる不純物元素を含む気体を導入し、高周波電力を印加して、ドナーとなる不純物元素を含むゲルマニウムを主成分とする半導体膜を形成することを特徴とする薄膜トランジスタの作製方法。

Images