JP5101471B2 - 微結晶半導体膜及び薄膜トランジスタの作製方法 - Google Patents

微結晶半導体膜及び薄膜トランジスタの作製方法 Download PDF

Info

Publication number
JP5101471B2
JP5101471B2 JP2008307050A JP2008307050A JP5101471B2 JP 5101471 B2 JP5101471 B2 JP 5101471B2 JP 2008307050 A JP2008307050 A JP 2008307050A JP 2008307050 A JP2008307050 A JP 2008307050A JP 5101471 B2 JP5101471 B2 JP 5101471B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
microcrystalline semiconductor
thin film
microcrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008307050A
Other languages
English (en)
Other versions
JP2009158947A5 (ja
JP2009158947A (ja
Inventor
安弘 神保
秀和 宮入
浩二 大力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008307050A priority Critical patent/JP5101471B2/ja
Publication of JP2009158947A publication Critical patent/JP2009158947A/ja
Publication of JP2009158947A5 publication Critical patent/JP2009158947A5/ja
Application granted granted Critical
Publication of JP5101471B2 publication Critical patent/JP5101471B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

微結晶半導体膜の作製方法、当該微結晶半導体膜を有する薄膜トランジスタの作製方法、当該微結晶半導体膜によって少なくとも一組の半導体接合を有する光電変換装置に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
画像表示装置のスイッチング素子として、非晶質半導体膜を用いた薄膜トランジスタ、結晶粒径が１００ｎｍ以上の多結晶半導体膜を用いた薄膜トランジスタ等が用いられている。多結晶半導体膜の形成方法としては、パルス発振のエキシマレーザビームを光学系により線状に加工して、非晶質珪素膜に対し線状ビームを走査させながら照射して結晶化する技術が知られている。
また、画像表示装置のスイッチング素子として、微結晶半導体膜を用いた薄膜トランジスタが用いられている（特許文献１及び２）。
また、プラズマＣＶＤ法により作製可能な結晶系シリコンとして微結晶シリコンを光電変換層とする光電変換装置の開発が進められている（例えば、特許文献３参照）。
特開平４−２４２７２４号公報 特開２００５−４９８３２号公報 特開２０００−２７７４３９号公報
多結晶半導体膜を用いた薄膜トランジスタは、非晶質半導体膜を用いた薄膜トランジスタに比べて移動度が２桁以上高く、半導体表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。しかしながら、非晶質半導体膜を用いた場合に比べて、半導体膜の結晶化のために工程が複雑化するため、その分歩留まりが低減し、コストが高まるという問題がある。
また、異種材料上に微結晶半導体膜を成膜する場合、界面における結晶性が低く、当該微結晶半導体膜を用いた逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁膜及び微結晶半導体膜の界面領域における結晶性が低いという問題がある。また、光電変換装置においては、電極と微結晶半導体膜の界面における結晶性が低いという問題がある。
上述した問題に鑑み、異種材料基材上において、界面及び膜中の結晶性の高い微結晶半導体膜の形成方法を提案することを課題の一とする。また、結晶性の高い微結晶半導体膜を有する薄膜トランジスタの作製方法を提案することを課題の一とする。また、結晶性の高い微結晶半導体膜を有する光電変換装置の作製方法を提案することを課題の一とする。
被膜上に、密度が高く、且つ結晶性の高い結晶核を形成した後、結晶核から半導体の結晶粒を結晶成長させて、被膜との界面における結晶性、隣接する結晶粒の密着性、及び結晶粒の結晶性、それぞれを高めた微結晶半導体膜を形成する。
被膜上に半導体膜を形成し、当該半導体膜にプラズマを照射して半導体膜の一部をエッチングして、結晶性が高い結晶核を密度高く形成する。次に、シリコンまたはゲルマニウムを含む堆積性気体、フッ化物気体またはフッ素、及び水素を原料ガスとしたプラズマＣＶＤ法により、被膜上に被膜との界面における密着性が高く、また結晶粒間の密着性も高く、また、結晶性の高い微結晶半導体膜を形成する。
被膜上に形成する半導体膜としては、非晶質半導体膜、または微結晶半導体膜をスパッタリング法、ＣＶＤ法等により形成する。
半導体膜に照射するプラズマとしては、水素、フッ素、フッ化物のいずれか一つ以上をプラズマＣＶＤ装置の反応室内に導入し、高周波電源を印加してプラズマを発生させる。当該プラズマには、少なくとも、水素プラズマまたはフッ素プラズマが含まれており、被膜上に形成される半導体膜の非晶質半導体成分をエッチングする。特に、半導体膜が微結晶半導体膜の場合、結晶粒が小さく、その間を埋める非晶質半導体成分をエッチングすることで、結晶性の高い結晶核を密度高く残存させることができる。また、被膜上に形成される半導体膜が非晶質半導体膜の場合は、非晶質半導体成分をエッチングするとともに、一部を結晶化し、微細な結晶核を密度高く形成することができる。このため、被膜との界面における非晶質半導体成分をもプラズマによりエッチングされるため、被膜上には結晶性の高い結晶核を密度高く形成することができる。
シリコンまたはゲルマニウムを含む堆積性気体、フッ化物気体またはフッ素、及び水素を原料ガスとしたプラズマＣＶＤ法により、結晶核から結晶成長させる。シリコンまたはゲルマニウムを含む堆積性気体及び水素とともに、フッ化物気体またはフッ素を用いると、結晶核から結晶成長する際に、結晶成長の場における非晶質半導体成分をフッ素ラジカルがエッチングするため、結晶性の高い結晶成長が起きる。この場合、結晶核の密度が高いと、隣り合う結晶核の距離が短く、結晶成長の際に結晶粒が繋がる。この後、結晶成長は被膜表面に対して法線方向に結晶成長するため、柱状の結晶粒が密接に繋がった微結晶半導体膜を形成することができる。また、被膜上にある結晶核から結晶成長するため、被膜との界面における結晶性が高く、また膜中の結晶性も高い微結晶半導体膜を形成することができる。
なお、被膜上に半導体膜を形成する前に、フッ素、フッ化物気体、または水素の少なくとも一つ以上をプラズマＣＶＤ装置の反応室内に導入し高周波電源を印加して、プラズマを発生させて、被膜の一部をエッチングしてもよい。当該エッチングにより被膜の表面に凹凸を形成することができる。当該凹凸を有する被膜上に半導体膜を形成し、プラズマに曝すことにより、プラズマ密度の分布が生じやすい。このため、結晶核の密度を高めやすく、柱状の結晶粒が密接に繋がった微結晶半導体膜を形成することができる。
また、微結晶半導体膜にドナーとなる不純物元素を添加してもよい。微結晶半導体膜にドナーとなる不純物元素を添加することで、微結晶半導体膜の結晶性が高まり、導電率が高まるとともに、被膜との界面における結晶性を高めることが可能である。
微結晶半導体膜にドナーとなる不純物元素を添加する方法としては、被膜、半導体膜、または微結晶半導体膜にドナーとなる不純物元素を添加してもよい。被膜にドナーとなる不純物元素を添加する場合は、被膜を形成する前に、反応室内に、ドナーとなる不純物元素を含む気体を流し、反応室内壁及び被膜にドナーとなる不純物元素を吸着される。または、被膜の原料ガスとともに、ドナーとなる不純物元素を含む気体を導入してもよい。
半導体膜にドナーとなる不純物元素を添加する場合は、半導体膜を形成する前に反応室内に、ドナーとなる不純物元素を含む気体を流し、反応室内壁及び被膜にドナーとなる不純物元素を吸着させてもよい。または、半導体膜の原料ガスとともに、ドナーとなる不純物元素を含む気体を導入してもよい。または、半導体膜をエッチングする際、フッ素、フッ化物気体、または水素の少なくとも一つ以上とともに、ドナーとなる不純物元素を含む気体を用いて、プラズマを発生させることで、水素ラジカルまたはフッ素ラジカルで半導体膜の非晶質半導体成分をエッチングするとともに、エッチングされた半導体膜にドナーとなる不純物元素を添加してもよい。
微結晶半導体膜にドナーとなる不純物元素を添加する場合は、微結晶半導体膜を形成する前に、ドナーとなる不純物元素を含む気体を流し、反応室内壁、被膜、及びエッチングされた半導体膜にドナーとなる不純物元素を吸着させてもよい。または、微結晶半導体膜の原料ガスとともに、ドナーとなる不純物元素を含む気体を導入してもよい。
なお、ここでは、被膜とは、表面に上記微結晶半導体膜が形成される膜のことであり、即ち微結晶半導体膜の下地膜である。
また、本発明の一である微結晶半導体膜を用い、薄膜トランジスタ（ＴＦＴ）を作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示装置を作製する。本発明の一である微結晶半導体膜は、ゲート絶縁膜との界面における結晶性が高いため、当該微結晶半導体膜を用いた薄膜トランジスタは、その移動度が１〜１０ｃｍ２／Ｖ・ｓｅｃ、好ましくは２．５〜１０ｃｍ２／Ｖ・ｓｅｃと、非晶質半導体膜を用いた薄膜トランジスタの２〜２０倍の移動度を有しているので、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
また、表示装置としては、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には有機ＥＬ（エレクトロルミネッセンス）及び無機ＥＬが含まれる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、上記結晶性の高い微結晶半導体膜を光電変換層として用いて光電変換装置を作製する。
被膜との界面から結晶性の高い微結晶半導体膜を形成することができる。また、隣接する結晶粒が密に接し、結晶性の高い微結晶半導体膜を形成することができる。更には、当該結晶性の高い微結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタを作製することができる。更には、当該結晶性の高い微結晶半導体膜を用いた光電変換装置を作製することができる。
以下、発明の実施の形態について、図面を用いて以下に説明する。但し、開示される発明は以下の説明に限定されず、開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に開示される発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
ここでは、被膜との界面における結晶性が高く、また隣接する結晶粒の密着性が高い、即ち欠陥の少ない微結晶半導体膜の作製工程について、図１を用いて説明する。
図１（Ａ）に示すように、基板４０上に被膜４１を形成し、被膜４１上に半導体膜４２を形成する。
基板４０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板４０がマザーガラスの場合、基板の大きさは、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。
被膜４１は、ＣＶＤ法、スパッタリング法、印刷法、塗布法等を用いて適宜膜を形成することができる。被膜としては、絶縁膜、導電膜等を適宜形成することができる。絶縁膜の一例としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜等があるがこれに限定されるものではない。ここでは、被膜４１としてプラズマＣＶＤ法により厚さ５０〜２００ｎｍの窒化酸化珪素膜を形成する。
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、組成範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、組成範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
半導体膜４２は、シリコン、ゲルマニウム等を含む非晶質半導体膜または微結晶半導体膜を形成する。微結晶半導体膜としては、結晶粒径が０．５〜１００ｎｍ、好ましくは１〜２０ｎｍの微結晶半導体膜を用いることができる。なお、半導体膜４２が微結晶半導体膜の場合、微結晶半導体膜に非晶質半導体成分が含まれていてもよい。半導体膜４２の膜厚は、１〜１００ｎｍ、好ましくは２〜２０ｎｍ、好ましくは５〜１０ｎｍとする。
ここでの微結晶半導体膜とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、粒径が０．５〜１００ｎｍ、好ましくは１〜２０ｎｍの柱状または針状結晶が基板表面に対して法線方向に成長している。また、複数の微結晶半導体の間に非単結晶半導体が存在している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。このような微結晶半導体膜に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
半導体膜４２は、スパッタリング法やＣＶＤ法により形成することができる。半導体膜４２をスパッタリング法で形成する場合、水素、または希ガスを用いてシリコンターゲットをスパッタリングして、前記被膜上に前記半導体膜として非晶質半導体膜を形成する。半導体膜４２をＣＶＤ法により形成する場合、シリコンまたはゲルマニウムを含む堆積性気体と共に、水素をプラズマＣＶＤ装置の反応室に導入し、高周波電力を印加し、プラズマを発生させて被膜上に、半導体膜４２として非晶質半導体膜または微結晶半導体膜を形成する。
シリコン、またはゲルマニウムを含む堆積性気体としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＧｅＨ４、Ｇｅ２Ｈ６等がある。
なお、半導体膜として非晶質半導体膜を形成する一形態として、反応室において、シリコン、またはゲルマニウムを含む堆積性気体を用いたグロー放電プラズマにより非晶質半導体膜を形成することができる。または、シリコン、またはゲルマニウムを含む堆積性気体に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して、グロー放電プラズマにより非晶質半導体膜を形成することができる。または、シランガスの流量の１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いたグロー放電プラズマにより、非晶質半導体膜を形成することができる。
また、半導体膜として微結晶半導体膜を形成する一形態として、反応室内において、シリコンまたはゲルマニウムを含む堆積性気体、ここではシランと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶半導体膜を形成する。シランは水素及び／又は希ガスで１０倍から２０００倍に希釈される。そのため多量の水素及び／又は希ガスが必要とされる。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。微結晶半導体膜の成長表面を水素で不活性化し、微結晶シリコンの成長を促進するためには１２０℃〜２２０℃で成膜を行うことが好ましい。
半導体膜４２形成工程においてグロー放電プラズマの生成は、１ＭＨｚから２０ＭＨｚ、代表的には１３．５６ＭＨｚの高周波電力、または２０ＭＨｚより大きく１２０ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には２７．１２ＭＨｚ、６０ＭＨｚを印加することで行われる。
次に、結晶性の高い結晶核を密度高く形成する工程を行う。ここでは、プラズマＣＶＤ装置の反応室内に、フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電源を印加して、プラズマ４３を発生させ、図１（Ｂ）に示すように、当該プラズマ４３を半導体膜４２に曝すことで、半導体膜４２の一部、代表的には非晶質半導体成分をエッチングする。
フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電源を印加することで、水素プラズマ、フッ素プラズマが発生する。水素プラズマは、反応室内に水素を導入し、プラズマを発生させる。フッ素プラズマは、反応室内に、フッ素またはフッ化物気体を導入し、プラズマを発生させる。フッ化物ガスとしては、ＨＦ、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ、Ｓｉ２Ｆ６、ＧｅＦ４、ＧｅＨＦ３、ＧｅＨ２Ｆ２、ＧｅＨ３Ｆ、Ｇｅ２Ｆ６等がある。なお、フッ素、フッ化物気体、または水素のほかに希ガスを反応室内に導入して希ガスプラズマを発生させてもよい。
水素プラズマ、フッ素プラズマ等により、水素ラジカル、フッ素ラジカルがプラズマ中に生成する。水素ラジカルは非晶質半導体膜と反応して非晶質半導体膜の一部を結晶化させるとともに、非晶質半導体成分をエッチングする。フッ素ラジカルは、半導体膜の非晶質半導体成分をエッチングする。このため、半導体膜４２が微結晶半導体膜の場合、膜に含まれる結晶粒は小さく、その間を埋める非晶質半導体成分をエッチングすることで、結晶性の高い結晶核を密度高く残存させることができる。また、被膜上に形成される半導体膜が非晶質半導体膜の場合は、非晶質半導体成分をエッチングするとともに、一部を結晶化し、微細な結晶核を密度高く形成することができる。このため、被膜との界面における非晶質半導体成分をもプラズマによりエッチングされるため、被膜上には結晶性の高い結晶核を密度高く形成することができる。
このときの結晶核の大きさを、５〜３０ｎｍとし、密度を１×１０１０〜１×１０１２ａｔｏｍｓ／ｃｍ３とすると、微細な結晶核を密度高く形成することが可能であり、後に形成する微結晶半導体膜の結晶の密度を高めることができる。
プラズマの発生方法は、ＨＦ帯（３ＭＨｚ〜３０ＭＨｚ、代表的には１３．５６ＭＨｚ）を用いることが好ましい。特に、１３．５６ＭＨｚの高周波電力を用いることで、プラズマの均一性を高めることが可能であり、第６世代〜第１０世代の大面積基板上においても、均一性の高いプラズマを半導体膜に曝すことができるため、大量生産に好ましい。
次に、シリコンまたはゲルマニウムを含む堆積性気体、フッ素またはフッ化物気体、及び水素を用い、結晶核４４を用いて結晶成長させ、図１（Ｄ）に示すように、微結晶半導体膜４５を形成する。フッ化物ガスとしては、ＨＦ、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ、Ｓｉ２Ｆ６、ＧｅＦ４、ＧｅＨＦ３、ＧｅＨ２Ｆ２、ＧｅＨ３Ｆ、Ｇｅ２Ｆ６等がある。ここではシランと、フッ化シランと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶半導体膜４５を形成する。
微結晶半導体膜を形成するために、シリコンまたはゲルマニウムを含む堆積性気体と共に、シリコンまたはゲルマニウムを含むフッ化物ガスを用いることで、結晶核から結晶成長する際に、結晶成長の場における非晶質半導体成分をフッ素ラジカルがエッチングするため、結晶性の高い結晶成長が起きる。即ち、結晶性の高い結晶粒を形成することができる。また、結晶核の密度が高いと、隣り合う結晶核の距離が短く、結晶成長の際に結晶粒が繋がる。この後、結晶成長は被膜表面に対して法線方向に結晶成長するため、柱状の結晶粒が密接に繋がった微結晶半導体膜を形成することができる。また、被膜４１上にある結晶核から結晶成長するため、被膜との界面における結晶性が高く、また膜中の結晶性も高い微結晶半導体膜を形成することができる。また、このような微結晶半導体膜を薄膜トランジスタのチャネル形成領域に用いることで、結晶性の高い微結晶半導体膜をチャネル形成領域に有する薄膜トランジスタを作製することができる。
なお、微結晶半導体膜の形成工程においてグロー放電プラズマの生成は、１ＭＨｚから２０ＭＨｚ、代表的には１３．５６ＭＨｚの高周波電力、または２０ＭＨｚより大きく１２０ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には２７．１２ＭＨｚ、６０ＭＨｚを印加することで行われる。
なお、半導体膜４２を形成する前に、成膜装置の反応室内壁に非晶質半導体膜または微結晶半導体膜を形成することが好ましい。さらには、反応室内壁をフッ素プラズマ等でクリーニングした後、反応室内壁に非晶質半導体膜または微結晶半導体膜を形成することが好ましい。このような処理により、半導体膜４２または微結晶半導体膜４５を形成する際に、反応室の内壁の成分やクリーニングに用いたフッ素が、半導体膜４２または微結晶半導体膜４５中に混入することを低減することが可能である。
以上の工程により、被膜との界面における結晶性が高く、また膜中の結晶性も高い微結晶半導体膜を形成することができる。
（実施の形態２）
本実施の形態では、実施の形態１と同様に、被膜との界面における結晶性が高く、また膜中の結晶性も高い微結晶半導体膜を形成する工程について、図２を用いて説明する。
図２（Ａ）に示すように、基板４０上に被膜４１を形成する。
次に、被膜４１表面をプラズマ４６に曝し、表面に凹凸を有する被膜４１ａを形成する。凹凸の形状としては、図２（Ｂ）に示すように、凸部及び凹部がそれぞれ緩やかな曲線状である波状でもよい。また、凸部の先端は針状に尖り、凹部は緩やかな曲線状をなす形とすることもできる。また、凹凸の間隔は狭いと、後に密度の高い結晶核を形成することができるため、好ましい。
プラズマ４６は、被膜４１の表面を凹凸にするようなプラズマ４６を被膜４１に曝す。このようなプラズマとしては、反応室内に、フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電源を印加して、プラズマ４６を発生させ、当該プラズマ４６を被膜４１に曝すことで、被膜４１の表面をエッチングし、凹凸を有する被膜４１ａとする。
次に、被膜４１ａ上に半導体膜４２を形成する。半導体膜４２は、被膜４１ａの表面の凹凸の影響を受け、半導体膜４２の表面も凹凸を有する。次に、実施の形態１と同様に、結晶性の高い結晶核を密度高く形成する工程を行う。ここでも同様に、プラズマＣＶＤ装置の反応室内に、フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電源を印加して、プラズマ４３を発生させ、当該プラズマ４３を半導体膜４２に曝すことで、半導体膜４２の一部、代表的には非晶質半導体成分をエッチングする。なお、本実施の形態では、半導体膜４２の表面が凹凸を有するため、半導体膜４２の応力集中により結晶核が形成されやすくなる。また、半導体膜４２のＳｉの結合手が（１１０）面以外の面でも結合するため、結合がより強固になり、被膜と結晶核、さらにはゲート絶縁膜と微結晶半導体膜の密着性が向上する。
この結果、図２（Ｃ）に示すような、結晶性の高い結晶核４４を形成することができる。
次に、シリコンまたはゲルマニウムを含む堆積性気体、フッ素またはフッ化物気体、及び水素を反応室内に導入し高周波電源を印加し、結晶核４４を用いて結晶成長させ、図２（Ｄ）に示すように、微結晶半導体膜４５を形成する。フッ化物ガスとしては、ＨＦ、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ、Ｓｉ２Ｆ６、ＧｅＦ４、ＧｅＨＦ３、ＧｅＨ２Ｆ２、ＧｅＨ３Ｆ、Ｇｅ２Ｆ６等がある。ここではシランと、フッ化シランと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶半導体膜を形成する。
なお、半導体膜４２を形成する前に、成膜装置の反応室内壁に非晶質半導体膜または微結晶半導体膜を形成することが好ましい。さらには、反応室内壁をフッ素プラズマ等でクリーニングした後、反応室内壁に非晶質半導体膜または微結晶半導体膜を形成することが好ましい。このような処理により、半導体膜４２または微結晶半導体膜４５を形成する際に、反応室の内壁の成分やクリーニングに用いたフッ素が、半導体膜４２または微結晶半導体膜４５中に混入することを低減することが可能である。
以上の工程により、被膜との界面における結晶性が高く、また膜中の結晶性も高い微結晶半導体膜を形成することができる。
（実施の形態３）
本実施の形態では、被膜との界面における結晶性が高く、また隣接する結晶粒の密着性が高い、即ち欠陥の少ない微結晶半導体膜の作製工程について、図３を用いて説明する。
図３（Ａ）に示すように、基板４０上に被膜４１を形成し、被膜４１上に半導体膜４７を形成する。
ここでは、半導体膜４７として、ドナーとなる不純物元素を含む半導体膜を形成する。ドナーとなる不純物元素を含む半導体膜をプラズマＣＶＤ法またはスパッタリング法により形成する。ドナーとなる不純物元素としては、ドナー元素として、リン、砒素、またはアンチモンを用いる。また、半導体膜としては、非晶質半導体膜または微結晶半導体膜を形成する。また、非晶質半導体膜または微結晶半導体膜としては、シリコンまたはゲルマニウムを含む非晶質半導体または微結晶半導体膜を形成する。
ドナーとなる不純物元素を含む半導体膜の形成方法としては、半導体膜の原料気体と共に、ドナーとなる不純物元素を含む気体を用いて半導体膜を形成すればよい。例えば、シラン及び水素と共に、フォスフィンを用いたプラズマＣＶＤ法によりリンを含むアモルファスシリコン膜または微結晶シリコン膜を形成することができる。
ドナーとなる不純物元素の濃度は、６×１０１５ａｔｏｍｓ／ｃｍ３以上３×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上３×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは３×１０１６ａｔｏｍｓ／ｃｍ３以上３×１０１７ａｔｏｍｓ／ｃｍ３以下であることが好ましい。ドナーとなる不純物元素の濃度を上記範囲とすることで、被膜４１、及び後に形成するドナーとなる不純物元素を含む微結晶半導体膜の界面における結晶性を高めることが可能である。また、後に形成するドナーとなる不純物元素を含む微結晶半導体膜の抵抗率を低減することが可能である。
また、半導体膜４７を形成する前に、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、被膜４１表面及び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、半導体膜４７を形成することで、ドナーとなる不純物元素を取り込みながら半導体膜が堆積するため、ドナーとなる不純物元素を含む半導体膜４７を形成することができる。
次に、半導体膜４７を用いて結晶性の高い結晶核を密度高く形成する工程を行う。ここでは、図３（Ｂ）に示すように、半導体膜４７にプラズマ４３を照射する。この結果、図３（Ｃ）に示すように、被膜４１上にドナーとなる不純物元素を含む結晶核４８を形成する。プラズマ４３としては、実施の形態１に示すプラズマ４３を適宜用いることができる。
また、プラズマ４３として、反応室に、水素、フッ素、またはフッ化物と共に、ドナーとなる不純物元素を含む気体を導入して、プラズマを発生させてもよい。水素、フッ素、またはフッ化物で半導体膜４７の非晶質半導体成分をエッチングすると共に、ドナーとなる不純物元素を残存する半導体膜に添加することで、ドナーとなる不純物元素を含む結晶核４８を形成することができる。
次に、シリコンまたはゲルマニウムを含む堆積性気体、シリコンまたはゲルマニウムを含むフッ化物ガス、及び水素を反応室内に導入し高周波電源を印加し、結晶核４８を用いて結晶成長させ、図３（Ｄ）に示すように、ドナーとなる不純物元素を含む微結晶半導体膜４９を形成する。シリコンまたはゲルマニウムを含む堆積性気体としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＧｅＨ４、Ｇｅ２Ｈ６等がある。シリコンまたはゲルマニウムを含むフッ化物ガスとしては、ＨＦ、ＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ、Ｓｉ２Ｆ６、ＧｅＦ４、ＧｅＨＦ３、ＧｅＨ２Ｆ２、ＧｅＨ３Ｆ、Ｇｅ２Ｆ６等がある。ここではシランと、フッ化シランと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、ドナーとなる不純物元素を含む微結晶半導体膜を形成する。
微結晶半導体膜を形成するために、シリコンまたはゲルマニウムを含む堆積性気体と共に、シリコンまたはゲルマニウムを含むフッ化物ガスを用いることで、結晶核から結晶成長する際に、結晶成長の場における非晶質半導体成分をフッ素ラジカルがエッチングするため、結晶性の高い結晶成長が起きる。即ち、結晶性の高い結晶粒を形成することができる。また、結晶核の密度が高いと、隣り合う結晶核の距離が短く、結晶成長の際に結晶粒が繋がる。この後、結晶成長は被膜表面に対して法線方向に結晶成長するため、柱状の結晶粒が密接に繋がった微結晶半導体膜を形成することができる。また、被膜上にある結晶核から結晶成長するため、被膜との界面における結晶性が高く、また膜中の結晶性も高い微結晶半導体膜を形成することができる。更には、微結晶半導体膜にドナーとなる不純物元素が含まれるため、微結晶半導体膜の抵抗率を低減することが可能である。
なお、半導体膜４７を形成する前に、成膜装置の反応室内壁に非晶質半導体膜または微結晶半導体膜を形成することが好ましい。また、反応室内壁をフッ素プラズマ等でクリーニングした後、反応室内壁に非晶質半導体膜または微結晶半導体膜を形成することが好ましい。このような処理により、半導体膜４７を形成する際に、反応室の内壁の成分やクリーニングに用いたフッ素が、半導体膜４７中に混入することを低減することが可能である。さらには、反応室内壁に形成する非晶質半導体膜または微結晶半導体膜にドナーとなる不純物元素を添加してもよい。ドナーとなる不純物元素の濃度は、６×１０１５ａｔｏｍｓ／ｃｍ３以上３×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上３×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは３×１０１６ａｔｏｍｓ／ｃｍ３以上３×１０１７ａｔｏｍｓ／ｃｍ３以下であることが好ましい。このような処理により、反応室内の圧力を真空排気する際に、反応室内壁に付着するドナーとなる不純物元素が反応室内に解離する。当該解離されたドナーとなる不純物元素は半導体膜４７に混入するため、ドナーとなる不純物元素を有する半導体膜４７を形成することができる。
また、ドナーとなる不純物元素を含む半導体膜４７を形成する代わりに、ドナーとなる不純物元素を含まない半導体膜を形成し、被膜４１としてドナーとなる不純物元素を含む絶縁膜を形成してもよい。例えば、ドナーとなる不純物元素（リン、砒素、またはアンチモン）を含む酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜等を用いて形成することができる。また、被膜４１を積層構造とする場合、半導体膜４７に接する層または基板４０に接する層にドナーとなる不純物元素を添加してもよい。
被膜４１としてドナーとなる不純物元素を含む絶縁膜の形成方法としては、絶縁膜の原料気体と共に、ドナーとなる不純物元素を含む気体を用いて絶縁膜を形成すればよい。例えば、シラン、アンモニア、及びフォスフィンを用いたプラズマＣＶＤ法によりリンを含む窒化珪素膜を形成することができる。また、シラン、一酸化二窒素、及びアンモニア、並びにフォスフィンを用いたプラズマＣＶＤ法により、リンを含む酸化窒化珪素膜を形成することができる。
また、被膜４１を形成する前に、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、基板４０表面及び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、被膜４１を形成することで、ドナーとなる不純物元素を取り込みながら半導体膜が堆積するため、ドナーとなる不純物元素を含む半導体膜４７を形成することができる。
さらには、微結晶半導体膜４９として、ドナーとなる不純物元素を含む微結晶半導体膜を形成してもよい。ドナーとなる不純物元素を含む微結晶半導体膜の形成方法としては、微結晶半導体膜の原料気体と共に、ドナーとなる不純物元素を含む気体を用いればよい。例えば、シラン、フッ化シラン、及び水素、並びに、フォスフィンを用いたプラズマＣＶＤ法によりリンを含む微結晶シリコン膜を形成することができる。
また、微結晶半導体膜４９を形成する前に、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、被膜４１及び結晶核４８の表面及び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、微結晶半導体膜４９を堆積することで、ドナーとなる不純物元素を取り込みながら微結晶半導体膜が堆積するため、ドナーとなる不純物元素を含む微結晶半導体膜４９を形成することができる。
さらには、被膜４１、半導体膜４７、結晶核４８、微結晶半導体膜４９のいずれか２つ以上にドナーとなる不純物元素を添加してもよい。
以上の工程により、被膜との界面における結晶性が高く、また膜中の結晶性も高く、抵抗率の低い微結晶半導体膜を形成することができる。
（実施の形態４）
本実施の形態では、上記実施の形態１乃至実施の形態３に示す微結晶半導体膜を用いた薄膜トランジスタの作製工程について示す。本実施の形態では、微結晶半導体膜の作製方法として実施の形態１を用いて示すが、実施の形態２及び実施の形態３を適宜適用することが可能である。
微結晶半導体膜を有する薄膜トランジスタは、ｐ型よりもｎ型の方が、移動度が高いので駆動回路に用いるのにより適している。同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。ここでは、ｎチャネル型の薄膜トランジスタを用いて説明する。
図４（Ａ）に示すように、基板５０上にゲート電極５１を形成し、ゲート電極５１上に、ゲート絶縁膜５２ａ、５２ｂを形成する。
ゲート電極５１は、金属材料で形成される。金属材料としてはアルミニウム、クロム、チタン、タンタル、モリブデン、銅などが適用される。ゲート電極５１の好適例は、アルミニウム又はアルミニウムとバリア金属の積層構造体によって形成される。バリア金属としては、チタン、モリブデン、クロムなどの高融点金属が適用される。バリア金属はアルミニウムのヒロック防止、酸化防止のために設けることが好ましい。
ゲート電極５１は厚さ５０ｎｍ以上３００ｎｍ以下で形成する。ゲート電極５１の厚さを５０ｎｍ以上１００ｎｍ以下とすることで、後に形成される半導体膜や配線の段切れ防止が可能である。また、ゲート電極５１の厚さを１５０ｎｍ以上３００ｎｍ以下とすることで、ゲート電極５１の抵抗率を低減することが可能であり、基板の大面積化が可能である。
なお、ゲート電極５１上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極に接続する配線や容量配線も同時に形成することができる。
ゲート電極５１は、スパッタリング法、ＣＶＤ法、めっき法、印刷法、液滴吐出法等を用いて形成する。ここでは、基板５０上に導電膜としてモリブデン膜をスパッタリング法により成膜し、第１のフォトマスクを用いて形成したレジストマスクを用いて基板５０上に形成された導電膜をエッチングしてゲート電極５１を形成する。
ゲート絶縁膜５２ａ、５２ｂはそれぞれ、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。ゲート絶縁膜５２ａ、５２ｂはそれぞれ、厚さ５０〜１５０ｎｍの酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。ここでは、ゲート絶縁膜５２ａとして窒化珪素膜または窒化酸化珪素膜を形成し、ゲート絶縁膜５２ｂとして酸化珪素膜または酸化窒化珪素膜を形成して積層する形態を示す。なお、ゲート絶縁膜を２層とせず、ゲート絶縁膜を、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層で形成することができる。
ゲート絶縁膜５２ａを窒化珪素膜、または窒化酸化珪素膜を用いて形成することで、基板５０とゲート絶縁膜５２ａの密着力が高まり、基板５０としてガラス基板を用いた場合、基板５０からの不純物が微結晶半導体膜に拡散するのを防止することが可能であり、さらにゲート電極５１の酸化防止が可能である。即ち、膜剥れを防止することができると共に、後に形成される薄膜トランジスタの電気特性を向上させることができる。また、ゲート絶縁膜５２ａ、５２ｂはそれぞれ厚さ５０ｎｍ以上であると、ゲート電極５１の凹凸による被覆率の低減を緩和することが可能であるため好ましい。
次に、ゲート絶縁膜５２ｂ上に、シリコン、またはゲルマニウムを含む堆積性気体及び水素を用いてプラズマＣＶＤ法により半導体膜４２を形成する。
ここでは、一形態として、プラズマＣＶＤ装置の反応室内において、半導体膜４２として微結晶シリコン膜を形成する形態を示す。シリコンまたはゲルマニウムを含む堆積性気体、ここではシランと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶シリコン膜を形成する。シランは水素及び／又は希ガスで１０倍から２０００倍に希釈される。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。
次に、図４（Ｂ）に示すように、プラズマ４３を半導体膜４２に曝して、図４（Ｃ）に示すように、結晶核４４を形成する。ここでは、一形態として、プラズマＣＶＤ装置の反応室内において、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、水素プラズマを発生させて、半導体膜４２に水素プラズマを曝して、半導体膜４２の非晶質半導体成分をエッチングして結晶核４４を形成する。
次に、結晶核４４を用いて結晶成長させて微結晶半導体膜４５を形成する。ここでは、一形態として、微結晶シリコンを形成する形態を示す。
プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体、ここではシランと、フッ化物気体またはフッ素、ここではフッ化シランと、水素及び／又は希ガスとを混合し、グロー放電プラズマにより、微結晶シリコン膜を形成する。シランの流量に対して、フッ化シランの流量を０．１〜５０倍、好ましくは１〜１０倍とし、シランの流量に対して、水素の流量を１０〜２０００倍、好ましくは５０〜２００倍に希釈して微結晶シリコン膜を形成する。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。
微結晶半導体膜を形成するために、シリコンまたはゲルマニウムを含む堆積性気体と共に、シリコンまたはゲルマニウムを含むフッ化物ガスを用いることで、結晶核から結晶成長する際に、結晶成長の場における非晶質半導体成分をフッ素ラジカルがエッチングするため、結晶性の高い結晶成長が起きる。即ち、結晶性の高い結晶粒を形成することができる。
また、シラン等のガス中にＧｅＨ４、ＧｅＦ４などの水素化ゲルマニウム、フッ化ゲルマニウムを混合してエネルギーバンド幅を０．９〜１．１ｅＶに調節しても良い。シリコンにゲルマニウムを加えると薄膜トランジスタの温度特性を変えることができる。
微結晶半導体膜４５の厚さは５ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上２５ｎｍ以下で形成する。微結晶半導体膜４５の厚さを５ｎｍ以上５０ｎｍ以下とすることで、完全空乏型の薄膜トランジスタを作製することができる。
また、微結晶半導体膜４５の酸素濃度、及び窒素濃度は、３×１０１９ａｔｏｍｓ／ｃｍ３未満、更に好ましくは３×１０１８ａｔｏｍｓ／ｃｍ３未満、炭素の濃度を３×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。酸素、窒素、及び炭素が微結晶半導体膜に混入する濃度を低減することで、微結晶半導体膜の欠陥の生成を抑制する事ができる。さらには、酸素、及び窒素が微結晶半導体膜中に入っていると、結晶化しにくい。このため、微結晶半導体膜中の酸素濃度、窒素濃度が比較的低いことで、微結晶半導体膜の結晶性を高めることができる。また、微結晶半導体膜中には、１×１０１７〜１×１０２０ａｔｏｍｓ／ｃｍ３、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満のフッ素を含む。
また、本実施の形態の微結晶半導体膜には、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、アクセプターとなる不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。アクセプターとなる不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合でシリコンまたはゲルマニウムを含む堆積性気体に混入させると良い。そしてボロンの濃度は、ドナーとなる不純物元素の１０分の１程度、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
従来の微結晶半導体膜の形成方法では、不純物や格子不整合などの要因により堆積初期段階において非晶質半導体層が形成されてしまう。逆スガタ型の薄膜トランジスタにおいては、ゲート絶縁膜の近傍の半導体膜においてキャリアが流れるため、界面において非晶質半導体層が形成されると、移動度が低下すると共に、電流量が少なく、薄膜トランジスタの電気特性が低下してしまう。
しかしながら、結晶性が高い結晶核を密度高く形成し、シリコンまたはゲルマニウムを含む堆積性気体と、水素と共に、フッ化物気体またはフッ素を原料ガスとし、結晶核を用いてプラズマＣＶＤ法により微結晶半導体膜を形成すると、当該結晶核から結晶成長が行われるため、ゲート絶縁膜との界面における非晶質半導体の形成を低減することができる。
この結果、本形態に示すように、微結晶半導体膜をゲート絶縁膜上に形成することで、膜の厚さ方向における結晶性を高めると共に、ゲート絶縁膜及び微結晶半導体膜の界面の結晶性を高めることができる。
次に、図４（Ｅ）に示すように、微結晶半導体膜４５上に、バッファ層５４及び一導電型を付与する不純物元素が添加された半導体膜５５を形成する。次に、一導電型を付与する不純物元素が添加された半導体膜５５上にレジストマスク５６を形成する。
バッファ層５４としては、シリコン、またはゲルマニウムを含む堆積性気体を用いたプラズマＣＶＤ法により非晶質半導体膜を形成することができる。または、シリコン、またはゲルマニウムを含む堆積性気体に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体膜を形成することができる。または、シランガスの流量の１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含む非晶質半導体膜を形成することができる。また、上記水素化半導体膜に、フッ素、塩素、臭素、またはヨウ素等のハロゲンを添加してもよい。
また、バッファ層５４は、ターゲットにシリコン、ゲルマニウム等の半導体ターゲットを用いて水素、または希ガスでスパッタリングして非晶質半導体膜を形成することができる。
バッファ層５４は、結晶粒を含まない非晶質半導体膜で形成することが好ましい。
バッファ層５４は、後のソース領域及びドレイン領域の形成プロセスにおいて、一部エッチングされる場合があるが、そのときに、バッファ層５４の一部が残存する厚さで形成することが好ましい。代表的には、３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下の厚さで形成することが好ましい。薄膜トランジスタの印加電圧の高い（例えば１５Ｖ程度）表示装置、代表的には液晶表示装置において、バッファ層５４を厚く形成すると、耐圧が高くなり、薄膜トランジスタに高い電圧が印加されても、薄膜トランジスタが劣化することを回避することができる。
微結晶半導体膜４５の表面に、非晶質半導体膜、更には水素、窒素、またはハロゲンを含む非晶質半導体膜を形成することで、微結晶半導体膜４５に含まれる結晶粒の表面の自然酸化を防止することが可能である。特に、非晶質半導体と微結晶粒が接する領域では、局部応力により亀裂が入りやすい。この亀裂が酸素に触れると結晶粒は酸化され、酸化珪素が形成される。しかしながら、微結晶半導体膜４５の表面にバッファ層５４を形成することで、微結晶粒の酸化を防ぐことができる。
また、バッファ層５４は、非晶質半導体膜を用いて形成する、または、水素、若しくはハロゲンを含む非晶質半導体膜で形成するため、エネルギーギャップが微結晶半導体膜４５に比べて大きく、また抵抗率が高く、移動度が微結晶半導体膜４５の１／５〜１／１０と低い。このため、後に形成される薄膜トランジスタにおいて、ソース領域及びドレイン領域と、微結晶半導体膜４５との間に形成されるバッファ層は高抵抗領域として機能し、微結晶半導体膜４５がチャネル形成領域として機能する。このため、薄膜トランジスタのオフ電流を低減することができる。当該薄膜トランジスタを表示装置のスイッチング素子として用いた場合、表示装置のコントラストを向上させることができる。
なお、微結晶半導体膜４５を形成した後、プラズマＣＶＤ法によりバッファ層５４を３００℃〜４００℃の温度にて成膜することが好ましい。この成膜処理により水素が微結晶半導体膜４５に供給され、微結晶半導体膜４５を水素化したのと同等の効果が得られる。すなわち、微結晶半導体膜４５上にバッファ層５４を堆積することにより、微結晶半導体膜４５に水素を拡散させて、ダングリングボンドの終端をすることができる。
一導電型を付与する不純物元素が添加された半導体膜５５は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、シリコンまたはゲルマニウムを含む堆積性気体にＰＨ３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、シリコンまたはゲルマニウムを含む堆積性気体にＢ２Ｈ６などの不純物気体を加えれば良い。リンまたはボロンの濃度を１×１０１９〜１×１０２１ａｔｏｍｓ／ｃｍ３とすることで、配線７１ａ〜７１ｃとオーミックコンタクトすることが可能であり、ソース領域及びドレイン領域として機能する。一導電型を付与する不純物元素が添加された半導体膜５５は、微結晶半導体膜、または非晶質半導体で形成することができる。一導電型を付与する不純物元素が添加された半導体膜５５は２ｎｍ以上５０ｎｍ以下の厚さで形成する。一導電型を付与する不純物元素が添加された半導体膜の膜厚を、薄くすることでスループットを向上させることができる。
次に、一導電型を付与する不純物元素が添加された半導体膜５５上にレジストマスク５６を形成する。
レジストマスク５６は、フォトリソグラフィ技術により形成する。ここでは、第２のフォトマスクを用いて、一導電型を付与する不純物元素が添加された半導体膜５５上に塗布されたレジストを露光現像して、レジストマスク５６を形成する。
次に、レジストマスク５６を用いて微結晶半導体膜４５、バッファ層５４、及び一導電型を付与する不純物が添加された半導体膜５５をエッチングし分離して、図５（Ａ）に示すように、微結晶半導体膜５８、バッファ層６２、及び一導電型を付与する不純物が添加された半導体膜６３を形成する。この後、レジストマスク５６を除去する。なお、図５（Ａ）（レジストマスク５６は除く。）は、図７（Ａ）のＡ−Ｂの断面図に相当する。
微結晶半導体膜５８、バッファ層６２の端部側面が傾斜していることにより、バッファ層６２上に形成されるソース領域及びドレイン領域と微結晶半導体膜５８との間にリーク電流が生じること防止することが可能である。また、配線と、微結晶半導体膜５８との間にリーク電流が生じるのを防止することが可能である。微結晶半導体膜５８及びバッファ層６２の端部側面の傾斜角度は、３０°〜９０°、好ましくは４５°〜８０°である。このような角度とすることで、段差形状による配線の段切れを防ぐことができる。
次に、図５（Ｂ）に示すように、一導電型を付与する不純物が添加された半導体膜６３及びゲート絶縁膜５２ｂ上に導電膜６５ａ〜６５ｃを形成し、導電膜６５ａ〜６５ｃ上にレジストマスク６６を形成する。導電膜６５ａ〜６５ｃは、スパッタリング法、ＣＶＤ法、印刷法、液滴吐出法、蒸着法等を用いて形成する。ここでは、導電膜としては、導電膜６５ａ〜６５ｃの３層が積層した構造の導電膜を示し、導電膜６５ａ、６５ｃにモリブデン膜、導電膜６５ｂにアルミニウム膜を用いた積層導電膜や、導電膜６５ａ、６５ｃにチタン膜、導電膜６５ｂにアルミニウム膜を用いた積層導電膜を示す。導電膜６５ａ〜６５ｃは、スパッタリング法や真空蒸着法で形成する。
導電膜６５ａ〜６５ｃは、アルミニウム、銅、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリブデンなどの、マイグレーション防止元素、耐熱性向上元素、若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、一導電型を付与する不純物元素が添加された半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。
レジストマスク６６は、レジストマスク５６と同様に形成することができる。
次に、図５（Ｃ）に示すように、導電膜６５ａ〜６５ｃの一部をエッチングし、一対の配線７１ａ〜７１ｃ（ソース電極及びドレイン電極として機能する。）を形成する。ここでは、第３のフォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスク６６を用いて、導電膜６５ａ〜６５ｃをウエットエッチングすると、導電膜６５ａ〜６５ｃが等方的にエッチングされる。この結果、レジストマスク６６より面積の小さい配線７１ａ〜７１ｃを形成することができる。
次に、レジストマスク６６を用いて一導電型を付与する不純物元素が添加された半導体膜６３をエッチングし分離する。この結果、図６（Ａ）に示すような、一対のソース領域及びドレイン領域７２を形成することができる。なお、当該エッチング工程において、バッファ層６２の一部もエッチングする。一部エッチングされた、凹部が形成されたバッファ層をバッファ層７３と示す。ソース領域及びドレイン領域の形成工程と、バッファ層の凹部とを同一工程で形成することができる。バッファ層の凹部の深さをバッファ層の一番膜厚の厚い領域の１／２〜１／３とすることで、ソース領域及びドレイン領域の距離を離すことが可能であるため、ソース領域及びドレイン領域の間でのリーク電流を低減することができる。この後、レジストマスク６６を除去する。
次に、露出しているバッファ層にダメージが入らず、且つ該バッファ層に対するエッチングレートが低い条件でドライエッチングする。この工程により、ソース領域及びドレイン領域間のバッファ層上のエッチング残渣物、レジストマスクの残渣、及びレジストマスクの除去に用いる装置内の汚染源を除去することが可能であり、ソース領域及びドレイン領域間の絶縁を確実なものとすることができる。この結果、薄膜トランジスタのリーク電流を低減することが可能であり、オフ電流が小さく、耐圧の高い薄膜トランジスタを作製することが可能である。なお、エッチングガスには例えば塩素ガスを用いればよい。
なお、図６（Ａ）（レジストマスク６６は除く。）は、図７（Ｂ）のＡ−Ｂの断面図に相当する。図７（Ｂ）に示すように、ソース領域及びドレイン領域７２の端部は、配線７１ｃの端部の外側に位置することが分かる。また、バッファ層７３の端部は配線７１ｃ及びソース領域及びドレイン領域７２の端部の外側に位置する。また、配線の一方は配線の他方を囲む形状（具体的には、Ｕ字型、Ｃ字型）である。このため、キャリアが移動する領域の面積を増加させることが可能であるため、電流量を増やすことが可能であり、薄膜トランジスタの面積を縮小することができる。また、ゲート電極上において、微結晶半導体膜、配線が重畳されているため、ゲート電極の凹凸の影響が少なく、被覆率の低減及びリーク電流の発生を抑制することができる。
以上の工程により、チャネルエッチ型の薄膜トランジスタ７４を形成することができる。
次に、図６（Ｂ）に示すように、配線７１ａ〜７１ｃ、ソース領域及びドレイン領域７２、バッファ層７３、微結晶半導体膜５８、及びゲート絶縁膜５２ｂ上に絶縁膜７６を形成する。絶縁膜７６は、ゲート絶縁膜５２ａ、５２ｂと同様に形成することができる。なお、絶縁膜７６は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。また、絶縁膜７６に窒化珪素膜を用いることで、バッファ層７３中の酸素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下とすることができ、バッファ層７３の酸化を防止することができる。
次に、図６（Ｃ）に示すように、絶縁膜７６に第４のフォトマスクを用いて形成したレジストマスクを用いて絶縁膜７６の一部をエッチングしてコンタクトホールを形成し、当該コンタクトホールにおいて配線７１ｃに接する画素電極７７を形成する。なお、図６（Ｃ）は、図７（Ｃ）のＡ−Ｂの断面図に相当する。表示素子の画素電極７７に接続する配線７１ａ〜７１ｃをドレイン電極とし、半導体層上において当該配線と対向する配線７１ａ〜７１ｃをソース電極（ソース配線）とすることで、薄膜トランジスタのＩｏｎを高くすることが可能であり、または繰り返し動作による劣化を低減することができる。また、ゲート電極５１とドレイン電極として機能する配線７１ａ〜７１ｃとの間に生じる寄生容量が発生しにくく、画素電極７７に電荷を溜めやすい。このため、当該薄膜トランジスタを液晶表示装置に用いる場合、液晶の高速動作が可能である。
画素電極７７は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極７７として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
ここでは、画素電極７７としては、スパッタリング法によりＩＴＯを成膜した後、ＩＴＯ上にレジストを塗布する。次に、第５のフォトマスクを用いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてＩＴＯをエッチングして画素電極７７を形成する。
以上により、薄膜トランジスタ、及び表示装置に用いることが可能な素子基板を形成することができる。
また、微結晶半導体膜の成膜処理においては、シラン及び水素の他、反応ガスにヘリウムを加えても良い。ヘリウムは２４．５ｅＶとすべての気体中で最も高いイオン化エネルギーを持ち、そのイオン化エネルギーよりも少し低い、約２０ｅＶの準位に準安定状態があるので、放電持続中においては、イオン化にはその差約４ｅＶしか必要としない。そのため放電開始電圧も全ての気体中最も低い値を示す。このような特性から、ヘリウムはプラズマを安定的に維持することができる。また、均一なプラズマを形成することができるので、微結晶シリコン膜を堆積する基板の面積が大きくなってもプラズマ密度の均一化を図る効果を奏する。
本実施の形態により、結晶性の高い微結晶半導体膜をチャネル形成領域として用いた薄膜トランジスタを作製することができる。
また、本実施の形態で作製する薄膜トランジスタのチャネル形成領域は、結晶性の高い微結晶半導体膜で形成されているため、表示装置の駆動周波数を高くすることが可能であり、パネルサイズの大面積化や画素の高密度化にも十分対応することができる。また、大面積基板において、当該薄膜トランジスタを作製することができる。
さらには、本実施の形態で作製する薄膜トランジスタは、チャネル形成領域である微結晶半導体膜とソース領域及びドレイン領域である一導電型を付与する不純物元素が添加された半導体膜の間に、バッファ層として、抵抗率の高い非晶質半導体膜を形成する。オフ電流は当該バッファ領域を流れるが、バッファ層は高抵抗領域であるため、オフ電流を抑えることができると共に、微結晶半導体膜の酸化を防止する機能も有する。このため、オフ電流を抑えると共に、チャネル形成領域における欠陥低減によるオン電流の上昇を図ることができる。
次に、上記形態とは異なる薄膜トランジスタの作製方法について、図９乃至図１５を用いて説明する。ここでは、上記形態よりフォトマスク数を削減することが可能なプロセスを用いて薄膜トランジスタを作製する工程について示す。
図４（Ａ）と同様に、基板５０上に導電膜を形成し、導電膜上にレジストを塗布し、第１のフォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて導電膜の一部をエッチングして、ゲート電極５１を形成する。次に、図９（Ａ）に示すように、ゲート電極５１上に、ゲート絶縁膜５２ａ、５２ｂを形成する。次に、微結晶半導体膜４５、バッファ層５４、一導電型を付与する不純物元素が添加された半導体膜５５、及び導電膜６５ａ〜６５ｃを順に形成する。次に、導電膜６５ｃ上にレジスト８０を塗布する。
レジスト８０は、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジストを用いて示す。
次に、第２のフォトマスクとして多階調マスク１５９を用いて、レジスト８０に光を照射して、レジスト８０を露光する。
ここで、多階調マスク１５９を用いた露光について、図１０を用いて説明する。
多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することが可能である。
多階調マスクの代表例としては、図１０（Ａ）に示すようなグレートーンマスク１５９ａ、図１０（Ｃ）に示すようなハーフトーンマスク１５９ｂがある。
図１０（Ａ）に示すように、グレートーンマスク１５９ａは、透光性を有する基板１６３及びその上に形成される遮光部１６４並びに回折格子１６５で構成される。遮光部１６４においては、光の透過率が０％である。一方、回折格子１６５はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子１６５は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
透光性を有する基板１６３は、石英等の透光性を有する基板を用いることができる。遮光部１６４及び回折格子１６５は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
グレートーンマスク１５９ａに露光光を照射した場合、図１０（Ｂ）に示すように、遮光部１６４においては、光透過率１６６は０％であり、遮光部１６４及び回折格子１６５が設けられていない領域では光透過率１６６は１００％である。また、回折格子１６５においては、１０〜７０％の範囲で調整可能である。回折格子１６５における光の透過率の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。
図１０（Ｃ）に示すように、ハーフトーンマスク１５９ｂは、透光性を有する基板１６３及びその上に形成される半透過部１６７並びに遮光部１６８で構成される。半透過部１６７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部１６８は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
ハーフトーンマスク１５９ｂに露光光を照射した場合、図１０（Ｄ）に示すように、遮光部１６８においては、光透過率１６９は０％であり、遮光部１６８及び半透過部１６７が設けられていない領域では光透過率１６９は１００％である。また、半透過部１６７においては、１０〜７０％の範囲で調整可能である。半透過部１６７に於ける光の透過率の調整は、半透過部１６７の材料により調整により可能である。
多階調マスクを用いて露光した後、現像することで、図９（Ｂ）に示すように、膜厚の異なる領域を有するレジストマスク８１を形成することができる。
次に、レジストマスク８１により、微結晶半導体膜４５、バッファ層５４、一導電型を付与する不純物元素が添加された半導体膜５５、及び導電膜６５ａ〜６５ｃをエッチングし分離する。この結果、図１１（Ａ）に示すような、微結晶半導体膜５８、バッファ層６２、一導電型を付与する不純物元素が添加された半導体膜６３、及び導電膜８５ａ〜８５ｃを形成することができる。なお、図１１（Ａ）（レジストマスク８１を除く。）は図１５（Ａ）のＡ−Ｂにおける断面図に相当する。
次に、レジストマスク８１をアッシングする。この結果、レジストの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のレジスト（ゲート電極５１の一部と重畳する領域）は除去され、図１１（Ａ）に示すように、分離されたレジストマスク８６を形成することができる。
次に、レジストマスク８６を用いて、導電膜８５ａ〜８５ｃをエッチングし分離する。この結果、図１１（Ｂ）に示すような、一対の配線９２ａ〜９２ｃを形成することができる。レジストマスク８６を用いて導電膜８５ａ〜８５ｃをウエットエッチングすると、導電膜８５ａ〜８５ｃが等方的にエッチングされる。この結果、レジストマスク８６より面積の小さい配線９２ａ〜９２ｃを形成することができる。
次に、レジストマスク８６を用いて、一導電型を付与する不純物元素が添加された半導体膜６３をエッチングして、一対のソース領域及びドレイン領域８８を形成する。なお、当該エッチング工程において、バッファ層６２の一部もエッチングされる。一部エッチングされたバッファ層をバッファ層８７と示す。なお、バッファ層８７には凹部が形成される。ソース領域及びドレイン領域の形成工程と、バッファ層の凹部とを同一工程で形成することができる。ここでは、バッファ層６２の一部が、レジストマスク８１と比較して面積が縮小したレジストマスク８６で一部エッチングされたため、ソース領域及びドレイン領域８８の外側にバッファ層８７が突出した形状となる。また、配線９２ａ〜９２ｃの端部と、ソース領域及びドレイン領域８８の端部は一致せずずれており、配線９２ａ〜９２ｃの端部の外側に、ソース領域及びドレイン領域８８の端部が形成される。この後、レジストマスク８６を除去する。
次に、露出しているバッファ層にダメージが入らず、且つ該バッファ層に対するエッチングレートが低い条件でドライエッチングしてもよい。この工程により、ソース領域及びドレイン領域間のバッファ層上のエッチング残渣物、レジストマスクの残渣、及びレジストマスクの除去に用いる装置内の汚染源を除去することが可能であり、ソース領域及びドレイン領域間の絶縁を確実なものとすることができる。この結果、薄膜トランジスタのリーク電流を低減することが可能であり、オフ電流が小さく、耐圧の高い薄膜トランジスタを作製することが可能である。なお、エッチングガスには例えば塩素を含むガス、フッ素を含むガス等を用いればよい。
図１１（Ｃ）に示すように、配線９２ａ〜９２ｃの端部と、ソース領域及びドレイン領域８８の端部は一致せずずれた形状となることで、配線９２ａ〜９２ｃの端部の距離が離れるため、配線間のリーク電流やショートを防止することができる。このため逆スタガ型の薄膜トランジスタを作製することができる。
以上の工程により、チャネルエッチ型の薄膜トランジスタ８３を形成することができる。また、２枚のフォトマスクを用いて薄膜トランジスタを形成することができる。
次に、図１２（Ａ）に示すように、配線９２ａ〜９２ｃ、ソース領域及びドレイン領域８８、バッファ層８７、微結晶半導体膜５８、及びゲート絶縁膜５２ｂ上に絶縁膜７６を形成する。
次に、第３のフォトマスクを用いて形成したレジストマスクを用いて絶縁膜７６の一部をエッチングしてコンタクトホールを形成する。次に、当該コンタクトホールにおいて配線７１ｃに接する画素電極７７を形成する。ここでは、画素電極７７としては、スパッタリング法によりＩＴＯを成膜した後、ＩＴＯ上にレジストを塗布する。次に、第４のフォトマスクを用いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてＩＴＯをエッチングして画素電極７７を形成する。なお、図１２（Ｂ）は、図１５（Ｃ）のＡ−Ｂの断面図に相当する。
以上により、薄膜トランジスタ、及び当該薄膜トランジスタを有し、表示装置に用いることが可能な素子基板を形成することができる。
次に、１枚のフォトマスクでコンタクトホールと容量素子を形成することが可能な工程について、以下に示す。ここでは、図１５のＣ−Ｄの断面図を示す。
図１２（Ａ）の後、図１３（Ａ）に示すように、絶縁膜７６上に絶縁膜１０１を形成する。ここでは、感光性の有機樹脂を用いて絶縁膜１０１を形成する。次に、多階調マスク１６０を用いて絶縁膜１０１を感光した後、現像して、図１３（Ｂ）に示すように、薄膜トランジスタの配線を覆う絶縁膜７６を露出する凹部１１１ａと、容量配線５１ｃ上に凹部１１１ｂを形成する。ここでは、薄膜トランジスタの配線においては、絶縁膜１０１を１００％の透過光で露光することが可能であり、また容量配線５１ｃ上では絶縁膜１０１を１０〜７０％の範囲で露光することが可能な多階調マスク１６０を用いる。
次に、絶縁膜７６及び凹部を有する絶縁膜１０２を全体的にエッチング（エッチバック）して、絶縁膜７６ａの一部をエッチングし、図１４（Ａ）に示すように、配線を露出するコンタクトホール１１２ａを形成すると共に、容量配線５１ｃ上に凹部１１２ｂを有する絶縁膜１０３を形成する。
次に、絶縁膜１０３をアッシングして、コンタクトホール１１２ａ及び窪み１１２ｂの面積を広げ、コンタクトホール１１３ａおよび凹部１１３ｂを有する絶縁膜１０４を形成する。なお、絶縁膜７６は感光性有機樹脂では形成されず、無機絶縁膜で形成されるため、アッシングされない。このため、配線上には上面形状が２重の輪となっているコンタクトホール１１３ａが形成される。
この後、画素電極７７を形成すると共に、容量配線５１ｃ、ゲート絶縁膜５２ａ、５２ｂ、絶縁膜７６ａ、及び画素電極７７で構成される容量素子１０５を形成することができる。
以上の工程により、一枚の多階調マスクによって、画素電極及び配線を接続するコンタクトホールを形成する共に、容量素子を形成することができる。
また、図５（Ｃ）の配線７１ａ〜７１ｃ、または図１１（Ｂ）の配線９２ａ〜９２ｃを形成した後、レジストマスク６６または８６を除去し、配線７１ａ〜７１ｃまたは配線９２ａ〜９２ｃをマスクとして一導電型を付与する不純物元素が添加された半導体膜６３をエッチングしてもよい。この結果、配線７１ａ〜７１ｃまたは配線９２ａ〜９２ｃと、ソース領域及びドレイン領域７２または８８の端部が一致した薄膜トランジスタを形成することができる。ここでは、図５（Ｃ）のレジストマスク６６を除去した後、配線７１ａ〜７１ｃをマスクとして、一導電型を付与する不純物元素が添加された半導体膜６３をエッチングして、ソース領域及びドレイン領域８９の端部と配線７１ａ〜７１ｃの端部が揃っている薄膜トランジスタを図１６に示す。
また、本実施の形態では、チャネルエッチ型の薄膜トランジスタを用いて示したが、チャネル保護型薄膜トランジスタのチャネル形成領域に、微結晶半導体膜を用いることができる。
具体的には、図４（Ａ）に示すように、基板５０上にゲート電極５１を形成し、ゲート電極５１上にゲート絶縁膜５２ａ、５２ｂを形成する。次に、微結晶半導体膜４５を形成する。
図４（Ｅ）に示すように、微結晶半導体膜４５上にバッファ層５４を形成する。次に、バッファ層５４であって、且つゲート電極５１に重畳する領域にチャネル保護膜を形成する。チャネル保護膜は、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜を成膜した後、フォトリソグラフィ工程により選択的にエッチングして形成することができる。または、ポリイミド、アクリル、またはシロキサンを含む組成物を吐出し焼成して形成することができる。次に、一導電型を付与する不純物が添加された半導体膜及び導電膜を順に形成する。次に、フォトリソグラフィ工程により形成したレジストマスクを用いて、導電膜、一導電型を付与する不純物が添加された半導体膜、バッファ層、ドナーとなる不純物元素を有さない微結晶半導体膜、ドナーとなる不純物元素を有する微結晶半導体膜をエッチングし、分離する。この結果、図１７に示すような、微結晶半導体膜６１、バッファ層７３、ソース領域及びドレイン領域７２、及びソース電極及びドレイン電極として機能する配線７１ａ〜７１ｃを形成する。また、一部凹部を有するチャネル保護膜８２を形成する。
以上の工程によりチャネル保護型の薄膜トランジスタを形成することができる。
また、本実施の形態では、微結晶半導体膜上にバッファ層を設けた薄膜トランジスタを用いて示したが、図１８に示すように、微結晶半導体膜５３に接するソース領域及びドレイン領域７２を有する薄膜トランジスタとすることができる。当該薄膜トランジスタの場合、分離されたソース領域及びドレイン領域７２を形成する際、微結晶半導体膜の一部をエッチングされるため、微結晶半導体膜５３は凹部を有する。
また、図４（Ａ）に示す薄膜トランジスタのゲート絶縁膜５２ａ、５２ｂの代わりに、図１９に示すように、３層のゲート絶縁膜５２ａ、５２ｂ、５２ｃを形成してもよい。３層目のゲート絶縁膜５２ｃとしては、厚さ１ｎｍ〜５ｎｍ程度の窒化珪素膜または窒化酸化珪素膜を形成することができる。
３層目のゲート絶縁膜として形成する厚さ１ｎｍ〜５ｎｍ程度の窒化珪素膜または窒化酸化珪素膜の形成方法としては、プラズマＣＶＤ法で形成することができる。また、ゲート絶縁膜５２ｂに対し、高密度プラズマを用いて窒化処理して、ゲート絶縁膜５２ｂの表面に窒素珪素層を形成することができる。高密度プラズマ窒化を行うことで、より高い濃度の窒素を含有する窒化珪素層を得ることも可能である。高密度プラズマは、高い周波数のマイクロ波、たとえば２．４５ＧＨｚを使うことによって生成される。低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない層を形成することができる。また、ゲート絶縁膜５２ｂの表面の粗さが小さくできるため、キャリア移動度を大きくすることができる。
また、ゲート絶縁膜５２ａ、５２ｂを形成した後、成膜装置の反応室内にシリコンまたはゲルマニウムを含む堆積性ガスを流し、反応室内に残存するゲート絶縁膜５２ａ、５２ｂの原料ガス、特に酸素、窒素を含むガスを除去することが好ましい。当該工程により、反応室内の酸素濃度、窒素濃度を低減することが可能であり、後に形成する微結晶半導体膜の酸素濃度、窒素濃度を低減することが可能である。この結果、欠陥の少ない微結晶半導体膜を形成することができる。
また、同様に、ゲート絶縁膜５２ａ、５２ｂを形成した後、成膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、反応室内壁及びゲート絶縁膜５２ｂ表面にドナーとなる不純物元素を吸着させてもよい。この結果、後に形成するゲート絶縁膜５２ｃ、及び半導体膜にドナーとなる不純物元素を添加することが可能である。即ち、ドナーとなる不純物元素を含む微結晶半導体膜を形成することが可能である。
また、本実施の形態においては、微結晶半導体膜の形成方法として、実施の形態１を用いて形成したが、適宜実施の形態２または実施の形態３を適用することができる。
たとえば、実施の形態３で示すような、ドナーとなる不純物元素を含む微結晶半導体膜をチャネル形成領域に用いることで、アキュムレート型薄膜トランジスタとすること可能であり、ゲート絶縁膜５２ｂ及び微結晶半導体膜５８の界面における結晶性を高めることが可能である。
次に、上記反応室が適用されるプラズマＣＶＤ装置の一例として、ゲート絶縁膜、微結晶半導体膜の成膜に適した構成の一例を示す。
図８は複数の反応室を備えたマルチ・チャンバ・プラズマＣＶＤ装置の一例を示す。この装置は共通室４２３と、ロード／アンロード室４２２、第１反応室４００ａ、第２反応室４００ｂ、第３反応室４００ｃ、第４反応室４００ｄを備えた構成となっている。ロード／アンロード室４２２のカセットに装填される基板は、共通室４２３の搬送機構４２６によって各反応室に搬出入される枚葉式の構成である。共通室４２３と各室の間にはゲートバルブ４２５が備えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。
各反応室は形成する薄膜の種類によって区分されている。例えば、第１反応室４００ａはゲート絶縁膜などの絶縁膜を成膜し、第２反応室４００ｂはチャネルを形成する微結晶半導体膜を成膜し、第３反応室４００ｃはバッファ層を成膜し、第４反応室４００ｄはソース及びドレインを形成する一導電型を付与する不純物元素が添加された半導体膜を成膜する反応室として充当される。勿論、反応室の数はこれに限定されるわけではなく、必要に応じて任意に増減することができる。また、一の反応室で一の膜を成膜するようにしても良いし、一の反応室で複数の膜を成膜するように構成しても良い。
各反応室には排気手段としてターボ分子ポンプ４１９とドライポンプ４２０が接続されている。排気手段はこれらの真空ポンプの組み合わせに限定されるものではなく、概略１０−５Ｐａから１０−１Ｐａの真空度にまで排気できるものであれば他の真空ポンプを適用することができる。排気手段と各反応室との間にはバタフライバルブ４１７が設けられており、これによって真空排気を遮断させることができ、コンダクタンスバルブ４１８によって排気速度を制御して、それぞれの反応室の圧力を調節することができる。
なお、半導体膜、微結晶半導体膜を形成する第２反応室４００ｂは超高真空まで真空排気するものとして、クライオポンプ４２１を連結してもよい。クライオポンプ４２１を用いることで、反応室の圧力を１０−５Ｐａよりも低い圧力の超高真空とすることができる。本実施の形態では、反応室内を１０−５Ｐａよりも低い圧力の超高真空とすることで、微結晶半導体膜中の酸素濃度及び窒素濃度の低減に効果的である。この結果、特に、微結晶半導体膜４５に含まれる酸素の濃度を１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。微結晶半導体膜中の酸素濃度及び窒素濃度を低減することで、膜中の欠陥を低減し、結晶性を高めることが可能となるため、キャリアの移動度を向上させることが可能である。
ガス供給手段４０８はシランに代表される半導体材料ガス若しくは希ガスなどプロセスに用いるガスが充填されるシリンダ４１０、ストップバルブ４１２、マスフローコントローラ４１３などで構成されている。ガス供給手段４０８ｇは第１反応室４００ａに接続され、ゲート絶縁膜を成膜するためのガスを供給する。ガス供給手段４０８ｉは第２反応室４００ｂに接続され、微結晶半導体膜用のガスを供給する。ガス供給手段４０８ｂは第３反応室４００ｃに接続され、バッファ層用のガスを供給する。ガス供給手段４０８ｎは第４反応室４００ｄに接続され、例えばｎ型半導体膜用のガスを供給する。また、ドナーとなる不純物元素を含む気体の一つであるフォスフィンは、第１の反応室４００ａ、第２の反応室４００ｂにも接続され、供給されてもよい。ガス供給手段４０８ａはアルゴンを供給し、ガス供給手段４０８ｆは反応室内のクリーニングに用いるエッチングガスを供給する系統であり、これらは各反応室共通のラインとして構成されている。
各反応室にはプラズマを形成するための高周波電力供給手段が連結されている。高周波電力供給手段は高周波電源４０４と整合器４０６が含まれる。
各反応室は形成する薄膜の種類によって使い分けることが可能である。それぞれの薄膜は最適な成膜温度があるので、反応室を個別に分けておくことで成膜温度を管理することが容易となる。さらに、同じ膜種を繰り返し成膜することができるので、成膜履歴に係る残留不純物の影響を排除することができる。特に、微結晶半導体膜にドナーとなる不純物元素が含まれる場合、当該ドナーとなる不純物元素をバッファ層に混入させることを回避することができる。この結果、バッファ層の不純物元素の濃度を低減することが可能であり、薄膜トランジスタのオフ電流を低減することが可能である。
なお、同一反応室内において、半導体膜、微結晶半導体膜、バッファ層、一導電型を付与する不純物元素が添加された半導体膜を連続的に形成してもよい。具体的には、ゲート絶縁膜が形成された基板を反応室に搬入し、そこで、半導体膜、微結晶半導体膜、バッファ層、及び一導電型を付与する不純物元素が添加された半導体膜を連続的に成膜する。この後、反応室から基板を搬出した後、反応室内をフッ素ラジカル等でクリーニングすることが好ましい。
本実施の形態により、結晶性の高い微結晶半導体膜を有する逆スタガ型の薄膜トランジスタ、及びそれを有する素子基板を作製することができる。
なお、本実施の形態では、薄膜トランジスタとして逆スタガ型薄膜トランジスタを用いて説明したが、これに限定されるものではなく、順スタガ型薄膜トランジスタ、トップゲート型薄膜トランジスタ等にも適用することが可能である。具体的には、下地膜として機能する絶縁膜または微結晶半導体膜にドナーとなる不純物元素を含有させ、微結晶半導体膜上にゲート絶縁膜及びゲート電極を形成すると、絶縁膜との界面の結晶性を高めた微結晶半導体膜を有する薄膜トランジスタを作製することができる。
（実施の形態５）
本実施の形態では、実施の形態４の薄膜トランジスタの微結晶半導体膜４５の形成工程において、実施の形態３に示すようなドナーとなる不純物元素を含む微結晶半導体膜の形成工程を用いた薄膜トランジスタの構造について、以下に示す。
図６（Ａ）に示す薄膜トランジスタ７４の微結晶半導体膜が、濃度の高いドナーとなる不純物元素を含む微結晶半導体膜の場合、微結晶半導体膜と配線７１ａ〜７１ｃとの間にリーク電流が生じやすい。このため、リーク電流の低減が可能な構造を以下に示す。
実施の形態４と同様に、図４（Ａ）に示すように、基板５０上にゲート電極５１及びゲート絶縁膜５２ａ、５２ｂを形成する。次に、実施の形態３と同様の工程を経て、ゲート絶縁膜５２ａ、５２ｂ上にドナーとなる不純物元素を含む微結晶半導体膜を形成し、当該微結晶半導体膜上にバッファ層５４及び一導電型を付与する不純物が添加された半導体膜５５を図４（Ｅ）に示すように形成する。次に、一導電型を付与する不純物が添加された半導体膜５５上にレジストマスク５６を形成し、一導電型を付与する不純物が添加された半導体膜、バッファ層、及びドナーとなる不純物元素を含む微結晶半導体膜をエッチングして、図２９に示すように、ドナーとなる不純物元素を含む微結晶半導体膜５９、バッファ層６２、及び一導電型を付与する不純物が添加された半導体膜６３を形成する。
次に、図２９（Ｂ）に示すように、一導電型を付与する不純物が添加された半導体膜６３、及びゲート絶縁膜５２ｂ上に絶縁膜６７を形成する。絶縁膜６７は、ゲート絶縁膜５２ａ、５２ｂと同様の材料を適宜用いて形成することができる。
次に、絶縁膜６７上にレジストマスク６８を形成する。レジストマスクは、絶縁膜６７の一部エッチングして、後に形成する配線が、ドナーとなる不純物元素を含む微結晶半導体膜５９と接するのを防ぎ、且つ一導電型を付与する不純物が添加された半導体膜６３と接するような絶縁膜を形成するために設けるものであり、一導電型を付与する不純物が添加された半導体膜６３より上面面積の小さい形状であることが好ましい。
次に、レジストマスク６８を用いて絶縁膜６７をエッチングして、図２９（Ｃ）に示すように、一導電型を付与する不純物が添加された半導体膜６３の端部を覆う絶縁膜６７ａを形成する。
次に、図３０（Ａ）に示すように、絶縁膜６７ａ、及び一導電型を付与する不純物が添加された半導体膜６３上に、実施の形態４と同様に導電膜６５ａ〜６５ｃを形成し、導電膜６５ａ〜６５ｃ上にレジストマスク６６を形成する。
次に、図３０（Ｂ）に示すように、レジストマスク６６を用いて導電膜６５ａ〜６５ｃをエッチングして配線７１ａ〜７１ｃを形成する。
次に、レジストマスク６６を用いて一導電型を付与する不純物元素が添加された半導体膜６３をエッチングし分離する。この結果、図３１（Ａ）に示すような、一対のソース領域及びドレイン領域７２を形成することができる。なお、当該エッチング工程において、バッファ層６２の一部もエッチングする。一部エッチングされた、凹部が形成されたバッファ層をバッファ層７３と示す。
以上の工程により、チャネルエッチ型の薄膜トランジスタ３１を形成することができる。ドナーとなる不純物元素を含む微結晶半導体膜５９と、配線７１ａ〜７１ｃとが絶縁膜６７ａで絶縁されているため、ドナーとなる不純物元素を含む微結晶半導体膜５９と、配線７１ａ〜７１ｃとの間で生じるリーク電流を低減することが可能である。このため、オフ電流の低い薄膜トランジスタを形成することができる。
次に、配線７１ｃ及びゲート絶縁膜５２ｂ上に、実施の形態４と同様に、絶縁膜７６を形成する。次に、絶縁膜７６の一部をエッチングして、コンタクトホールを形成すると共に、配線７１ｃの一部を露出する。次に、コンタクトホールに実施の形態４と同様に、図３１（Ｃ）に示すように、画素電極７７を形成する。以上の工程により表示基板を作製することができる。
以上の工程により、オフ電流の低い薄膜トランジスタを有する表示基板を作製することが可能である。また、当該表示基板を用いることで、コントラストの高い表示装置を作製することができる。
次に、薄膜トランジスタ３１と同様に、リーク電流の低減が可能なチャネル保護型薄膜トランジスタの構造を以下に示す。
実施の形態４と同様に、図４（Ａ）に示すように、基板５０上にゲート電極５１及びゲート絶縁膜５２ａ、５２ｂを形成する。次に、実施の形態３と同様の工程を経て、ゲート絶縁膜５２ａ、５２ｂ上にドナーとなる不純物元素を含む微結晶半導体膜を形成する。次に、当該微結晶半導体膜上にバッファ層５４を形成する。次に、バッファ層５４上にレジストマスクを形成し、バッファ層、及びドナーとなる不純物元素を含む微結晶半導体膜をエッチングして、ドナーとなる不純物元素を含む微結晶半導体膜５９、バッファ層６２を形成する。
次に、バッファ層６２、及びゲート絶縁膜５２ｂ上に、図２９（Ｂ）に示すような絶縁膜６７を形成する。次に、絶縁膜６７上にレジストマスクを形成し、レジストマスクを用いて絶縁膜６７をエッチングして、図３２（Ａ）に示すような、絶縁膜６７ａ、６７ｂを形成する。ここでは、バッファ層６２上にバッファ層の端部を覆う絶縁膜６７ａと同様に、後の薄膜トランジスタのチャネル保護膜として機能する絶縁膜６７ｂを形成することに特徴を有する。
次に、ゲート絶縁膜５２ｂ、バッファ層６２の露出部、及び絶縁膜６７ａ、６７ｂ上に、一導電型を付与する不純物が添加された半導体膜６９を形成する。一導電型を付与する不純物が添加された半導体膜６９は、実施の形態４に示す一導電型を付与する不純物が添加された半導体膜５５と同様に形成することができる。
次に、一導電型を付与する不純物が添加された半導体膜６９上に導電膜６５ａ〜６５ｃを形成する。次に、導電膜６５ａ〜６５ｃ上にレジストマスク６６を形成する。
次に、図３２（Ｂ）に示すように、レジストマスク６６を用いて導電膜６５ａ〜６５ｃをエッチングして配線７１ａ〜７１ｃを形成する。次に、レジストマスク６６を用いて一導電型を付与する不純物元素が添加された半導体膜６９をエッチングし分離する。この結果、図３２（Ｂ）に示すような、一対のソース領域及びドレイン領域として機能する半導体膜７０を形成することができる。なお、当該エッチング工程において、絶縁膜６７ｂの一部もエッチングする。一部エッチングされた、凹部が形成された絶縁膜をチャネル保護膜６７ｃと示す。
以上の工程により、チャネルエッチ型の薄膜トランジスタ３２を形成することができる。ドナーとなる不純物元素を含む微結晶半導体膜５９と、一導電型を付与する不純物が添加された半導体膜７０とが絶縁膜６７ａで絶縁されているため、ドナーとなる不純物元素を含む微結晶半導体膜５９と、一導電型を付与する不純物が添加された半導体膜７０との間で生じるリーク電流を低減することが可能である。このため、オフ電流の低い薄膜トランジスタを形成することができる。また、リーク電流を低減するための絶縁膜６７ａを形成すると共に、チャネル保護膜６７ｃを形成することができる。
次に、図３２（Ｃ）に示すように、平坦性を有する絶縁膜７６を介して配線７１ｃに接する画素電極７７を形成することで、表示基板を作製することができる。
以上の工程により、オフ電流の低い薄膜トランジスタを有する表示基板を作製することが可能である。また、当該表示基板を用いることで、コントラストの高い表示装置を作製することができる。
（実施の形態６）
本実施の形態では、表示装置の一形態として、実施の形態３で示す薄膜トランジスタを有する液晶表示装置について、以下に示す。ここでは、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図２０乃至図２２を用いて説明する。ＶＡ型の液晶表示装置とは、液晶パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
図２０と図２１は、ＶＡ型液晶パネルの画素構造を示している。図２１は基板６００の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図２０に表している。以下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極に平坦化膜６２２を介して薄膜トランジスタが接続されている。各薄膜トランジスタは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。
画素電極６２４はコンタクトホール６２３において、配線６１８で薄膜トランジスタ６２８と接続している。また、画素電極６２６はコンタクトホール６２７において、配線６１９で薄膜トランジスタ６２９と接続している。薄膜トランジスタ６２８のゲート配線６０２と、薄膜トランジスタ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線６１６は、薄膜トランジスタ６２８と薄膜トランジスタ６２９で共通に用いられている。薄膜トランジスタ６２８及び薄膜トランジスタ６２９は実施の形態３で示す方法を用いて作製することができる。なお、６０６、６２０、６９０はそれぞれゲート絶縁膜、保護絶縁膜、容量配線を示している。
画素電極６２４と画素電極６２６の形状は異なっており、スリット６２５によって分離されている。Ｖ字型に広がる画素電極６２４の外側を囲むように画素電極６２６が形成されている。画素電極６２４と画素電極６２６に印加する電圧のタイミングを、薄膜トランジスタ６２８及び薄膜トランジスタ６２９により異ならせることで、液晶の配向を制御している。ゲート配線６０２とゲート配線６０３は異なるゲート信号を与えることで、薄膜トランジスタ６２８と薄膜トランジスタ６２９の動作タイミングを異ならせることができる。また、画素電極６２４、６２６上に配向膜６４８が形成されている。
対向基板６０１には、遮光膜６３２、着色膜６３６、対向電極６４０が形成されている。また、着色膜６３６と対向電極６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いでいる。また、対向電極６４０上に配向膜６４６が形成される。図１９に対向基板側の構造を示す。対向電極６４０は異なる画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極６２４及び画素電極６２６側のスリット６２５とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、第１の液晶素子が形成されている。また、画素電極６２６と液晶層６５０と対向電極６４０が重なり合うことで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。
なお、ここでは、液晶表示装置として、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置を示したが、実施の形態１に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置、その他の液晶表示装置に用いることができる。
以上の工程により、液晶表示装置を作製することができる。本実施の形態の液晶表示装置は、オフ電流が少なく、結晶性の高い微結晶半導体膜をチャネル形成領域に有する逆スタガ型の薄膜トランジスタを用いているため、コントラストが高く、視認性の高い液晶表示装置を作製することができる。
（実施の形態７）
本実施の形態では、表示装置の一形態として、実施の形態３で示す薄膜トランジスタを有する発光表示装置について、以下に示す。ここでは、発光表示装置が有する画素の構成について説明する。図２３（Ａ）に、画素の上面図の一形態を示し、図２３（Ｂ）に図２３（Ａ）のＡ−Ｂに対応する画素の断面構造の一形態を示す。
発光装置としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。また、ここでは、薄膜トランジスタの作製工程として実施の形態１を用いることができる。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。また、画素電極への信号の入力を制御するためのスイッチング用の薄膜トランジスタ、及び発光素子の駆動を制御する薄膜トランジスタとして、チャネルエッチ型の薄膜トランジスタを用いて示すが、チャネル保護型の薄膜トランジスタを適宜用いることができる。
図２３（Ａ）及び図２３（Ｂ）において、第１の薄膜トランジスタ７４ａは画素電極への信号の入力を制御するためのスイッチング用の薄膜トランジスタであり、第２の薄膜トランジスタ７４ｂは発光素子９４への電流または電圧の供給を制御するための駆動用の薄膜トランジスタに相当する。
第１の薄膜トランジスタ７４ａのゲート電極は走査線５１ａに、ソースまたはドレインの一方は信号線として機能する配線７１ａ〜７１ｃに接続され、ソースまたはドレインの他方に接続された配線７１ｄ〜７１ｆは第２の薄膜トランジスタ７４ｂのゲート電極５１ｂに接続される。第２の薄膜トランジスタ７４ｂのソースまたはドレインの一方は電源線として機能する配線９３ａ〜９３ｃに接続され、ソースまたはドレインの他方は表示装置の画素電極７９に接続される。第２の薄膜トランジスタ７４ｂのゲート電極、ゲート絶縁膜、及び電源線として機能する配線９３ａ〜９３ｃで容量素子９６を構成し、第１の薄膜トランジスタ７４ａのソースまたはドレインの他方は容量素子９６に接続される。
なお、容量素子９６は、第１の薄膜トランジスタ７４ａがオフのときに第２の薄膜トランジスタ７４ｂのゲート／ソース間電圧またはゲート／ドレイン間電圧（以下、ゲート電圧とする）を保持するための容量素子に相当し、必ずしも設ける必要はない。
本実施の形態では、第１の薄膜トランジスタ７４ａ及び第２の薄膜トランジスタ７４ｂを実施の形態４を用いて形成することができる。また、第１の薄膜トランジスタ７４ａ及び第２の薄膜トランジスタ７４ｂはここではｎチャネル型薄膜トランジスタで形成するが、第１の薄膜トランジスタ７４ａをｎチャネル型薄膜トランジスタで形成し、第２の薄膜トランジスタ７４ｂをｐチャネル型薄膜トランジスタで形成してもよい。さらには、第１の薄膜トランジスタ７４ａ及び第２の薄膜トランジスタ７４ｂをｐチャネル型の薄膜トランジスタで形成してもよい。
第１の薄膜トランジスタ７４ａ及び第２の薄膜トランジスタ７４ｂ上に絶縁膜７６を形成し、絶縁膜７６上に平坦化膜７８を形成し、平坦化膜７８及び絶縁膜７６に形成されるコンタクトホールにおいて、配線９３ｄ〜９３ｆに接続する陰極として機能する画素電極７９を形成する。平坦化膜７８は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンポリマーを用いて形成することが好ましい。コンタクトホールにおいては、陰極として機能する画素電極７９が凹凸を有するため、当該領域を覆い、且つ開口部を有する隔壁９０を設ける。隔壁の開口部において陰極７９と接するように、発光層９２が形成され、発光層９２を覆うように陽極として機能する電極９７が形成され、陽極として機能する電極９７及び隔壁９０を覆うように保護絶縁膜９５が形成される。
ここでは、発光素子として上面射出構造の発光素子９４を示す。上面射出構造の発光素子９４は、第１の薄膜トランジスタ７４ａ、第２の薄膜トランジスタ７４ｂ上でも発光することが可能であるため、発光面積を増大することが可能である。しかしながら、発光層９２の下地膜が凹凸を有すると、当該凹凸において膜厚分布が不均一となり陽極として機能する電極９７及び陰極として機能する画素電極７９がショートし、表示欠陥となってしまう。このため、平坦化膜７８を設けることが好ましい。
陰極として機能する画素電極７９及び陽極として機能する電極９７で発光層９２を挟んでいる領域が発光素子９４に相当する。図２３（Ａ）に示した画素の場合、発光素子９４から発せられる光は、白抜きの矢印で示すように陽極として機能する電極９７側に射出する。
陰極として機能する画素電極７９は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。発光層９２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極として機能する画素電極７９に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、これらの層を全て設ける必要はない。陽極として機能する電極９７は、光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
ここでは、基板とは逆側の面から発光を取り出す上面射出構造の発光素子について示したが、基板側の面から発光を取り出す下面射出構造の発光素子や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子を適宜適用することができる。
また、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお、本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用薄膜トランジスタ）と発光素子が直接接続されている例を示したが、駆動用薄膜トランジスタと発光素子との間に電流制御用薄膜トランジスタが接続されている構成であってもよい。
以上の工程により、発光表示装置を作製することができる。本実施の形態の発光装置は、オフ電流が少なく、結晶性の高い微結晶半導体膜をチャネル形成領域に有する逆スタガ型の薄膜トランジスタを用いているため、コントラストが高く、視認性の高い発光表示装置を作製することができる。
（実施の形態８）
次に、本発明の一形態である表示パネルの構成について、以下に示す。
図２４（Ａ）に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された画素部６０１２と接続している表示パネルの形態を示す。画素部６０１２及び走査線駆動回路６０１４は、実施の形態１及び実施の形態２に示す薄膜トランジスタを用いて形成する。微結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタよりも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半導体をチャネル形成領域に用いたトランジスタ、多結晶の半導体をチャネル形成領域に用いた薄膜トランジスタ、またはＳＯＩをチャネル形成領域に用いたトランジスタであっても良い。画素部６０１２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介して供給される。さらに、信号線駆動回路６０１３及びＦＰＣ６０１５の間、または信号線駆動回路６０１３及び画素部６０１２の間に、保護回路を設けてもよい。保護回路は、実施の形態４に示す薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成される。また、ダイオードとして、実施の形態１または２に示す薄膜トランジスタをダイオード接続したダイオードを用いることもできる。
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図２４（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形成された画素部６０２２及び走査線駆動回路６０２４と接続している表示装置パネルの形態を示す。画素部６０２２及び走査線駆動回路６０２４は、微結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５を介して画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。さらに、信号線駆動回路６０２３及びＦＰＣ６０２５の間、または信号線駆動回路６０２３及び画素部６０２２の間に、保護回路を設けてもよい。
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、微結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図２４（Ｃ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる表示装置パネルの形態を示す。画素部６０３２及び走査線駆動回路６０３４は、微結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。さらに、信号線駆動回路及びＦＰＣ６０３５の間、または信号線駆動回路及び画素部６０３２の間に、保護回路を設けてもよい。
図２４に示すように、本実施の形態の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、微結晶半導体膜をチャネル形成領域に用いた薄膜トランジスタを用いて形成することができる。
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図２４に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
なお、信号線駆動回路は、シフトレジスタとアナログスイッチ有する。なたは、シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
（実施の形態９）
上記実施の形態により得られる表示装置等によって、アクティブマトリクス型表示装置パネルに用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに上記実施の形態を実施できる。
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２５に示す。
図２５（Ａ）はテレビジョン装置である。表示パネルを、図２５（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面２００３が形成され、その他付属設備としてスピーカ部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
図２５（Ａ）に示すように、筐体２００１に表示素子を用いた表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン操作機２００６にも出力する情報を表示する表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を液晶表示パネルで形成し、サブ画面を発光表示パネルで形成しても良い。また、主画面２００３を発光表示パネルで形成し、サブ画面を発光表示パネルで形成し、サブ画面は点滅可能とする構成としても良い。
図２６はテレビ装置の主要な構成を示すブロック図を示している。表示パネル９００には、画素部９２１が形成されている。信号線駆動回路９２２と走査線駆動回路９２３は、表示パネル９００にＣＯＧ方式により実装されていても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナ９２４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９２５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９２６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９２７などを有している。コントロール回路９２７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９２８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
チューナ９２４で受信した信号のうち、音声信号は、音声信号増幅回路９２９に送られ、その出力は音声信号処理回路９３０を経てスピーカ９３３に供給される。制御回路９３１は受信局（受信周波数）や音量の制御情報を入力部９３２から受け、チューナ９２４や音声信号処理回路９３０に信号を送出する。
勿論、本実施の形態はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
主画面２００３、サブ画面２００８において、上記実施の形態で説明した表示装置を適用することで、テレビ装置の量産性を高めることができる。
また、図２５（Ｂ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す表示装置を適用することにより、コンピュータの量産性を高めることができる。
図２５（Ｃ）は卓上照明器具であり、照明部２５０１、傘２５０２、可変アーム２５０３、支柱２５０４、台２５０５、電源２５０６を含む。上記実施の形態に示す発光装置を照明部２５０１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具なども含まれる。上記実施の形態に示す表示装置を適用することにより、量産性を高めることができ、安価な卓上照明器具を提供することができる。
図２７は上記実施の形態を適用したスマートフォン携帯電話の一例であり、図２７（Ａ）が正面図、図２７（Ｂ）が背面図、図２７（Ｃ）が２つの筐体をスライドさせたときの正面図である。スマートフォン携帯電話１０００は、筐体１００１及び１００２二つの筐体で構成されている。スマートフォン携帯電話１０００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能である。
筐体１００１においては、表示部１１０１、スピーカ１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングディバイス１１０５、表面カメラ用レンズ１１０６、外部接続端子ジャック１１０７、イヤホン端子１１０８等を備え、筐体１００２においては、キーボード１２０１、外部メモリスロット１２０２、裏面カメラ１２０３、ライト１２０４等を備えている。また、アンテナは筐体１００１内部に内蔵されている。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体１００１と筐体１００２（図２７（Ａ）に示す。）図２７は、スライドし図２７（Ｃ）のように展開する。表示部１１０１には、上記実施の形態に示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０１と同一面上に及び表面カメラ用レンズ１１０６を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部１１０１をファインダーとし裏面カメラ１２０３及びライト１２０４で静止画及び動画の撮影が可能である。
スピーカ１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、再生等の用途に使用できるが可能である。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード１２０１を用いると便利である。更に、重なり合った筐体１００１と筐体１００２（図２７（Ａ））は、スライドし図２７（Ｃ）のように展開し、携帯情報端末としての使用できる場合は、キーボード１２０１、ポインティングディバイス１１０５を用い円滑な操作が可能である。外部接続端子ジャック１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入することにより大量のデータ保存及び移動に対応できる。
筐体１００２の裏面（図２７（Ｂ））には、裏面カメラ１２０３及びライト１２０４を備えており、表示部１１０１をファインダーとし静止画及び動画の撮影が可能である。
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えたものであってもよい。
上記実施の形態に示す表示装置を適用することにより、携帯電話の量産性を高めることができる。
（実施の形態１０）
本実施の形態では、実施の形態１乃至３の微結晶半導体膜を用いた光電変換素子の作製工程について、図２８を用いて示す。
図２８は、絶縁表面を有する基板上に複数の光電変換ユニットセルを設け、各ユニットセルを基板上で接続する光電変換装置の製造工程を示す。図２８（Ａ）において、基板１０に第１電極１２を形成する。第１電極１２は開口Ｍ０〜Ｍｎによって複数に絶縁分離されている。開口Ｍ０〜Ｍｎは、基板１０に導電膜を一面に形成しておき、その導電膜を開口パターンに合わせてエッチング除去、又はレーザ光等のエネルギービームによって直接的に加工して形成する。
基板１０は実施の形態１に示す基板４０に列挙するものを適宜用いることができる。第１電極１２は酸化インジウム、酸化インジウム・スズ、酸化亜鉛などの透明導電膜材料で形成する。また、第１電極１２を反射電極とする場合にはアルミニウム、銀、チタン、タンタルなどの金属材料を用いて形成する。
レーザ加工により基板１０に形成された導電膜、半導体膜及び絶縁膜を加工する場合には、レーザ光を光学系にて集光して行うことが好ましい。微細な加工を可能とするためである。また大面積基板を効率良く加工するには、レーザ光を線状に集光して長尺の開口パターンを１回又は複数回のパルスレーザ光の照射により行うことが効率的である。
図２８（Ａ）において、第１電極１２に開口Ｍ０〜Ｍｎを形成した後、光電変換層を形成する。図２８（Ａ）では、第１電極１２側からｐ型半導体層１４、ｉ型半導体層１６、ｎ型半導体層１８を形成する場合を例示している。光電変換層は、実施の形態１乃至３を用いてそれぞれ、ｐ型半導体層１４、ｉ型半導体層１６、ｎ型半導体層１８を形成することにより、結晶性の高いｐ型微結晶半導体膜、結晶性の高いｉ型微結晶半導体膜、及び結晶性の高いｎ型微結晶半導体膜を形成することができる。
次に、図２８（Ｂ）に示すように、光電変換層に開口Ｃ１〜Ｃｎを形成する。開口Ｃ１〜Ｃｎはｐ型半導体層１４、ｉ型半導体層１６、ｎ型半導体層１８を貫通する開口であり、第１電極１２の表面若しくは側面が露出するように加工する。開口Ｃ１〜Ｃｎは所定の間隔をもって、開口Ｍ０〜Ｍｎに隣接するように形成する。この工程もレーザ加工により行うことができる。
次に、図２８（Ｃ）に示すように、第２電極２０を形成する。第２電極２０は開口Ｓ１〜Ｓｎによって分離されており、開口Ｃ１〜Ｃｎによって第１電極１２と電気的に接続する構成を備えている。開口Ｓ１〜Ｓｎは所定の間隔をもって、開口Ｃ１〜Ｃｎに隣接するように形成する。この工程もレーザ加工により行うことができる。レーザ加工を行う場合には、第２電極２０にクロムを用いると昇華性であるので選択加工が容易となる。
第２電極２０は、アルミニウム、銀、チタン、タンタル、クロムなどの金属材料を用いて形成する。なお、第２電極２０側から光を入射させる場合には、透明導電膜材料で形成する。
これにより、第１電極１２と第２電極２０の間に光電変換層を有する光電変換ユニットセルが複数個形成され、それぞれの光電変換ユニットセルが隣接するものと直列に接続された集積型構造を得ることができる。
この後、第２電極２０上に取出電極２２を設け、保護膜２４で被覆する。以上により基板１０に複数の光電変換ユニットセルが接続された光電変換装置を得ることができる。
実施の形態１乃至３に示す結晶性の高い微結晶半導体膜を用いることで、光劣化により特性低下がほとんどない光電変換装置を得ることができる。
本実施例では、微結晶シリコン膜を成膜し、その膜をラマン分光法で結晶性を測定した結果を図３３に示す。
本実施例では、試料１として、ガラス基板上に形成される厚さ１００ｎｍの酸化窒化珪素膜上に、微結晶シリコン膜を形成した試料を作製した。
また、試料２として、ガラス基板上に形成される厚さ１００ｎｍの酸化窒化珪素膜上に、アモルファスシリコン膜を形成した後、微結晶シリコン膜を形成した試料を作製した。
また、試料３及び４として、ガラス基板上に形成される厚さ１００ｎｍの酸化窒化珪素膜上に、アモルファスシリコン膜を形成した後、アモルファスシリコン膜をフッ素プラズマに曝した後、微結晶シリコン膜を形成した試料を作製した。なお、試料３は微結晶シリコン膜を、シラン、及び水素を用いたプラズマＣＶＤ法により形成し、試料４は微結晶シリコン膜を、シラン、水素、及びフッ化シランを用いたプラズマＣＶＤ法により形成した。
また、それぞれの試料の微結晶シリコン膜の結晶性をラマン分光法で測定した。
（試料１の作製条件）
試料１の微結晶シリコン膜の成膜条件は、ＲＦ電源周波数を１３．５６ＭＨｚとし、成膜温度を２８０℃とし、水素流量とシランガス流量の比を１５０：１とし、２８０Ｐａの圧力とし、ＲＦ電源の電力を５０ＷとしたプラズマＣＶＤ法により、厚さ５０ｎｍの微結晶シリコン膜を成膜した。このときの微結晶シリコン膜のラマン散乱スペクトルを図３３に示す。
試料１の微結晶シリコン膜の結晶ピーク位置は、５１６．７ｃｍ−１であり、半値幅（ＦＷＨＭ）は、１０．２ｃｍ−１であり、結晶／アモルファスピーク強度比（Ｉｃ／Ｉａ）は、３．５である。
（試料２の作製条件）
試料２のアモルファスシリコン膜の成膜条件は、ＲＦ電源周波数を１３．５６ＭＨｚとし、成膜温度を２８０℃とし、水素流量とシランガス流量の比を１５：１４とし、１７０Ｐａの圧力とし、ＲＦ電源の電力を６０ＷとしたプラズマＣＶＤ法により、５ｎｍのアモルファスシリコン膜を成膜した。
次に、ＲＦ電源周波数を１３．５６ＭＨｚとし、処理温度を２８０℃とし、水素流量とシランガス流量とフッ化シランの流量比を２００：１：１０とし、２８０Ｐａの圧力とし、ＲＦ電源の電力を２００ＷとしたプラズマＣＶＤ法により、厚さ５０ｎｍの微結晶シリコン膜を成膜した。このときの微結晶シリコン膜のラマン散乱スペクトルを図３３に示す。
試料２の微結晶シリコン膜の結晶ピーク位置は、５１５．５ｃｍ−１であり、半値幅（ＦＷＨＭ）は、１５．４ｃｍ−１であり、結晶／アモルファスピーク強度比（Ｉｃ／Ｉａ）は、０．９である。
（試料３の作製条件）
試料３のアモルファスシリコン膜の成膜条件は、ＲＦ電源周波数を１３．５６ＭＨｚとし、成膜温度を２８０℃とし、水素流量とシランガス流量の比を１５：１４とし、１７０Ｐａの圧力とし、ＲＦ電源の電力を６０ＷとしたプラズマＣＶＤ法により、５ｎｍのアモルファスシリコン膜を成膜した。
次に、プラズマＣＶＤ装置の反応室に、水素流量とフッ化シラン流量の比を２００：１とし、２８０Ｐａの圧力とし、ＲＦ電源の電力を２００Ｗとしてプラズマを発生させて、アモルファスシリコン膜にプラズマを６００秒曝した。
次に、ＲＦ電源周波数を１３．５６ＭＨｚとし、成膜温度を２８０℃とし、水素流量とシランガス流量の比を１５０：１とし、２８０Ｐａの圧力とし、ＲＦ電源の電力を５０ＷとしたプラズマＣＶＤ法により、厚さ５０ｎｍの微結晶シリコン膜を成膜した。このときの微結晶シリコン膜のラマン散乱スペクトルを図３３に示す。
試料３の微結晶シリコン膜の結晶ピーク位置は、５１７．９ｃｍ−１であり、半値幅（ＦＷＨＭ）は、９．５ｃｍ−１であり、結晶／アモルファスピーク強度比（Ｉｃ／Ｉａ）は、４．４である。
（試料４の作製条件）
試料４のアモルファスシリコン膜の成膜条件は、ＲＦ電源周波数を１３．５６ＭＨｚとし、成膜温度を２８０℃とし、水素流量とシランガス流量の比を１５：１４とし、１７０Ｐａの圧力とし、ＲＦ電源の電力を６０ＷとしたプラズマＣＶＤ法により、５ｎｍのアモルファスシリコン膜を成膜した。
次に、プラズマＣＶＤ装置の反応室に、水素流量とフッ化シラン流量の比を２００：１とし、２８０Ｐａの圧力とし、ＲＦ電源の電力を２００Ｗとしてプラズマを発生させて、アモルファスシリコン膜にプラズマを６００秒曝した。
次に、ＲＦ電源周波数を１３．５６ＭＨｚとし、成膜温度を２８０℃とし、水素流量とシランガス流量とフッ化シランの流量比を２００：１：１０とし、２８０Ｐａの圧力とし、ＲＦ電源の電力を２００ＷとしたプラズマＣＶＤ法により、厚さ５０ｎｍの微結晶シリコン膜を成膜した。このときの微結晶シリコン膜のラマン散乱スペクトルを図３３に示す。
試料４の微結晶シリコン膜の結晶ピーク位置は、５１７．５ｃｍ−１であり、半値幅（ＦＷＨＭ）は、１１．２ｃｍ−１であり、結晶／アモルファスピーク強度比（Ｉｃ／Ｉａ）は、５．２である。
試料１と試料４を比較することによって、半導体膜としてアモルファスシリコン膜を形成し、当該アモルファスシリコン膜をプラズマに曝した後、シリコンを含む堆積性気体、ここではシランと、フッ化物気体、ここでは、フッ化シランと、水素を用いてプラズマＣＶＤ法により微結晶シリコン膜を形成することで、結晶性の高い微結晶シリコン膜を形成できることがわかる。
試料２及び試料４を比較することによって、半導体膜としてアモルファスシリコン膜を形成し、当該アモルファスシリコン膜をプラズマに曝すことによって、結晶性の高い結晶核を形成し、結晶核を元に結晶成長させて、結晶性の高い微結晶シリコン膜を形成できることがわかる。
試料３及び試料４を比較することによって、結晶核を元に微結晶シリコン膜を形成する場合、シリコンを含む堆積性気体、ここではシランと、水素と共に、フッ化物気体、ここでは、フッ化シランを用いることで、結晶性高い微結晶シリコン膜を形成できることがわかる。
即ち、結晶性の高い微結晶シリコン膜を形成することが可能であることがわかる。
本実施の形態に係る微結晶半導体膜を形成する工程を説明する断面図である。 本実施の形態に係る微結晶半導体膜を形成する工程を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する上面図である。 本実施の形態に係る適用可能なプラズマＣＶＤ装置の構成を示す図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本発明に適用可能な多階調マスクを説明する図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する上面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタを適用可能な表示装置を説明する断面図である。 本実施の形態に係る薄膜トランジスタを適用可能な表示装置を説明する上面図である。 本実施の形態に係る薄膜トランジスタを適用可能な表示装置を説明する上面図である。 本実施の形態に係る薄膜トランジスタを適用可能な表示装置を説明する断面図及び上面図である。 本実施の形態に係る薄膜トランジスタを適用可能な表示パネルを説明する斜視図である。 本実施の形態に係る薄膜トランジスタを適用可能な表示装置を用いた電子機器を説明する斜視図である。 本実施の形態に係る薄膜トランジスタを適用可能な表示装置を用いた電子機器を説明する図である。 本実施の形態に係る薄膜トランジスタを適用可能な表示装置を用いた電子機器を説明する図である。 本実施の形態に係る光電変換装置を説明する図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る薄膜トランジスタの作製方法を説明する断面図である。 本実施の形態に係る微結晶半導体膜の結晶性を説明する図である。

Claims (6)

  1. フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電力を印加して、被膜の一部をエッチングする第１の工程と、
    前記被膜上に半導体膜を形成する第２の工程と、
    フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電力を印加して、前記半導体膜の一部をエッチングする第３の工程と、
    シリコンまたはゲルマニウムを含む堆積性気体、フッ化物気体またはフッ素、及び水素を導入し高周波電力を印加して前記被膜上に微結晶半導体膜を形成する第４の工程と、を有することを特徴とする微結晶半導体膜の作製方法。
  2. ドナーとなる不純物元素を含む気体を流す第１の工程と、
    前記被膜上に半導体膜を形成する第２の工程と、
    フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電力を印加して、前記半導体膜の一部をエッチングする第３の工程と、
    シリコンまたはゲルマニウムを含む堆積性気体、フッ化物気体またはフッ素、及び水素を導入し高周波電力を印加して前記被膜上に微結晶半導体膜を形成する第４の工程と、を有することを特徴とする微結晶半導体膜の作製方法。
  3. 請求項１または２において、
    前記第３の工程において、前記フッ素、フッ化物気体、または水素の少なくとも一つ以上と共に、ドナーとなる不純物元素を含む気体を導入し高周波電力を印加して、前記半導体膜の一部をエッチングすると共に、前記エッチングされた半導体膜に前記ドナーとなる不純物元素を添加することを特徴とする微結晶半導体膜の作製方法。
  4. ゲート絶縁膜を形成する第１の工程と、
    フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電力を印加して、前記ゲート絶縁膜の一部をエッチングする第２の工程と、
    前記ゲート絶縁膜上に半導体膜を形成する第３の工程と、
    フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電力を印加して、前記半導体膜の一部をエッチングする第４の工程と、
    シリコンまたはゲルマニウムを含む堆積性気体、フッ化物気体またはフッ素、及び水素を導入し高周波電力を印加して前記ゲート絶縁膜上に微結晶半導体膜を形成する第５の工程と、を有し、
    前記ゲート絶縁膜、及び前記微結晶半導体膜を用いて薄膜トランジスタを作製することを特徴とする薄膜トランジスタの作製方法。
  5. ゲート絶縁膜を形成する第１の工程と、
    ドナーとなる不純物元素を含む気体を流す第２の工程と、
    前記ゲート絶縁膜上に半導体膜を形成する第３の工程と、
    フッ素、フッ化物気体、または水素の少なくとも一つ以上を導入し高周波電力を印加して、前記半導体膜の一部をエッチングする第４の工程と、
    シリコンまたはゲルマニウムを含む堆積性気体、フッ化物気体またはフッ素、及び水素を導入し高周波電力を印加して前記ゲート絶縁膜上に微結晶半導体膜を形成する第５の工程と、を有し、
    前記ゲート絶縁膜、及び前記微結晶半導体膜を用いて薄膜トランジスタを作製することを特徴とする薄膜トランジスタの作製方法。
  6. 請求項４または５において、
    前記第４の工程において、前記フッ素、フッ化物気体、または水素の少なくとも一つ以上と共に、ドナーとなる不純物元素を含む気体を導入し高周波電力を印加して、前記半導体膜の一部をエッチングすると共に、前記エッチングされた半導体膜に前記ドナーとなる不純物元素を添加することを特徴とする薄膜トランジスタの作製方法。
JP2008307050A 2007-12-03 2008-12-02 微結晶半導体膜及び薄膜トランジスタの作製方法 Expired - Fee Related JP5101471B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008307050A JP5101471B2 (ja) 2007-12-03 2008-12-02 微結晶半導体膜及び薄膜トランジスタの作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007312670 2007-12-03
JP2007312670 2007-12-03
JP2008307050A JP5101471B2 (ja) 2007-12-03 2008-12-02 微結晶半導体膜及び薄膜トランジスタの作製方法

Publications (3)

Publication Number Publication Date
JP2009158947A JP2009158947A (ja) 2009-07-16
JP2009158947A5 JP2009158947A5 (ja) 2011-12-22
JP5101471B2 true JP5101471B2 (ja) 2012-12-19

Family

ID=40676166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008307050A Expired - Fee Related JP5101471B2 (ja) 2007-12-03 2008-12-02 微結晶半導体膜及び薄膜トランジスタの作製方法

Country Status (3)

Country Link
US (1) US8187956B2 (ja)
JP (1) JP5101471B2 (ja)
KR (1) KR101534099B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP5395415B2 (ja) * 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5527966B2 (ja) 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
TWI371223B (en) * 2008-02-20 2012-08-21 Chimei Innolux Corp Organic light emitting display device and fabrications thereof and electronic device
US7989325B2 (en) * 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8258025B2 (en) * 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
JP5466933B2 (ja) * 2009-12-03 2014-04-09 株式会社ジャパンディスプレイ 薄膜トランジスタおよびその製造方法
WO2011080957A1 (ja) * 2009-12-29 2011-07-07 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8343858B2 (en) * 2010-03-02 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
JP2011210940A (ja) * 2010-03-30 2011-10-20 Casio Computer Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置
JP5785770B2 (ja) * 2010-05-14 2015-09-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法、及び半導体装置の作製方法
US8884297B2 (en) * 2010-05-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US20130087802A1 (en) * 2010-07-07 2013-04-11 Akihiko Kohno Thin film transistor, fabrication method therefor, and display device
CN102386072B (zh) * 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
US8450158B2 (en) * 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
WO2012086481A1 (ja) * 2010-12-21 2012-06-28 シャープ株式会社 半導体装置およびその製造方法
US9111775B2 (en) 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
JP5832780B2 (ja) 2011-05-24 2015-12-16 株式会社半導体エネルギー研究所 半導体装置の製造方法
CN109155328B (zh) * 2018-08-10 2023-04-04 京东方科技集团股份有限公司 显示基板、显示面板、显示设备和制造显示基板的方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2968866A (en) * 1958-05-21 1961-01-24 Sylvania Electric Prod Method of producing thin wafers of semiconductor materials
US4251287A (en) * 1979-10-01 1981-02-17 The University Of Delaware Amorphous semiconductor solar cell
JPS5685792A (en) * 1979-12-14 1981-07-13 Citizen Watch Co Ltd Liquid crystal display unit
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6262073A (ja) 1985-09-11 1987-03-18 Ishikawajima Harima Heavy Ind Co Ltd ポペツト弁の温度制御装置
US4859553A (en) * 1987-05-04 1989-08-22 Xerox Corporation Imaging members with plasma deposited silicon oxides
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5843225A (en) * 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
US6835523B1 (en) * 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP3907726B2 (ja) * 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
US6077722A (en) * 1998-07-14 2000-06-20 Bp Solarex Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP3911971B2 (ja) * 1999-09-08 2007-05-09 松下電器産業株式会社 シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法
US6803585B2 (en) * 2000-01-03 2004-10-12 Yuri Glukhoy Electron-cyclotron resonance type ion beam source for ion implanter
GB0017471D0 (en) * 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
JP2002206168A (ja) * 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
EP1445802A1 (en) * 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
KR100752214B1 (ko) * 2003-10-16 2007-08-28 엘지.필립스 엘시디 주식회사 반투과형 액정표시소자의 제조방법
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4578826B2 (ja) * 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20050205880A1 (en) * 2004-03-19 2005-09-22 Aya Anzai Display device and electronic appliance
JP2005317855A (ja) * 2004-04-30 2005-11-10 Canon Inc 微結晶シリコン膜の形成方法及び光起電力素子
JP5036173B2 (ja) * 2004-11-26 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7502040B2 (en) * 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
JP5013393B2 (ja) * 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
JP4597792B2 (ja) 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
US7514374B2 (en) * 2005-06-29 2009-04-07 Oerlikon Trading Ag, Trubbach Method for manufacturing flat substrates
JP4777717B2 (ja) 2005-08-10 2011-09-21 東京エレクトロン株式会社 成膜方法、プラズマ処理装置および記録媒体
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
US8030147B2 (en) * 2007-09-14 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device

Also Published As

Publication number Publication date
KR20090057929A (ko) 2009-06-08
KR101534099B1 (ko) 2015-07-06
US20090142909A1 (en) 2009-06-04
US8187956B2 (en) 2012-05-29
JP2009158947A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
JP5101471B2 (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
JP5395415B2 (ja) 薄膜トランジスタの作製方法
JP5498689B2 (ja) 薄膜トランジスタ、及び表示装置
JP5311955B2 (ja) 表示装置の作製方法
JP5395414B2 (ja) 薄膜トランジスタの作製方法
JP5503857B2 (ja) 薄膜トランジスタの作製方法
JP5412105B2 (ja) 半導体装置、及びそれを有する表示装置
US8860030B2 (en) Thin film transistor and display device including the same
JP5311957B2 (ja) 表示装置及びその作製方法
JP5314870B2 (ja) 薄膜トランジスタの作製方法
JP5297629B2 (ja) 半導体装置の作製方法
JP4825181B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees