JP5466933B2 - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP5466933B2 JP5466933B2 JP2009275492A JP2009275492A JP5466933B2 JP 5466933 B2 JP5466933 B2 JP 5466933B2 JP 2009275492 A JP2009275492 A JP 2009275492A JP 2009275492 A JP2009275492 A JP 2009275492A JP 5466933 B2 JP5466933 B2 JP 5466933B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- insulating film
- semiconductor film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 111
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010408 film Substances 0.000 claims description 416
- 239000004065 semiconductor Substances 0.000 claims description 220
- 239000013078 crystal Substances 0.000 claims description 84
- 239000011229 interlayer Substances 0.000 claims description 73
- 239000010410 layer Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 39
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 27
- 239000000203 mixture Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 239000001257 hydrogen Substances 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000000034 method Methods 0.000 description 48
- 238000005755 formation reaction Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 23
- 239000007789 gas Substances 0.000 description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 238000005530 etching Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 4
- 229910052986 germanium hydride Inorganic materials 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- 150000004756 silanes Chemical class 0.000 description 3
- 229910006160 GeF4 Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000010574 gas phase reaction Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000006479 redox reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007539 photo-oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thin Film Transistor (AREA)
Description
前記開口の部分を被い前記開口の周辺の層間絶縁膜上に形成された半導体膜と、
前記半導体膜上に形成され、前記開口を間にして対向配置されるドレイン電極およびソース電極を有し、
前記層間絶縁膜は前記ゲート絶縁膜よりも窒化物を多く含み、
前記半導体膜は、前記ゲート絶縁膜および前記層間絶縁膜面に形成され、結晶核サイズが10nm以上100nm以下であり、かつSiGeあるいはGeからなる半導体結晶核と、
前記半導体結晶核上に形成され、SiGeあるいはSiからなる微結晶半導体膜あるいは多結晶半導体膜と、を有することを特徴とするものである。
前記第1絶縁膜と第2絶縁膜のそれぞれの表面に、結晶核サイズが10nm以上100nm以下であり、かつSiGeあるいはGeからなる半導体結晶核を形成する工程と、
前記半導体結晶核が形成された前記第1絶縁膜と第2絶縁膜のそれぞれの表面に、SiGeあるいはSiからなる微結晶半導体膜あるいは多結晶半導体膜を形成する工程とを備えることを特徴とするものである。
図1は、本発明による薄膜トランジスタの実施例1を示す断面図である。図1において、絶縁基板1があり、この絶縁基板1の表面にパターニングされたゲート電極2が形成されている。絶縁膜1の表面に、ゲート電極2をも被ってゲート絶縁膜3が形成されている。このゲート絶縁膜3はたとえば酸化シリコン(SiO)膜によって形成されている。さらに、ゲート絶縁膜3上には層間絶縁膜4が形成されている。この層間絶縁膜4はたとえば窒化シリコン(SiN)膜によって形成されている。この層間絶縁膜4には、ゲート電極2に重畳する領域内に開口OPが形成されている。開口OPの側壁面は、層間絶縁膜4の側において、開口OPの面積を小さくするようにしてテーパが形成されている。層間絶縁膜4の開口OPには島状の微結晶Si(あるいは多結晶Si)からなる半導体膜5が形成され、この半導体膜5の周辺は前記開口OPの周辺の前記層間絶縁膜4上に形成されている。これにより、半導体膜5は、平坦でない屈曲形状に形成され、層間絶縁膜4の開口OPが反映された凹陷部を有するようにして形成される。そして、半導体膜5は、層間絶縁膜4の開口OPのテーパ部に形成される部分をオフセット領域100とするように形成される。層間絶縁膜4の開口OPを間にして互いに対向して配置されるドレイン電極7aおよびソース電極7bが半導体膜5に重畳して形成されている。ドレイン電極7aは半導体膜5との間にコンタクト層6aを介して重畳され層間絶縁膜4上を延在して形成されている。同様に、ソース電極7bは半導体膜5との間にコンタクト層6bを介して重畳され層間絶縁膜4上を延在して形成されている。コンタクト層6a、6bは、半導体膜5の表面にたとえば高濃度のn型不純物をドープさせることによって形成されている。なお、薄膜トランジスタTFTのドレイン電極およびソース電極は、バイアスの印加状態によって、それらが入れ替わるが、この明細書においては、説明の便宜上、図中左側の電極をドレイン電極7a、図中右側の電極をソース電極7bと称する。
図2ないし図9は、本発明の薄膜トランジスタの製造方法を示す工程図で、図1と同箇所における断面で示している。以下、工程順に説明する。
絶縁基板1を用意し、この絶縁基板1の表面にゲート電極2を形成する。ゲート電極2は、材料としてたとえばNb、Mo、W、Ta、Cr、Ti、Fe、Ni、Co等の金属、それらの合金、それらの積層膜を用いる。また、本発明では薄膜トランジスタの作製の上限温度をトータルプロセスにおいて低下できることから、AlやCu等の低抵抗金属を用いることもできる。成膜は例えばスパッタリング法で行う。膜厚は、配線抵抗が大きくならないようにし、たとえば約100nmとする。パターン加工は周知のフォトリソグラフィ技術を用いて行う。
絶縁基板1の表面に、ゲート電極2をも被って、ゲート絶縁膜3、層間絶縁膜4を順次形成する。ゲート絶縁膜3は、たとえば酸化シリコン(SiO)膜となっており、層間絶縁膜4は、たとえば窒化シリコン(SiN)膜となっている。しかし、ゲート絶縁膜3として、たとえばSiON膜を用いることができる。この場合、層間絶縁膜4は、ゲート絶縁膜3よりも窒化物が多く含まれた構成とすればよい。これらの成膜は、タクト短縮のため、たとえばプラズマCVD法により連続で行うのが好適である。しかし、スパッタリング法、プラズマ酸化、光酸化などを使用してもよい。ゲート絶縁膜3の膜厚は、薄膜トランジスタの耐圧を確保し、さらにゲート電極2上での膜段切れ防止のため、ゲート電極2と同等以上であることが望ましく、たとえば50nm〜300nmとする。層間絶縁膜4の膜厚は、薄膜トランジスタの半導体膜5の縦方向にオフセット領域(図1において符号100で示す)を設け、さらに、ゲート電極3とドレイン電極7aとの間、ゲート電極3とソース電極7bとの間における寄生容量を低減するために、500nm程度とすることが望ましい。
層間絶縁膜4のゲート電極2に重畳する領域内に開口OPを形成する。この開口OPは、フォトリソグラフィ技術によるウェットエッチングによって形成する。そして、このウェットエッチングによって開口OPの側壁面にテーパが形成されるようにする。このテーパは、層間絶縁膜4の側において、開口OPの面積を小さくなる方向に傾きを有する。また、このウェットエッチングでは、ゲート絶縁膜3と層間絶縁膜4のエッチングレートが異なる性質を利用して、ゲート絶縁膜3をできるだけ除去しないようにすることが望ましい。
層間絶縁間4の表面、および層間絶縁膜4の開口OPから露出されたゲート絶縁膜3の表面に、それぞれ、半導体結晶核5b、5aを形成する。ここで、層間絶縁膜4上の半導体結晶核5bは、ゲート絶縁膜3上の半導体結晶核5aと比較して、核径が大きく形成されるようになる。
引き続き、微結晶の半導体膜5cを形成する。この半導体膜5cは半導体結晶核5a、5bをシードとして結晶成長することによって形成される。ここで、微結晶の半導体膜は粒径1〜100nmの微小な結晶粒から構成された半導体膜とする。
半導体膜5の上面に高濃度半導体膜6を形成する。この高濃度半導体膜6は後述するドレイン電極7aおよびソース電極7bと前記半導体膜5との界面に形成されるコンタクト層6a、6bとして機能するようになる。
半導体膜5と高濃度半導体膜6の順次積層体を、フォトリソグラフィ技術によるドライエッチングすることにより、層間絶縁膜4の開口OPを被った部分と開口OPの周辺の層間絶縁膜4上の部分を残し、他の部分を除去する。
基板の表面にドレイン電極7aおよびソース電極7bを形成するための金属膜7を形成する。金属膜7の材料としては、たとえばNb、Mo、W、Ta、Cr、Ti、Fe、Ni、Co等、これらの合金、これらの積層膜を用いることができる。また、プロセスの上限温度を低下できることから、AlやCu等の低抵抗金属を用いることもできる。金属膜7の形成には、たとえばスパッタリング法を用いることができる。膜厚は、配線抵抗低減のため、たとえば500nm程度とする。
図17ないし図21は、図16に示した薄膜トランジスタの製造方法を示す工程図である。以下、工程順に説明する。
絶縁基板1を用意し、この絶縁基板1の表面に、ゲート電極2、ゲート絶縁膜3、層間絶縁膜4、及び高濃度半導体膜60を形成する。
平面的に観たゲート電極2の形成領域内に、高濃度半導体膜60と層間絶縁膜4に開口OPを形成する。高濃度半導体膜60と層間絶縁膜4の孔開けはフォトリソグラフィ技術によるエッチングにより行う。高濃度半導体膜60はドライエッチングで行い、層間絶縁膜4はウェットエッチングで行うことが望ましい。
高濃度半導体膜60の表面、層間絶縁膜4の開口OPの側壁面、および層間絶縁膜4の開口OPから露出されたゲート絶縁膜3の表面に、それぞれ、半導体結晶核5b'、5b、5aを形成する。ここで、高濃度半導体膜60上の半導体結晶核5b'は、層間絶縁膜4の開口OPの側壁面上の半導体結晶核5bと比較して、核径が大きく形成されるようになる。図22は、図10と対応づけて示したグラフで、図10に示すグラフにおいて、半導体層上に形成されるSiGe結晶核サイズを成膜時間との関係で示している。このグラフから、高濃度半導体膜60上の半導体結晶核5b'は、層間絶縁膜4の開口OPの側壁面上の半導体結晶核5bと比較して、核径が大きく形成されるようになることが明らかとなる。なお、層間絶縁膜4の開口OPの側壁面上の半導体結晶核5bの核径がゲート絶縁膜3上の半導体結晶核5aの核径よりも大きくなっているのは実施例1で示したと同様である。
引き続き、微結晶の半導体膜5cを形成する。この半導体膜5cは半導体結晶核5a、5b、5b'をシードとして結晶成長することによって形成される。半導体膜5cの成膜方法や条件は、実施例1において対応する部位を形成する場合と同様となっている。半導体膜5cの膜厚は、層間絶縁膜4上よりも高濃度半導体膜60上においてさらに厚くなる。これは、半導体膜5cの成膜中に、下地の高濃度半導体膜60からn型不純物(例えばリン)が拡散し、これが結晶粒の成長を促進させるからである。
半導体膜5および高濃度半導体膜60を、フォトリソグラフィ技術によるドライエッチングにより、開口OPとこの開口OPの周辺に被われる部分を残存させ、他の部分を除去する。開口OPに対して図中左側の半導体膜5と層間絶縁膜4との間の高濃度半導体膜60はコンタクト層6aとして形成され、開口OPに対して図中右側の半導体膜5と層間絶縁膜4との間の高濃度半導体膜60はコンタクト層6bとして形成されるようになる。
Claims (7)
- 絶縁基板と、
前記絶縁基板の上面に形成されたゲート電極と、
前記絶縁基板の上面及び前記ゲート電極の上面に形成され、酸化シリコンあるいはSiONからなるゲート絶縁膜と、
前記ゲート絶縁膜の上面に形成された窒化シリコン薄膜からなり、平面的に観て前記ゲート電極の形成領域内に開口が設けられた層間絶縁膜と、
前記開口の部分を被い前記開口の周辺の層間絶縁膜上に形成された半導体膜と、
前記半導体膜上に形成され、前記開口を間にして対向配置されるドレイン電極およびソース電極を有し、
前記層間絶縁膜は前記ゲート絶縁膜よりも窒化物を多く含み、
前記半導体膜は、前記ゲート絶縁膜および前記層間絶縁膜面に形成され、結晶核サイズが10nm以上100nm以下であり、かつSiGeあるいはGeからなる半導体結晶核と、
前記半導体結晶核上に形成され、SiGeあるいはSiからなる微結晶半導体膜あるいは多結晶半導体膜と、を有することを特徴とする薄膜トランジスタ。 - 前記半導体結晶核のGe組成比は前記微結晶半導体膜あるいは多結晶半導体膜のGe組成比よりも大きいことを特徴とする請求項1に記載の薄膜トランジスタ。
- 前記ドレイン電極と前記半導体膜との界面に前記半導体膜に高濃度不純物がドープされたコンタクト層が形成され、
前記ソース電極と前記半導体膜との界面に前記半導体膜に高濃度不純物がドープされたコンタクト層が形成されていることを特徴とする請求項1に記載の薄膜トランジスタ。 - 前記ドレイン電極と電気的に接続されたコンタクト層が、前記半導体膜と層間絶縁膜との界面に前記半導体膜に高濃度不純物がドープされて形成され、
前記ソース電極と電気的に接続されたコンタクト層が、前記半導体膜と層間絶縁膜との界面に前記半導体膜に高濃度不純物がドープされて形成されていることを特徴とする請求項1に記載の薄膜トランジスタ。 - 前記半導体膜は、前記ゲート絶縁膜と反対側の面に水素を含む非晶質半導体膜が積層された2層構造となっていることを特徴とする請求項1に記載の薄膜トランジスタ。
- 異なる領域に、酸化シリコンあるいはSiONからなる第1絶縁膜と、この第1絶縁膜よりも窒化物を多く含む窒化シリコン薄膜からなる第2絶縁膜を形成する工程と、
前記第1絶縁膜と第2絶縁膜のそれぞれの表面に、結晶核サイズが10nm以上100nm以下であり、かつSiGeあるいはGeからなる半導体結晶核を形成する工程と、
前記半導体結晶核が形成された前記第1絶縁膜と第2絶縁膜のそれぞれの表面に、SiGeあるいはSiからなる微結晶半導体膜あるいは多結晶半導体膜を形成する工程とを備えることを特徴とする薄膜トランジスタの製造方法。 - 前記半導体結晶核のGe組成比は前記微結晶半導体膜あるいは多結晶半導体膜のGe組成比よりも大きいことを特徴とする請求項6に記載の薄膜トランジスタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009275492A JP5466933B2 (ja) | 2009-12-03 | 2009-12-03 | 薄膜トランジスタおよびその製造方法 |
US12/958,605 US8357940B2 (en) | 2009-12-03 | 2010-12-02 | Thin film transistor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009275492A JP5466933B2 (ja) | 2009-12-03 | 2009-12-03 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011119451A JP2011119451A (ja) | 2011-06-16 |
JP5466933B2 true JP5466933B2 (ja) | 2014-04-09 |
Family
ID=44081159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009275492A Active JP5466933B2 (ja) | 2009-12-03 | 2009-12-03 | 薄膜トランジスタおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8357940B2 (ja) |
JP (1) | JP5466933B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5917127B2 (ja) * | 2011-12-19 | 2016-05-11 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
KR20150011472A (ko) * | 2013-07-23 | 2015-02-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
CN105355593B (zh) * | 2015-12-07 | 2018-07-10 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
CN107978634B (zh) * | 2016-10-21 | 2022-05-24 | 联华电子股份有限公司 | 高压半导体组件以及其制作方法 |
CN107527926B (zh) * | 2017-08-25 | 2020-02-07 | 惠科股份有限公司 | 主动阵列开关基板及其显示面板 |
CN114883254A (zh) * | 2022-03-24 | 2022-08-09 | 广州华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板的制造方法及显示面板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7402506B2 (en) * | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
JP2007165921A (ja) | 2007-01-19 | 2007-06-28 | Junichi Hanna | 半導体基材及びその製造方法 |
KR101334181B1 (ko) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
JP5309387B2 (ja) | 2007-09-28 | 2013-10-09 | 株式会社日立製作所 | 半導体層とこの半導体層を用いた半導体装置および表示装置 |
JP2009111302A (ja) | 2007-11-01 | 2009-05-21 | Hitachi Ltd | 半導体装置およびその製造方法 |
US8187956B2 (en) * | 2007-12-03 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film |
US8030655B2 (en) * | 2007-12-03 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor |
CN102077331B (zh) * | 2008-06-27 | 2014-05-07 | 株式会社半导体能源研究所 | 薄膜晶体管 |
US8114720B2 (en) * | 2008-12-25 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2009
- 2009-12-03 JP JP2009275492A patent/JP5466933B2/ja active Active
-
2010
- 2010-12-02 US US12/958,605 patent/US8357940B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8357940B2 (en) | 2013-01-22 |
JP2011119451A (ja) | 2011-06-16 |
US20110133197A1 (en) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5466933B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2008124392A (ja) | 半導体装置、その製造方法及び表示装置 | |
US20100227443A1 (en) | Method of forming polycrystalline silicon layer | |
KR20090012120A (ko) | 액정 표시장치 및 상기 액정 표시장치를 구비하는 전자기기 | |
CN110660867B (zh) | 薄膜晶体管、显示装置和薄膜晶体管的制造方法 | |
US7799625B2 (en) | Organic electro-luminescent display and method of fabricating the same | |
WO2013001676A1 (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
US8841206B2 (en) | Method of forming polycrystalline silicon layer, and thin film transistor and organic light emitting device including the polycrystalline silicon layer | |
JP5309387B2 (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
KR101266739B1 (ko) | 반도체 장치와 그 제조 방법, 및 이 반도체 장치를 이용한 표시 장치 | |
JP5152827B2 (ja) | 薄膜トランジスタ及びそれを用いた有機el表示装置 | |
JP5601821B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH04286339A (ja) | 半導体装置及びその製造方法 | |
JP5694673B2 (ja) | 表示装置およびその製造方法 | |
US20120217502A1 (en) | Display device and manufacturing method of the same | |
US11562903B2 (en) | Method of fabricating thin, crystalline silicon film and thin film transistors | |
US11791159B2 (en) | Method of fabricating thin, crystalline silicon film and thin film transistors | |
JPH0613404A (ja) | 半導体装置及びその製造方法 | |
WO2013047694A1 (ja) | 微結晶Si-TFT基板および半導体装置の製造方法 | |
JP2001119033A (ja) | 薄膜トランジスタ | |
KR20030055404A (ko) | 박막 트랜지스터 제조방법 | |
KR20060023318A (ko) | 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5466933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |