KR20060023318A - 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법 - Google Patents

폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법 Download PDF

Info

Publication number
KR20060023318A
KR20060023318A KR1020040072120A KR20040072120A KR20060023318A KR 20060023318 A KR20060023318 A KR 20060023318A KR 1020040072120 A KR1020040072120 A KR 1020040072120A KR 20040072120 A KR20040072120 A KR 20040072120A KR 20060023318 A KR20060023318 A KR 20060023318A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
layer
deposition
polysilicon
silicon layer
Prior art date
Application number
KR1020040072120A
Other languages
English (en)
Other versions
KR100652060B1 (ko
Inventor
이홍구
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040072120A priority Critical patent/KR100652060B1/ko
Publication of KR20060023318A publication Critical patent/KR20060023318A/ko
Application granted granted Critical
Publication of KR100652060B1 publication Critical patent/KR100652060B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 얇은 두께의 비정질실리콘층을 주기적으로 수차례 증착한 후 수소화 처리함으로써 균일하고 결함이 적은 양질의 마이크로 실리콘층을 형성하고자 하는 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한 액정표시소자의 제조방법에 관한 것으로, 본 발명에 의한 폴리실리콘층은 기판 상에 형성되어 복수개의 단위층으로 이루어지고 단위층 사이에 다공성 계면을 가지는 비정질 실리콘층과, 상기 비정질 실리콘층의 표면으로부터 확산된 수소가 상기 다공성 계면에서 반응하여 형성된 결정화씨드와, 상기 비정질 실리콘층의 표면으로부터 확산된 수소에 의해 상기 결정화씨드를 중심으로 결정화된 복수개의 결정립을 포함하여 구성되는 것을 특징으로 한다.
수소 플라즈마, 마이크로 실리콘층, 보이드성 결함

Description

폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한 액정표시소자의 제조방법{poly-Si layer, method for crystallizing to the same and method for fabricating TFT array substrate by using the said}
도 1은 종래 기술에 의한 결정화 과정을 나타낸 공정단면도.
도 2는 종래 기술에 의한 문제점을 설명하기 위한 마이크로 실리콘층의 SEM 표면 관찰도.
도 3a 내지 도 3b는 또다른 종래 기술에 의한 결정화 과정을 나타낸 공정단면도.
도 4는 또다른 종래 기술에 의한 문제점을 설명하기 위한 마이크로 실리콘층의 SEM 표면 관찰도.
도 5a 내지 도 5c는 본 발명에 의한 결정화 과정을 나타낸 공정단면도.
도 6a 내지 도 6c는 수소화 처리 시간에 따른 마이크로 실리콘층의 SEM 표면관찰도.
도 7은 수소화 처리 시간에 따른 결정화 부피분율 및 결정립 크기를 나타낸 그래프.
도 8a 내지 도 8f는 본 발명에 의한 TFT 어레이 기판의 공정단면도.
도 9는 서로 다른 수소화 처리 시간에 있어서, 게이트 전압에 대한 드레인 커런트를 도시한 그래프.
도 10a 내지 도 10c는 수소화 처리 시간에 따른 Ion, Ioff, μ의 수치를 각각 도시한 그래프.
*도면의 주요 부분에 대한 부호의 설명
11,211 : 절연기판 12 : 게이트 전극
13 : 게이트 절연막 14,213 : 비정질실리콘층
24 : 반도체층 15 : 데이터 배선
15a,15b : 소스/드레인 전극 16 : 보호막
17 : 화소전극 18 : 콘택홀
213a: 단위층 215 : 결정립
217 : 결정화 씨드
본 발명은 폴리실리콘 결정화 방법에 관한 것으로, 보이드성 결함이 적은 양질의 마이크로 실리콘층을 형성하고자 하는 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한 액정표시소자의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
일반적인 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 컬러필터 어레이 기판 및 박막트랜지스터 어레이 기판과, 상기 두 기판 사이에 주입된 액정층으로 구성된다.
이 때, 상기 박막트랜지스터 어레이 기판에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 배선과, 상기 각 게이트 배선 및 데이터 배선이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과, 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 각 화소 전극에 전달하는 복수개의 박막트랜지스터(TFT : Thin Film Transistor)가 구비된다.
여기서, 박막트랜지스터는 액티브층으로 어떤 실리콘을 사용하느냐에 따라, 비정질 실리콘(아몰퍼스 실리콘:a-Si)으로 이루어지는 액티브층을 사용하는 것과 결정상을 갖는 폴리 실리콘(마이크로 실리콘: μc-Si)으로 이루어지는 액티브층을 사용하는 것으로 분류할 수 있다.
마이크로 실리콘으로 이루어지는 액티브층은 비정질 실리콘으로 이루어지는 액티브층과 비교하여 캐리어의 이동도(mobility)가 10배에서 100배정도 더 높아, 기판 위에 구동회로를 만들 수 있으므로, 고해상도 패널의 스위칭소자로 유리하다.
따라서, 마이크로 실리콘을 액티브층으로 사용하는 액정표시소자는 차세대의 고성능 지능 표시 시스템을 실현하는 기술로 인식되고 있다.
이 때, 상기 마이크로 실리콘층을 형성하는 방법은 다결정 실리콘을 직접 증착하는 방법과, 비정질 실리콘(Amorphous Silicon)을 증착한 후 다결정으로 결정화하는 방법이 있다.
전자의 방법으로는 550℃이상의 고온상태에서 증착하여야 하는 저압화학기상증착법(LPCVD법 : Low Pressure Chemical Vapor Deposition)과, 400℃이하에서 SiF4/SiH4/H2 혼합가스를 사용하여 증착하는 플라즈마 화학기상증착(PECVD법 : Plasma Enhanced Chemical Vapor Deposition) 등이 있다.
한편, 후자의 방법으로는 유리기판 위에 비정질 실리콘을 증착한 후 고온에서 장시간 열처리하여 결정화하는 고상결정화법(SPC법 : Solid Phase Crystallization)과, 250℃ 정도로 가열하면서 엑시머 레이저를 가하여 순간적으로 결정화하는 엑시머 레이저 어닐링법(ELA법 : Eximer Laser Annealing)과, 비정질 실리콘층 상부에 금속을 증착하여 결정화를 유도하는 금속유도결정화법(Metal Induced Crystallization)과, 여러 구역으로 분할된 비정질실리콘에 대해 순차적으로 레이저를 조사하여 결정화하는 SLS법 등이 있다.
이하, 첨부된 도면을 참고로 하여 마이크로 실리콘층의 형성방법에 대해서 구체적으로 살펴보면 다음과 같다.
도 1은 종래 기술에 의한 결정화 과정을 나타낸 공정단면도이고, 도 2는 종래 기술에 의한 문제점을 설명하기 위한 마이크로 실리콘층의 SEM 표면 관찰도이다.
그리고, 도 3a 내지 도 3b는 또다른 종래 기술에 의한 결정화 과정을 나타낸 공정단면도이고, 도 4는 또다른 종래 기술에 의한 문제점을 설명하기 위한 마이크로 실리콘층의 SEM 표면 관찰도이다.
먼저, 마이크로 실리콘(μc-Si)을 단일층으로 직접 증착하는 경우에는, 도 1에 도시된 바와 같이, 기판(111) 상에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)로 기저막(113)을 형성하고, 그 위에 증착가스인 실란가스(SiH4)와 수소가스(H2) 비를 1:60~1:300으로 희석하여 마이크로 실리콘을 증착한다. 이 때, 증착온도는 250~300℃의 높은 온도로 하고, 증착 RF 파워는 300~1000W로 한다.
그러나, 이러한 경우 250~300℃의 고온에서 열적으로 활성화 된 기저막(113)의 수소원자들이 증착 가스인 수소 라디칼 등과 반응하여 수소 가스(H2)가 생성되면서 마이크로 실리콘층(114) 내부에 보이드(Void)성 결함(118)들이 형성된다. 이러한 보이드성 결함(118)들은 결함율(defect density)을 높이고 결정화율 (Crystallinity)을 낮추는 요인으로 작용한다.(도 2참고)
이와같이, 마이크로 실리콘을 직접 증착하는 방식은 증착시의 높은 RF파워에 의한 이온 데미지(ion damage) 발생과 기저막 및 수소가스 반응에 기한 보이드성 결함 발생에 의해서 이동도(μ)도가 0.05~0.2 cm2/Vs까지 낮아지게 된다.
한편, 성장씨드층을 이용하여 비정질 실리콘을 다결정화하는 방법은, 먼저 도 3a에 도시된 바와 같이, 씨드생성층(152)으로 비정질 실리콘을 20Å의 두께로 증착하고 10~30초 동안 수소화 처리를 하여 결정화 씨드(153)를 형성한다. 이후, 도 3b에 도시된 바와 같이, 결정화 씨드(153)가 형성된 씨드생성층(152)에 다시 비정질 실리콘을 200~300Å의 두께로 증착하고, 상기 비정질 실리콘층(154) 표면에 10∼40분 동안 수소화 처리를 수행한다.
그러나, 이경우 비정질 실리콘층(154) 두께가 두꺼워서 수소화 처리시 수소의 확산경로가 길게 형성되어 결국, 성장씨드층(152)으로부터의 결정성장시 스트레스가 증가하는 등 결함이 발생한다. 결과적으로 15분동안 수소화 처리를 하더라도 20% 이하의 낮은 결정성(Xc)이 나타나고, 이동도(μ)도 0.2~0.4cm2/Vs로 낮게 나타난다.
따라서, 본 발명은 기존의 결정화 방식이 아닌, 얇은 두께의 비정질실리콘층을 주기적으로 수차례 증착한 후 수소화 처리함으로써 균일하고 결함이 적은 양질의 마이크로 실리콘층을 형성하고자 하는 폴리실리콘층 및 그 결정화 방법을 제공 하는데 그 목적이 있다.
그리고, 본 발명은 보이드성 결함이 적은 양질의 마이크로 실리콘층을 반도체층으로 형성함으로써 소자의 이동도, 서브-스레스홀드 전압 등 전기적 특성을 향상시키고자 하는 액정표시소자의 제조방법을 제공하는데 또다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 폴리실리콘층은 기판 상에 형성되어 복수개의 단위층으로 이루어지고 단위층 사이에 다공성 계면을 가지는 비정질 실리콘층과, 상기 비정질 실리콘층의 표면으로부터 확산된 수소가 상기 다공성 계면에서 반응하여 형성된 결정화씨드와, 상기 비정질 실리콘층의 표면으로부터 확산된 수소에 의해 상기 결정화씨드를 중심으로 결정화된 복수개의 결정립을 포함하여 구성되는 것을 특징으로 한다.
그리고, 상기 폴리실리콘층을 결정화 방법은 기판 상에 비정질실리콘의 증착과 비증착을 주기적으로 반복 수행하는 단계와, 상기 비정질실리콘층에 수소화 처리하여 결정화씨드를 형성하고 성장시켜 비정질 실리콘을 폴리실리콘으로 결정화하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
한편, 상기 폴리실리콘 결정화 방법을 적용한 액정표시소자의 제조방법은 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 비정질실리콘의 증착과 비증착을 주기적으로 반복 수행하는 단계와, 상기 비정질실리콘층에 수소화 처리하여 결정화씨드를 형성하고 성장시켜 비정질 실리콘을 폴리실리콘으로 결정화하는 단계와, 상기 폴리실리콘을 패터닝하여 반도체층을 형성하는 단계와, 상기 게이트 배선에 교차하는 데이터 배선 및 상기 반도체층 상부에 적층되는 소스/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막을 관통하여 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한 액정표시소자의 제조방법을 상세히 설명하면 다음과 같다.
도 5a 내지 도 5c는 본 발명에 의한 결정화 과정을 나타낸 공정단면도이고, 도 6a 내지 도 6c는 수소화 처리 시간에 따른 마이크로 실리콘층의 SEM 표면관찰도이며, 도 7은 수소화 처리 시간에 따른 결정화 부피분율 및 결정립 크기를 나타낸 그래프이다.
본발명에 의한 폴리실리콘층은 도 5c에 도시된 바와 같이, 절연기판(211) 상에 형성되어 복수개의 단위층(213a)으로 이루어지고 단위층 사이에 다공성 계면을 가지는 비정질 실리콘층(213)과, 상기 비정질 실리콘층(213)의 표면으로부터 확산된 수소가 상기 다공성 계면에서 반응하여 형성된 결정화씨드(217)와, 상기 비정질 실리콘층(213)의 표면으로부터 확산된 수소에 의해 상기 결정화씨드(217)를 중심으로 결정화된 복수의 결정립(215)을 포함하여 구성되는 것을 특징으로 한다.
구체적으로, 비정질실리콘층(213)의 표면에서부터 단위층 사이의 다공성 계면에까지 수소가 확산되어 단위층 사이의 계면에 결정화씨드(217)가 형성되고, 이 와같이 형성된 결정화씨드(217)는 수소 확산에 의해 더 하부층에 있는 결정화씨드까지 성장하게 된다. 이와같은 방식으로 양질의 결정립으로 구성되는 마이크로 실리콘층을 얻을 수 있다.
상기 폴리실리콘층의 결정화 과정을 살펴보면, 먼저, 도 5a에 도시된 바와 같이, 화학기상증착(CVD)법으로 절연기판(211) 상에 비정질실리콘(a-Si)의 단위층(213a)을 10∼20Å의 두께로 증착한다. 이 때, 증착 가스로 실란가스(SiH4)와 수소가스(H2)를 사용하는데, 그 비는 1:10이하로 하고, 증착 RF 파워는 100~300W로 한다.
다음, 상기 RF파워를 오프시켜 비정질 실리콘의 증착 과정을 중단한 후, 소정 시간이 흐른 후에 다시 RF파워를 100~300W로 온시켜 비정질실리콘의 단위층을 증착한다. 이 때, RF파워는 주기적으로 오/오프되도록 설정하여 비정질실리콘의 단위층이 동일한 증착조건 하에서 간헐적으로 증착되도록 한다.
도 5b에 도시된 바와 같이, 비정질 실리콘을 10∼15회 정도 반복 증착한 후에는, 도 5c에 도시된 바와 같이, 수소 가스(H2)를 이용한 수소화 처리를 수행하여 비정질 실리콘층(213)을 결정화시킨다. 수소화 처리시 RF 파워는 300~1000W로 하고, 10∼40분 동안 공정을 수행한다.
이와같이, 비정질 실리콘을 간헐적으로 10∼15회 정도 반복 증착한 후 수소화 처리를 수행하면, 비정질 실리콘층(213) 표면에서 확산된 수소는 단위층(213a) 계면의 다공성 단속면에서 충분한 시간 및 수소에 의해 결정화 씨드를 형성하고 이 후 결정화 성장을 하게 된다.
이러한 반응은 도 5c에 도시된 바와 같이, 수소 가스의 확산 경로상 비정질 실리콘층(213) 표면에서부터 순차적으로 발생할 것이고, 비교적 밀하고 균일한 결정립을 형성할 수 있고 그 반응 역시 안정적이다.
도 6a 내지 도 6c는 수소화 처리 시간에 따른 결정화 현상을 나타낸 SEM 표면관찰도로서, 도 6a는 수소화 처리를 하기 전의 사진도이고, 도 6b는 수소화 처리를 5분동안 한 사진도이고, 도 6c는 수소화 처리를 15분동안 한 사진도이다. 이와같이, 수소화 처리 시간이 길어질수록 결정립의 크기가 커진다는 것을 확인할 수 있다.
도 7은 비정질실리콘을 복수회 간헐적으로 증착한 후 수소화처리를 수행하였을 경우 결정화 부피분율과 결정립 크기를 나타낸 그래프로서, 그래프의 상단에 있는 곡선이 수소화처리 시간에 따른 결정의 부피분율(Xc : 비정질 실리콘의 부피에 대한 폴리실리콘의 부피비)을 나타낸 것으로 수소화 처리시간이 길어짐에 따라 그 수치가 커지는 것으로 보아 마이크로 실리콘의 부피분율이 커진다는 것을 알 수 있다.
그리고, 그래프의 하단에 있는 곡선은 수소화 처리 시간에 따른 결정립의 크기에 대한 것을 나타낸 것으로 10분이상 수소화처리를 했을때 결정립의 크기가 커진다는 것을 확인할 수 있다.
이하에서는, 본 발명에 의한 결정화 방법을 이용한 TFT 어레이 기판의 제조방법에 대해 구체적으로 살펴보기로 한다.
도 8a 내지 도 8f는 본 발명에 의한 TFT 어레이 기판의 공정단면도이고, 도 9는 서로 다른 수소화 처리 시간에 있어서, 게이트 전압에 대한 드레인 커런트를 도시한 그래프이며, 도 10a 내지 도 10c는 수소화 처리 시간에 따른 Ion, Ioff, μ의 수치를 각각 도시한 그래프이다.
먼저, 도 8a에 도시된 바와 같이, 절연기판(11) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속층을 증착하여 포토식각공정으로 패터닝하여 게이트 배선(도시하지 않음) 및 게이트 전극(12)을 형성하고, 상기 게이트 전극(12)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연물질을 PECVD 방법으로 증착하여 게이트 절연막(13)을 형성한다.
그리고, 그 위에 비정질실리콘(a-Si, 14)을 화학기상증착(CVD)법으로 10∼20Å 정도의 얇은 두께로 증착한다. 이 때, 증착 가스로 실란가스(SiH4)와 수소가스(H2)를 사용하는데, 그 비는 1:10 이하로 하고, 증착 RF 파워는 100~300W로 한다.
다음, 상기 RF파워를 오프시켜 비정질 실리콘의 증착 과정을 중단한 후, 소정 시간이 흐른 후에 다시 RF파워를 100~300W로 온시켜 비정질실리콘을 증착한다. 이 때, RF파워의 오/오프는 주기적으로 교체되도록 설정하여 비정질실리콘이 동일한 증착조건 하에서 간헐적으로 증착되도록 한다.
이와 같이, 비정질 실리콘의 증착 과정과 비증착 과정을 10∼15회 정도 반복하게 되면, 도 8b에 도시된 바와 같이, 비정질 실리콘층(14)이 여러 단위층으로 이 루어지게 되고, 각 단위층의 계면은 다공성의 단속면이 된다. 이후, 상기 다공성의 단속면에 수소가 확산되어 결정화씨드가 형성되는 것이다.
이어서, 도 8c에 도시된 바와 같이, 비정질 실리콘층(14)을 수소화 처리하여 경화시킨다. 수소화 처리시 RF 파워는 300~1000W로 하고, 10∼40분 동안 공정을 수행한다.
이와같이, 비정질 실리콘을 간헐적으로 10∼15회 정도 반복 증착한 후 수소화 처리를 수행하면, 비정질 실리콘층(14) 표면에서 확산된 수소는 비정질 실리콘 층간 계면의 다공성의 단속면에서 충분한 시간 및 수소에 의해 결정화 씨드를 형성하고 이후 결정화 성장을 하게 된다. 이러한 반응은 수소 가스의 확산 경로상 비정질 실리콘층(14) 표면에서부터 순차적으로 발생할 것이고, 비교적 밀하고 균일한 결정립을 형성할 수 있고 그 반응 역시 안정적이다.
이어서, 도 8d에 도시된 바와 같이, 결정화된 폴리실리콘층을 포토식각공정으로 패터닝하여 반도체층(24)을 형성한다. 상기 반도체층(24)은 상기 게이트 전극(12) 상부의 게이트 절연막(13) 상에 형성한다.
다음, 도 8e에 도시된 바와 같이, 상기 반도체층(24)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속층을 증착하여 포토식각공정으로 패터닝함으로써 데이터 배선(15) 및 소스/드레인 전극(15a, 15b)을 형성한다.
이로써, 상기 데이터 배선(15)은 게이트 배선에 수직교차하도록 형성하여 화소를 정의하고, 상기 소스/드레인 전극(15a,15b)은 상기 반도체층(24) 상에 형성하 여 게이트 전극(12), 게이트 절연막(13), 반도체층(24), 소스/드레인 전극(15a, 15b)으로 적층되는 박막트랜지스터를 구성하도록 한다.
계속하여, 상기 데이터 배선(15)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 도포하여 보호막(16)을 형성하고, 상기 드레인 전극(15b)의 일부가 노출되도록 보호막(16)을 패터닝하여 콘택홀(18)을 형성한다.
마지막으로, 도8f에 도시된 바와 같이, 상기 보호막(16)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 증착하고 패터닝하여 상기 콘택홀(18)을 통해 상기 드레인 전극(15b)에 콘택되도록 화소영역에 화소전극(17)을 형성한다.
이상으로, 폴리실리콘 박막트랜지스터 어레이 기판이 완성되며, 상기 박막트랜지스터 어레이 기판에 컬러필터층이 구비된 컬러필터 어레이 기판을 대향합착하고 상기 두 기판 사이에 액정층을 형성하면 액정표시소자가 된다.
이와같이 제조된 소자는, 도 9에서와 같이, 수소화 처리 시간에 따라 이동도(mobility) 및 서브-스레스홀드 전압(Sub_threshold Voltage) 등의 값이 향상됨을 알 수 있다. 구체적으로, 게이트 전압(Vg)이 10V일 때, 곡선 그래프에 있어서, 수소화 처리를 5분한 경우보다 15분한 경우의 드레인 커런트(Id)의 수치가 높았다. 그리고, 직선 그래프는 상기 드레인 커런트의 결과를 제곱근으로 계산한 결과로서, 수소화 처리를 5분한 경우보다 15분한 경우의 기울기가 컸다. 이 때, 기울기는 서브-스레스홀드 전압을 나타내는 S-팩터(factor)에 반비례하므로 15분 수소화 처리 했을때, 서브-스레스홀드 전압이 커짐을 알 수 있다.
이러한 결과는 수소화 시간에 따라 수소확산 및 결정화, 결점 보호(defect passivation) 효과가 증가했음을 나타내며 결국, 소자성능 향상으로 판단할 수 있다.
한편, 도 10a 내지 도 10c를 통해서, 비정질 실리콘 증착조건으로 복수개의 단위층을 형성한 후 수소화 처리를 한 소자(본 발명)와 성장씨드층을 형성하고 그 위에 두꺼운 비정질 실리콘을 증착한 후 수소화 처리하는 소자(종래 기술)의 성능차이를 살펴볼 수 있는데, 본 발명에 의해 제작된 소자의 성능향상성을 확인할 수 있다.
구체적으로, 도 10a는 수소화 처리 시간에 따른 Ion의 수치를 나타낸 것으로, 씨드층을 이용하는 종래기술에서보다 복수개의 단위층으로 이루어진 비정질실리콘층을 이용하는 본 발명에서의 Ion 수치가 높음을 볼 수 있다. 여기서, Ion은 게이트 전압이 20V일 때의 드레인 커런트(Id)를 나타낸 것이다.
그리고, 도 10b는 수소화 처리 시간에 따른 Ioff의 수치를 나타낸 것으로, Ioff가 1.E-11이하의 값이면 소자 적용에 문제가 없는데, 씨드층을 이용하는 종래기술은 물론, 복수개의 단위층으로 이루어진 비정질실리콘층을 이용하는 본 발명에서의 Ioff 수치도 1.E-11이하의 값임을 볼 수 있다. 여기서, Ioff은 게이트 전압이 -5V일 때의 드레인 커런트(Id)를 나타낸 것이다.
마지막으로, 도 10c는 수소화 처리 시간에 따른 μ(이동도, mobility)의 수 치를 나타낸 것으로, 씨드층을 이용하는 종래기술에서보다 복수개의 단위층으로 이루어진 비정질실리콘층을 이용하는 본 발명에서의 μ수치가 높음을 볼 수 있다.
이와같이, 본 발명에 의한 결정화 방법은 종래 기술에 의한 결정화 방법보다 이동도 및 서브-스레스홀드 전압 등 전기적 특성 면에서 보다 우수함을 확인할 수 있다. 이것은 단위층 사이의 다공성의 계면을 따라 수소가 확산 및 반응함으로써 보다 효율적으로 수소 어닐링 효과를 나타내기 때문이다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
즉, 발명의 상세한 설명에서는 폴리실리콘 박막트랜지스터를 구비한 액정표시소자에 한정하여 실시예를 설명하였으나, 이에 한정하지 않고 폴리실리콘 박막트랜지스터를 구비하는 반도체 장치, 디스플레이 장치 등에도 적용가능하다.
상기와 같은 본 발명에 의한 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 마이크로 실리콘층 형성의 경우, 비정질 실리콘을 간헐적으로 10∼15회 정도 반복 증착한 후 수소화 처리를 수행하면, 비정질 실리콘층 표면에서 확산된 수소는 비정질 실리콘 층간 계면의 다공성의 단속면에서 충분한 시간 및 수소에 의해 결정화 씨드를 형성하고 이후 결정화 성장을 하게 된다.
따라서, 종래의 마이크로 실리콘의 단일 증착 방식에 의한 높은 결함율 및 낮은 결정화율의 단점을 극복하고, 결함이 적은 양질의 마이크로 실리콘층을 획득할 수 있게 된다.
둘째, 본 발명에 의해 형성된 마이크로 실리콘층을 반도체층으로 하는 소자는, 이동도(mobility) 및 서브-스레스홀드 전압(Sub_threshold Voltage) 등의 전기적 특성이 향상된다.

Claims (17)

  1. 기판 상에 형성되어 복수개의 단위층으로 이루어지고 단위층 사이에 다공성 계면을 가지는 비정질 실리콘층;
    상기 비정질 실리콘층의 표면으로부터 확산된 수소가 상기 다공성 계면에서 반응하여 형성된 결정화씨드;
    상기 비정질 실리콘층의 표면으로부터 확산된 수소에 의해 상기 결정화씨드를 중심으로 결정화된 복수개의 결정립을 포함하여 구성되는 것을 특징으로 하는 폴리실리콘층.
  2. 제 1 항에 있어서,
    상기 층간 다공성 계면은 비정질 실리콘층의 비증착 과정에 의해 형성되는 것을 특징으로 하는 폴리실리콘층.
  3. 제 1 항에 있어서,
    상기 단위층은 10∼20Å의 두께를 가지는 것을 특징으로 하는 폴리실리콘층.
  4. 제 1 항에 있어서,
    상기 비정질실리콘층은 10∼15층의 단위층으로 이루어지는 것을 특징으로 하는 폴리실리콘층.
  5. 기판 상에 비정질실리콘의 증착과 비증착을 주기적으로 반복 수행하는 단계;
    상기 비정질실리콘층에 수소화 처리하여 결정화씨드를 형성하고 성장시켜 비정질 실리콘을 폴리실리콘으로 결정화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘 결정화 방법.
  6. 제 5 항에 있어서,
    상기 비정질 실리콘층 1회 증착시, 10∼20Å의 두께로 증착하는 것을 특징으로 하는 폴리실리콘 결정화 방법.
  7. 제 5 항에 있어서,
    상기 기판 상에 비정질실리콘의 증착과 비증착을 반복 수행하는 단계를 10∼15회 반복 수행하는 것을 특징으로 하는 폴리실리콘 결정화 방법.
  8. 제 5 항에 있어서,
    상기 비정질 실리콘의 증착은 실란가스(SiH4)와 수소가스(H2)를 1:10 이하의 비로 희석하고, 증착 RF 파워를 100~300W로 하여 수행하는 것을 특징으로 하는 폴리실리콘 결정화 방법.
  9. 제 5 항에 있어서,
    상기 비정질실리콘의 비증착시, RF파워를 오프시키는 것을 특징으로 하는 폴리실리콘 결정화 방법.
  10. 제 5 항에 있어서,
    상기 수소화 처리는 300~1000W의 RF하에서, 10∼40분 동안 수행하는 것을 특징으로 하는 폴리실리콘 결정화 방법.
  11. 제 5 항에 있어서,
    상기 절연기판과 비정질실리콘층 사이에 버퍼층을 더 구비하는 것을 특징으로 하는 폴리실리콘 결정화 방법.
  12. 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계;
    상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 비정질실리콘의 증착과 비증착을 주기적으로 반복 수행하는 단계;
    상기 비정질실리콘층에 수소화 처리하여 결정화씨드를 형성하고 성장시켜 비정질 실리콘을 폴리실리콘으로 결정화하는 단계;
    상기 폴리실리콘을 패터닝하여 반도체층을 형성하는 단계;
    상기 게이트 배선에 교차하는 데이터 배선 및 상기 반도체층 상부에 적층되 는 소스/드레인 전극을 형성하는 단계;
    상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계;
    상기 보호막을 관통하여 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 비정질 실리콘층 1회 증착시, 10∼20Å의 두께로 증착하는 것을 특징으로 하는 액정표시소자의 제조방법.
  14. 제 12 항에 있어서,
    상기 기판 상에 비정질실리콘의 증착과 비증착을 반복 수행하는 단계를 10∼15회 반복 수행하는 것을 특징으로 하는 액정표시소자의 제조방법.
  15. 제 12 항에 있어서,
    상기 비정질 실리콘의 증착은 실란가스(SiH4)와 수소가스(H2)를 1:10 이하의 비로 희석하고, 증착 RF 파워를 100~300W로 하여 수행하는 것을 특징으로 하는 액정표시소자의 제조방법.
  16. 제 12 항에 있어서,
    상기 비정질실리콘의 비증착시, RF파워를 오프시키는 것을 특징으로 하는 액정표시소자의 제조방법.
  17. 제 12 항에 있어서,
    상기 수소화 처리는 300~1000W의 RF하에서, 10∼40분 동안 수행하는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020040072120A 2004-09-09 2004-09-09 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법 KR100652060B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040072120A KR100652060B1 (ko) 2004-09-09 2004-09-09 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040072120A KR100652060B1 (ko) 2004-09-09 2004-09-09 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060023318A true KR20060023318A (ko) 2006-03-14
KR100652060B1 KR100652060B1 (ko) 2006-12-01

Family

ID=37129548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072120A KR100652060B1 (ko) 2004-09-09 2004-09-09 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100652060B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366959B1 (ko) * 2000-08-31 2003-01-09 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
JP5051949B2 (ja) * 2001-05-31 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100848557B1 (ko) * 2002-05-02 2008-07-25 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR100652060B1 (ko) 2006-12-01

Similar Documents

Publication Publication Date Title
KR20090003129A (ko) 액정 표시 장치
US6566687B2 (en) Metal induced self-aligned crystallization of Si layer for TFT
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
US20060240602A1 (en) Transistor for active matrix display and a method for producing said transistor
WO2020062426A1 (zh) 阵列基板及其制备方法和显示器件
TWI527087B (zh) 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置
US6812072B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
CN102651399A (zh) 微晶非晶硅复合型薄膜晶体管及其制造方法
US8344382B2 (en) Semiconductor device, manufacturing method thereof, and display apparatus using the semiconductor device
KR101274697B1 (ko) 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
US9136354B2 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
US9837542B2 (en) Polycrystalline silicon thin-film transistor
KR101232170B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
CN104617151A (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
KR100652060B1 (ko) 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
CN103123902A (zh) 半导体层结构、多晶硅薄膜晶体管、制作方法、显示装置
KR100587374B1 (ko) 폴리실리콘 결정화 방법 및 이를 이용한 액정표시소자의제조방법
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
WO2008032917A1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same
KR20070095043A (ko) 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 13