KR100504538B1 - 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 - Google Patents
비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 Download PDFInfo
- Publication number
- KR100504538B1 KR100504538B1 KR10-2002-0051185A KR20020051185A KR100504538B1 KR 100504538 B1 KR100504538 B1 KR 100504538B1 KR 20020051185 A KR20020051185 A KR 20020051185A KR 100504538 B1 KR100504538 B1 KR 100504538B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- amorphous silicon
- forming
- metal
- silicon layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 93
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 238000002425 crystallisation Methods 0.000 claims abstract description 34
- 239000003054 catalyst Substances 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 230000005684 electric field Effects 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 18
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 132
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 230000003197 catalytic effect Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 229910052748 manganese Inorganic materials 0.000 claims description 5
- 229910052762 osmium Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052703 rhodium Inorganic materials 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 229910052706 scandium Inorganic materials 0.000 claims description 5
- 229910052720 vanadium Inorganic materials 0.000 claims description 5
- 229910052725 zinc Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- -1 acrylic organic compound Chemical class 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- OINMNSFDYTYXEQ-UHFFFAOYSA-M 2-bromoethyl(trimethyl)azanium;bromide Chemical compound [Br-].C[N+](C)(C)CCBr OINMNSFDYTYXEQ-UHFFFAOYSA-M 0.000 claims description 3
- 239000004925 Acrylic resin Substances 0.000 claims description 3
- 229920000178 Acrylic resin Polymers 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 239000004809 Teflon Substances 0.000 claims description 3
- 229920006362 Teflon® Polymers 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 102000004127 Cytokines Human genes 0.000 claims 1
- 108090000695 Cytokines Proteins 0.000 claims 1
- 239000010408 film Substances 0.000 description 40
- 230000008025 crystallization Effects 0.000 description 24
- 239000010409 thin film Substances 0.000 description 20
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 239000010944 silver (metal) Substances 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 210000000172 cytosol Anatomy 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
본 발명은 비정질 실리콘에 일정한 방향을 가지는 결정핵을 성장시킨 후 전계를 인가하여 완전히 결정화함으로써 결정성을 향상시키도록 한 비정질 실리콘의 결정화 방법 및 이를 이용한 액정표시장의 제조방법에 관한 것으로서, 절연 기판상에 버퍼층을 형성하는 단계와, 상기 버퍼층상에 비정질 실리콘층을 증착하는 단계와, 상기 비정질 실리콘층의 표면에 촉매 금속을 증착하는 단계와, 상기 절연 기판에 열 어닐링 공정을 실시하여 상기 비정질 실리콘층에 일정한 방향성을 가지는 결정핵을 성장시키는 단계와, 상기 비정질 실리콘층의 양단에 전계를 인가하여 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 박막트랜지스터 액정표시장치에 관한 것으로, 특히 방향성을 갖는 결정 성장을 유도하여 소자 특성을 향상시키는데 적당한 비정질 실리콘의 결정화 방법 및 이를 이용한 액정표시장치의 제조방법에 관한 것이다.
박막트랜지스터 액정표시장치(TFT-LCD)가 고밀도, 대면적화되고 디스플레이 부분과 구동회로 부분을 동일 기판위에 제작하기 위해서는 스위칭 소자인 박막트랜지스터의 이동도(mobility) 증가가 절실히 요구되고 있지만, 비정질 수소화 실리콘 박막트랜지스터(a-Si:H TFT)로는 이점을 만족하기가 어렵다.
최근에 이런 문제점을 효과적으로 해결할 수 있는 방법으로 다결정 실리콘 박막트랜지스터(Poly Si TFT)가 많은 주목을 받고 있다. 다결정 실리콘 TFT는 이동도가 크기 때문에 유리기판위에 주변회로를 집적할 수 있어서 생산비용 절감 측면에서도 많은 관심을 끌고 있다.
또한, 다결정 실리콘 TFT는 비정질 실리콘 TFT보다 이동도가 높아 고해상도 패널의 스위칭 소자로 유리하고, 비정질 실리콘 TFT에 비하여 광전류가 적어 빛이 많이 쪼이는 프로젝션 패널에 적합하다.
다결정 실리콘을 제작하는 방법은 여러 가지가 보고되어 있는데, 크게 다결정 실리콘을 직접 증착하는 방법과 비정질 실리콘을 증착한 후, 결정화하는 단계를 거쳐서 다결정 실리콘을 제작하는 방법이 있다.
전자의 방법에는 저압 화학기상증착(Low Pressure Chemical Vapor Deposition : LPCVD)법, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition : PECVD)법 등이 있다.
상기 LPCVD법은 그 증착 온도가 550℃이상으로 기판 재료로 고가의 실리카(silica) 또는 석영(quartz)을 사용하기 때문에 제작 단가가 높아 대량 생산용으로는 적합하지 못하다.
그리고 PECVD법은 SiF4/SiH4/H2 혼합 가스를 사용하여 400℃ 이하에서 증착이 가능하지만, 결정립을 억제하기 힘들며, 특히 증착시의 결정립 성장 방향의 불균일성 때문에 다결정 실리콘 박막의 표면 특성에 심각한 문제점을 가지고 있는 것으로 알려져 있다.
한편, 비정질 실리콘을 증착하여 결정화하는 방법으로는 순수 비정질 실리콘(intrinsic amorphous silicon)을 소정의 방법 즉, 절연 기판에 약 500Å 두께의 플라즈마 기상증착법(Plasma chemical vapor deposition)이나 LPCVD(Low pressure CVD)방법으로 비정질 실리콘 박막을 증착한 후, 이를 다시 결정화하는 방법을 사용했다.
상기 결정화 방법은 다음과 같이 크게 세 가지로 분류될 수 있다.
첫째, 엑시머 레이저 어닐(Excimer Laser Annealing : ELA) 방법은 비정질 실리콘 박막이 증착된 기판에 엑시머 레이저를 가해서 다결정 실리콘을 성장하는 방법이다.
둘째, 고상 결정화(solid phase crystallization : 이하 SPC라 칭한다) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘을 형성하는 방법이다.
셋째, 금속유도 결정화(metal induced crystallization : MIC) 방법은 비정질 실리콘 상에 금속을 증착하여 다결정 실리콘을 형성하는 방법으로, 대면적의 유리기판을 사용할 수 있다.
첫 번째 방법인 ELA법은 강한 에너지를 갖는 엑시머 레이저를 비정질 실리콘 박막에 펄스 형태로 투여하여 순식간에 박막을 결정화시키는 방법으로 박막내 결정립의 크기가 크고 우수한 결정성을 갖는 다결정 실리콘 박막의 제조가 가능한 방법이다.
그러나 엑시머 레이저라는 고가의 부대 장비를 필요로 하기 때문에 대량 생산 및 대면적용의 LCD 구동용 TFT로는 한계점을 가지고 있다.
두 번째 방법인 SPC법은 600℃ 이상의 고온을 견딜 수 있는 석영기판에 불순물의 확산을 방지하기 위해 소정의 두께로 버퍼층(buffer layer)을 형성하고, 상기 버퍼층상에 비정질 실리콘을 증착한 후, 퍼니스에서 고온 장시간 열처리하여 다결정 실리콘을 얻는 방법이다.
그러나, SPC법은 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 그레인 성장 방향성이 불규칙하여 박막 트랜지스터로의 응용시 다결정 실리콘과 접속될 게이트 절연막이 불규칙하게 성장되어 소자의 항복전압이 낮아지는 문제점이 있고, 다결정 실리콘의 입경(grain)의 크기가 심하게 불균일하여 소자의 전기적 특성을 저하시킬 뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.
세 번째 방법인 MIC법은 저가의 대면적 유리기판을 사용하여 다결정 실리콘을 형성할 수 있으나, 상기 다결정실리콘 내부의 네트워크(network) 속에 금속의 잔류물이 존재할 가능성이 많기 때문에 막질의 신뢰성을 보장할 수 없으나, 상기 MIC 방법을 새로이 응용하여, 결정화된 다결정 실리콘을 박막 트랜지스터 및 액정표시장치의 스위칭 소자에 적용하려는 시도가 제안되고 있다.
대표적으로 상기 MIC방법을 개선한 방법인 전계유도 결정화 방법(Field Enhanced MIC : FE-MIC))을 예로 들 수 있다.
상기 FE-MIC 방법은, 특정한 종류의 금속을 비정질 실리콘과 접촉시키면 비정질 실리콘의 결정화 온도를 500℃ 이하로 낮출 수 있으며, 이러한 금속유도결정화 효과는 여러 종류의 금속에서 나타나는 것으로 알려져 있다.
금속유도결정화는 금속의 종류에 따라 결정화를 일으키는 원인이 다르다. 즉, 수소화 비정질 실리콘에 접하는 금속의 종류에 따라 결정화 현상이 달라질 수 있다.
예를 들면, 알루미늄(Al), 금(Au), 은(Ag) 등의 금속은 비정질 실리콘과의 경계면에서 실리콘(Si)의 확산에 의해서 지배된다. 즉, 금속과 실리콘의 계면에서 실리콘의 확산에 의한 준안정상태의 실리사이드(silicide)를 형성하는데, 이 실리사이드는 결정화 에너지를 낮추는 역할을 하게 되어 실리콘의 결정화를 촉진한다.
이에 반하여 니켈(Ni), 티타늄(Ti) 등의 금속은 열 어닐링(heat annealing)에 의한 금속의 확산이 지배적이다. 즉, 금속과 실리콘 경계면에서 실리콘층 방향으로의 금속확산에 의하여 실리사이드를 형성하고, 이러한 실리사이드가 결정화를 촉진하여 결정화 온도를 낮춘다.
이하, 첨부된 도면을 참고하여 종래 기술에 따른 비정질 실리콘의 결정화 방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 기술에 따른 비정질 실리콘의 결정화 방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 절연 기판(11)상에 실리콘 산화막(SiO2) 등을 이용하여 버퍼층(buffer layer)(12)을 형성하고, 상기 버퍼층(12)상에 실란 가스를 사용하는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 스퍼터링 등의 방법을 이용하여 비정질 실리콘(Amorphous Silicon)을 증착하여 비정질 실리콘층(13)을 형성한다.
이어, 상기 비정질 실리콘층(13)상에 소량의 금속을 증착하여 촉매 금속(14)을 형성한다.
이때, 상기 금속은 니켈(Ni), 납(Pb), 코발트(Co)등을 사용하며 스퍼터(sputter), 진공 증발 증착기(evaporator), 또는 금속용액(metal solution)등을 이용하여 증착한다.
도 1b에 도시한 바와 같이, 상기 비정질 실리콘층(13)에 형성된 촉매 금속(14)의 양끝에 전극(15)을 설치한 후 촉매 금속(14)에 전압을 인가 인가하여 상기 촉매 금속(14)의 자유전자가 활동하게 한다.
여기서, 상기 촉매 금속(14)은 고전압이 인가되면 열을 발생하여, 그 하부의 비정질 실리콘층(13)을 결정화하는 촉매역할을 한다. 즉, 상기 촉매 금속(14)의 금속과 상기 비정질 실리콘층(13)의 실리콘이 반응한 물질인 실리사이드(silicide)가 결정화의 씨드(seed)로 작용하여 결정화가 진행된다.
따라서, 도 1c에 도시한 바와 같이, 상기 FE-MIC 방법에 의해 상기 비정질 실리콘층(13)에 촉매 금속(14)을 형성한 후 전계를 인가하여 결정화함으로써 순수 다결정 실리콘층(16)을 형성하게 된다.
이러한 FE-MIC 결정화 기술은 전계(electrical field) 효과에 비정질 실리콘에 전계를 인가하여 다결정 실리콘을 형성하는 방법으로 결정화 시간이 기존의 MIC법에서 요구되는 결정화시간보다 짧아지고 결정화 온도도 낮출 수 있다.
따라서, 촉매 금속을 이용한 저온 결정화 방법인 FE-MIC법을 이용하면, 결정화 속도가 빠르고 비용이 적게 들며 대면적 유리기판에 적용이 가능하다는 장점이 있다.
한편, 상기와 같은 비정질 실리콘의 결정화방법은 반도체 소자, 액정표시소자 등에 적용하여 이동도 높은 소자로 제작할 수 있다.
상기와 같은 결정화 방법을 이용한 종래 기술에 의한 액정표시장치의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2f는 종래 기술에 의한 액정표시장치의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 절연 기판(박막 어레이 기판)(11)상에 실리콘 산화물을 재료로 하는 버퍼층(12)을 형성하고, 상기 버퍼층(12)상에 비정질 실리콘층 및 촉매 금속을 차례로 형성한 후 비정질 실리콘층에 전계를 인가하여 결정화하여 다결정 실리콘층(16)을 형성한다.
도 2b에 도시한 바와 같이, 상기 다결정 실리콘층(16)을 포토 및 식각 공정을 통해 선택적으로 제거하여 액티브층(16a)을 형성한다.
도 2c에 도시한 바와 같이, 상기 액티브층(16a)을 포함한 절연 기판(11)의 전면에 실리콘 질화막 등을 증착하여 게이트 절연막(17)을 형성한다.
이어, 상기 게이트 절연막(17)상에 저저항의 금속막을 증착하고, 포토 및 식각 공정을 통해 선택적으로 제거하여 게이트 배선(도시되지 않음) 및 게이트 전극(18)을 형성한다.
도 2d에 도시한 바와 같이, 상기 게이트 전극(18)을 마스크로 하여 상기 액티브층(16a)에 n형 또는 p형 불순물 이온을 선택적으로 주입하여 소오스/드레인 영역(19)을 형성한다.
도 2e에 도시한 바와 같이, 상기 게이트 전극(18)을 포함한 절연 기판(11)의 전면에 층간 절연막(20)을 형성하고, 포토 및 식각 공정을 통해 상기 소오스/드레인 영역(19)이 노출되도록 상기 층간 절연막(20)을 선택적으로 제거하여 콘택홀을 형성한다.
이어, 상기 콘택홀을 포함한 절연 기판(11)의 전면에 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 게이트 배선에 교차하는 데이터 배선(도시되지 않음)과 소오스/드레인 영역(19)과 연결되는 소오스/드레인 전극(21)을 형성한다.
도 2f에 도시한 바와 같이, 상기 소오스/드레인 전극(21)을 포함한 절연 기판(11)의 전면에 보호막(22)을 형성하고, 상기 소오스/드레인 전극(21) 중에 드레인 전극이 노출되도록 상기 보호막(22)을 선택적으로 제거하여 콘택홀을 형성한다.
이어, 상기 콘택홀을 포함한 절연 기판(11)의 전면에 금속막을 증착한 후 선택적으로 패터닝하여 상기 콘택홀을 통해 드레인 전극과 연결되는 화소전극(23)을 형성하면 액정표시장치의 어레이 기판이 완성된다.
이후, 공정은 도면에 도시하지 않았지만, 상기 박막 어레이 기판에 컬러 필터층과 공통전극을 가지는 컬러 필터 기판을 대향 합착하고, 두 기판 사이에 액정층을 형성하면 액정표시장치가 된다.
그러나 상기와 같은 종래의 비정질 실리콘의 결정화 방법 및 이를 이용한 액정표시장치의 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 높은 전계(electric field) 인가로 인해 초기에 비정질 실리콘에 전류 경로(current path)가 형성됨으로써 다결정 실리콘에 데미지(damage)를 주어 결함 발생(defect generation) 현상이 일어나고, 높은 전계에 의해 결정 방향이 무질서해져 결정성이 떨어진다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 초기에는 열 어닐링만을 통해 일정한 방향을 가지는 결정핵을 성장시킨 후 최종적으로 전계를 인가하여 완전히 결정화함으로써 결정성을 향상시키도록 한 비정질 실리콘의 결정화 방법 및 이를 이용한 액정표시장의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 비정질 실리콘의 결정화 방법은 절연 기판상에 버퍼층을 형성하는 단계와, 상기 버퍼층상에 비정질 실리콘층을 증착하는 단계와, 상기 비정질 실리콘층의 표면에 촉매 금속을 증착하는 단계와, 상기 절연 기판에 열 어닐링 공정을 실시하여 상기 비정질 실리콘층에 일정한 방향성을 가지는 결정핵을 성장시키는 단계와, 상기 비정질 실리콘층의 양단에 전계를 인가하여 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
여기서, 상기 열 어닐링 공정은 500 ~ 550℃의 온도에서 약 30분 ~ 1시간 동안 실시한다.
또한, 상기 촉매 금속은 Ni, Cu, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금 중에서 어느 하나를 사용한다.
또한, 상기 촉매 금속은 스퍼터, 진공 증발 증착기, 금속 용액 중에서 어느 하나를 사용하여 증착한다.
또한, 상기 버퍼층은 실리콘 산화막 등과 같은 절연 물질로 형성한다.
상기와 같은 목적을 달성하기 위한 액정표시장치의 제조방법은 절연 기판상에 버퍼층을 형성하는 단계와, 상기 버퍼층상에 비정질 실리콘층을 증착하는 단계와, 상기 비정질 실리콘층의 표면에 촉매 금속을 증착하는 단계와, 상기 절연 기판에 열 어닐링 공정을 실시하여 상기 비정질 실리콘층에 일정한 방향성을 가지는 결정핵을 성장시키는 단계와, 상기 비정질 실리콘층의 양단에 전계를 인가하여 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계와, 상기 다결정 실리콘층을 패터닝하여 액티브층을 형성하는 단계와, 상기 액티브층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측의 액티브층에 소오스/드레인 영역을 형성하는 단계와, 상기 절연 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 소오스/드레인 영역이 노출되도록 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀 및 그에 인접한 층간 절연막상에 소오스/드레인 전극을 형성하는 단계와, 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
여기서, 상기 층간 절연막은 질화 실리콘 또는 산화 실리콘 등의 무기절연물질 또는 아크릴계의 유기화합물, 테프론, BCB, 사이토프 또는 PFCB 등의 유전상수가 작은 유기절연물로 형성한다.
또한, 상기 게이트 전극은 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo) 등의 도전성 금속으로 형성한다.
또한, 상기 소오스/드레인 영역을 형성하기 전에 상기 게이트 전극 양측의 액티브층에 LDD 영역을 형성하는 단계를 더 포함하여 형성한다.
여기서, 상기 소오스/드레인 영역은 상기 LDD 영역이 형성된 절연 기판상에 포토레지스트를 도포하는 단계와, 상기 게이트 전극의 상부 및 측면부에만 남도록 상기 포토레지스트를 패터닝하는 단계와, 상기 포토레지스트를 마스크로 이용하여 불순물 이온을 주입하여 액티브층에 소오스/드레인 영역을 형성하는 단계를 포함하여 형성한다.
또한, 상기 소오스/드레인 영역은 상기 LDD 영역이 형성된 절연 기판상에 절연막을 형성하는 단계와, 전면에 에치백 공정을 실시하여 상기 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계와, 상기 절연막 측벽을 마스크로 이용하여 불순물 이온을 주입하여 액티브층에 소오스/드레인 영역을 형성하는 단계를 포함하여 형성한다.
또한, 상기 화소전극은, 상기 절연 기판의 전면에 보호막을 형성하는 단계와, 상기 드레인 전극이 노출되도록 상기 보호막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 전면에 금속막을 형성하고 선택적으로 제거하여 화소전극을 형성하는 단계로 형성한다.
여기서, 상기 보호막은 실리콘 질화물, 실리콘 산화물, BCB 또는 아크릴 수지 등의 재료로 형성한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 비정질 실리콘의 결정화 방법 및 이를 이용한 액정표시장치의 제조방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명에 의한 비정질 실리콘의 결정화 방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 절연 기판(31)상에 실리콘 산화막(SiO2)과 같은 절연 물질을 증착하여 버퍼층(32)을 형성한다.
여기서, 상기 버퍼층(32)은 절연 기판(31)의 불순물들이 이후에 형성되는 비정질 실리콘층으로 확산하는 것을 방지한다.
한편, 상기 버퍼층(32)으로 사용되는 실리콘 산화막은 300 ~ 500℃의 고온에서 산소(O2)나 수증기를 접촉시켜 형성한다.
이어, 상기 버퍼층(32)상에 실란 가스를 사용하는 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure CVD), 스퍼터(sputter) 등의 방법을 이용하여 300 ~ 400℃에서 비정질 실리콘(Amorphous Silicon)을 증착하여 비정질 실리콘층(33)을 형성한다.
그리고, 상기 비정질 실리콘층(33)상에 소량의 금속을 증착하여 촉매 금속(34)을 형성한다.
여기서, 상기 촉매 금속(34)은 Ni, Cu, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금을 스퍼터(sputter), 진공 증발 증착기(evaporator), 또는, 금속 용액(metal solution) 등을 증착하여 형성한다.
한편, 상기 촉매 금속(34)의 양을 제어하는 것이 중요하다. 상기 촉매 금속(34)의 양이 많아지면 결정화 온도는 낮아지지만, 결정립의 크기가 커지지 못하고 또한 소자의 구동시 잔류하는 촉매 금속으로 인하여 누설전류가 발생할 수 있기 때문이다.
도 3b에 도시한 바와 같이, 상기 촉매 금속(34)이 형성된 절연 기판(31)을 500 ~ 550℃의 온도에서 약 30분 ~ 1시간으로 열 어닐링하여 상기 비정질 실리콘층(33)에 일정한 방향을 가지는 결정핵을 성장시킨다.
도 3c에 도시한 바와 같이, 상기 비정질 실리콘층(33)의 양끝에 전극(35)을 설치한 후 고전압(전계)을 인가함으로써 상기 촉매 금속(34)의 자유전자가 활동하게 한다.
여기서, 상기 촉매 금속(34)은 고전압이 인가되면 열을 발생하여, 그 하부의 비정질 실리콘층(33)을 결정화하는 촉매역할을 한다. 즉, 상기 촉매 금속(34)의 금속과 상기 비정질 실리콘층(33)의 실리콘이 반응한 물질인 실리사이드(silicide)가 결정화의 씨드(seed)로 작용하여 결정화가 진행된다.
또한, 상기 전극(35)으로는 몰리브덴(Mo), 그라파이트(Graphite) 등을 사용하고, 전계의 세기는 1~1000V/㎝이하로 한다.
따라서, 도 3d에 도시한 바와 같이, 1차로 소정시간(30분 ~ 1시간) 동안 열 어닐링 공정을 실시하여 비정질 실리콘층(33)에 일정한 방향성을 갖는 결정핵을 성장시킨 후 계속해서 전계를 인가하여 상기 비정질 실리콘층(33)을 결정화함으로써 다결정 실리콘층(36)을 형성한다.
상기 전계를 인가하는 공정에서 결정화를 돕기 위하여 열 어닐링을 병행하여 도 좋다.
도 4a 내지 도 4g는 본 발명에 따른 다결정 실리콘 결정화 방법을 적용한 다결정 박막트랜지스터형 액정표시장치의 제조공정을 도시한 도면이다.
도 4a에 도시한 바와 같이, 절연 기판(박막 어레이 기판)(31)상에 산화 실리콘(SiO2)과 같은 절연 물질을 증착하여 버퍼층(32)을 형성하고, 상기 버퍼층(32)상에 비정질 실리콘층(33)을 형성한다.
여기서, 상기 비정질 실리콘층(33)은 상기 버퍼층(32)상에 실란 가스를 사용하는 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure CVD), 스퍼터(sputter) 등의 방법을 이용하여 300 ~ 400℃에서 비정질 실리콘(Amorphous Silicon)을 증착하여 형성한다.
이어, 상기 비정질 실리콘층(33)상에 미량의 금속을 증착하여 촉매 금속(34)을 형성한다.
이때, 상기 촉매 금속(34)에 사용하는 금속은 Ni, Cu, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금을 스퍼터(sputter), 진공 증발 증착기(evaporator), 또는, 금속 용액(metal solution) 등을 이용한 증착한다.
도 4b에 도시한 바와 같이, 상기 촉매 금속(34)이 형성된 절연 기판(31)을 500 ~ 550℃의 온도에서 30분 ~ 1시간 정도로 열 어닐링 공정을 실시하여 상기 비정질 실리콘층(33)에 일정한 방향성을 가지는 결정핵을 성장한다.
이어, 상기 비정질 실리콘층(33)의 양단에 전극(도 3c의 35)을 설치한 후 전계를 인가하여 비정질 실리콘층(33)을 결정화시키어 다결정 실리콘층(36)을 형성한다.
즉, 상기 촉매 금속(34)은 고 전압이 인가되면, 상기 촉매 금속(34)이 비정질 실리콘층(33)내로 빠르게 확산하여 결정화의 촉매작용을 하여, 상기 비정질 실리콘층(33)이 다결정 실리콘층(36)으로 결정화되는 시간 및 결정화에 필요한 온도를 낮출 수 있다. 이 때, 동시에 열 어닐링을 병용하여 주면 더욱 효과적이다.
따라서, 상기 FE-MIC 방법에 의해 상기 비정질 실리콘층(33)을 결정화하여 순수 다결정 실리콘층(36)을 형성한다.
도 4c에 도시한 바와 같이, 상기 결정화된 다결정 실리콘층(36)을 포토 및 식각 공정을 통해 선택적으로 제거하여 아일랜드(island) 형태를 갖는 액티브층(36a)을 형성한다.
도 4d에 도시한 바와 같이, 상기 액티브층(36a)을 포함한 절연 기판(31)의 전면에 게이트 절연막(37)을 형성하고, 상기 게이트 절연막(37)상에 금속막을 형성한다.
여기서, 상기 게이트 절연막(37)은 CVD(Chemical Vapor Deposition)법 둥에 의하여 산화 실리콘 혹은 질화 실리콘을 증착하여 형성하고, 상기 금속막은 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo)등의 도전성 금속막을 스퍼터링(sputtering)법으로 증착하여 형성한다.
이어, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 제거하여 상기 게이트 절연막(37)상에 게이트 배선(도시되지 않음) 및 게이트 전극(38)을 형성한다.
그리고, 상기 게이트 전극(38)을 마스크로 이용하여 상기 절연 기판(31)의 전면에 저농도 n형 또는 p형 불순물 이온을 선택적으로 주입하여 상기 게이트 전극(38) 양측의 액티브층(36a)에 LDD (Lightly Doped Drain) 영역(39)을 형성한다.
도 4e에 도시한 바와 같이, 상기 게이트 전극(38)을 포함한 절연 기판(31)의 전면에 포토레지스트(40)를 도포한 후, 노광 및 현상 공정으로 상기 게이트 전극(38)의 상부 및 측면부에만 남도록 포토레지스트(40)를 패터닝한다.
여기서, 상기 포토레지스트(40)를 도포하지 않고, 상기 게이트 전극(38)을 포함한 전면에 절연막을 형성한 후, 에치백하여 상기 게이트 전극(38)의 양측면에 절연막 측벽을 형성할 수도 있다.
이어, 상기 패터닝된 포토레지스트(또는 절연막 측벽)(39)를 마스크로 이용하여 상기 절연 기판(31)의 전면에 고농도 n형 또는 p형 불순물 이온을 선택적으로 주입하여 상기 액티브층(36a)에 소오스/드레인 영역(41)을 형성한다.
도 4f에 도시한 바와 같이, 상기 포토레지스트(40)를 제거하고, 상기 절연 기판(31)의 전면에 레이저 빔과 같은 열에너지에 의한 열 어닐링 공정을 진행하여 액티브층(36a)에 형성된 각각의 이온영역을 활성화시킨다.
이어, 상기 게이트 전극(38)을 포함한 절연 기판(31)의 전면에 층간 절연막(42)을 형성하고, 포토 및 식각 공정을 통해 상기 소오스/드레인 영역(41)이 노출되도록 상기 층간 절연막(42)을 선택적으로 제거하여 콘택홀을 형성한다.
여기서, 상기 층간 절연막(42)은 질화 실리콘 또는 산화 실리콘 등의 무기절연물질 또는 아크릴계의 유기화합물, 테프론, BCB, 사이토프 또는 PFCB 등의 유전상수가 작은 유기절연물로 형성한다.
이어, 상기 콘택홀을 포함한 절연 기판(31)의 전면에 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 게이트 배선에 교차하는 데이터 배선(도시되지 않음)과 소오스/드레인 영역(41)과 연결되는 소오스/드레인 전극(43)을 형성한다.
도 4g에 도시한 바와 같이, 상기 소오스/드레인 전극(43)을 포함한 절연 기판(31)의 전면에 보호막(44)을 형성하고, 상기 소오스/드레인 전극(43) 중에 드레인 전극이 노출되도록 상기 보호막(44)을 선택적으로 제거하여 콘택홀을 형성한다.
여기서, 상기 보호막(44)은 실리콘 질화물, 실리콘 산화물, BCB 또는 아크릴 수지 등의 재료를 이용하여 형성한다.
이어, 상기 콘택홀을 포함한 절연 기판(31)의 전면에 금속막을 증착한 후 선택적으로 패터닝하여 상기 콘택홀을 통해 드레인 전극과 연결되는 화소전극(45)을 형성하면 액정표시장치의 어레이 기판이 완성된다.
이후, 공정은 도면에 도시하지 않았지만, 상기 박막 어레이 기판에 컬러 필터층과 공통전극을 가지는 컬러 필터 기판을 대향 합착하고, 두 기판 사이에 액정층을 형성하면 액정표시장치가 된다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 비정질막의 결정화 방법과 이를 이용한 액정표시장치의 제조방법은 다음과 같은 효과가 있다.
즉, 비정질 실리콘에 촉매 금속을 증착한 후 열 어닐링 공정을 통해 일정한 방향성을 갖는 결정핵을 성장시키고, 전계를 인가하여 결정화시킴으로써 고품질의 결정화 박막을 얻을 수 있을 뿐만 아니라 결정화 박막에 가해지는 데미지를 최소화 할 수 있다.
또한, 상기와 같은 결정화 방법을 이용하여 박막트랜지스터를 형성함으로써, 박막트랜지스터의 전자 이동도를 향상시키어 고밀도, 대면적 액정표시장치를 구현할 수 있다.
도 1a 내지 도 1c는 종래 기술에 의한 비정질 실리콘의 결정화 방법을 나타낸 공정단면도
도 2a 내지 도 2f는 종래 기술에 의한 액정표시장치의 제조방법을 나타낸 공정단면도
도 3a 내지 도 3d는 본 발명에 의한 비정질 실리콘의 결정화 방법을 나타낸 공정단면도
도 4a 내지 도 4g는 본 발명에 의한 액정표시장치의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 절연 기판 32 : 버퍼층
33 : 비정질 실리콘층 34 : 촉매 금속
35 : 전극 36 : 다결정 실리콘층
37 : 게이트 절연막 38 : 게이트 전극
39 : LDD 영역 40 : 포토레지스트
41 : 소오스/드레인 영역 42 : 층간 절연막
43 : 소오스/드레인 전극 44 : 보호막
45 : 화소전극
Claims (19)
- 절연 기판상에 버퍼층을 형성하는 단계;상기 버퍼층상에 비정질 실리콘층을 증착하는 단계;상기 비정질 실리콘층의 표면에 촉매 금속을 증착하는 단계;상기 절연 기판에 500 ~ 550℃의 온도에서 어닐링 공정을 실시하여 상기 비정질 실리콘층에 일정한 방향성을 가지는 결정핵을 성장시키는 단계;상기 비정질 실리콘층의 양단에 전계를 인가하여 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계를 포함하여 형성함을 특징으로 하는 비정질 실리콘의 결정화 방법.
- 제 1 항에 있어서, 상기 전계를 인가하여 다결정 실리콘을 형성하는 단계에 열 어닐링을 병행하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
- 제 1 항에 있어서, 상기 열 어닐링 공정은 30분 ~ 1시간 동안 실시하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
- 제 1 항에 있어서, 상기 촉매 금속은 Ni, Cu, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금 중에서 어느 하나를 사용하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
- 제 1 항에 있어서, 상기 촉매 금속은 스퍼터, 진공 증발 증착기, 금속 용액 중에서 어느 하나를 사용하여 증착하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
- 제 1 항에 있어서, 상기 버퍼층은 실리콘 산화막 등과 같은 절연 물질로 형성하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
- 절연 기판상에 버퍼층을 형성하는 단계;상기 버퍼층상에 비정질 실리콘층을 증착하는 단계;상기 비정질 실리콘층의 표면에 촉매 금속을 증착하는 단계;상기 절연 기판에 500 ~ 550℃의 온도에서 어닐링 공정을 실시하여 상기 비정질 실리콘층에 일정한 방향성을 가지는 결정핵을 성장시키는 단계;상기 비정질 실리콘층의 양단에 전계를 인가하여 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계;상기 다결정 실리콘층을 패터닝하여 액티브층을 형성하는 단계;상기 액티브층을 포함한 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막상에 게이트 전극을 형성하는 단계;상기 게이트 전극 양측의 액티브층에 소오스/드레인 영역을 형성하는 단계;상기 절연 기판의 전면에 층간 절연막을 형성하는 단계;상기 소오스/드레인 영역이 노출되도록 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;상기 콘택홀 및 그에 인접한 층간 절연막상에 소오스/드레인 전극을 형성하는 단계;상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함하여 형성함을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 전계를 인가하여 다결정 실리콘을 형성하는 단계에 열 어닐링을 병행하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 어닐링 공정은 30분 ~ 1시간 동안 실시하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 촉매 금속은 금속은 Ni, Cu, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금 중에서 어느 하나를 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 촉매 금속은 스퍼터, 진공 증발 증착기, 금속 용액 중에서 어느 하나를 사용하여 증착하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 버퍼층은 실리콘 산화막 등과 같은 절연 물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 층간 절연막은 질화 실리콘 또는 산화 실리콘 등의 무기절연물질 또는 아크릴계의 유기화합물, 테프론, BCB, 사이토프 또는 PFCB 등의 유전상수가 작은 유기절연물로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 게이트 전극은 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo) 등의 도전성 금속으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 소오스/드레인 영역을 형성하기 전에 상기 게이트 전극 양측의 액티브층에 LDD 영역을 형성하는 단계를 더 포함하여 형성함을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항 또는 제 15항에 있어서, 상기 소오스/드레인 영역은상기 LDD 영역이 형성된 절연 기판상에 포토레지스트를 도포하는 단계;상기 게이트 전극의 상부 및 측면부에만 남도록 상기 포토레지스트를 패터닝하는 단계;상기 포토레지스트를 마스크로 이용하여 불순물 이온을 주입하여 액티브층에 소오스/드레인 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항 또는 제 15항에 있어서, 상기 소오스/드레인 영역은상기 LDD 영역이 형성된 절연 기판상에 절연막을 형성하는 단계;전면에 에치백 공정을 실시하여 상기 게이트 전극의 양측면에 절연막 측벽을 형성하는 단계;상기 절연막 측벽을 마스크로 이용하여 불순물 이온을 주입하여 액티브층에 소오스/드레인 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 액정표시장치의 제조방법.
- 제 7 항에 있어서, 상기 화소전극은,상기 절연 기판의 전면에 보호막을 형성하는 단계;상기 드레인 전극이 노출되도록 상기 보호막을 선택적으로 제거하여 콘택홀을 형성하는 단계;상기 콘택홀을 포함한 전면에 금속막을 형성하고 선택적으로 제거하여 화소전극을 형성하는 단계로 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
- 제 18 항에 있어서, 상기 보호막은 실리콘 질화물, 실리콘 산화물, BCB 또는 아크릴 수지 등의 재료로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0051185A KR100504538B1 (ko) | 2002-08-28 | 2002-08-28 | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0051185A KR100504538B1 (ko) | 2002-08-28 | 2002-08-28 | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040019594A KR20040019594A (ko) | 2004-03-06 |
| KR100504538B1 true KR100504538B1 (ko) | 2005-08-04 |
Family
ID=37324369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0051185A KR100504538B1 (ko) | 2002-08-28 | 2002-08-28 | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100504538B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101035921B1 (ko) * | 2004-07-06 | 2011-05-23 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 |
| KR100659758B1 (ko) | 2004-09-22 | 2006-12-19 | 삼성에스디아이 주식회사 | 박막트랜지스터 제조 방법 |
| KR101234213B1 (ko) * | 2005-12-29 | 2013-02-18 | 엘지디스플레이 주식회사 | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
| TW200739731A (en) * | 2006-03-03 | 2007-10-16 | Jae-Sang Ro | Method for crystallization of amorphous silicon by joule heating |
| KR101972056B1 (ko) * | 2017-08-29 | 2019-04-25 | 강원대학교산학협력단 | 비정질 실리콘을 이용한 실리카 나노와이어의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231100A (ja) * | 1993-12-24 | 1995-08-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH086053A (ja) * | 1994-06-15 | 1996-01-12 | Sharp Corp | 液晶表示装置 |
| JP2001094109A (ja) * | 1999-09-22 | 2001-04-06 | Sharp Corp | 半導体装置およびその製造方法 |
| KR20020056109A (ko) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 실리콘막의 결정화 방법 |
-
2002
- 2002-08-28 KR KR10-2002-0051185A patent/KR100504538B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231100A (ja) * | 1993-12-24 | 1995-08-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH086053A (ja) * | 1994-06-15 | 1996-01-12 | Sharp Corp | 液晶表示装置 |
| JP2001094109A (ja) * | 1999-09-22 | 2001-04-06 | Sharp Corp | 半導体装置およびその製造方法 |
| KR20020056109A (ko) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 실리콘막의 결정화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040019594A (ko) | 2004-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
| KR20100100187A (ko) | 다결정 실리콘층의 제조방법 | |
| KR100473997B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100930362B1 (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| KR100525436B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| KR100421907B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100470021B1 (ko) | 실리콘 결정화 방법과 박막트랜지스터 제조방법 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100425156B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100525434B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100442289B1 (ko) | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR100452443B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100434314B1 (ko) | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR101031702B1 (ko) | 금속유도결정화에 의한 액정표시소자 제조방법 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR100421906B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100452446B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR101036726B1 (ko) | 금속유도결정화를 이용한 액정표시소자 제조방법 | |
| KR101018271B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR20020088275A (ko) | 다결정화 방법과 이를 이용한 박막트랜지스터 제조방법 및액정표시장치 제조방법 | |
| KR20020049148A (ko) | 박막트랜지스터와 그 제조방법 | |
| KR20030055404A (ko) | 박막 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 12 |