TWI527087B - 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置 - Google Patents

多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置 Download PDF

Info

Publication number
TWI527087B
TWI527087B TW100112451A TW100112451A TWI527087B TW I527087 B TWI527087 B TW I527087B TW 100112451 A TW100112451 A TW 100112451A TW 100112451 A TW100112451 A TW 100112451A TW I527087 B TWI527087 B TW I527087B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
disposed
insulating layer
interlayer insulating
Prior art date
Application number
TW100112451A
Other languages
English (en)
Other versions
TW201214520A (en
Inventor
鄭胤謨
李基龍
徐晉旭
李吉遠
崔寶京
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201214520A publication Critical patent/TW201214520A/zh
Application granted granted Critical
Publication of TWI527087B publication Critical patent/TWI527087B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄 膜電晶體及包含該薄膜電晶體之有機發光顯示裝置
本發明之實施例關於一種多晶矽層、一種結晶化矽層之方法、一種使用該多晶矽層之薄膜電晶體(TFT)以及一種包含該多晶矽層之有機發光顯示裝置。
一種薄膜電晶體(TFT)為一種電場效電晶體(FET)型，其藉由利用半導體薄膜於絕緣支撐基板上來備製。如同一種電FET，TFT可包含三個裝置，即閘極、汲極以及源極，並且執行開關操作。該TFT藉由調整施加至該閘極的電壓執行開關操作，如此以開啟或關閉流於該源極與該汲極之間的電流。TFT係被使用於感測器、記憶體裝置、光學裝置或是其相似物，並且可被使用來作為平板顯示器之像素切換置或是驅動裝置。
近來，商業產品，如筆記型電腦、個人電腦(PC)、顯示器、電視(TV)以及移動式裝置，大部分使用非晶矽TFT(a-Si TFT)。非晶矽不具有像結晶之規則的原子排列，而是具有短距離的規則但是非長距離的規則。該非晶矽最常被使用於TFT中，由於非晶矽易於以大面積沉積並且易於在低溫時備製於玻璃基板上。然而，隨著顯示器的尺寸以及品質的增加，裝置需要操作於高性能的情形。因此，高性能TFT具有比該非晶矽TFT具有的約0.5至1cm2/Vs電子遷移率而較高的電子遷移率，並且一種備製該高性能TFT之方法為需要的。
多晶矽TFT(poly-Si TFT)相較於傳統a-Si TFT而具有優越的性能。由於poly-Si TFT具有之電子遷移率為數十至數百cm2/Vs，poly-Si TFT可被建構於數據驅動電路或是需要較高遷移率的周邊電路中。再者，由於電晶體的通道的尺寸可被縮小，則螢幕的開口率(aperture ratio)可被增加。再者，由於佈線間距其係被用來根據像素數量之增加來連結資料驅動電路，該佈線間距不因為集結之資料驅動而被限制，高解析度為可能的，驅動電壓以及功率消耗可被減少，並且裝置之特性的惡化可為非常低。
備製多晶矽之方法可根據製程的溫度而被分為低溫製程以及高溫製程。在此，高溫製程係被執行於一特定溫度或是在當絕緣基板變形的溫度之上，因此具有高熱阻之昂貴的石英基板係被用來取代玻璃基板。再者，根據高溫製程所形成的多晶矽薄層具有低品質的結晶，其係由高表面粗糙度或是微型晶粒所造成的。
低溫製程為一種結晶化非晶矽成為多晶矽之技術，並且準分子雷射結晶(excimer laser crystallization,ELC)、使用金屬作為觸媒以結晶化等等之技術已被研究中。此處，在ELC製程中，脈衝形狀的雷射射束被發射於基板上，如 此以在數單位的奈秒中融化且凝結非晶矽。然而，此種ELC製程為昂貴的、費時的並且低效率的。
圖1(a)及1(b)為概略示圖，圖示藉由使用金屬作為觸媒以結晶化矽的數種方法之矽的結晶成長特性。圖1(a)顯示根據金屬誘發結晶(MIC)之矽的結晶成長特性，以及圖1(b)顯示根據金屬誘發橫向結晶(MILC)之矽的結晶成長特性。在MIC中，相對大量的觸媒金屬被沉積於非晶矽上並且在高溫下被結晶化，且如圖1(a)中所示，小的線性多晶矽係為隨機的成長。在MILC中，金屬被使用作為觸媒且藉由使用光罩來沉積金屬而被安置為線性於非晶矽上，因此在一個方向上成長多晶矽如圖1(b)中所示。
韓國專利申請案第10-2010-00343887號，於2010年4月14日提申於韓國智慧財局，其之揭露藉由引用之方式將其併入於全文中。
本發明的實施例之態樣提供多晶矽薄層，其具有高品質結晶，並且具有分布遠離通道區域之底部的結晶觸媒金屬，以使得漏電流特性為令人滿意的，藉由使用觸媒金屬結晶化非晶矽成為多晶矽薄層之方法、使用該多晶矽薄層之薄膜電晶體(TFT)以及包含該些TFT之平面顯示裝置。
根據本發明之實施例的態樣，其提供一種結晶化矽層之方法，該方法包含：在基板上之緩衝層上形成非晶矽層；在該非晶矽層上形成觸媒金屬層以具有密度為從大約1011至大約1015原子/平方公分；以及熱處理該非晶矽層以使得具有金字塔形狀之晶種被形成於該非晶矽層與該緩衝層之間的介面上作為該觸媒金屬層之觸媒金屬而擴散進入該非晶矽層，並且形成多晶矽層以作為結晶矽，其係藉由該結晶晶種而成長。
該矽結晶可以如該具有金字塔形狀之結晶晶種的相同方向上成長。該結晶矽可第一成長於晶向(111)，並且接著以包含晶向(110)之各種不同方向上成長。
在該多晶矽層形成之後，該觸媒金屬的構件可出現於該多晶矽層及該緩衝層之間的介面上。
結晶晶種可包含觸媒金屬之矽化物。
該觸媒金屬層可包含至少一者，其選自由下面所組成之群組中：Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd以及Pt。
根據本發明實施例之另一個態樣，其提供一種薄膜電晶體(TFT)，其包含基板；緩衝層，經安置於該基板上；作用層，經安置於該緩衝層上，其包含源極區域、汲極區域、汲極區域以及通道區域，並且包含多晶矽層；閘極絕緣層，經安置於該作用層上；閘極電極，其面對於該閘極絕緣層上之通道區域；以及源極電極與汲極電極分別地藉由穿透安置在閘極電極、作用層、緩衝層上之第一夾層絕緣層接觸該源極區域與該汲極區域，其中該多晶矽層包含具有金字塔形狀之結晶晶種於該緩衝層以及該多晶矽層之間的介面上。
該多晶矽層之結晶的尺寸可為數個至數百μm的範圍之內。該多晶矽層之結晶的方向可包含晶向(111)。
該結晶晶種可包含選自由下列所組成的群組中之至少一者：Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd以及Pt。
根據本發明實施例之另一態樣，其提供一種有機發光顯示裝置，其包含基板；緩衝層，經安置於該基板上；作用層，經安置於該緩衝層上，包含源極區域、汲極區域以及通道區域，並且包含多晶矽層；閘極絕緣層，經安置於該作用層上；閘極電極，其面對在該閘極絕緣層上之通道區域；源極電極 以及汲極電極分別地藉由穿透安置在閘極電極、作用層、緩衝層上之第一夾層絕緣層接觸該源極區域以及該汲極區域；第一電極，其藉由穿透形成於該源極電極、該汲極電極以及該第一夾層絕緣層上之第二夾層絕緣層而接觸該源極電極以及該汲極電極中之任一者，並且延伸於該第二夾層絕緣層之上；有機層，其包含安置於該第一電極上之發光層；以及第二電極，經安置於該有機層上，其中該多晶矽層包含具有金字塔形狀之結晶晶種於該緩衝曾與該多晶矽層之間的介面上。
10‧‧‧基板
11‧‧‧緩衝層
12‧‧‧非晶矽層
14‧‧‧觸媒金屬層
14’‧‧‧結晶晶種
20‧‧‧多晶矽層
21‧‧‧金屬矽化物結晶晶種
22‧‧‧晶粒
101‧‧‧基板
102‧‧‧緩衝層
105‧‧‧作用層
105a‧‧‧源極/汲極區域
105b‧‧‧通道區域
114‧‧‧閘極絕緣層
120‧‧‧閘極電極
122‧‧‧第一夾層絕緣層
130‧‧‧源極/汲極電極
132‧‧‧第二夾層絕緣層
134‧‧‧像素界定層
142‧‧‧第一電極
144‧‧‧有機層
146‧‧‧第二電極
該些實施例之上述以及其他特性及優點藉由詳細的範例性實施例之描述參照隨附圖式將更為清楚，於圖式中：圖1(a)及1(b)為概念圖式，其說明藉由使用金屬作為觸媒以結晶化矽之方法中矽之結晶成長特性；圖2A至2E為圖式，該些依序地說明根據實施例之一種結晶化矽層之方法；圖3根據實施例以一種結晶化矽之方法所形成之一種多晶矽層之光學顯微鏡攝影影像；圖4A根據實施例在結晶化過程中，多晶矽層之穿透電子顯微鏡(TEM)攝影影像；圖4B為在圖4A中之該多晶矽層以及結晶晶種之間的介面的放大之TEM攝影影像，圖4C為根據實施例之掃描穿透電子顯微鏡(STEM)攝影影像，其顯示在多晶矽層之結晶化過程中，結晶晶種之分布以及成長方向； 圖5為根據實施例之多晶矽層的二次離子質譜(SIMS)頻譜；圖6為顯示在圖4A至4C中，結晶晶種的X光能量分散(EDX)頻譜；圖7為根據實施例之TEM攝影影像，並且其顯示在初結晶化過程中非晶矽層之電子繞射圖案；圖8A為根據實施例在初結晶化過程中，多晶矽層之TEM攝影影像；圖8B為圖8A之該多晶矽層的一部分之EDX頻譜；圖8C為圖8A之該多晶矽層的另一部分之EDX頻譜；圖9A至9D為根據實施例之概念圖式，該些依序地說明多晶矽層之結晶化機制；圖10為根據實施例之概念圖式，其說明多晶矽之結晶的形狀；圖11為原子力顯微鏡(AFM)攝影影像，其藉由量測在選擇性移除多晶矽層之後形成在緩衝層上之表面地形來獲得；圖12A至12D為根據實施例之橫截面圖，其依序地說明一種藉由使用多晶矽層以製備薄膜電晶體(TFT)之方法；圖13為根據實施例之一種使用TFT之有機發光顯示裝置的橫截面圖；以及圖14根據實施例之一種使用多晶矽層的TFT之轉移圖。
下文中，本發明之實施例將參照隨附圖式而被更完整的描述，其興顯示範例性實施例。
圖2A至2E為圖式，該些依序的圖解根據實施例結晶化矽層之方法。
參照圖2A，緩衝層11係經安置於基板10上。接著，非晶矽層12係經安置於緩衝層11上。
基板10可包含透明玻璃，但是基板10之材料並不限於此，並且其可包含透明塑膠。塑膠基板可包含一種絕緣有機材料。
為了防止濕氣或雜質之滲入產生於基板10中，緩衝層11可被安置於基板10上。緩衝層11可包含氧化矽(SiO2)、氮化矽(SiNx)或其之相似物。
非晶矽層12被安置於緩衝層11上。非晶矽層12可藉由使用各種方法中之一者來形成，例如電漿輔助化學氣相沉積法(PECVD)、低壓化學氣相沉積法(LPCVD)等等。
參照圖2B，觸媒金屬層14被安置於非晶矽層12上。觸媒金屬層14可包含一種金屬，諸如例如為Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd或Pt。觸媒金屬層14可藉由使用物理氣相沉積法(PVD)如濺鍍、化學氣相沉積法(CVD)如原子層沉積法(ALD)或是摻雜方法如離子佈植而被形成。如圖2B中所示，觸媒金屬層14之觸媒金屬並非連續存在而是不連續的。觸媒金屬層14形成之密度小於單層。
觸媒金屬層14可具有之密度為自1011至約1015原子/平方公分。當觸媒金屬層14之密度低於約1011原子/平方公分時，對於形成可靠的且具有均勻的密度之觸媒金屬層14為困難的。當觸媒金屬層14之密度高於約1015原子/平方公分時，擴散進入非晶矽層12之觸媒金屬的數量太高，並且因此多晶矽之結晶的尺寸則減少，並且該觸媒金屬遺留在多晶矽層20上形成通道區域，從而劣化薄膜電晶體(TFT)之特性，例如造成漏電流。
參照圖2C，觸媒金屬層14被熱處理使得觸媒金屬層14之該觸媒金屬被擴散進入非晶矽層12。如此之熱處理製程可被執行於自約500至800℃之溫度下。該觸媒金屬透過熱處理製程而擴散進入非晶矽層12。該經擴散之觸媒金屬聚集於非晶矽層12以及緩衝層11之間的介面上，並且被擴散至該介面的兩側。
參照圖2D，該觸媒金屬聚集於非晶矽層12以及緩衝層11之間的介面上而被熱處理，如此以形成金屬矽化物結晶晶種21，從而來成長矽結晶。
參照圖2E，矽結晶之晶粒22成長自金屬矽化物結晶晶種21之每一者，彼此相遇以形成多晶矽層20。
根據實施例之依據結晶化矽之方法以形成多晶矽層將於現在被描述。
圖3為依據一實施例而根據一種結晶化矽之方法並且使用鎳作為觸媒金屬以形成的多晶矽層之光學顯微攝影影像。參照圖3，晶粒之尺寸為數十微米。再者，當結晶成長時，結晶晶種被散布於該晶粒之中心或是該晶粒的邊界上作為金屬矽化物而朝外擴散。
當非晶矽藉由使用金屬作為觸媒而被結晶為多晶矽時，矽之成長行為會依據該金屬之分布以及數量而不同。當形成該多晶矽層時，矽之成長行為現在將根據實施例而被描述。
圖4A為根據一實施例，在結晶化過程中，多晶矽層20之穿透式電子顯微鏡(TEM)攝影影像。此處，鎳層被使用作為觸媒金屬層。
參照圖4A，多晶矽層20被安置於緩衝層11上，並且結晶晶種14’出現於多晶矽層20以及緩衝層11之間的介面上。結晶晶種14’具有金字塔形狀，其具有成長在晶向(111)上之表面。
圖4B為圖4A之結晶晶種14’以及多晶矽層20之間的介面之放大的TEM攝影影像。參照圖4B，其顯示多晶矽層20之結晶成長方向為晶向(111)，其相同於結晶晶種14’之成長方向。
圖4C為根據一實施例，掃描穿透式電子顯微鏡(STEM)攝影影像顯示在結晶化成為多晶矽層20之期間，結晶晶種14之分佈以及成長方向。參照圖4C，多晶矽層20被安置於緩衝層11上，並且未經結晶化之非晶矽層12被安置於多晶矽層20上。再者，複數個結晶晶種出現於緩衝層11以及多晶矽層20之間的介面上。結晶晶種14’具有金字塔形狀，並且因此成長於晶向(111)上。
參照圖4A至4C，其確定的是非晶矽層12被結晶化以形成多晶矽層20作為矽結晶成長並且彼此聚集於相同方向上作為結晶晶種14’之成長方向，該結晶晶種14’分佈於非晶矽層12以及緩衝層11之間的介面上並且具有金字塔形狀。
圖5為根據實施例之多晶矽層的二次離子質譜(SIMS)。根據本實施例，鎳層被用來作為觸媒金屬層，如此以結晶化在緩衝層上之非晶矽層來形成多晶矽層。當濺鍍該形成於緩衝層上之多晶矽層時，量測鎳之濃度。參照圖5，鎳之濃度在該多晶矽層中為均勻地低，在該多晶矽層以及該緩衝層之間的介面增加，並且在該緩衝層中減少。參照圖4A、4C以及5，其確定的是結晶晶種存在於多晶矽層以及緩衝層之間的介面中。
圖6為在圖4A至4C中所示之結晶晶種14’的X光能量分散(EDX)光譜。矽(Si)和鎳(Ni)峰被顯示於圖6中，並且其確定的是根據圖6，圖4A至4C之結晶晶種14’為鎳矽化物。鎳來自該鎳層，即來自該觸媒金屬層，其擴散至在緩衝層11以及非晶矽層12之間的介面以形成具有金字塔形狀之鎳矽化物，並且該鎳矽化物變成結晶晶種14’，其有助於多晶矽層20被結晶化於與結晶晶種14’之成長方相同之方向。
圖7為根據一實施例之TEM攝影影像並且其顯示在結晶化之初，非晶矽層之電子繞射圖案。上端的電子繞射圖案A為該TEM攝影影像之背景，即非晶矽之圖案，而下端的電子繞射圖案B為TEM攝影影像之圖案區域，即結晶區域。該電子繞射圖案A之暈圈(halo-ring)圖案係由未結晶化之非晶矽所造成，並且該電子繞射圖案B之亮點係由在晶向(111)上之結晶所造成的。參照圖7，其確定的是在成長之初，多晶矽成長於晶向(111)上。在初成長之後，該多晶矽成長於包含晶向(110)之不同方向。
圖8A為根據實施例在結晶化之初，多晶矽層之TEM攝影影像。圖8B為圖8A之該多晶矽層的結晶之黑色區域的EDX頻譜，並且圖8C為該多晶矽層的結晶之黑色區域前方的在非晶矽區域中被圈起來的點點之EDX頻譜。參照圖8B，其確定的是僅矽出現在結晶之黑色區域，由於僅顯示矽尖峰而未顯示鎳尖峰。參照圖8C，其確定的是觸媒金屬形成結晶晶種於該結晶之黑色區域之前的該非晶矽區域中，由於鎳尖峰以及矽尖峰同時出現。從而，可確定的是該多晶矽層之結晶成長來自至少一個結晶晶種。再者，矽結晶之成長行為，其線性地成長如同在金屬誘發橫向結晶(MILC)中，其可由圖8A而推斷。
依照結晶以形成多晶矽之機制已參照圖4A至4C、圖5至7以及圖8A至8C而被描述於上文中。
圖9A至9D為概念上的圖式，根據實施例依序地說明多晶矽層之結晶機制。在圖9A中，觸媒金屬層14被安置在非晶矽層12上。參照圖9A，非晶矽層12被安置在基板10上之緩衝層11上，並且觸媒金屬層14被安置在非晶矽層12上。此處，觸媒金屬層14之金屬密度被控制在低於或是相等於1015原子/平方公分。
參照圖9B，由於觸媒金屬之數量非常少，即等於或低於大約1015原子/平方公分，則來自觸媒金屬層14之該些觸媒金屬藉由熱處理快速地擴散進 入非晶矽層12。雖然該些觸媒金屬快速地擴散入非晶矽層12，但是該些觸媒金屬之擴散速度在緩衝層11減小，該些觸媒金屬聚集在具有高結晶失敗密度(crystal defection)之介面。因此，該些觸媒金屬之密度在緩衝層11與非晶矽層12之間的介面中係高於在非晶矽層12之頂部的密度。金屬矽化物結晶晶種21係藉由熱處理在該介面上之該些觸媒金屬來形成，並且接著該些矽結晶在向上的方向上以及寬度的方向上自金屬矽化物結晶晶種21來成長。
參照圖9C，如該些矽結晶自非晶矽層12下之金屬矽化物結晶晶種21來成長，矽結晶遇到鄰近的矽結晶，從而形成晶粒22。
圖9D顯示多晶矽層20，其藉由結晶化非晶矽層12而形成。多晶矽層20之晶粒22的尺寸在數個至數百μm的範圍中。殘留金屬(未顯示)或是殘留金屬矽化物晶種(未顯示)係大部分地分布在多晶矽層20之底部，以及有些出現在晶粒22之邊界上。
圖10為概念圖式，其說明根據實施例之多晶矽的一種結晶形狀。圖10之多晶矽包含成長在(111)方向上之結晶，不像如圖1(a)或1(b)中所繪之形狀的結晶。此外，結晶圍繞晶種以相同速度成長並彼此相遇以形成多晶矽。由於形成該多晶矽之結晶方向為一致地在(111)方向上，則電特性可被提升。
圖11為原子力顯微鏡(AFM)攝影影像，其係藉由量測在形成多晶矽層之後形成在緩衝層上之表面地形而得到，其係根據實施例在緩衝層上且接著選擇性的移除多晶矽層。該多晶矽層係藉由乾蝕刻而選擇性地移除。圖11之表面地形顯示結晶晶種殘留在該緩衝層上，並且顯示形成該多晶矽層之該些結晶晶種的分布。
參照圖11，金屬矽化物晶種被安置在該多晶矽層之晶粒的角落及邊界中，並且金屬矽化物晶種之尺寸如果夠大的話為數個μm，且於該晶粒的中 央。可能因為在初結晶化開始程序出現在該晶粒的中央期間，該些結晶晶種殘留，故當該些結晶晶種成長時，該些結晶晶種彼此相遇於該些晶粒的邊界上。
圖12A至12D為根據實施例的橫截面圖，依序地顯示一種藉由使用多晶矽層來準備TFT之方法。
參照圖12A，多晶矽層(未顯示)被形成且圖案化於安置在基板101上之緩衝層102上以形成作用層105。作用層105之觸媒金屬的殘留之觸媒金屬或矽化物存在作用層105以及緩衝層102之間的介面中，並且因此遠離作用層105之頂部的通道區域。因此，可改善該TFT之漏電流特性。
參照圖12B，閘極絕緣層114被安置在作用層105上，並且傳導層(未顯示)被形成且圖案化於閘極絕緣層114上以形成閘極電極120。閘極絕緣層114可為絕緣層，諸如氧化矽層或是氮化矽層。閘極電極120可包含Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、W、Ti或該些之合金。
參照圖12C，源極/汲極區域105a被形成於作用層105之每一末端，以及第一夾層絕緣層122係被形成。通道區域105b被形成於作用層105中之源極/汲極區域105a之間。源極/汲極區域105a可藉由執行離子植入而被形成，其以一種自對準方法藉由使用閘極電極120作為光罩。第一夾層絕緣層122可被形成為單一層或是複數個層，其使用氧化矽層或是氮化矽層。
參照圖12D，源極/汲極電極130接觸源極/汲極區域105a且被形成在第一夾層絕緣層122中。藉由形成在第一夾層絕緣層122中曝露源極/汲極區域105a之表面的孔洞(未顯示)可形成源極/汲極電極130，並且接著形成且圖案化該傳導層以被埋藏於該孔洞中。該傳導層可包含各種材料中之一者，諸如Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、W、Ti以及該些之合金。
圖13為根據實施例使用該TFT之有機發光顯示裝置的橫截面圖。
參照圖13，有機發光顯示裝置之TFT係根據圖12A至12D之方法所製備。第二夾層絕緣層132被形成於該TFT上。第二夾層絕緣層132可為有機或無機層。
像素單元之第一電極142穿過第二夾層絕緣層132以接觸源極/汲極電極130之任一者，並且自第二夾層絕緣層132向上延伸。第一電極142可包含透明導電氧化物，諸如銦錫氧化物(ITO)或銦鋅氧化物(IZO)。
有機層144被形成接觸藉由安置在第二夾層絕緣層132上之像素界定層134而被曝露的第一電極142。像素界定層134可為有機或無機層。有機層144包含發光層(未顯示)，並且可進一步包含電洞注入層(HIL)(未顯示)、電洞傳輸層(HTL)(未顯示)、電子傳輸層(ETL)(未顯示)以及電子注入層(EIL)(未顯示)中之至少一者。第二電極146被形成於有機層144上。第二電極146可包含金屬，諸如Mg、Ag、Al、Ca或是該些之合金。
圖14為根據實施例之使用多晶矽層的轉移圖。參照圖14，其測定該TFT具有大電流以及良好的漏電流特性。
根據該些實施例，可形成多晶矽層，其具有之結晶含有結晶尺寸為數百μm或是以下並且形成在(111)晶向上，且觸媒金屬出現在該多晶矽層以及緩衝層之間的介面上。再者，具有大電流及低漏電流的TFT以及有機發光顯示裝置可藉由使用多晶矽作為作用層而被形成。
同時該些實施例已被部分地顯示並且參照該些之範例性實施例而被描述，所屬技術領域中具有通常知識者將瞭解的是，各種形式或是細節變化可在不違背隨附申請專利範圍所定義之該些實施例的精神與範疇而被執行。
101‧‧‧基板
102‧‧‧緩衝層
105a‧‧‧源極/汲極區域
105b‧‧‧通道區域
114‧‧‧閘極絕緣層
122‧‧‧第一夾層絕緣層
132‧‧‧第二夾層絕緣層
134‧‧‧像素界定層
142‧‧‧第一電極
144‧‧‧有機層
146‧‧‧第二電極

Claims (20)

  1. 一種結晶化矽層之方法，該方法包含：在基板上之緩衝層上形成非晶矽層；在該非晶矽層上形成觸媒金屬層以具有密度為從1011至1015原子/平方公分；以及熱處理該非晶矽層以使得該觸媒金屬層之觸媒金屬擴散進入該非晶矽層，具有金字塔形狀之晶種形成於該非晶矽層與該緩衝層之間的介面上並且結晶矽藉由該結晶晶種而成長形成多晶矽層。
  2. 如申請專利範圍第1項之方法，其中該結晶矽以具有該金字塔形狀之該結晶晶種之相同方向上成長。
  3. 如申請專利範圍第1項之方法，其中該結晶矽首先以第一方向成長。
  4. 如申請專利範圍第1項之方法，其中在形成多晶矽層之後，該觸媒金屬的構件係於該多晶矽層及該緩衝層之間的介面上。
  5. 如申請專利範圍第1項之方法，其中該結晶晶種包含該觸媒金屬之矽化物。
  6. 如申請專利範圍第1項之方法，其中該觸媒金屬層包含選自由下面所組成之群組之至少一者：Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd以及Pt。
  7. 如申請專利範圍第1項之方法，其中該非晶矽層係根據電漿輔助化學氣相沉積法(PECVD)或是低壓化學氣相沉積法(LPCVD)來形成。
  8. 如申請專利範圍第1項之方法，其中該觸媒金屬層係根據物理氣相沉積法(PVD)、化學氣相沉積法(CVD)或是摻雜方法來形成。
  9. 如申請專利範圍第8項之方法，其中該觸媒金屬層係根據原子層沉積法(ALD)來形成。
  10. 一種薄膜電晶體(TFT)，其包含：基板；緩衝層，經安置於該基板上；作用層，經安置於該緩衝層上，其包含源極區域、汲極區域以及通道區域，並且包含多晶矽層；閘極絕緣層，經安置於該作用層上；閘極電極，其面對於該閘極絕緣層上之通道區域；以及源極電極與汲極電極分別地藉由穿透安置在閘極電極、作用層、緩衝層上之第一夾層絕緣層接觸該源極區域與該汲極區域，其中該多晶矽層包含具有金字塔形狀之結晶晶種於該緩衝層以及該多晶矽層之間的介面上。
  11. 如申請專利範圍第10項之TFT，其中該多晶矽層之結晶的大小為1至1000μm。
  12. 如申請專利範圍第10項之TFT，其中該多晶矽層之結晶生長的方向包含第一方向。
  13. 如申請專利範圍第10項之TFT，其中該結晶晶種包含選自由下面所組成之群組之至少一者：Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd以及Pt。
  14. 一種有機發光顯示裝置，其包含：基板；緩衝層，其安置於該基板上；作用層，其安置於該緩衝層上，包含源極區域、汲極區域以及通道區域，並且包含多晶矽層；閘極絕緣層，其安置於該作用層上；閘極電極，其面對在該閘極絕緣層上之通道區域；源極電極以及汲極電極分別地藉由穿透安置在閘極電極、作用層、緩衝層上之第一夾層絕緣層接觸該源極區域以及該汲極區域；第一電極，其藉由穿透形成於該源極電極、該汲極電極以及該第一夾層絕緣層上之第二夾層絕緣層而接觸該源極電極以及該汲極電極中之任一者，並且延伸於該第二夾層絕緣層之上；有機層，其包含安置於該第一電極上之發光層；以及第二電極，其安置於該有機層上，其中該多晶矽層包含具有金字塔形狀之結晶晶種於該緩衝層與該多晶矽層之間的介面上。
  15. 如申請專利範圍第14項之有機發光顯示裝置，其中該多晶矽層之結晶的大小為1至1000μm。
  16. 如申請專利範圍第14項之有機發光顯示裝置，其中該多晶矽層之結晶生長的方向包含第一方向。
  17. 一種有機發光顯示裝置，其包含： 基板；緩衝層，其安置於該基板上；作用層，其安置於該緩衝層上，包含源極區域、汲極區域以及通道區域，並且包含藉由如申請專利範圍第1項之方法所形成之多晶矽層，其中熱處理之步驟係執行於自約500至800℃之溫度；閘極絕緣層，其安置於該作用層上；閘極電極，其面對在該閘極絕緣層上之通道區域；源極電極以及汲極電極分別地藉由穿透安置在閘極電極、作用層、緩衝層上之第一夾層絕緣層接觸該源極區域以及該汲極區域；第一電極，其藉由穿透形成於該源極電極、該汲極電極以及該第一夾層絕緣層上之第二夾層絕緣層而接觸該源極電極以及該汲極電極中之任一者，並且延伸於該第二夾層絕緣層之上；有機層，其包含安置於該第一電極上之發光層；以及第二電極，其安置於該有機層上。
  18. 一種有機發光顯示裝置，其包含：基板；緩衝層，其安置於該基板上；作用層，其安置於該緩衝層上，包含源極區域、汲極區域以及通道區域，並且包含藉由如申請專利範圍第2項之方法所形成之多晶矽層，其中熱處理之步驟係執行於自約500至800℃之溫度； 閘極絕緣層，其安置於該作用層上；閘極電極，其面對在該閘極絕緣層上之通道區域；源極電極以及汲極電極分別地藉由穿透安置在閘極電極、作用層、緩衝層上之第一夾層絕緣層接觸該源極區域以及該汲極區域；第一電極，其藉由穿透形成於該源極電極、該汲極電極以及該第一夾層絕緣層上之第二夾層絕緣層而接觸該源極電極以及該汲極電極中之任一者，並且延伸於該第二夾層絕緣層之上；有機層，其包含安置於該第一電極上之發光層；以及第二電極，其安置於該有機層上。
  19. 一種有機發光顯示裝置，其包含：基板；緩衝層，其安置於該基板上；作用層，其安置於該緩衝層上，包含源極區域、汲極區域以及通道區域，並且包含藉由如申請專利範圍第4項之方法所形成之多晶矽層，其中熱處理之步驟係執行於自約500至800℃之溫度；閘極絕緣層，其安置於該作用層上；閘極電極，其面對在該閘極絕緣層上之通道區域；源極電極以及汲極電極分別地藉由穿透安置在閘極電極、作用層、緩衝層上之第一夾層絕緣層接觸該源極區域以及該汲極區域；第一電極，其藉由穿透形成於該源極電極、該汲極電極以及該 第一夾層絕緣層上之第二夾層絕緣層而接觸該源極電極以及該汲極電極中之任一者，並且延伸於該第二夾層絕緣層之上；有機層，其包含安置於該第一電極上之發光層；以及第二電極，其安置於該有機層上。
  20. 一種有機發光顯示裝置，其包含：基板；緩衝層，其安置於該基板上；作用層，其安置於該緩衝層上，包含源極區域、汲極區域以及通道區域，並且包含藉由如申請專利範圍第5項之方法所形成之多晶矽層，其中熱處理之步驟係執行於自約500至800℃之溫度；閘極絕緣層，其安置於該作用層上；閘極電極，其面對在該閘極絕緣層上之通道區域；源極電極以及汲極電極分別地藉由穿透安置在閘極電極、作用層、緩衝層上之第一夾層絕緣層接觸該源極區域以及該汲極區域；第一電極，其藉由穿透形成於該源極電極、該汲極電極以及該第一夾層絕緣層上之第二夾層絕緣層而接觸該源極電極以及該汲極電極中之任一者，並且延伸於該第二夾層絕緣層之上；有機層，其包含安置於該第一電極上之發光層；以及第二電極，其安置於該有機層上。
TW100112451A 2010-04-14 2011-04-11 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置 TWI527087B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100034388A KR101050467B1 (ko) 2010-04-14 2010-04-14 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치

Publications (2)

Publication Number Publication Date
TW201214520A TW201214520A (en) 2012-04-01
TWI527087B true TWI527087B (zh) 2016-03-21

Family

ID=44779126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100112451A TWI527087B (zh) 2010-04-14 2011-04-11 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置

Country Status (5)

Country Link
US (1) US8623746B2 (zh)
JP (1) JP2011222954A (zh)
KR (1) KR101050467B1 (zh)
CN (1) CN102222608A (zh)
TW (1) TWI527087B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
KR101944919B1 (ko) 2012-05-08 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9991463B2 (en) * 2012-06-14 2018-06-05 Universal Display Corporation Electronic devices with improved shelf lives
FR2992980B1 (fr) * 2012-07-03 2018-04-13 Saint-Gobain Recherche Substrat comprenant une couche de silicium et/ou de germanium et un ou plusieurs nanofils d'orientation perpendiculaire a la surface du substrat
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
KR20230140658A (ko) * 2022-03-29 2023-10-10 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3422435B2 (ja) * 1994-07-06 2003-06-30 シャープ株式会社 結晶性ケイ素膜の製造方法、結晶性ケイ素膜、半導体装置およびアクティブマトリクス基板
JP4758000B2 (ja) * 1999-11-30 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101031759B1 (ko) 2003-10-23 2011-04-29 엘지디스플레이 주식회사 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법
JP4437404B2 (ja) * 2004-01-08 2010-03-24 シャープ株式会社 半導体装置とその製造方法
KR100579179B1 (ko) * 2004-06-09 2006-05-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
TW200605229A (en) 2004-07-28 2006-02-01 Adv Lcd Tech Dev Ct Co Ltd Method of manufacturing semiconductor device
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
JP4815600B2 (ja) * 2005-09-06 2011-11-16 株式会社テラセミコン 多結晶シリコン薄膜製造方法及びその製造装置
CN100433260C (zh) * 2006-01-16 2008-11-12 中华映管股份有限公司 多晶硅层以及薄膜晶体管的制造方法
KR100859761B1 (ko) * 2006-10-23 2008-09-24 실리콘 디스플레이 (주) 다결정 실리콘 박막 및 그 제조방법
US20080095975A1 (en) 2006-10-23 2008-04-24 Jin Jang Polycrystalline silicon thin film and method for forming the same
KR100864883B1 (ko) 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
CN100999388B (zh) * 2006-12-30 2011-02-09 南开大学 表面修饰溶液诱导晶化多晶硅薄膜的制备方法
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR101007244B1 (ko) 2008-04-10 2011-01-13 주식회사 비아트론 박막 트랜지스터 제조방법
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
WO2009144915A1 (ja) * 2008-05-29 2009-12-03 シャープ株式会社 半導体装置およびその製造方法
US8283667B2 (en) * 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor

Also Published As

Publication number Publication date
CN102222608A (zh) 2011-10-19
JP2011222954A (ja) 2011-11-04
TW201214520A (en) 2012-04-01
US20110253987A1 (en) 2011-10-20
US8623746B2 (en) 2014-01-07
KR101050467B1 (ko) 2011-07-20

Similar Documents

Publication Publication Date Title
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
US8283668B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
TWI527087B (zh) 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置
KR101049802B1 (ko) 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
JP2008300831A (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP2008166785A (ja) 薄膜トランジスタとその製造方法及び有機電界発光表示装置
US8384087B2 (en) Thin film transistor, organic light emitting diode display device having the same, and method of fabricating the same
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
TWI520219B (zh) 形成多晶矽層的方法和製造薄膜電晶體的方法
KR101270168B1 (ko) 유기 전자발광디스플레이 및 그 제조방법
JP2010206201A (ja) 多結晶シリコン層の製造方法
US7662681B2 (en) Method for fabricating reverse-staggered thin film transistor
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
KR101733196B1 (ko) 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
KR101274697B1 (ko) 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
US8125033B2 (en) Polycrystalline silicon layer, flat panel display using the same, and method of fabricating the same
KR20040019594A (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자
KR20080098978A (ko) 에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조
KR20050016960A (ko) 전자 디바이스 및 그 제조 방법, 액티브 매트릭스디스플레이 디바이스
KR20100080705A (ko) 단결정 실리콘 및 이를 포함하는 박막 트랜지스터의 제조 방법
KR20060023318A (ko) 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees