KR20080098978A - 에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조 - Google Patents
에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조 Download PDFInfo
- Publication number
- KR20080098978A KR20080098978A KR1020070044476A KR20070044476A KR20080098978A KR 20080098978 A KR20080098978 A KR 20080098978A KR 1020070044476 A KR1020070044476 A KR 1020070044476A KR 20070044476 A KR20070044476 A KR 20070044476A KR 20080098978 A KR20080098978 A KR 20080098978A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- laser
- amorphous silicon
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010408 film Substances 0.000 title description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 16
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 33
- 239000000463 material Substances 0.000 description 9
- 238000005401 electroluminescence Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
- H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
절연 기판 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층 위에 도핑하는 단계, 상기 도핑 된 비정질 실리콘 위에 레이저를 조사할 때 레이저의 에너지를 흡수할 수 있는 박막을 형성하는 단계, 상기 층에 충분한 에너지를 가할 수 있는 에너지 밀도를 가지며 소정의 빔 폭을 가지는 레이저로 스캐닝하여 열처리함으로써 다결정 규소층으로 변환하는 단계, 게이트 선을 형성하는 단계, 데이터 선을 형성하는 단계를 포함하여 박막 트랜지스터 기판을 제조한다.
박막 트랜지스터기판, 다결정 규소, 레이저, 결정립
Description
도 1은 도핑된 비정질 실리콘의 형성과 열전달 물질로 사용된 인듐주석산화물이 증착된 모양
도 2는 본 특허의 기본이 되는 비정질 실리콘을 열전달 물질을 이용하여 도핑된 다 결정성 실리콘으로 결정화시킨 후 열전달 물질을 제거한 모양
도 3는 도 2의 도핑된 다 결정성 실리콘을 형성하는 원리를 이용하여 만든 박막 트랜지스터의 모양
본 발명은 도핑된 비정질 규소를 도핑된 다결정 규소로 변환하기 위하여 열 전달 막을 부착하고, 레이저 어닐링 방법을 이용하여 열전달 막을 통해서 비정질 실리콘을 다 결정성 실리콘으로 변환하는 방법 및 이를 이용하는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여 차세대 표시 장치로 기대되고 있는 유기 E L(organic electroluminescence) 표시 장치는 화소 영역 내의 스위칭 소자인 박막 트랜지스터의 소자 특성의 균일성 (uniforminty)이 최우선 조건으로 요구되고 있다. 또한 TFT 액정소자의 경우 구동칩의 실장을 기판 위에 함으로써 제조공정의 단순화와 제조 비용의 낮추기 위한 이유로 비정질 실리콘에서 다결정 실리콘으로의 변화가 요구된다. 그러나, 종래의 다결정 실리콘을 형성함에 있어서 박막 트랜지스터의 소자 특성이 위치별로 차이를 보이며, 동일한 화상 신호에 대하여 위치별로 서로 다른 휘도를 나타내게 되어, 결국 전체 화면의 휘도 불 균일을 유발하기 때문에 균일한 구동을 위하여 균일한 다결정성장막이 요구된다. 현재 유기 EL 표시 장치의 박막 트랜지스터로 사용되고 있는 LTPS(Low Temperature Poly Silicon) 박막 트랜지스터의 제조 과정에서는 규소층의 결정화를 위하여 엑시머 레이저 열처리(ELA:Eximer Laser Annealing)를 사용하는 경우가 많다. 그런데 ELA를 이용하여 결정화된 다결정 규소층은 결정 상태가 위치에 따라 불균일하여 박막 트랜지스터의 특성이 불균일하게 되어 유기 EL 표시 장치 및 구동회로가 내장된 TFT 액정팬널의 요구 조건을 만족시키지 못한다. 또한 마스크를 이용한 레이저 어닐링 방법 역시 부분적인 불균일성을 해결하지 못하여, 균일한 화상을 지니는 대화면의 유기이엘 디스플레이를 제조하지 못한다.
본 발명이 이루고자 하는 기술적 과제는 전자의 이동도가 큰 균일한 도핑된 다결정 규소막을을 형성하는 방법으로 도핑된 비정질 실리콘의 박막의 상부에 레이저의 에너지를 효과적으로 전달하는 물질을 증착하여 레이저로부터 받은 에너지를 비정질 실리콘에 전달함으로써 종래의 방법과 비교하여 균일한 결정화가 가능하도록 하는 것이다.
또한 본 발명이 이루고자 하는 기술적 과제는 균일한 도핑된 실리콘 결정화를 이용하여 소자 특성이 균일한 박막 트랜지스터 기판을 제조하는 방법을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 도핑된 비정질 규소 박막층 상부에 레이저의 에너지를 잘 흡수할 수 있는 박막을 입히고, 레이저로 스캐닝하여 열처리한다.
박막 트랜지스터 기판은 절연 기판 위에 비 정질 규소층을 형성하는 단계, 상기 비 정질 규소층에 도핑하는 단계, 상기 도핑 된 비정질 실리콘층 위에 충분한 에너지를 레이저로부터 받을 수 있는 박막 층을 형성하는 단계, 도핑된 비정질 규소층이 결정화가 될 수 있을 정도의 에너지 밀도를 가지며 레이저로 스캐닝하여 열처리함으로써 다 결정 규소층으로 변환하는 단계, 레이저 에너지 전달층을 제거하는 단계, 절연막 층을 형성하는 단계, 게이트 선을 형성하는 단계, 데이터선을 형성하는 단계를 포함한다. 또한, 레이저 에너지 전달 박막 층은 레이저로부터 효과적으로 에너지를 받아서 하부의 비 정질 실리콘에 열을 전달할 뿐만 아니라 하부의 실리콘이 국부적으로 가열되어도 상부의 박막 층에 의해서 불균일한 결정립의 성장을 방해함으로써 결정립의 불균일성을 해소하는 역할을 한다.
첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설 명하는 실시 예에 한정되지 않는다.
그러면 도면을 참고로 하여 본 발명의 실시 예에 따른 박막 트랜지스터 기판에 대하여 설명한다.
도 1은 본 발명을 실현하기 위한 가장 기본적인 도핑 된 비정질 박막과 열전달물질로 이용된 인듐주석 산화 박막의 구조이다.
도 2은 본 발명의 실시 예에 따른 도핑 된 비 정질 실리콘의 결정화 과정과 열전달 막의 제거 과정이고, 실시 예는 도 3에서의 도핑된 다 결정 실리콘 막을 형성하는 원리를 이용하여 박막 트랜지스터 제조 과정이다.
먼저, 도 1에 나타낸 바와 같이, 절연 기판 위에 보호막으로 산화막(110)을 입히고, 그 위에 기판으로부터의 오염을 방지하기 위한 버퍼 층(120)을 증착한다. 소자에 따라서 기판 위에 형성되는 버퍼 막은 생략될 수 있다. 버퍼 층은 실리콘 산화물 혹은 실리콘 질화물 등이 사용될 수 있다. 다음으로 비정질 규소층(130)을 증착한다. 비정질 규소층(130)의 증착은 LPCVD(low temperature chemic al vapor deposition), PECVD(plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering)으로 진행 할 수 있다. 상기 층에 비정질 규소층을 증착한 후 마스크를 이용하여 이온 도핑을 한다. 이어서, 레이저 에너지 전달 물질층으로 ITO(인듐주석 산화막 - 140)을 100nm ~ 200nm 두께를 지니도록 증착한다. 여기서 레이저에너지 전달 물질로 금 막이나, 니켈 막 등과 같이 사용되는 레이저의 파장 대에서 레이저의 에너지를 흡수할 수 있는 물질이면 모두 가능하다. 본 실시 예에서는 1030nm의 큐 레이저를 이용하여 ITO에 에너지를 가하는 방법을 사용하였다. ITO층(140)을 레이저로 가열해주면, 하부의 도핑된 비 정질 규소가 다 결정 규소로 변환된다.
이러한 방법으로 레이저를 조사하면 레이저 숏과 숏간 경계에 위치하여 종래의 다결정막 형성 방법을 이용할 경우 균일성이 떨어지는 다 결정 규소층 부분이 상부에 존재하는 ITO 막에 의해서 억제고 박막 트랜지스터의 채널 부를 이루는 도핑된 다 결정 규소층은 결정립이 균일하게 된다.
또한 레이저의 에너지 불균일성에 기인하는 종래의 결정 성장법과 달리 ITO 막이 열에 대한 완충 층으로 작용하여 균일한 에너지가 비 정질 막에 전달됨으로써 균일한 다 결정 막의 성장이 가능하다. 상기 도핑된 다 결정 막의 형성이 끝난 후 레이저 에너지 전달 층은 식각 공정을 통하여 쉽게 제거된다. (도 2)
다음은 상기 도핑된 다 결정성 산화 막을 형성하는 방법을 이용한 박막 트란지스터를 제조하는 공정이다. 도 3에서 기판부(200) 위에 오염을 방지하기 위한 버퍼 산화막(210)을 형성한 후 비정질 실리콘막을 LPCVD(low temperature chemic al vapor deposition) 이용하여 형성한다. 다음으로 비정질 살리콘 막에 이온을 주입시킨다. 다음은 열전달 물질인 인듐주석산화막을 입히고, 레이저로 주사하여 비정질 실리콘을 다 결정 실리콘으로 결정화를 진행한다. 이온이 주입된 다결정 규소층이 형성된 막 (게이트;220-1, 소스/드레인; 220-2)의 위에 중간 절연막(230)을 형성하고, 게이트 전극물질로 금속 박막을 입힌 후 사진 식각하여 게이트 전극(240)을 형성한다. 다음으로 보호층으로 산화 실리콘막(250)을 형성한 다음 사진 식각을 통하여 소스/드레인 부분과의 접촉을 위한 홀을 만든다. 홀이 형성된 후 소스/드레인 전극물질로 금속막을 형성하고 사진 식각하여 소스/드레인 전극(260)을 형성한다.
상기 실시 예에서 만들어진 박막 트랜지스터는 유기이엘 소자 혹은 액정 디스플레이 소자를 구성하는 한 부분에 불과하고, 유기이엘 소자의 동작 부분의 전극과 콘덴서 역활을 하는 부분은 박막 트랜지스터와 동시에 형성되는 것이 보통이므로, 본 실시예에서 나타나지 않은 디스플레이 동작을 위한 전극부분과 콘덴서를 동시에 제 작하는 부분이 포함된 소자의 제작 방법 또한 본 발명의 권리 범위에 속한다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 이온 주입된 다결정 실리콘 박막트랜지스터 제조방법은 기판상에 비 정질 실리콘 막을 형성한 후, 이온을 주입시키고, 레이저의 에너지를 도핑된 비정질 실리콘으로 전달하는 전달 층을 형성하는 단계와 레이저를 이용하여 도핑된 비정질 실리콘을 결정화시키는 단계, 에너지 전달 층을 식각하여 제거하는 단계 및 상기 다 결정 실리콘을 사진 식각하여 액티브 층을 형성하는 단계와; 소정의 분위기 가스가 존재하는 진공 챔버내에서 상기 액티브 층이 형성된 기판의 전면에 실리콘 산화막을 증착하는 단계와; 상기 진공 챔버내의 진공도를 낮추어 상기 증착된 실리콘 산화막에 열을 가하여 실리콘 절연막을 형성하는 단계와; 상기 실리콘 절연막 상부의 액티브층 상부에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 제 2 절연막을 형성한 후 상기 오믹 영역을 각각 노출하는 단계와; 상기 노출된 오믹 영역과 접촉하고 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
상기 실시 예에서 설명한 방법으로 도핑된 비정질 규소층을 레이저를 이용하여 도핑된 다결정 실리콘막을 형성할 경우 레이저 주사과 주사간 경계가 상부에 존재하는 박막의 영향에 의해서 억제된다. 따라서 박막 트랜지스터의 채널부를 이루는 다 결정 규소층은 결정립이 균일하게 형성되며 주어진 전압에 대하여 균일한 전류값을 가지는 박막 트랜지스터 기판을 제조할 수 있다.
Claims (4)
- 도핑된 비정질 실리콘을 레이저를 이용하여 결정화시킬 경우 레이저의 에너지를 전달하는 완충 층을 두어 도핑된 비정질 실리콘을 도핑된 다결정 실리콘으로 결정화시키는 방법
- 청구항 2의 방법을 이용하여 만든 도핑된 다결정 실리콘을 이용하여 박막 트랜지스터로 만드는 방법
- 유기이엘 소자 및 박막 트랜지스트를 이용한 액정 디스플레이 소자의 스위칭 소자로 청구항 3의 박막 트랜지스터가 이용되는 방법
- 청구항 3의 박막 트랜지스터가 유기소자 및 박막 트랜지스터를 이용한 액정 디스플레이를 동작시키는 구동부로 사용되는 것
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070044476A KR20080098978A (ko) | 2007-05-08 | 2007-05-08 | 에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070044476A KR20080098978A (ko) | 2007-05-08 | 2007-05-08 | 에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080098978A true KR20080098978A (ko) | 2008-11-12 |
Family
ID=40286193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070044476A Ceased KR20080098978A (ko) | 2007-05-08 | 2007-05-08 | 에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080098978A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9425214B2 (en) | 2013-07-19 | 2016-08-23 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same |
-
2007
- 2007-05-08 KR KR1020070044476A patent/KR20080098978A/ko not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9425214B2 (en) | 2013-07-19 | 2016-08-23 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8466015B2 (en) | Thin film transistors in pixel and driving portions characterized by surface roughness | |
| US8592832B2 (en) | Organic light emission diode display device and method of fabricating the same | |
| US8796692B2 (en) | Thin-film semiconductor device and method for fabricating thin-film semiconductor device | |
| US7691545B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| US7303981B2 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| US20150294869A1 (en) | Method for manufacturing low-temperature polysilicon thin film transistor and array substrate | |
| WO2018214732A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| TWI527087B (zh) | 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置 | |
| US20090315034A1 (en) | Thin Film Transistor (TFT), method of fabricating the TFT, and Organic Light Emitting Diode (OLED) display including the TFT | |
| US5580801A (en) | Method for processing a thin film using an energy beam | |
| US7821007B2 (en) | Thin film transistor and flat panel display device | |
| US7670886B2 (en) | Method for fabricating polysilicon film | |
| KR20080098978A (ko) | 에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조 | |
| US7776669B2 (en) | Thin film transistor and method of fabricating the same | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| KR101343501B1 (ko) | 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법 | |
| CN100399507C (zh) | 多晶硅的制造方法 | |
| CN108231693B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR100796613B1 (ko) | 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법 | |
| KR20070043393A (ko) | 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법 | |
| KR101340837B1 (ko) | 반도체의 결정화방법 | |
| JP5307992B2 (ja) | 表示装置の生産方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070508 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080730 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20081029 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20080730 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| PG1501 | Laying open of application |